CN107731889A - 高电子迁移率半导体器件及其制备方法 - Google Patents
高电子迁移率半导体器件及其制备方法 Download PDFInfo
- Publication number
- CN107731889A CN107731889A CN201610662979.8A CN201610662979A CN107731889A CN 107731889 A CN107731889 A CN 107731889A CN 201610662979 A CN201610662979 A CN 201610662979A CN 107731889 A CN107731889 A CN 107731889A
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- semiconductor layer
- gallium nitride
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 141
- 238000002360 preparation method Methods 0.000 title claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 78
- 238000002347 injection Methods 0.000 claims abstract description 69
- 239000007924 injection Substances 0.000 claims abstract description 69
- 229910002601 GaN Inorganic materials 0.000 claims description 83
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 81
- 238000002161 passivation Methods 0.000 claims description 14
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 239000004020 conductor Substances 0.000 claims description 5
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 5
- 238000000034 method Methods 0.000 description 19
- 229910052751 metal Inorganic materials 0.000 description 17
- 239000002184 metal Substances 0.000 description 17
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 15
- 229910052782 aluminium Inorganic materials 0.000 description 15
- 239000004411 aluminium Substances 0.000 description 15
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 15
- 239000010936 titanium Substances 0.000 description 15
- 229910052719 titanium Inorganic materials 0.000 description 15
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 10
- 239000010931 gold Substances 0.000 description 10
- 229910052737 gold Inorganic materials 0.000 description 10
- 238000000137 annealing Methods 0.000 description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 7
- 229910052733 gallium Inorganic materials 0.000 description 7
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000005240 physical vapour deposition Methods 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 229910052763 palladium Inorganic materials 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 125000005842 heteroatom Chemical group 0.000 description 2
- 238000001534 heteroepitaxy Methods 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 206010020843 Hyperthermia Diseases 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 230000036031 hyperthermia Effects 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000036647 reaction Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开了一种高电子迁移率半导体器件及其制备方法，所述高电子迁移率半导体器件器件包括：衬底(1)，上部间隔设置有第一P型注入区(2L)和第二P型注入区(2R)，所述第二P型注入区(2R)位于所述第一P型注入区(2L)的右侧；所述衬底(1)还包括位于所述第一P型注入区(2L)和所述第二P型注入区(2R)之间的N道沟(10)；所述高电子迁移率半导体器件器件还包括第一源极(6L)、第二源极(6R)、第一漏极(8)、第一半导体层(LS)、第二半导体层(RS)、第一栅极(7L)、第二栅极(7R)和第二漏极(11)。本发明提供的高电子迁移率半导体器件能够增大耐压性能。
Description
技术领域
本发明涉及半导体技术领域，具体地，涉及一种高电子迁移率半导体器件及其制备方法。
背景技术
高电子迁移率半导体器件(GaN(氮化镓)-HEMT器件，High Electron MobilityTransistors)是一种异质结场效应晶体管，由于其具有禁带宽度大、高击穿电场、高电子饱和速度、热导率高、化学性质稳定、抗辐射等优点，已经被广泛应用在微波功率放大器、高压开关电路中，并且在民用的通信基站、航空航天、汽车电子化、高温辐射环境。以及军用的雷达、电子对抗、军用卫星通讯等领域中具有广泛的应用前景。
现有高电子迁移率半导体器件由于采用平面结构、源极和漏极在同一表面上以及氮化镓材料异质外延质量问题，导致高电子迁移率半导体器件耐压普遍不高(≤650V)。同时，高电子迁移率半导体器件中场板结构的引入，会增大电极之间的寄生电容(栅源电容Cgs和栅漏电容Cgd)，进而降低器件的截止频率，限制了其在高压和高频邻域的应用。
发明内容
本发明的目的是提供一种高电子迁移率半导体器件及其制备方法，以解决现有技术的不足。
为了实现上述目的，本发明提供一种高电子迁移率半导体器件，所述高电子迁移率半导体器件包括：衬底，上部间隔设置有第一P型注入区和第二P型注入区，所述第二P型注入区位于所述第一P型注入区的右侧；所述衬底还包括位于所述第一P型注入区和所述第二P型注入区之间的N道沟；第一源极，位于所述第一P型注入区上方，且与所述第一P型注入区相接触；第二源极，位于所述第二P型注入区上方，且与所述第二P型注入区相接触；第一漏极，位于所述N道沟上方且与所述N道沟相接触；第一半导体层，含有氮化镓/铝镓氮异质结，位于所述衬底上方所述第一源极和所述第一漏极之间，且与所述衬底、第一源极和第一漏极相接触；第二半导体层，含有氮化镓/铝镓氮异质结，位于所述衬底上方所述第一漏极和第二源极之间，且与所述衬底、第一漏极和第二源极相接触；第一栅极，位于所述第一半导体层上方，且与所述第一半导体层相接触；第二栅极，位于所述第二半导体层上方，且与所述第二半导体层相接触；第二漏极，位于所述衬底下方，且与所述衬底相接触。
可选地，所述第一半导体层包括堆叠设置的第一氮化铝层、第一氮化镓/铝镓氮异质结层和第一氮化镓层，其中，所述第一氮化镓/铝镓氮异质结层位于所述第一氮化铝层上方，所述第一氮化镓层位于所述第一氮化镓/铝镓氮异质结层上方，所述第一栅极在所述第一氮化镓层上方与所述第一氮化镓层相接触。
可选地，所述第二半导体包括堆叠设置的第二氮化铝层、第二氮化镓/铝镓氮异质结层和第二氮化镓层，其中，所述第二氮化镓/铝镓氮异质结层位于所述第二氮化铝层上方，所述第二氮化镓层位于所述第二氮化镓/铝镓氮异质结层上方，所述第二栅极在所述第二氮化镓层上方与所述第二氮化镓层相接触。
可选地，所述高电子迁移率半导体器件还包括：钝化层，覆盖在所述第一半导体层、所述第二半导体层和所述第一漏极的上方，并包围所述第一栅极和所述第二栅极的侧壁。
可选地，所述衬底的材料为氮化镓、硅或碳化硅。
本发明还提供一种高电子迁移率半导体器件的制备方法，所述制备方法包括：将P型离子从衬底的上方分别注入所述衬底中，以形成相间隔的第一P型注入区、第二P型注入区以及位于所述第一P型注入区和所述第二P型注入区之间的N道沟，所述第二P型注入区位于所述第一P型注入区的右侧；将半导体层形成于所述衬底的上方并使所述半导体层与所述衬底的上表面相接触；对所述半导体层进行蚀刻，以在所述第一P型注入区上方形成第一源极容纳空间、在所述第二P型注入区上方形成第二源极容纳空间以及在所述N道沟上方形成第一漏极容纳空间，并且所述第一漏极容纳空间将所述半导体层分隔为第一半导体层和第二半导体层；在所述第一漏极容纳空间中形成第一漏极，在所述第一源极容纳空间内形成第一源极，在所述第二源极容纳空间内形成第二源极；在所述第一半导体层的上方形成第一栅极，在所述第二半导体层的上方形成第二栅极；在所述衬底的下方形成与所述衬底相接触的第二漏极。
可选地，所述将半导体层形成于所述衬底的上方并使所述半导体层与所述衬底的上表面相接触的步骤包括：将氮化铝层沉积到所述衬底上，以使所述氮化铝层与所述衬底的上表面相接触；将氮化镓/铝镓氮异质结层沉积到所述氮化铝层上；将氮化镓层沉积到所述氮化镓/铝镓氮异质结层上。
可选地，所述氮化镓/铝镓氮异质结层的组成为AlxGa1-xN，其中x的范围为0.2-0.4。
可选地，所述在所述第一半导体层的上方形成第一栅极，在所述第二半导体层的上方形成第二栅极的步骤包括：在所述第一源极、第一半导体层和第二半导体层上方形成钝化层；对所述钝化层进行蚀刻，以在所述第一半导体层上方形成第一栅极容纳空间，以及在所述第二半导体层上方形成第二栅极容纳空间；在所述第一栅极容纳空间中形成第一栅极，在第二栅极容纳空间中形成第二栅极。
可选地，所述衬底的材料为氮化镓、硅或碳化硅。
本发明的有益效果为：本发明提供的高电子迁移率半导体器件的耐压可以达到常规JEFT晶体管的耐压水平，即650V以上。
本发明的其他特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：
图1是一示例性实施例所提供的现有技术中高电子迁移率半导体器件的结构示意图；
图2A-图2D是示例性实施例所提供的高电子迁移率半导体器件的结构示意图；
图3A-图3J是示例性实施例所提供的高电子迁移率半导体器件的制备方法流程示意图。
附图标记说明
1衬底
2L第一P型注入区 2R第二P型注入区 2'场介质层
3氮化铝层 3L第一氮化铝层 3R第二氮化铝层
3'势垒层
4氮化镓/铝镓氮异质结 4'栅极层
4L第一氮化镓/铝镓氮异质结层
4R第二氮化镓/铝镓氮异质结层
5氮化镓层 5L第一氮化镓层 5R第二氮化镓层
5'源极
6L第一源极 6R第二源极 6'漏极
6LR第一源极容纳空间 6RR第二源极容纳空间
7L第一栅极 7R第二栅极 7'源场板
8第一漏极 8R第一漏极空间 8'栅场板
9钝化层
10道沟层
11第二漏极
S半导体层 LS第一半导体层 RS第二半导体层
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
在本发明中，在未作相反说明的情况下，使用的方位词如“上、下、侧面”通常是在本发明提供的高电子迁移率半导体器件正常使用的情况下定义的，具体地可参考附图中所示的图面方向。需要说明的是，这些方位词只用于说明本发明，并不用于限制本发明。
图1为一示例性实施例所提供的现有技术中高电子迁移率半导体器件的结构示意图，如图1所示，该高电子迁移率半导体器件包括：衬底1、沟道层10、势垒层3'、源极5'、栅极4'和漏极6'，其中源极5'和漏极6'分别位于栅极4'的两侧，源极5'和栅极4'之间以及漏极6'和栅极4'之间均设置钝化层9，源极5'和栅极4'的上方分别设置源场板7'和栅场板8'，钝化层9上还设置场板介质层2'。该高电子迁移率半导体器件由于采用平面结构，且源极5'和漏极6'在同一表面上以及沟道层10上氮化镓材料异质外延质量问题，导致高电子迁移率半导体器件耐压普遍不高(≤650V)。同时，高电子迁移率半导体器件中场板结构的引入，会增大电极之间的寄生电容(栅源电容Cgs和栅漏电容Cgd)，进而降低器件的截止频率，限制了其在高压和高频领域的应用。
图2A是一示例性实施例所提供的高电子迁移率半导体器件的结构示意图。如图2A所示，所述高电子迁移率半导体器件可以包括：衬底1，上部间隔设置有第一P型注入区2L和第二P型注入区2R，所述第二P型注入区2R位于所述第一P型注入区2L的右侧；所述衬底1还包括位于所述第一P型注入区2L和所述第二P型注入区2R之间的N道沟10；第一源极6L，位于所述第一P型注入区2L上方，且与所述第一P型注入区2L相接触；第二源极6R，位于所述第二P型注入区2R上方，且与所述第二P型注入区2R相接触；第一漏极8，位于所述N道沟10上方，且与所述N道沟10相接触；第一半导体层LS，含有氮化镓/铝镓氮异质结，位于所述衬底1上方所述第一源极6L和所述第一漏极8之间，且与所述衬底1、第一源极6L和第一漏极8相接触；第二半导体层RS，含有氮化镓/铝镓氮异质结，位于所述衬底1上方所述第一漏极8和第二源极6R之间且与所述衬底1、第一漏极8和第二源极6R相接触；第一栅极7L，位于所述第一半导体层LS上方，且与所述第一半导体层LS相接触；第二栅极7R，位于所述第二半导体层RS上方，且与所述第二半导体层RS相接触；第二漏极11，位于所述衬底1下方，且与所述衬底1相接触。
在压力较低时，该高电子迁移率半导体器件的第一半导体层LS和第二半导体层RS承受电压，随着漏极电压的提高，该高电子迁移率半导体器件的N道沟10承受电压直至N道沟10耗尽，因此该高电子迁移率半导体器件的耐压可以达到常规JEFT晶体管(结型场效应晶体管，Junction Field-Effect Transistor)的耐压水平，即650V以上。
图2B是一示例性实施例所提供的高电子迁移率半导体器件的结构示意图。如图2B所示，所述第一半导体层LS可以包括堆叠设置的第一氮化铝层3L、第一氮化镓/铝镓氮异质结层4L和第一氮化镓层5L，其中，所述第一氮化镓/铝镓氮异质结层4L可以位于所述第一氮化铝层3L上方，所述第一氮化镓层5L可以位于所述第一氮化镓/铝镓氮异质结层4L上方，所述第一栅极7L可以在所述第一氮化镓层5L上方与所述第一氮化镓层5L相接触。所述第二半导体RS可以包括堆叠设置的第二氮化铝层3R、第二氮化镓/铝镓氮异质结层4R和第二氮化镓层5R，其中，所述第二氮化镓/铝镓氮异质结层4R可以位于所述第二氮化铝层3R上方，所述第二氮化镓层5R可以位于所述第二氮化镓/铝镓氮异质结层4R上方，所述第二栅极7R可以在所述第二氮化镓层5R上方与所述第二氮化镓层5R相接触。
图2C是一示例性实施例所提供的高电子迁移率半导体器件的结构示意图。如图2C所示，所述高电子迁移率半导体器件还可以包括：钝化层9，覆盖在所述第一半导体层LS、所述第二半导体层RS和所述第一漏极8的上方，并包围所述第一栅极7L和所述第二栅极7R。钝化层9用于防尘防水，保护第一半导体层LS和所述第二半导体层RS。
图2D是一示例性实施例所提供的高电子迁移率半导体器件的结构示意图。如图2D所示，所述高电子迁移率半导体器件可以包括：衬底1，上部间隔设置有第一P型注入区2L和第二P型注入区2R，所述第二P型注入区2R位于所述第一P型注入区2L的右侧；所述衬底1还包括位于所述第一P型注入区2L和所述第二P型注入区2R之间的N道沟10；第一源极6L，位于所述第一P型注入区2L上方，且与所述第一P型注入区2L相接触；第二源极6R，位于所述第二P型注入区2R上方，且与所述第二P型注入区2R相接触；第一漏极8，位于所述N道沟10上方，且与所述N道沟10相接触；第一半导体层LS，包括堆叠设置的第一氮化铝层3L、第一氮化镓/铝镓氮异质结层4L和第一氮化镓层5L，位于所述衬底1上方所述第一源极6L和所述第一漏极8之间，且与所述衬底1、第一源极6L和第一漏极8相接触；第二半导体层RS，包括堆叠设置的第二氮化铝层3R、第二氮化镓/铝镓氮异质结层4R和第二氮化镓层5R，位于所述衬底1上方所述第一漏极8和第二源极6R之间且与所述衬底1、第一漏极8和第二源极6R相接触；第一栅极7L，位于所述第一半导体层LS上方，且与所述第一半导体层LS相接触；第二栅极7R，位于所述第二半导体层RS上方，且与所述第二半导体层RS相接触；第二漏极11，位于所述衬底1下方，且与所述衬底1相接触；钝化层9。
如图3A-图3J所示，本发明还提供一种高电子迁移率半导体器件的制备方法，所述制备方法包括如下步骤。
如图3A所示，将P型离子从衬底1的上方分别注入所述衬底1中，以形成相间隔的第一P型注入区2L、第二P型注入区2R以及位于所述第一P型注入区2L和所述第二P型注入区2R之间的N道沟10，所述第二P型注入区2R位于所述第一P型注入区2L的右侧。所述P型离子注入所述衬底1的深度可以为0.5-5微米。
如图3B所示，将半导体层S形成于所述衬底1的上方并使所述半导体层S与所述衬底1的上表面相接触。
如图3C所示，对所述半导体层S进行蚀刻，以在所述第一P型注入区2L上方形成第一源极容纳空间6LR、在所述第二P型注入区2R上方形成第二源极容纳空间6RR以及在所述N道沟10上方形成第一漏极容纳空间8R，并且所述第一漏极容纳空间8R将所述半导体层S分隔为第一半导体层LS和第二半导体层RS。去除部分半导体层的方法可以包括：先通过光刻形成掩膜图形，采用三氯化硼(BCl3)等氯基气体进行ICP(感应耦合电浆蚀刻)或RIE(反应离子刻蚀)或其它干法刻蚀，刻蚀深度到达衬底1的表面。根据光刻掩膜图形，干法蚀刻的宽度可以为0.2-0.8微米，蚀刻后所产生的衬底表面应保持光滑，半导体层侧壁陡直，可选择盐酸与双氧水体积比为1∶6的溶液清洗干法刻蚀后的半导体层和衬底。
如图3D所示，在所述第一漏极容纳空间8R中形成第一漏极8，在所述第一源极容纳空间6LR内形成第一源极6L，在所述第二源极容纳空间6RR内形成第二源极6R。所述在所述第一漏极容纳空间8R中形成第一漏极8的方法具体可以包括：在第一漏极容纳空间8R中采用溅射或电子束蒸发等方法沉积金属层，然后退火，使该金属层与半导体层的侧面形成电阻率20欧姆·毫米以下的欧姆接触。金属层的材料可以为钛/铝/镍/金、钛/铝/钛/金、钛/铝/铬/金、钛/铝/铂/金、钛/铝/钯/金和钛/铝/钼/金等多种多层膜结构，所述退火的温度可以为600-1100℃，退火气氛可以是氮气或氩气，退火的时间可以为30秒-180秒，可选择的退火方案可以为基于不同温度梯度的多步退火工艺。所述第一源极容纳空间6LR内形成第一源极6L，在所述第二源极容纳空间6RR内形成第二源极6R的具体方法可以包括：第一源极容纳空间6LR和第二源极容纳空间6RR中采用溅射或电子束蒸发等方法沉积第一金属电极和第二金属电极，然后退火，使该第一金属电极和第二金属电极分别与第一P型注入区和第二P型注入区形成电阻率20欧姆·毫米以下的欧姆接触。第一金属电极和第二金属电极的材料可以为钛/铝/镍/金、钛/铝/钛/金、钛/铝/铬/金、钛/铝/铂/金、钛/铝/钯/金和钛/铝/钼/金等多种多层膜结构，所述退火的温度可以为600-1100℃，退火气氛可以是氮气或氩气，退火的时间可以为30秒-180秒，可选择的退火方案可以为基于不同温度梯度的多步退火工艺。
如图3E所示，在所述第一半导体层LS的上方形成第一栅极7L，在所述第二半导体层RS的上方形成第二栅极7R。
如图3F所示，在所述衬底1的下方形成与所述衬底1相接触的第二漏极11。所述第二漏极11的形成方法可以包括：在衬底1的背面沉积包括粒径为30-100纳米的钛和粒径为100-300纳米的铝的合金，并在800℃-1000℃氮气氛围中退火2-5分钟形成欧姆接触。
在本发明的又一实施例中，所述将半导体层S形成于所述衬底1的上方并使所述半导体层S与所述衬底1的上表面相接触的步骤可以包括。
如图3G所示，将氮化铝层3沉积到所述衬底1上，以使所述氮化铝层3与所述衬底1的上表面相接触。具体方法可以包括：利用化学气相沉积或物理气相沉积将作为缓冲层的氮化铝层淀积到清洗后的衬底1上。用于沉积氮化铝层的铝源温度可以为1000-1100℃，所述氮化铝层3的厚度可以为1-2纳米。氮化铝层3与衬底1的晶格常数匹配度高，可以提高界面二维电子气的面电导。
如图3G所示，将氮化镓/铝镓氮异质结层4沉积到所述氮化铝层3上，具体方法可以包括：利用化学气相沉积或物理气相沉积或其它外延生长材料的方法将氮化镓/铝镓氮异质结层4淀积到氮化铝层3上。用于沉积氮化镓/铝镓氮异质结层4的镓源温度可以为900-1000℃，氮化镓/铝镓氮异质结层4的组成可以是AlxGa1-xN，其中x的范围可以为0.2-0.4。所述的氮化镓/铝镓氮异质结层4可以分为两层，一层的厚度为3-5纳米，作为非掺杂的隔离层，另一层的厚度为15-25纳米，作为势垒层，掺杂类型为n型，可选择的为硅掺杂，掺杂浓度可以为1×1018厘米-3-3×1018厘米-3，用于沉积隔离层的铝源温度可以为1000-1100℃，用于沉积势垒层的Al源温度可以为1150-1250℃。
如图3G所示，将氮化镓层5沉积到所述氮化镓/铝镓氮异质结层4上，具体方法可以包括：利用化学气相沉积或物理气相沉积或其他外延生长材料的方法将氮化镓层5淀积到氮化镓/铝镓氮异质结层4上。用于沉积氮化镓层5的镓源温度可以为900-1000℃，所述氮化镓层5的n型掺杂浓度可以为4×1018厘米-3-6×1018厘米-3，厚度可以为3-4纳米。
在本发明的又一实施例中，所述在所述第一半导体层LS的上方形成第一栅极7L，在所述第二半导体层RS的上方形成第二栅极7R的步骤可以包括。
如图3H所示，在所述第一源极8、第一半导体层LS和第二半导体层RS上方形成钝化层9，具体方法可以包括：采用等离子体增强化学气相沉积法(PECVD)的方法，在第一源极8、第一半导体层LS和第二半导体层RS上表面淀积氮化硅(Si3N4)，以实现表面保护。
如图3I所示，对所述钝化层9进行蚀刻，以在所述第一半导体层LS上方形成第一栅极容纳空间7LR，以及在所述第二半导体层RS上方形成第二栅极容纳空间7RR。刻蚀去除部分钝化层9应使钝化层9的厚度与折射率控制在设定的范围内，所述刻蚀方法可以是氟基气体的干法刻蚀或磷酸溶液的湿法腐蚀。
如图3J所示，在所述第一栅极容纳空间7LR中形成第一栅极7L，在第二栅极容纳空间7RR中形成第二栅极7R，具体方法可以包括：在所述第一栅极容纳空间7LR和第二栅极容纳空间7RR中淀积栅金属电极。所述栅金属电极应没有金属粘连、边缘整齐，并确保栅金属电极不会脱落，具有良好的肖特基栅导电性。栅金属电极的材料可以为镍/金金属体系，可选择的有肖特基栅金属，例如为功函数高的金属如铂、铱、钯等。
衬底1的材料可以为常规JEFT晶体管衬底的材料，例如可以为氮化镓、硅或碳化硅等，衬底材料的不同，所制备的高电子迁移率半导体器件的耐压值也不同。
以上结合附图详细描述了本发明的优选实施方式，但是，本发明并不限于上述实施方式中的具体细节，在本发明的技术构思范围内，可以对本发明的技术方案进行多种简单变型，这些简单变型均属于本发明的保护范围。
另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合，为了避免不必要的重复，本发明对各种可能的组合方式不再另行说明。
此外，本发明的各种不同的实施方式之间也可以进行任意组合，只要其不违背本发明的思想，其同样应当视为本发明所公开的内容。
Claims (10)
1.一种高电子迁移率半导体器件，其特征在于，所述高电子迁移率半导体器件包括：
衬底(1)，上部间隔设置有第一P型注入区(2L)和第二P型注入区(2R)，所述第二P型注入区(2R)位于所述第一P型注入区(2L)的右侧；所述衬底(1)还包括位于所述第一P型注入区(2L)和所述第二P型注入区(2R)之间的N道沟(10)；
第一源极(6L)，位于所述第一P型注入区(2L)上方，且与所述第一P型注入区(2L)相接触；
第二源极(6R)，位于所述第二P型注入区(2R)上方，且与所述第二P型注入区(2R)相接触；
第一漏极(8)，位于所述N道沟(10)上方且与所述N道沟(10)相接触；
第一半导体层(LS)，含有氮化镓/铝镓氮异质结，位于所述衬底(1)上方所述第一源极(6L)和所述第一漏极(8)之间，且与所述衬底(1)、第一源极(6L)和第一漏极(8)相接触；
第二半导体层(RS)，含有氮化镓/铝镓氮异质结，位于所述衬底(1)上方所述第一漏极(8)和第二源极(6R)之间，且与所述衬底(1)、第一漏极(8)和第二源极(6R)相接触；
第一栅极(7L)，位于所述第一半导体层(LS)上方，且与所述第一半导体层(LS)相接触；
第二栅极(7R)，位于所述第二半导体层(RS)上方，且与所述第二半导体层(RS)相接触；
第二漏极(11)，位于所述衬底(1)下方，且与所述衬底(1)相接触。
2.根据权利要求1所述的高电子迁移率半导体器件，其特征在于，所述第一半导体层(LS)包括堆叠设置的第一氮化铝层(3L)、第一氮化镓/铝镓氮异质结层(4L)和第一氮化镓层(5L)，其中，所述第一氮化镓/铝镓氮异质结层(4L)位于所述第一氮化铝层(3L)上方，所述第一氮化镓层(5L)位于所述第一氮化镓/铝镓氮异质结层(4L)上方，所述第一栅极(7L)在所述第一氮化镓层(5L)上方与所述第一氮化镓层(5L)相接触。
3.根据权利要求1所述的高电子迁移率半导体器件，其特征在于，所述第二半导体(RS)包括堆叠设置的第二氮化铝层(3R)、第二氮化镓/铝镓氮异质结层(4R)和第二氮化镓层(5R)，其中，所述第二氮化镓/铝镓氮异质结层(4R)位于所述第二氮化铝层(3R)上方，所述第二氮化镓层(5R)位于所述第二氮化镓/铝镓氮异质结层(4R)上方，所述第二栅极(7R)在所述第二氮化镓层(5R)上方与所述第二氮化镓层(5R)相接触。
4.根据权利要求1所述的高电子迁移率半导体器件，其特征在于，所述高电子迁移率半导体器件还包括：
钝化层(9)，覆盖在所述第一半导体层(LS)、所述第二半导体层(RS)和所述第一漏极(8)的上方，并包围所述第一栅极(7L)和所述第二栅极(7R)的侧壁。
5.根据权利要求1所述的高电子迁移率半导体器件，其特征在于，所述衬底(1)的材料为氮化镓、硅或碳化硅。
6.一种高电子迁移率半导体器件的制备方法，其特征在于，所述制备方法包括：
将P型离子从衬底(1)的上方分别注入所述衬底(1)中，以形成相间隔的第一P型注入区(2L)、第二P型注入区(2R)以及位于所述第一P型注入区(2L)和所述第二P型注入区(2R)之间的N道沟(10)，所述第二P型注入区(2R)位于所述第一P型注入区(2L)的右侧；
将半导体层(S)形成于所述衬底(1)的上方并使所述半导体层(S)与所述衬底(1)的上表面相接触；
对所述半导体层(S)进行蚀刻，以在所述第一P型注入区(2L)上方形成第一源极容纳空间(6LR)、在所述第二P型注入区(2R)上方形成第二源极容纳空间(6RR)以及在所述N道沟(10)上方形成第一漏极容纳空间(8R)，并且所述第一漏极容纳空间(8R)将所述半导体层(S)分隔为第一半导体层(LS)和第二半导体层(RS)；
在所述第一漏极容纳空间(8R)中形成第一漏极(8)，在所述第一源极容纳空间(6LR)内形成第一源极(6L)，在所述第二源极容纳空间(6RR)内形成第二源极(6R)；
在所述第一半导体层(LS)的上方形成第一栅极(7L)，在所述第二半导体层(RS)的上方形成第二栅极(7R)；
在所述衬底(1)的下方形成与所述衬底(1)相接触的第二漏极(11)。
7.根据权利要求6所述的制备方法，其特征在于，所述将半导体层(S)形成于所述衬底(1)的上方并使所述半导体层(S)与所述衬底(1)的上表面相接触的步骤包括：
将氮化铝层(3)沉积到所述衬底(1)上，以使所述氮化铝层(3)与所述衬底(1)的上表面相接触；
将氮化镓/铝镓氮异质结层(4)沉积到所述氮化铝层(3)上；
将氮化镓层(5)沉积到所述氮化镓/铝镓氮异质结层(4)上。
8.根据权利要求7所述的制备方法，其特征在于，所述氮化镓/铝镓氮异质结层(4)的组成为AlxGa1-xN，其中x的范围为0.2-0.4。
9.根据权利要求6所述的制备方法，其特征在于，所述在所述第一半导体层(LS)的上方形成第一栅极(7L)，在所述第二半导体层(RS)的上方形成第二栅极(7R)的步骤包括：
在所述第一源极(8)、第一半导体层(LS)和第二半导体层(RS)上方形成钝化层(9)；
对所述钝化层(9)进行蚀刻，以在所述第一半导体层(LS)上方形成第一栅极容纳空间(7LR)，以及在所述第二半导体层(RS)上方形成第二栅极容纳空间(7RR)；
在所述第一栅极容纳空间(7LR)中形成所述第一栅极(7L)，在所述第二栅极容纳空间(7RR)中形成所述第二栅极(7R)。
10.根据权利要求6所述的制备方法，其特征在于，所述衬底(1)的材料为氮化镓、硅或碳化硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610662979.8A CN107731889A (zh) | 2016-08-12 | 2016-08-12 | 高电子迁移率半导体器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610662979.8A CN107731889A (zh) | 2016-08-12 | 2016-08-12 | 高电子迁移率半导体器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107731889A true CN107731889A (zh) | 2018-02-23 |
Family
ID=61200909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610662979.8A Pending CN107731889A (zh) | 2016-08-12 | 2016-08-12 | 高电子迁移率半导体器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107731889A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113454790A (zh) * | 2021-02-25 | 2021-09-28 | 英诺赛科(苏州)科技有限公司 | 半导体器件及其制造方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100038681A1 (en) * | 2008-08-15 | 2010-02-18 | Masahiro Sugimoto | Transistor |
| CN102341898A (zh) * | 2009-03-02 | 2012-02-01 | 丰田自动车株式会社 | 氮化物半导体装置及其制造方法 |
| CN102856373A (zh) * | 2012-09-29 | 2013-01-02 | 电子科技大学 | 高电子迁移率晶体管 |
| CN102881721A (zh) * | 2012-10-26 | 2013-01-16 | 中山大学 | 一种混合结构场效应晶体管及其制作方法 |
| CN105428412A (zh) * | 2015-12-22 | 2016-03-23 | 工业和信息化部电子第五研究所 | AlGaN/GaN异质结场效应晶体管及其制备方法 |
| WO2016097576A1 (fr) * | 2014-12-15 | 2016-06-23 | Centre National De La Recherche Scientifique - Cnrs - | Transistor hemt |
-
2016
- 2016-08-12 CN CN201610662979.8A patent/CN107731889A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100038681A1 (en) * | 2008-08-15 | 2010-02-18 | Masahiro Sugimoto | Transistor |
| CN102341898A (zh) * | 2009-03-02 | 2012-02-01 | 丰田自动车株式会社 | 氮化物半导体装置及其制造方法 |
| CN102856373A (zh) * | 2012-09-29 | 2013-01-02 | 电子科技大学 | 高电子迁移率晶体管 |
| CN102881721A (zh) * | 2012-10-26 | 2013-01-16 | 中山大学 | 一种混合结构场效应晶体管及其制作方法 |
| WO2016097576A1 (fr) * | 2014-12-15 | 2016-06-23 | Centre National De La Recherche Scientifique - Cnrs - | Transistor hemt |
| CN105428412A (zh) * | 2015-12-22 | 2016-03-23 | 工业和信息化部电子第五研究所 | AlGaN/GaN异质结场效应晶体管及其制备方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113454790A (zh) * | 2021-02-25 | 2021-09-28 | 英诺赛科(苏州)科技有限公司 | 半导体器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Zhang et al. | Origin and control of OFF-state leakage current in GaN-on-Si vertical diodes | |
| US9257550B2 (en) | Integrated electronic device and method for manufacturing thereof | |
| CN106876485A (zh) | 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法 | |
| CN102227000B (zh) | 基于超级结的碳化硅mosfet器件及制备方法 | |
| CN103928344B (zh) | 一种基于N型纳米薄层来提高N型DiMOSFET沟道迁移率方法 | |
| CN103928532B (zh) | 一种碳化硅沟槽mos结势垒肖特基二极管及其制备方法 | |
| CN105283958A (zh) | GaN HEMT的共源共栅结构 | |
| CN106711207B (zh) | 一种纵向沟道的SiC结型栅双极型晶体管及其制备方法 | |
| CN106876256B (zh) | SiC双槽UMOSFET器件及其制备方法 | |
| CN104701359B (zh) | 垂直结构AlGaN/GaN HEMT器件及其制作方法 | |
| US9406550B2 (en) | Insulation structure formed in a semiconductor substrate and method for forming an insulation structure | |
| US8835935B2 (en) | Trench MOS transistor having a trench doped region formed deeper than the trench gate | |
| CN106783962A (zh) | 一种p‑GaN增强型AlGaN/GaN高电子迁移率晶体管 | |
| US20130099311A1 (en) | Integrated gate runner and field implant termination for trench devices | |
| CN109244130A (zh) | 基于p-GaN和SiN层的自对准栅结构GaN MIS-HEMT器件及其制作方法 | |
| Moon et al. | High-voltage GaN-on-Si hetero-junction FETs with reduced leakage and current collapse effects using SiNx surface passivation layer deposited by low pressure CVD | |
| CN102769033A (zh) | 具有高击穿电压的hemt及其制造方法 | |
| CN106298546A (zh) | 一种薄膜晶体管、其制作方法、阵列基板及显示面板 | |
| GB2026237A (en) | Junction gate field effect transistors | |
| CN103928345B (zh) | 离子注入形成n型重掺杂漂移层台面的umosfet制备方法 | |
| CN103928524A (zh) | 带有n型漂移层台面的碳化硅umosfet器件及制作方法 | |
| CN206574721U (zh) | 一种集成肖特基二极管的SiC双沟槽型MOSFET器件 | |
| CN107731889A (zh) | 高电子迁移率半导体器件及其制备方法 | |
| CN106876471B (zh) | 双槽umosfet器件 | |
| US20220367716A1 (en) | High-threshold power semiconductor device and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180223 |