CN102769033A

CN102769033A - 具有高击穿电压的hemt及其制造方法

Info

Publication number: CN102769033A
Application number: CN2011101161030A
Authority: CN
Inventors: 赵超; 罗军; 陈大鹏; 叶甜春
Original assignee: Institute of Microelectronics of CAS
Current assignee: Institute of Microelectronics of CAS
Priority date: 2011-05-05
Filing date: 2011-05-05
Publication date: 2012-11-07
Anticipated expiration: 2031-05-05
Also published as: CN102769033B

Abstract

本发明公开了一种HEMT，包括衬底、所述衬底上的缓冲层、所述缓冲层上的第一带隙材料层、所述第一带隙材料层上的第二带隙材料层、连接所述第一带隙材料层的源漏电极以及连接所述第二带隙材料层的栅电极，其特征在于：所述衬底为绝缘体衬底上的外延硅层，其中所述外延硅层生长在埋入衬底中的局部非晶态介质材料上。依照本发明的HEMT及其制造方法，由于器件形成在超薄的局部SOI衬底上，即便施加较高的源漏电压也难以在超薄的外延硅层中沿水平方向形成横向击穿，而在垂直方向由于非晶态的埋入绝缘层的阻断，纵向击穿也难以发生，因此依照本发明的HEMT可大幅提高器件的击穿电压，从而提高器件的可靠性。

Description

具有高击穿电压的HEMT及其制造方法

技术领域

本发明涉及一种具有高击穿电压的高电子迁移率晶体管(HEMT)及其制造方法，特别是涉及一种具有高击穿电压的硅衬底上AlGaN/GaN HEMT及其制造方法。

背景技术

为了实现导电，半导体中掺有能释放出可移动电子(或空穴)的杂质。但是，这些电子首先会与用于产生这些电子的杂质(掺杂剂)碰撞从而减速，一般称为电离杂质散射现象。与通常的金属氧化物场效应晶体管(MOSFET)将掺杂区作为沟道区不同，高电子迁移率晶体管(HEMT)是一种将两种不同带隙材料之间的结(也即异质结)作为沟道区的场效应晶体管。HEMTs使用高掺杂宽带隙的n型施主层(或称控制层，本发明中一般为AlGaN)以及没有掺杂剂杂质的非掺杂窄带隙沟道层(本发明中一般为GaN)之间的异质结来产生高迁移率的电子，从而避免这种电离杂质散射的现象。

近些年来，由于其大功率性能，氮化镓(GaN)基HEMTs广受关注。图1所示为一种典型的GaN基HEMT，其中在衬底1上形成缓冲层2，在缓冲层2上形成薄的非掺杂GaN层3，在GaN层3上形成薄的掺杂AlGaN层4，AlGaN层4中形成有源漏电极5与GaN层3接触，AlGaN层4上形成有栅极6。由不同带隙材料产生的异质结在GaN侧上的导带中构成量子阱(能带图上反映为陡峭的峡谷)，由于GaN层未掺杂，电子在量子阱中能快速移动而不会碰撞任何杂质，且由于势垒限制电子无法逃离量子阱。因此在薄n型AlGaN层4中产生的电子将完全落入GaN层3中，从而形成耗尽的AlGaN层7。这种效应将产生非常薄的具有非常高浓度的高速导电电子层(图中虚线点填充区域所示)，使得沟道区电阻非常低(或换言之，高电子迁移率)。这种电子层称为二维电子气。对于所有其他类型的FETs而言，施加至栅极6的电压将改变该电子层的导电性。GaN基的HEMT利用异质结(GaN层3/AlGaN层4的界面层)内具有高迁移率的2维电子气作为晶体管沟道载流子，同时利用GaN的宽禁带所带来的优异的绝缘性质制造高压大功率器件。

通常，用于形成异质结的两种不同材料必须具有相同的晶格常数(也即原子之间的间隙、空间或距离)。违反这一规律的HEMT称作pHEMT或伪HEMT。这是通过使用极其薄的一种材料层来实现的，这种材料层极其薄以至于其晶格完全拉伸以适应另一种材料。这种技术允许晶体管的结构具有尽可能更大的带隙差，使其性能更佳。因此，图1所示的HEMT中AlGaN层4和/或GaN层3尽可能的薄，以便提高其器件性能。

在图1所示晶体管的栅极6不加电压的状态(关断状态)下，源和漏电极5之间可以承受很高的电压。HEMT的衬底1可以使用单晶GaN、SiC、蓝宝石(单晶氧化铝)和单晶硅衬底。其中，使用硅衬底的HEMT具有最大的优越性，因为硅衬底成本只有氧化铝的1/5，GaN单晶衬底的1/100。同时，商业化的高品质硅衬底的货源从2英寸到12英寸都有。更为重要的是采用硅衬底可以将HEMT与硅基的集成电路技术结合，实现HENT功率器件与控制电路的集成。

采用硅基的HEMT可能带来的一个问题是硅衬底的击穿电压问题。由于硅的禁带宽度相对于GaN要窄很多。特别是在硅中含有杂质时，它的击穿电压相对要小很多。在图1所示的器件结构中，GaN的横向耐击穿厚度是源和漏之间的距离(图1中距离b)，而由于硅的耐压性能相对于AlGaN小很多，纵向耐击穿厚度为GaN与缓冲层的厚度之和(图1中距离a)。由于工艺上的原因，很难获得厚的性能良好的GaN层。因此，目前HEMT的高压击穿总是发生在硅衬底内，即同时击穿源和漏下的GaN，缓冲层和源漏之间的硅衬底，形成如图1箭头所示的电流通道，导致器件破坏。

总而言之，当前的硅衬底上HEMT耐压性能差，容易发生击穿，造成器件损坏。

发明内容

因此，本发明的目的在于提供一种能有效提高HEMT耐压性能的具有高击穿电压的硅衬底上AlGaN/GaN HEMT及其制造方法。

本发明提供了一种HEMT，包括衬底、所述衬底上的缓冲层、所述缓冲层上的第一带隙材料层、所述第一带隙材料层上的第二带隙材料层、连接所述第一带隙材料层的源漏电极以及连接所述第二带隙材料层的栅电极，其特征在于：所述衬底为绝缘体衬底上的外延硅层，其中所述外延硅层生长在埋入衬底中的局部非晶态介质材料上。

其中，所述外延硅层厚度从3nm至1μm。权利要求1的HEMT，其中，所述非晶态介质材料包括宽带隙介质材料。其中，所述宽带隙介质材料包括二氧化硅、氧化铝。其中，所述非晶态介质材料位于所述源漏电极下方且不连续。

本发明还提供了一种HEMT制造方法，包括：步骤A，在衬底中形成埋入的局部非晶态介质材料；步骤B，以所述非晶态介质材料为掩模，沿所述衬底表面选择性外延生长，形成外延硅层；步骤C，在所述外延硅层上依次形成缓冲层、第一带隙材料层和第二带隙材料层；以及步骤D，形成连接所述第一带隙材料层的源漏电极以及连接所述第二带隙材料层的栅电极。

其中，所述步骤A包括，在所述衬底中对应于所述源漏电极区域形成沟槽，向所述沟槽填充所述非晶态介质材料。其中，形成所述沟槽的方法包括光刻/刻蚀。其中，填充所述非晶态介质材料的方法包括PVD、CVD、ALD。

其中，在所述步骤A之后以及所述步骤B之前，还包括平坦化步骤。中，所述步骤A包括，采用热氧化法形成所述非晶态介质材料。

其中，在所述衬底上形成硬掩模，在含氧环境下高温退火以在未被硬掩模覆盖的暴露的所述衬底上氧化形成所述非晶态介质材料。

其中，所述步骤A包括，采用氧离子注入法形成所述非晶态介质材料。其中，在所述衬底上形成掩模，进行氧离子注入，在未被掩模覆盖的暴露的所述衬底中形成所述非晶态介质材料。其中，所述掩模为光刻胶或硬掩模。其中，所述硬掩模为氮化硅。

所述外延硅层厚度从3nm至1μm。其中，所述非晶态介质材料包括宽带隙介质材料。其中，所述宽带隙介质材料包括二氧化硅、氧化铝。其中，所述非晶态介质材料位于所述源漏电极下方且不连续。

依照本发明的HEMT及其制造方法，由于器件形成在超薄的局部SOI衬底上，即便施加较高的源漏电压也难以在超薄的外延硅层中沿水平方向形成横向击穿，而在垂直方向由于非晶态的埋入绝缘层的阻断，纵向击穿也难以发生，因此依照本发明的HEMT可大幅提高器件的击穿电压，从而提高器件的可靠性。

本发明所述目的，以及在此未列出的其他目的，在本申请独立权利要求的范围内得以满足。本发明的实施例限定在独立权利要求中，具体特征限定在其从属权利要求中。

附图说明

以下参照附图来详细说明本发明的技术方案，其中：

图1显示了现有技术的硅衬底上HEMT的剖面示意图；

图2a-2d显示了依照本发明一个实施例的具有高击穿电压的硅衬底上HEMT的制造方法各步骤的剖面示意图；

图3显示了依照本发明一个实施例的具有高击穿电压的硅衬底上HEMT的制造方法各步骤的剖面示意图；

图4a-4d显示了依照本发明其他实施例的具有高击穿电压的硅衬底上HEMT的最终结构的剖面示意图；以及

图5显示了依照本发明其他实施例的具有高击穿电压的硅衬底上HEMT的最终结构的剖面示意图。

具体实施方式

以下参照附图并结合示意性的实施例来详细说明本发明技术方案的特征及其技术效果，公开了具有高击穿电压的硅衬底上HEMT及其制造方法。需要指出的是，类似的附图标记表示类似的结构，本申请中所用的术语“第一”、“第二”、“上”、“下”等等可用于修饰各种器件结构或工艺步骤。这些修饰除非特别说明并非暗示所修饰器件结构或工艺步骤的空间、次序或层级关系。

实施例1

首先参照图2a-2d，显示了依照本发明实施例1的具有高击穿电压的硅衬底上HEMT的制造方法各步骤的剖面示意图。

首先，如图2a所示，提供衬底10。衬底10材质可以是GaAs、GaN、SiC、蓝宝石(氧化铝)、SiGe或Si等等，或其组合。衬底10可以是厚体衬底、绝缘体上硅(SOI)、广义SOI结构(半导体-绝缘体-半导体，其中半导体不限于硅)，优选是衬底10顶部为单晶结构。出于成本控制以及工艺兼容性考虑，本发明优选使用厚体单晶硅作为衬底10。可以对衬底10进行CMP表面处理以提高其平整度，还可以采用去离子水或超声波来清洗衬底10表面。

其次，如图2b所示，在衬底10中形成沟槽11。使用掩模板以利用常用的光刻/刻蚀方法在衬底10中制造沟槽11，例如涂敷光刻胶之后曝光显影，在衬底10上形成光刻胶掩模图案，然后采用10％～25％TMAH、HNO₃与HF的混合水溶液、或KOH溶液等湿法刻蚀液对单晶硅衬底10进行刻蚀，或者采用(掺氧)碳氟基的等离子体刻蚀来干法刻蚀单晶硅衬底10，刻蚀完成之后溶解或灰化去除光刻胶。沟槽11的位置与稍后要形成源漏接触的区域大致相对应，位于源漏接触的下方且沟槽11底部面积大于源漏接触的区域面积。

随后，如图2c所示，填充沟槽11以形成非晶态的埋入绝缘层12。可以通过各种常用的成膜工艺来填充沟槽11形成埋入绝缘层12，例如可以通过化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)等已知的工艺来形成绝缘膜12。埋入绝缘层12的材质优选为具有较宽带隙(例如大于3eV)的绝缘体材料，例如氧化硅、氧化铝等等或其组合，甚至可以为高k栅介电材料，例如为HfO₂、HfSiON、La₂O₃、Ta₂O₅、BTO等等或其组合。出于成本以及工艺兼容性考虑，最佳的埋入绝缘层12材质为二氧化硅。通过控制温度、压力、原料气流速以及种类等沉积条件来使得形成的埋入绝缘层为非晶态。埋入绝缘层12不仅如图所示为单层，还可以是上述多种材料的层叠，只要能提供良好的绝缘隔离作用。虽然图2c所示的埋入绝缘层12部分高出衬底10的上表面，但是可以在形成埋入绝缘层12之后采用常用的例如为化学机械抛光(CMP)的工艺来平坦化埋入绝缘层12的上表面，直至露出衬底10。此外，还可以进一步采用去离子水或超声波来清洗衬底10以及埋入绝缘层12的表面，以有利于稍后的选择性外延。

接着，如图2d所示，形成局部SOI结构。利用埋入绝缘层12为掩模，以含氯硅烷为原料气对暴露出的衬底10进行选择性外延，在衬底10以及埋入绝缘层12上形成超薄的硅材质的外延层13，作为局部SOI结构的衬底。该硅外延层13稍后将用作外延缓冲层的衬底。硅外延层13的厚度例如为3nm至1μm，越薄越好。

形成局部SOI结构之后，采用已知的HEMT制造工艺，依次在硅外延层13上通过外延法等工艺来沉积例如为高阻GaN的缓冲层20、作为第一带隙(能带间隙)材料层的外延GaN层30、作为第二带隙材料层的AlGaN层40，其中第二带隙与第一带隙不同。各层的厚度依据HEMT器件电学性能需要而合理选择，例如10至100nm。通过例如为光刻/刻蚀的工艺在AlGaN层40中形成开孔并填充金属以形成源漏电极50，金属材质例如为W、Cu、TiAl或Al及其组合，还可以在填充这些金属之前形成材质可为TiN、Ti、TaN或Ta及其组合的接触孔埋层以提高接合强度。在AlGaN层40上形成栅电极60，例如是Ti、Ta、W、Al、Cu、TiAl等等金属以及合金，还可以是这些金属的氮化物，其可以是单层也可以是多层堆叠结构。所形成的最终HEMT器件结构如图3所示，其中，埋入绝缘层12位于源漏电极下方且不连续，不仅仅限于图3所示的矩形区域，可以依照源漏电极图形而相应改变，优选为与源漏电极共形或相似(几何学意义上的相似)且面积大于源漏电极面积。此外，虽然图3中仅显示了两个分立的埋入绝缘层区域12，但是本发明也可以采用更多个分立的埋入绝缘层区域，只要这些区域中至少两个位于源漏电极下方以阻断纵向击穿，横向方向可以有例如三个、四个或更多个分立的埋入绝缘层区域。多个分立的埋入绝缘层区域可以有效控制外延硅层13形成的平整度以及生长质量。由于器件形成在超薄的局部SOI衬底上，也即外延硅层13厚度很小，即便施加较高的源漏电压也难以在超薄的外延硅层13中沿水平方向形成横向击穿，而在垂直方向由于非晶态的埋入绝缘层12的阻断，纵向击穿也难以发生，因此图3所示的具有局部SOI结构的HEMT可大幅提高器件的击穿电压，从而提高器件的可靠性。

实施例2

以下参照图4a-4d，显示了依照本发明实施例2的具有高击穿电压的硅衬底上HEMT的制造方法各步骤的剖面示意图。

首先，如图4a所示，与实施例1类似地，提供衬底10。衬底10材质可以是GaAs、GaN、SiC、蓝宝石(氧化铝)、SiGe或Si等等，或其组合。衬底10可以是厚体衬底、绝缘体上硅(SOI)、广义SOI结构(半导体-绝缘体-半导体，其中半导体不限于硅)，优选是衬底10顶部为单晶结构。出于成本控制以及工艺兼容性考虑，本发明优选使用厚体单晶硅作为衬底10。可以对衬底10进行CMP表面处理以提高其平整度，还可以采用去离子水或超声波来清洗衬底10表面。

其次，如图4b所示，在衬底10上形成硬掩模14。例如在衬底10上沉积一层较厚的硬掩模材料，例如为氮化硅，在硬掩模材料上涂敷光刻胶之后曝光显影以形成光刻胶掩模图案，然后采用热磷酸等湿法刻蚀液对氮化硅硬掩模层进行刻蚀，或者采用(掺氧)碳氟基的等离子体刻蚀来干法刻蚀，刻蚀完成之后溶解或灰化去除光刻胶，在单晶硅衬底10上留下硬掩模14。硬掩模14的位置与稍后要形成源漏接触的区域大致互补，其所围成的区域位于源漏接触的下方且底部面积大于源漏接触的区域面积。

随后，如图4c所示，形成非晶态的埋入绝缘层15。可以通过热氧化法来形成绝缘膜15，例如在含氧的环境中高温退火，在暴露的硅衬底10上氧化形成绝缘膜15。埋入绝缘层15的材质优选为具有较宽带隙的绝缘体材料，例如氧化硅、氧化铝等等或其组合，优选为二氧化硅。通过控制热氧化的温度、压力、原料气流速等工艺条件来使得形成的氧化硅埋入绝缘层为非晶态。随后采用湿法或干法刻蚀完全移除剩余的氮化硅硬掩模材料14，并CMP来平坦化埋入绝缘层15的上表面，直至露出衬底10。此外，还可以进一步采用去离子水或超声波来清洗衬底10以及埋入绝缘层15的表面，以有利于稍后的选择性外延。值得注意的是，由于局部热氧化法生成氧化硅的鸟嘴效应，所形成的埋入绝缘层15并非实施例1中与沟槽11的外形完全一致，而是边缘区域较薄、中心区域较厚，优选地，可以使得边缘区域厚度满足绝缘阻断防止击穿电压的产生，从而使得中心区域绝缘性能更佳。

接着，如图4d所示，形成局部SOI结构。利用埋入绝缘层15为掩模，以含氯硅烷为原料气对暴露出的衬底10进行选择性外延，在衬底10以及埋入绝缘层15上形成超薄的硅材质的外延层13，作为局部SOI结构的衬底。该硅外延层13稍后将用作外延缓冲层的衬底。硅外延层13的厚度例如为3nm至1μm，越薄越好。

与实施例1类似，形成局部SOI结构之后，采用已知的HEMT制造工艺，依次在硅外延层13上通过外延法等工艺来沉积例如为高阻GaN的缓冲层20、第一带隙材料层的外延GaN层30、第二带隙材料层的AlGaN层40，在AlGaN层40中形成源漏电极50，在AlGaN层40上形成栅电极60。所形成的最终HEMT器件结构如图5所示，其中，埋入绝缘层15位于源漏电极下方且不连续，不仅仅限于图5所示的矩形凸底区域，可以依照源漏电极图形而相应改变，优选为与源漏电极共形或相似且面积大于源漏电极面积。此外，虽然图5中仅显示了两个分立的埋入绝缘层区域15，但是本发明也可以采用更多个分立的埋入绝缘层区域，只要这些区域中至少两个位于源漏电极下方以阻断纵向击穿，横向方向可以有例如三个、四个或更多个分立的埋入绝缘层区域。多个分立的埋入绝缘层区域可以有效控制外延硅层13形成的平整度以及生长质量由于器件形成在超薄的局部SOI衬底上，也即外延硅层13厚度很小，即便施加较高的源漏电压也难以在超薄的外延硅层13中沿水平方向形成横向击穿，而在垂直方向由于非晶态的埋入绝缘层15的阻断，纵向击穿也难以发生，因此图5所示的具有局部SOI结构的HEMT可大幅提高器件的击穿电压，从而提高器件的可靠性。

实施例3

实施例3与实施例2类似，可一并参照附图4a-4d。

首先提供衬底10，材质可以是单晶硅。

其次，在衬底10上形成掩模14。例如在衬底10的硅表面旋涂涂敷光刻胶PR，通过光刻板曝光显影以在衬底10上留下光刻胶的掩模14，未被光刻胶掩模14覆盖的衬底10表面暴露在外。此外，还可以与实施例2类似，沉积氮化硅材料层后通过光刻/刻蚀形成硬掩模层14，覆盖部分衬底10并暴露余下的衬底10的表面。

接着，与实施例2的热氧化法不同，实施例3对暴露的衬底10进行离子注入，注入的离子种类包含氧、氮、碳、硅、氟等等及其组合，优选地至少包含氧，以在衬底10中形成氧化物的埋入绝缘层15。依照离子注入的种类不同，所形成的埋入绝缘层15的材质也不同，本发明优选地注入氧离子以形成二氧化硅，其厚度依照离子注入的剂量和能量而不同。注入完成之后，去除光刻胶或氮化硅材质的掩模14。

随后，与实施例2类似，进行选择性外延形成局部SOI结构，在衬底10以及埋入绝缘层15上形成外延硅层13，厚度例如为3nm至1μm，越薄越好。

最后，依照已有的HEMT器件制造方法，在局部SOI结构上形成图5所示的器件结构。

虽然本发明的HEMT是形成在局部SOI的超薄硅外延层上，但是本领域技术人员应当知晓可以依照形成SOI的各种技术对该超薄硅层进行合理改进。例如可以在体硅衬底上沉积氧化硅之后通过与离子注入形成纳米气泡的硅晶片键合然后再热处理或机械处理以剥除支撑晶片并减薄处理的方法来获取超薄的硅层。还可以在单晶硅衬底上沉积氧化硅层并图案化以形成掩模，然后以该氧化硅层为掩模直接进行横向超速外延(ELO)，选择性外延生长的硅薄膜超过氧化硅的台阶厚度并横向连接继续生长，最终在氧化硅图案上方形成连续的外延硅层，作为掩模的氧化硅层保留以形成埋入绝缘层。可以通过合理控制氧化硅窗口或台阶高度以及单晶硅衬底的方向来控制横向与纵向生长速率之比，最终取得所需的超薄的硅外延层厚度。

此外，虽然本发明所举实施例是应用于硅衬底上的GaN基HEMT，本领域技术人员应当知晓这种局部SOI的器件结构也可适用于其他材料构成的HEMT，例如GaAs、S iGe、ZnSe、CdSe或CdTe等等，只要其衬底中包含埋入绝缘层即可实现本发明，达到提高击穿电压的技术效果。此外，虽然本发明举出的第一带隙和第二带隙材料层具体为GaN/AlGaN，但是本发明也可以用于其他材料的组合，只要这些材料的组合满足两种材料能带间隙不同从而形成异质结以构成HEMT。

尽管已参照一个或多个示例性实施例说明本发明，本领域技术人员可以知晓无需脱离本发明范围而对器件结构做出各种合适的改变和等价方式。此外，由所公开的教导可做出许多可能适于特定情形或材料的修改而不脱离本发明范围。因此，本发明的目的不在于限定在作为用于实现本发明的最佳实施方式而公开的特定实施例，而所公开的器件结构及其制造方法将包括落入本发明范围内的所有实施例。

Claims

1.一种HEMT，包括衬底、所述衬底上的缓冲层、所述缓冲层上的第一带隙材料层、所述第一带隙材料层上的第二带隙材料层、连接所述第一带隙材料层的源漏电极以及连接所述第二带隙材料层的栅电极，其特征在于：所述衬底为绝缘体衬底上的外延硅层，其中所述外延硅层生长在埋入衬底中的局部非晶态介质材料上。

2.权利要求1的HEMT，其中，所述外延硅层厚度从3nm至1μm。

3.权利要求1的HEMT，其中，所述非晶态介质材料包括宽带隙介质材料。

4.权利要求3的HEMT，其中，所述宽带隙介质材料包括二氧化硅、氧化铝。

5.权利要求1的HEMT，其中，所述非晶态介质材料位于所述源漏电极下方且不连续。

6.一种HEMT制造方法，包括：

步骤A，在衬底中形成埋入的局部非晶态介质材料；

步骤B，以所述非晶态介质材料为掩模，沿所述衬底表面选择性外延生长，形成外延硅层；

步骤C，在所述外延硅层上依次形成缓冲层、第一带隙材料层和第二带隙材料层；以及

步骤D，形成连接所述第一带隙材料层的源漏电极以及连接所述第二带隙材料层的栅电极。

7.权利要求6的HEMT制造方法，其中，所述步骤A包括，在所述衬底中对应于所述源漏电极区域形成沟槽，向所述沟槽填充所述非晶态介质材料。

8.权利要求7的HEMT制造方法，其中，形成所述沟槽的方法包括光刻/刻蚀。

9.权利要求7的HEMT制造方法，其中，填充所述非晶态介质材料的方法包括PVD、CVD、ALD。

10.权利要求6的HEMT制造方法，其中，在所述步骤A之后以及所述步骤B之前，还包括平坦化步骤。

11.权利要求6的HEMT制造方法，其中，所述步骤A包括，采用热氧化法形成所述非晶态介质材料。

12.权利要求11的HEMT制造方法，其中，在所述衬底上形成硬掩模，在含氧环境下高温退火以在未被硬掩模覆盖的暴露的所述衬底上氧化形成所述非晶态介质材料。

13.权利要求6的HEMT制造方法，其中，所述步骤A包括，采用氧离子注入法形成所述非晶态介质材料。

14.权利要求13的HEMT制造方法，其中，在所述衬底上形成掩模，进行氧离子注入，在未被掩模覆盖的暴露的所述衬底中形成所述非晶态介质材料。

15.权利要求14的HEMT制造方法，其中，所述掩模为光刻胶或硬掩模。

16.权利要求12或15的HEMT制造方法，其中，所述硬掩模为氮化硅。

17.权利要求6的HEMT制造方法，其中，所述外延硅层厚度从3nm至1μm。

18.权利要求6的HEMT制造方法，其中，所述非晶态介质材料包括宽带隙介质材料。

19.权利要求18的HEMT制造方法，其中，所述宽带隙介质材料包括二氧化硅、氧化铝。

20.权利要求6的HEMT制造方法，其中，所述非晶态介质材料位于所述源漏电极下方且不连续。