JP2008258514A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2008258514A
JP2008258514A JP2007101346A JP2007101346A JP2008258514A JP 2008258514 A JP2008258514 A JP 2008258514A JP 2007101346 A JP2007101346 A JP 2007101346A JP 2007101346 A JP2007101346 A JP 2007101346A JP 2008258514 A JP2008258514 A JP 2008258514A
Authority
JP
Japan
Prior art keywords
heterojunction
semiconductor
region
semiconductor region
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007101346A
Other languages
English (en)
Other versions
JP4938531B2 (ja
Inventor
Tsutomu Uesugi
勉 上杉
Kenji Ito
健治 伊藤
Osamu Ishiguro
修 石黒
Toru Kachi
徹 加地
Masahiro Sugimoto
雅裕 杉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Toyota Central R&D Labs Inc
Original Assignee
Toyota Motor Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp, Toyota Central R&D Labs Inc filed Critical Toyota Motor Corp
Priority to JP2007101346A priority Critical patent/JP4938531B2/ja
Priority to US12/595,253 priority patent/US8299498B2/en
Priority to PCT/JP2008/056869 priority patent/WO2008126821A1/ja
Publication of JP2008258514A publication Critical patent/JP2008258514A/ja
Application granted granted Critical
Publication of JP4938531B2 publication Critical patent/JP4938531B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7789—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface the two-dimensional charge carrier gas being at least partially not parallel to a main surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】 耐圧とオン抵抗の間に存在しているトレードオフ関係を打破し、高耐圧で低オン抵抗な半導体装置を提供すること。
【解決手段】 半導体装置１０は、バンドギャップの幅が異なる２種類の窒化物半導体で構成されている第１ヘテロ接合４０ｂと、その第１ヘテロ接合４０ｂに電気的に接続可能であるとともにバンドギャップの幅が異なる２種類の窒化物半導体で構成されている第２ヘテロ接合５０ｂと、第２ヘテロ接合５０ｂに対向しているゲート電極５８を備えている。第１ヘテロ接合４０ｂはｃ面であり、第２ヘテロ接合５０ｂはａ面又はｍ面である。
【選択図】 図１

Description

本発明は、半導体装置に関する。
窒化物半導体は、大きな絶縁破壊電界と飽和電子速度を有している。このため、窒化物半導体は、半導体装置の高耐圧化と低オン抵抗化を実現可能な半導体材料として期待されている。窒化物半導体を用いた従来の半導体装置は、ヘテロ接合を利用するものが多い。ヘテロ接合は、バンドギャップの幅が異なる２種類の窒化物半導体で構成されている。ヘテロ接合は、その接合面近傍に２次元電子ガス層を発生させることができる。ヘテロ接合を有する半導体装置は、この２次元電子ガス層を電流が流れる経路に利用することで、低いオン抵抗を実現することができる。この種の半導体装置は、高電子移動度トランジスタ（HEMT：High Electron Mobility Transistor）と称される。
従来のこの種の半導体装置は、ヘテロ接合とそのヘテロ接合に対向しているゲート電極とを有するゲート部を備えている。一般的に、ヘテロ接合はｃ面に形成されている。ｃ面は自発分極及びピエゾ分極による内部電界が高いので、電子はヘテロ接合面近傍に高密度に存在することができる。従来のこの種の半導体装置では、このヘテロ接合に発生する２次元電子ガス層をチャネルに利用するので、低いオン抵抗を実現することができる。しかし、従来のこの種の半導体装置では、２次元電子ガス層を消失させるためにゲート電極に負の電圧を印加しなければならない。即ち、従来のこの種の半導体装置は、ノーマリオンで動作する。
非特許文献１には、ノーマリオフで動作する半導体装置が開示されている。非特許文献１の半導体装置は、ａ面に形成されているヘテロ接合とそのヘテロ接合に対向しているゲート電極とを有するゲート部を備えている。ａ面は、ｃ面に直交する方向に延びており、自発分極及びピエゾ分極による内部電界の方向がヘテロ接合面に対して平行な方向になることが知られている。このため、ａ面は、無極性の特性を有している。この技術によると、ヘテロ接合近傍の電子の密度が低減され、半導体装置をノーマリオフで動作させることができる。
黒田正行、石田秀俊、上田哲三、田中毅、「無極性（11-20）面上に形成されたAlGaN/GaNへテロ接合トランジスタのノーマリオフ動作」、信学技報、IEICE Technical Report、ED2005-205、MW2005-159（2006-1）、p.35-39
しかし、非特許文献１の半導体装置は、ドレインとソースの双方が半導体基板の表面に配置されている横型である。ヘテロ接合は、ドレインとソースの間に亘って伸びている。非特許文献１の半導体装置では、ドレイン・ソース間の耐圧を向上させるためには、ドレイン・ソース間の距離を長くしなければならない。ドレイン・ソース間の距離が長くなると、ヘテロ接合の距離も長くなる。非特許文献１の半導体装置では、ヘテロ接合がａ面に形成されているので、ヘテロ接合近傍の電子の密度が小さい。即ち、非特許文献１の半導体装置では、耐圧を向上させようとすると、ヘテロ接合の距離を長くしなければならず、オン抵抗が増大してしまう。逆に、非特許文献１の半導体装置では、オン抵抗を低減しようとすると、ヘテロ接合の距離を短くしなければならず、この結果、耐圧が低下してしまう。非特許文献１の半導体装置には、耐圧とオン抵抗の間にトレードオフの関係が存在している。
本発明は、耐圧とオン抵抗の間に存在しているトレードオフ関係を打破し、高耐圧で低オン抵抗な半導体装置を提供することを目的としている。
本明細書で開示される技術は、２種類のヘテロ接合を利用することを特徴としている。一方のヘテロ接合はｃ面に形成されており、他方のヘテロ接合はａ面又はｍ面に形成されている。ｃ面のヘテロ接合は耐圧を確保する領域に設けられており、ａ面又はｍ面のヘテロ接合はゲート電極に対向してゲート部を構成している。ｃ面のヘテロ接合は内部電界が高いので、ｃ面のヘテロ接合近傍にはキャリアが高密度に存在することができる。このため、耐圧を確保する領域にｃ面のヘテロ接合を配置すると、耐圧を確保する領域の幅を長くして耐圧を向上させたとしても、オン抵抗の増加が抑えられる。即ち、耐圧を確保する領域にｃ面のヘテロ接合を配置すると、オン抵抗の増加を抑えながら耐圧を向上させることができる。ａ面又はｍ面のヘテロ接合は、無極性の特性を有しており、ノーマリオフで半導体装置のオン・オフを切替えることができる。即ち、本明細書で開示される技術によると、耐圧を確保するための領域には選択的にｃ面のヘテロ接合を配置し、半導体装置のオン・オフを切替えるための領域には選択的にａ面又はｍ面のヘテロ接合を配置することによって、ノーマリオフで動作するとともに、耐圧とオン抵抗の間に存在しているトレードオフ関係が打破された高耐圧で低オン抵抗な半導体装置を提供することができる。
即ち、本明細書で開示される半導体装置は、バンドギャップの幅が異なる２種類の窒化物半導体で構成されている第１ヘテロ接合と、その第１ヘテロ接合に直交する方向に伸びているとともにバンドギャップの幅が異なる２種類の窒化物半導体で構成されている第２ヘテロ接合を備えている。第１ヘテロ接合と第２へテロ接合は、電気的に接続可能である。半導体装置はさらに、第２ヘテロ接合に対向しているゲート電極を備えている。第１ヘテロ接合はｃ面であり、第２ヘテロ接合はａ面又はｍ面である。
上記の半導体装置では、電流は第１へテロ接合と第２へテロ接合を介して流れる。第１へテロ接合は、耐圧を確保する領域に設けられている。第２へテロ接合は、ゲート部を構成している。上記の半導体装置によると、第１ヘテロ接合は、内部電界が高いので、第１へテロ接合近傍にはキャリアが高密度に存在している。このため、耐圧を確保する領域の幅を長くして耐圧を向上させたとしても、オン抵抗の増加は抑えられる。第２ヘテロ接合は、無極性の特性を有しており、ノーマリオフで半導体装置のオン・オフを切替えることができる。即ち、上記の半導体装置は、２種類のヘテロ接合を利用することによって、耐圧とオン抵抗の間に存在しているトレードオフ関係を打破することができ、高耐圧で低オン抵抗な特性を得ることができる。
本明細書で開示される技術で具現化される１つの半導体装置は、ドリフト部と、そのドリフト部に接しているゲート部を備えている。ドリフト部は、窒化物半導体の第１半導体領域と、その第１半導体領域に接しているとともに第１半導体領域とは異なる幅のバンドギャップを有する窒化物半導体の第２半導体領域を有している。第１半導体領域と第２半導体領域は、第１へテロ接合を構成している。ゲート部は、窒化物半導体の第３半導体領域と、その第３半導体領域に接しているとともに第３半導体領域とは異なる幅のバンドギャップを有する窒化物半導体の第４半導体領域を備えている。第３半導体領域と第４半導体領域は、第２へテロ接合を構成している。ゲート部はさらに、第２ヘテロ接合に対向しているゲート電極を有している。第１ヘテロ接合と第２へテロ接合は、電気的に接続可能である。第１ヘテロ接合はｃ面であり、第２ヘテロ接合はａ面又はｍ面である。
上記の半導体装置では、電流は第１へテロ接合と第２へテロ接合を介して流れる。第１ヘテロ接合は、ドリフト部に設けられている。第２へテロ接合は、ゲート部に設けられている。第１ヘテロ接合は、内部電界が高いので、第１へテロ接合近傍にはキャリアが高密度に存在している。このため、ドリフト部の幅を長くして耐圧を向上させたとしても、オン抵抗の増加は抑えられる。第２ヘテロ接合は、無極性の特性を有しており、ノーマリオフで半導体装置のオン・オフを切替えることができる。即ち、上記の半導体装置は、２種類のヘテロ接合を利用することによって、耐圧とオン抵抗の間に存在しているトレードオフ関係を打破することができ、高耐圧で低オン抵抗な特性を得ることができる。
本明細書で開示される技術で具現化される１つの半導体装置は、不純物を含む窒化物半導体のドレイン領域と、ドレイン領域上に配置されているドリフト部と、ドリフト部上の一部に配置されているゲート部と、ドリフト部上の他の一部に配置されているとともに不純物を含む窒化物半導体のソース領域を備えている。ドレイン領域はドレイン電極に電気的に接続されており、ソース領域はソース電極に電気的に接続されている。即ち、この半導体装置は、ドレイン領域とソース領域が縦方向に分かれて配置されている縦型の半導体装置である。ドリフト部は、平面視したときにゲート部が存在する範囲に配置されている窒化物半導体の第１半導体領域及び第２半導体領域を備えている。第１半導体領域は、ドレイン領域とゲート部を結ぶ方向に沿って伸びている。第２半導体領域は、ドレイン領域とゲート部を結ぶ方向に沿って伸びており、第１半導体領域に接しているとともに、第１半導体領域とは異なる幅のバンドギャップを有する。第１半導体領域と第２半導体領域は、第１へテロ接合を構成している。ゲート部は、ドレイン領域とゲート部を結ぶ方向とは直交する方向に伸びている窒化物半導体の第３半導体領域及び第４半導体領域を有している。第４半導体領域は、第３半導体領域に接しているとともに、第３半導体領域とは異なる幅のバンドギャップを有する。第３半導体領域と第４半導体領域は、第２ヘテロ接合を構成している。ゲート部はさらに、第２ヘテロ接合に対向しているゲート電極を有している。第１ヘテロ接合と第２へテロ接合は、電気的に接続可能である。第２へテロ接合とソース領域も電気的に接続可能である。第１ヘテロ接合はｃ面であり、第２ヘテロ接合はａ面又はｍ面である。
上記の半導体装置では、ソース領域から供給されたキャリアは、第２へテロ接合と第１へテロ接合を介してドレイン領域にまで流れる。この半導体装置も、ドリフト部に第１へテロ接合が選択的に設けられており、ゲート部に第２へテロ接合が選択的に設けられているので、耐圧とオン抵抗の間に存在しているトレードオフ関係を打破することができ、高耐圧で低オン抵抗な特性を得ることができる。
この半導体装置では、ドリフト部が、半導体層と第３へテロ接合をさらに有していることが好ましい。半導体層は、平面視したときにソース領域が存在する範囲に少なくとも配置されている。半導体層は、不純物を含んでおり、第２へテロ接合と第１へテロ接合を介してソース領域に電気的に接続可能である。第３ヘテロ接合は、その半導体層とドレイン領域の間に配置されているとともに、バンドギャップの幅が異なる２種類の窒化物半導体で構成されている。第３へテロ接合はｃ面である。
この半導体装置によると、ソース領域とドレイン領域の間において、半導体層と第３へテロ接合を介した電流の経路が追加されるので、オン抵抗がさらに低減される。
本明細書で開示される半導体装置では、第１半導体領域と第２半導体領域が、ドリフト部において、少なくとも一方方向に沿って繰返し配置されていることが好ましい。
上記の形態によると、複数の電流経路を設けることができるので、オン抵抗がさらに低減される。
本明細書で開示される半導体装置では、第２半導体領域の一部が、第３半導体領域を兼用していることが好ましい。さらに、第１半導体領域と第４半導体領域が、同一種類の窒化物半導体であるのが好ましい。この形態によると、第１半導体領域と第２半導体領域は、第４半導体領域に直接的に接している。
上記の半導体装置では、第１へテロ接合と第２へテロ接合が直接的に接しているので、第１へテロ接合と第２へテロ接合の間の抵抗が低減される。上記の半導体装置によると、オン抵抗がさらに低減される。
本明細書で開示される半導体装置では、前記窒化物半導体が、AlXGaYIn1-X-YN（ただし、０≦X≦１、０≦Y≦１、０≦1−X−Y≦１）であることが好ましい。
本明細書で開示される技術は、耐圧を確保するための領域に選択的にｃ面のヘテロ接合を配置し、半導体装置のオン・オフを切替えるための領域に選択的にａ面又はｍ面のヘテロ接合を配置することによって、耐圧とオン抵抗の間に存在しているトレードオフ関係を打破し、高耐圧で低オン抵抗な半導体装置を提供することができる。
本発明の好ましい特徴を列記する。
（第１特徴） 第１半導体領域は、不純物を実質的に含んでいない。第２半導体領域も、不純物を実質的に含んでいない。
（第２特徴） 第１半導体領域は窒化ガリウムであり、第２半導体領域は窒化アルミニウムガリウムである。
図面を参照して以下に実施例を詳細に説明する。
図１に、半導体装置１０の要部断面図を模式的に示す。半導体装置１０は、裏面に設けられているドレイン電極２０と、表面に設けられているソース電極６４を備えている。半導体装置１０は、ドレイン電極２０とソース電極６４の間を電流が流れる縦型の構造を備えている。ドレイン電極２０の材料には、例えばチタン（Ti）とアルミニウム（Al）の積層電極が用いられている。ソース電極６４の材料にも、例えばチタン（Ti）とアルミニウム（Al）の積層電極が用いられている。
半導体装置１０はさらに、ドレイン電極２０上に設けられている窒化ガリウム（GaN）のドレイン領域３０を備えている。ドレイン領域３０は、ｎ型の不純物（典型的にはシリコン）を高濃度に含んでおり、ドレイン電極２０に電気的に接続されている。
半導体装置１０はさらに、ドレイン領域３０上に設けられているドリフト部４０と、そのドリフト部４０上の一部に配置されているゲート部５０と、ドリフト部４０上の他の一部に配置されているソース領域６２を備えている。ドリフト部４０は、半導体装置１０の耐圧を確保する領域である。このため、ドリフト部４０の厚みは、半導体装置１０に要求される耐圧に基づいて設定される。ゲート部５０は、半導体装置１０のオン・オフを制御する領域である。ソース領域６２は、後述する製造方法で説明するように、窒化ガリウムと窒化アルミニウムガリウム（AlGaN）で構成されている。ソース領域６２は、ｎ型の不純物（典型的にはシリコン）を高濃度に含んでおり、ソース電極６４に電気的に接続されている。
ドリフト部４０は、窒化アルミニウムガリウムの第１半導体領域４２と、窒化ガリウムの第２半導体領域４４を備えている。第１半導体領域４２と第２半導体領域４４には、不純物が実質的に含まれていない。第１半導体領域４２は、ドレイン領域３０とゲート部５０を結ぶ方向に沿って伸びている。第２半導体領域４４も、ドレイン領域３０とゲート部５０を結ぶ方向に沿って伸びている。第１半導体領域４２と第２半導体領域４４は、直接的に接している。第１半導体領域４２と第２半導体領域４４は、平面視したときに、例えばストライプ状、格子状、多角形状に配置されている。いずれの場合も、第１半導体領域４２と第２半導体領域４４は、平面視したときに、少なくとも一方方向に繰返し配置されている。
窒化アルミニウムガリウムのバンドギャップの幅は、窒化ガリウムのバンドギャップの幅よりも広い。したがって、第１半導体領域４２と第２半導体領域４４は、第１へテロ接合４０ｂを構成している。第１へテロ接合４０ｂは、平面視したときに、ゲート部５０が存在する範囲に配置されているものの、ソース領域６２が存在する範囲に配置されていない。即ち、第１ヘテロ接合４０ｂは、ゲート部５０に接しているものの、ソース領域６２には接していない。第１へテロ接合４０ｂは、ｃ面に形成されている。
ゲート部５０は、窒化ガリウムの第３半導体領域５２と、窒化アルミニウムガリウムの第４半導体領域５４を備えている。第３半導体領域５２と第４半導体領域５４には、不純物が実質的に含まれていない。第３半導体領域５２は、ドレイン領域３０とゲート部５０を結ぶ方向とは直交する方向に伸びている。第４半導体領域５４も、ドレイン領域３０とゲート部５０を結ぶ方向とは直交する方向に伸びている。第３半導体領域５２と第４半導体領域５４は、直接的に接している。第３半導体領域５２と第４半導体領域５４は積層している。第３半導体領域５２と第４半導体領域５４は、左右のソース領域６２の間に亘って伸びている。
窒化アルミニウムガリウムのバンドギャップの幅は、窒化ガリウムのバンドギャップの幅よりも広い。したがって、第３半導体領域５２と第４半導体領域５４は、第２へテロ接合５０ｂを構成している。第２へテロ接合５０ｂは、後述するように、半導体装置１０がオンしたときに、第１へテロ接合４０ｂと電気的に接続可能である。第２へテロ接合５０ｂは、ａ面に形成されている。なお、第２へテロ接合５０ｂは、ｍ面であってもよい。
ゲート部５０はさらに、第２ヘテロ接合５０ｂにゲート絶縁膜５６を介して対向しているゲート電極５８を有している。ゲート絶縁膜５６とゲート電極５８は、第２ヘテロ接合５０ｂの全範囲に対向している。ゲート絶縁膜５６には、酸化シリコン（SiO2）が用いられている。ゲート電極５８には、多結晶シリコン又はアルミニウムが用いられている。
次に、半導体装置１０の動作を説明する。図２に、半導体装置１０の電流経路を破線で示す。なお、図２では、電流経路の明瞭化のために、ハッチングは省略してある。
半導体装置１０は、第１へテロ接合４０ｂと第２へテロ接合５０ｂの２種類のヘテロ接合を利用することを特徴としている。第１ヘテロ接合４０ｂはｃ面に形成されており、第２ヘテロ接合５０ｂはａ面に形成されている。第１ヘテロ接合４０ｂはドリフト部４０に設けられており、第２へテロ接合５０ｂはゲート部５０に設けられている。
まず、半導体装置１０がオフの状態を説明する。ドレイン電極２０に正の電圧が印加され、ソース電極６４が接地され、ゲート電極５８が接地されていると、半導体装置１０はオフ状態である。
第２へテロ接合５０ｂは、ａ面に形成されており、無極性の特性を有している。このため、第２へテロ接合５０ｂの近傍の電子の密度は小さい。したがって、第２へテロ接合５０ｂの近傍には２次元電子ガス層が発生しておらず、電流が第２へテロ接合５０ｂを介して流れることができない。これにより、ソース領域６２と第１へテロ接合４０ｂの間は電気的に絶縁され、ソース領域６２とドレイン領域３０の間が非導通となる。半導体装置１０がオフすると、第１半導体領域４２と第２半導体領域４４には電子及び正孔が存在しない。このため、第１半導体領域４２と第２半導体領域４４は、その全体が実質的に絶縁体として機能する。この結果、第１半導体領域４２と第２半導体領域４４は、ソース領域６２とドレイン領域３０の間に印加される電圧を保持することができる。
次に、半導体装置１０がオンの状態を説明する。ドレイン電極２０に正の電圧が印加され、ソース電極６４が接地され、ゲート電極５８に正の電圧が印加されると、半導体装置１０はオン状態である。
ゲート電極５８に正の電圧が印加されると、第２へテロ接合５０ｂの電位が上昇し、第２へテロ接合５０ｂの近傍に２次元電子ガス層が発生する。これにより、ソース領域６２と第１へテロ接合４０ｂの間は第２へテロ接合５０ｂを介して電気的に接続され、ソース領域６２とドレイン領域３０の間が導通する。図２に示すように、半導体装置１０がオンすると、ソース領域６２から供給された電子は、第２へテロ接合５０ｂと第１へテロ接合４０ｂを介してドレイン領域３０にまで流れる。
半導体装置１０は、第１へテロ接合４０ｂと第２へテロ接合５０ｂを利用することを特徴としている。ｃ面の第１へテロ接合４０ｂはドリフト部４０に選択的に配置され、ａ面の第２ヘテロ接合５０ｂはゲート部５０に選択的に配置されている。
第１へテロ接合４０ｂは、ｃ面に形成されており、自発分極及びピエゾ分極による内部電界が高い。このため、第１へテロ接合４０ｂの近傍の電子の密度は高い。したがって、ドリフト部４０を横断している第１へテロ接合４０ｂは、低いオン抵抗を提供することができる。これにより、ドリフト部４０の厚みを大きくして半導体装置１０の耐圧を向上させたとしても、オン抵抗の増加が抑えられる。
第２へテロ接合５０ｂは、ａ面に形成されており、自発分極及びピエゾ分極による内部電界が第２へテロ接合５０ｂに対して平行になる。このため、第２へテロ接合５０ｂの近傍の電子の密度は低い。したがって、ゲート電極５８に正の電圧が印加されていないときは、第２へテロ接合５０ｂの近傍に２次元電子ガス層が発生しない。半導体装置１０は、ノーマリオフで動作することができる。
半導体装置１０によると、ドリフト部４０には選択的にｃ面の第１ヘテロ接合４０ｂを配置し、ゲート部５０には選択的にａ面の第２ヘテロ接合５０ｂを配置することによって、耐圧とオン抵抗の間に存在しているトレードオフ関係を打破し、高耐圧で低オン抵抗な特性を得ることができる。
（第１の変形例の半導体装置１１）
図３に、第１の変形例の半導体装置１１の要部断面図を模式的に示す。なお、図１と実質的に同一の作用効果を有する構成要素に関しては同一符号を付し、その説明を省略する。
図３の半導体装置１１は、図１の半導体装置１０の第３半導体領域５２が設けられていないことを特徴としている。この場合、第３半導体領域は、第２半導体領域４４の一部であると評価することができる。即ち、第２半導体領域４４のうち第４半導体領域５４と接する一部が、第３半導体領域を兼用していると評価することができる。したがって、第２へテロ接合５０ｂは、第２半導体領域４４のうち第４半導体領域５４と接する一部と第４半導体領域５４によって構成されている。
半導体装置１１では、第１へテロ接合４０ｂと第２へテロ接合５０ｂが直接的に接している。このため、半導体装置１１がオンしているときは、第１へテロ接合４０ｂと第２へテロ接合５０ｂの間の電流経路が直接的に接続される。この結果、半導体装置１１では、オン抵抗が極めて低減される。
（第２の変形例の半導体装置１２）
図４に、第２の変形例の半導体装置１２の要部断面図を模式的に示す。なお、図１と実質的に同一の作用効果を有する構成要素に関しては同一符号を付し、その説明を省略する。
図４の半導体装置１２では、ドリフト部４０が、半導体層４６と第３へテロ接合４０ｃをさらに備えていることを特徴としている。第３へテロ接合４０ｃは、ｃ面に形成されている。
半導体層４６は、ドリフト部４０内を水平方向に延びている。半導体層４６は、窒化ガリウムで形成されており、ｎ型の不純物（典型的にはシリコン）を含んでいる。半導体層４６は、ソース領域６２と電気的に直接的に接続されていない。半導体層４６は、第２へテロ接合５０ｂと第１へテロ接合４０ｂを介して、ソース領域６２と電気的に間接的に接続されている。
第３ヘテロ接合４０ｃは、半導体層４６とドレイン領域３０の間に配置されている。第３へテロ接合４０ｃは、平面視したときに、ソース領域６２が存在する範囲に配置されている。第３ヘテロ接合４０ｃは、実質的には、第１へテロ接合４０ｂと共通の形態を備えている。第３ヘテロ接合４０ｃは、平面視したときに、ソース領域６２の下方に配置されている点において、第１へテロ接合４０ｂと区別される。しかし、後述する製造方法で説明するように、第１へテロ接合４０ｂと第３へテロ接合４０ｃは、共通の製造方法によって形成される。したがって、第３ヘテロ接合４０ｃを構成している符号４２ａの半導体領域は、第１半導体領域４２と共通の形態を備えている。また、第３ヘテロ接合４０ｃを構成している符号４４ａの半導体領域は、第２半導体領域４４と共通の形態を備えている。
次に、半導体装置１２の動作を説明する。図５に、半導体装置１２の電流経路を破線で示す。なお、図５では、電流経路の明瞭化のために、ハッチングは省略してある。
ここで、比較のために、図１の半導体装置１０を参照して説明する。図１に示すように、半導体装置１０には、ソース領域６２とドレイン領域３０の間に、電流経路として寄与しないスペース４０ａが存在していることが分かる。
一方、図４の半導体装置１２では、そのスペース４０ａに相当する領域に半導体層４６と第３へテロ接合４０ｃが設けられている。半導体層４６と第３へテロ接合４０ｃは、図５に示すように、半導体装置１２がオンしたときに電流経路として寄与することができる。即ち、半導体装置１２では、電流は、スペース４０ａに相当する領域において、半導体層４６によって水平面内に広がった後に、第３へテロ接合４０ｃを介してドレイン領域３０にまで縦方向に流れることができる。半導体装置１２によると、ソース領域６２とドレイン領域３０の間において、半導体層４６と第３へテロ接合４０ｃを介した電流の経路が追加されるので、オン抵抗がさらに低減される。
（半導体装置１２の製造方法）
以下、図６〜図１３を参照して半導体装置１２の製造方法を説明する。以下で説明する製造方法の一部は、図１の半導体装置１０及び図３の半導体装置１１においても利用可能である。
まず、図６に示すように、窒化ガリウムの半導体基板３０（最終的にドレイン領域３０になる）と窒化ガリウムのドリフト層４０（最終的にドリフト部４０の一部になる）が積層した構造体を準備する。半導体基板３０は、表面がａ面であり、ｎ型の不純物（典型的にはシリコン）を含んでいる。なお、半導体基板３０は、表面がｍ面であってもよい。ドリフト層４０は、ｉ型又はｎ型のいずれかである。この構造体は、例えば、MOCVD(Metal Organic Chemical Vapor Deposition：有機金属気相成長)法を利用して、半導体基板３０の表面からドリフト層４０を結晶成長させることで得ることができる。ドリフト層４０の厚みは、半導体装置１２に要求される耐圧に応じて設定される。
次に、図７に示すように、リソグラフィー技術と異方性エッチング技術を利用して、ドリフト層４０を貫通して半導体基板３０にまで達する複数のトレンチ４１を形成する。複数のトレンチ４１は、平面視したときに、例えばストライプ状に配置されている。トレンチ４１の側面には、ｃ面が露出している。トレンチ４１とトレンチ４１の間の残部は、第２半導体領域４４になる。
次に、図８に示すように、MOCVD法を利用して、トレンチ４１内に窒化アルミニウムガリウムの第１半導体領域４２を充填して形成する。なお、トレンチ４１内を第１半導体領域４２のみで充填する手法に代えて、トレンチ内４１の一部を第１半導体領域４２で充填した後に、MOCVD法を利用して、窒化ガリウムの半導体領域をトレンチ４１が完全に充填するまで結晶成長させてもよい。
次に、図９に示すように、ICP（Inductively Coupled Plasma：誘導結合プラズマ）技術を利用して、表面を覆っている第１半導体領域４２を除去する。これらの工程を経て、第１半導体領域４２と第２半導体領域４４がドリフト層４０内を一方方向に沿って繰返し配置された形態が得られる。
次に、図１０に示すように、MOCVD法を利用して、ドリフト層４０の表面から窒化ガリウムの半導体層４６と窒化ガリウムの上側ドリフト層４８（最終的にドリフト部４０の一部になる）を結晶成長する。半導体層４６は、ｎ型の不純物を含んでいる。上側ドリフト層４８は、不純物を含んでいないｉ型である。
次に、図１１に示すように、リソグラフィー技術と異方性エッチング技術を利用して、上側ドリフト層４８を貫通して半導体層４６にまで達する複数のトレンチ４３を形成する。複数のトレンチ４３は、平面視したときに、例えばストライプ状に配置されている。トレンチ４３の側面には、ｃ面が露出している。複数のトレンチ４３が形成される範囲は、半導体層４０の第１半導体領域４２及び第２半導体領域４４が存在する範囲内に収まっている。また、本実施例では、平面したときに、複数のトレンチ４３と第１半導体領域４２の一部の位置関係が一致している。しかし、このことは特に重要なことではない。複数のトレンチ４３と第１半導体領域４２の位置関係が不一致であってもよい。トレンチ４３とトレンチ４３の間の残部は、第２半導体領域４４になる。
次に、図１２に示すように、MOCVD法を利用して、トレンチ４３内に窒化アルミニウムガリウムの第１半導体領域４２を充填して形成する。このとき、窒化アルミニウムガリウムが上側ドリフト層４８の表面を覆うまで形成する。上側ドリフト層４８の表面を覆っている部分は、第４半導体領域５４になる。なお、トレンチ４３内を第１半導体領域４２のみで充填する手法に代えて、トレンチ内４３の一部を第１半導体領域４２で充填した後に、MOCVD法を利用して、窒化ガリウムの半導体領域をトレンチ４３が完全に充填するまで結晶成長させてもよい。この場合、トレンチ４３内を窒化ガリウムの半導体領域で充填した後に、上側ドリフト層４８の表面に窒化アルミニウムガリウムの第４半導体領域５４を形成する。
次に、図１３に示すように、イオン注入技術を利用して、第４半導体領域５４の一部の表面から上側ドリフト層４８の一部にまでシリコンを導入し、ソース領域６２を形成する。
この後に、ゲート絶縁膜５６、ゲート電極５８及びドレイン電極２０等を形成し、図４に示す半導体装置１２を得ることができる。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
半導体装置１０の要部断面図を模式的に示す。 半導体装置１０の電流経路に示す。 半導体装置１１の要部断面図を模式的に示す。 半導体装置１２の要部断面図を模式的に示す。 半導体装置１２の電流経路に示す。 半導体装置１２の製造工程中の第１の段階を示す。 半導体装置１２の製造工程中の第２の段階を示す。 半導体装置１２の製造工程中の第３の段階を示す。 半導体装置１２の製造工程中の第４の段階を示す。 半導体装置１２の製造工程中の第５の段階を示す。 半導体装置１２の製造工程中の第６の段階を示す。 半導体装置１２の製造工程中の第７の段階を示す。 半導体装置１２の製造工程中の第８の段階を示す。
符号の説明
２０：ドレイン電極
３０：ドレイン領域
４０：ドリフト部
４０ｂ：第１へテロ接合
４０ｃ：第３へテロ接合
４２：第１半導体領域
４４：第２半導体領域
５０：ゲート部
５０ｂ：第２へテロ接合
５２：第３半導体領域
５４：第４半導体領域
５６：ゲート絶縁膜
５８：ゲート電極
６２：ソース領域
６４：ソース電極

Claims (7)

  1. 半導体装置であって、
    バンドギャップの幅が異なる２種類の窒化物半導体で構成されている第１ヘテロ接合と、
    その第１ヘテロ接合に電気的に接続可能であり、その第１ヘテロ接合に直交する方向に伸びているとともにバンドギャップの幅が異なる２種類の窒化物半導体で構成されている第２ヘテロ接合と、
    第２ヘテロ接合に対向しているゲート電極と、を備えており、
    第１ヘテロ接合はｃ面であり、
    第２ヘテロ接合はａ面又はｍ面である半導体装置。
  2. 半導体装置であって、
    ドリフト部と、そのドリフト部に接しているゲート部を備えており、
    ドリフト部は、
    窒化物半導体の第１半導体領域と、
    その第１半導体領域に接して第１へテロ接合を構成しているとともに、第１半導体領域とは異なる幅のバンドギャップを有する窒化物半導体の第２半導体領域を有し、
    ゲート部は、
    窒化物半導体の第３半導体領域と、
    その第３半導体領域に接して第２へテロ接合を構成しているとともに、第３半導体領域とは異なる幅のバンドギャップを有する窒化物半導体の第４半導体領域と、
    第２ヘテロ接合に対向しているゲート電極を有し、
    第１へテロ接合と第２へテロ接合は電気的に接続可能であり、
    第１ヘテロ接合はｃ面であり、
    第２ヘテロ接合はａ面又はｍ面である半導体装置。
  3. 半導体装置であって、
    ドレイン電極に電気的に接続されているとともに不純物を含む窒化物半導体のドレイン領域と、
    ドレイン領域上に配置されているドリフト部と、
    ドリフト部上の一部に配置されているゲート部と、
    ドリフト部上の他の一部に配置されており、ソース電極に電気的に接続されているとともに不純物を含む窒化物半導体のソース領域を備えており、
    ドリフト部は、
    平面視したときにゲート部が存在する範囲に配置されており、ドレイン領域とゲート部を結ぶ方向に沿って伸びている窒化物半導体の第１半導体領域と、
    平面視したときにゲート部が存在する範囲に配置されており、ドレイン領域とゲート部を結ぶ方向に沿って伸びており、前記第１半導体領域に接して第１へテロ接合を構成しているとともに、第１半導体領域とは異なる幅のバンドギャップを有する窒化物半導体の第２半導体領域を有し、
    ゲート部は、
    ドレイン領域とゲート部を結ぶ方向とは直交する方向に伸びている窒化物半導体の第３半導体領域と、
    ドレイン領域とゲート部を結ぶ方向とは直交する方向に伸びており、その第３半導体領域に接して第２へテロ接合を構成しているとともに、第３半導体領域とは異なる幅のバンドギャップを有する窒化物半導体の第４半導体領域と、
    第２ヘテロ接合に対向しているゲート電極を有し、
    第１へテロ接合と第２へテロ接合は電気的に接続可能であり、
    第２へテロ接合とソース領域は電気的に接続可能であり、
    第１ヘテロ接合はｃ面であり、
    第２ヘテロ接合はａ面又はｍ面である半導体装置。
  4. ドリフト部は、
    平面視したときにソース領域が存在する範囲に少なくとも配置されており、第２へテロ接合と第１へテロ接合を介してソース領域に電気的に接続可能であるとともに、不純物を含む半導体層と、
    その半導体層とドレイン領域の間に配置されているとともに、バンドギャップの幅が異なる２種類の窒化物半導体で構成されている第３ヘテロ接合をさらに有し、
    第３へテロ接合はｃ面であることを特徴とする請求項３の半導体装置。
  5. 第１半導体領域と第２半導体領域は、ドリフト部において、少なくとも一方方向に沿って繰返し配置されていることを特徴とする請求項２〜４のいずれかの半導体装置。
  6. 第２半導体領域の一部は、第３半導体領域を兼用しており、
    第１半導体領域と第４半導体領域は、同一種類の窒化物半導体であり、
    第１半導体領域と第２半導体領域は、第４半導体領域に直接的に接していることを特徴とする請求項２〜５のいずれかの半導体装置。
  7. 前記窒化物半導体が、AlXGaYIn1-X-YN（ただし、０≦X≦１、０≦Y≦１、０≦1−X−Y≦１）であることを特徴とする請求項１〜６のいずれかの半導体装置。
JP2007101346A 2007-04-09 2007-04-09 半導体装置 Active JP4938531B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007101346A JP4938531B2 (ja) 2007-04-09 2007-04-09 半導体装置
US12/595,253 US8299498B2 (en) 2007-04-09 2008-04-07 Semiconductor device having hetero junction
PCT/JP2008/056869 WO2008126821A1 (ja) 2007-04-09 2008-04-07 へテロ接合を有する半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007101346A JP4938531B2 (ja) 2007-04-09 2007-04-09 半導体装置

Publications (2)

Publication Number Publication Date
JP2008258514A true JP2008258514A (ja) 2008-10-23
JP4938531B2 JP4938531B2 (ja) 2012-05-23

Family

ID=39863918

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007101346A Active JP4938531B2 (ja) 2007-04-09 2007-04-09 半導体装置

Country Status (3)

Country Link
US (1) US8299498B2 (ja)
JP (1) JP4938531B2 (ja)
WO (1) WO2008126821A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010225938A (ja) * 2009-03-24 2010-10-07 Fujitsu Ltd 化合物半導体装置及びその製造方法
WO2015056745A1 (ja) * 2013-10-17 2015-04-23 ローム株式会社 窒化物半導体装置およびその製造方法
KR20150104816A (ko) * 2014-03-06 2015-09-16 엘지이노텍 주식회사 전력 반도체 소자
JP2015198196A (ja) * 2014-04-02 2015-11-09 ローム株式会社 半導体装置および半導体装置の製造方法
JP2016219534A (ja) * 2015-05-18 2016-12-22 日産自動車株式会社 半導体装置及びその製造方法
US10629724B2 (en) 2017-06-09 2020-04-21 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012104568A (ja) 2010-11-08 2012-05-31 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP5853187B2 (ja) * 2011-05-30 2016-02-09 パナソニックＩｐマネジメント株式会社 スイッチ装置
KR20130014850A (ko) * 2011-08-01 2013-02-12 삼성전자주식회사 파워소자의 제조방법
JP6083340B2 (ja) * 2013-07-12 2017-02-22 富士通株式会社 化合物半導体装置及びその製造方法
CN112993007A (zh) * 2019-12-13 2021-06-18 南通尚阳通集成电路有限公司 超结结构及超结器件

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06163928A (ja) * 1992-11-20 1994-06-10 Res Dev Corp Of Japan トンネル注入半導体装置
JP2002198516A (ja) * 2000-12-26 2002-07-12 Fujitsu Ltd Ｈｅｍｔ
JP2004260140A (ja) * 2003-02-06 2004-09-16 Toyota Central Res & Dev Lab Inc Ｉｉｉ族窒化物半導体を有する半導体素子
JP2006100820A (ja) * 2004-09-24 2006-04-13 Internatl Rectifier Corp パワー半導体デバイス
JP2006245564A (ja) * 2005-02-07 2006-09-14 Matsushita Electric Ind Co Ltd 半導体装置
JP2008004720A (ja) * 2006-06-22 2008-01-10 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体を用いたヘテロ構造電界効果トランジスタ

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004335960A (ja) 2003-05-12 2004-11-25 Kri Inc 電界効果型トランジスタ
JP2006005275A (ja) * 2004-06-21 2006-01-05 Toshiba Corp 電力用半導体素子
JP4974454B2 (ja) * 2004-11-15 2012-07-11 株式会社豊田中央研究所 半導体装置
US7432531B2 (en) * 2005-02-07 2008-10-07 Matsushita Electric Industrial Co., Ltd. Semiconductor device
JP2006278826A (ja) * 2005-03-30 2006-10-12 Toshiba Corp 半導体素子及びその製造方法
JP2006286698A (ja) 2005-03-31 2006-10-19 Furukawa Electric Co Ltd:The 電子デバイス及び電力変換装置
JP4744958B2 (ja) * 2005-07-13 2011-08-10 株式会社東芝 半導体素子及びその製造方法
US7554137B2 (en) * 2005-10-25 2009-06-30 Infineon Technologies Austria Ag Power semiconductor component with charge compensation structure and method for the fabrication thereof
JP5017865B2 (ja) * 2006-01-17 2012-09-05 富士電機株式会社 半導体装置
JP2007281034A (ja) * 2006-04-03 2007-10-25 Toshiba Corp 電力用半導体素子
JP2007311669A (ja) * 2006-05-22 2007-11-29 Toshiba Corp 半導体装置及びその製造方法
US7589360B2 (en) * 2006-11-08 2009-09-15 General Electric Company Group III nitride semiconductor devices and methods of making
JP4854531B2 (ja) * 2007-01-24 2012-01-18 パナソニック株式会社 位相調整装置およびデジタルカメラ
JP4620075B2 (ja) * 2007-04-03 2011-01-26 株式会社東芝 電力用半導体素子
JP4564510B2 (ja) * 2007-04-05 2010-10-20 株式会社東芝 電力用半導体素子

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06163928A (ja) * 1992-11-20 1994-06-10 Res Dev Corp Of Japan トンネル注入半導体装置
JP2002198516A (ja) * 2000-12-26 2002-07-12 Fujitsu Ltd Ｈｅｍｔ
JP2004260140A (ja) * 2003-02-06 2004-09-16 Toyota Central Res & Dev Lab Inc Ｉｉｉ族窒化物半導体を有する半導体素子
JP2006100820A (ja) * 2004-09-24 2006-04-13 Internatl Rectifier Corp パワー半導体デバイス
JP2006245564A (ja) * 2005-02-07 2006-09-14 Matsushita Electric Ind Co Ltd 半導体装置
JP2008004720A (ja) * 2006-06-22 2008-01-10 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体を用いたヘテロ構造電界効果トランジスタ

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010225938A (ja) * 2009-03-24 2010-10-07 Fujitsu Ltd 化合物半導体装置及びその製造方法
WO2015056745A1 (ja) * 2013-10-17 2015-04-23 ローム株式会社 窒化物半導体装置およびその製造方法
KR20150104816A (ko) * 2014-03-06 2015-09-16 엘지이노텍 주식회사 전력 반도체 소자
KR102137749B1 (ko) * 2014-03-06 2020-07-24 엘지이노텍 주식회사 전력 반도체 소자
JP2015198196A (ja) * 2014-04-02 2015-11-09 ローム株式会社 半導体装置および半導体装置の製造方法
JP2016219534A (ja) * 2015-05-18 2016-12-22 日産自動車株式会社 半導体装置及びその製造方法
US10629724B2 (en) 2017-06-09 2020-04-21 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
US20100117119A1 (en) 2010-05-13
JP4938531B2 (ja) 2012-05-23
US8299498B2 (en) 2012-10-30
WO2008126821A1 (ja) 2008-10-23

Similar Documents

Publication Publication Date Title
JP4938531B2 (ja) 半導体装置
JP4645034B2 (ja) Ｉｉｉ族窒化物半導体を有する半導体素子
JP6522521B2 (ja) 半導体デバイスの電極及びその製造方法
CN105405877B (zh) 具有埋置场板的高电子迁移率晶体管
JP5564815B2 (ja) 半導体装置及び半導体装置の製造方法
JP6066933B2 (ja) 半導体デバイスの電極構造
JP5693831B2 (ja) トランジスタ
JP5189771B2 (ja) ＧａＮ系半導体素子
KR101927408B1 (ko) 고전자 이동도 트랜지스터 및 그 제조방법
JP5841417B2 (ja) 窒化物半導体ダイオード
WO2017138505A1 (ja) 半導体装置
KR101214742B1 (ko) 질화물계 반도체 소자 및 그 제조 방법
JP2010153493A (ja) 電界効果半導体装置及びその製造方法
JP2008311355A (ja) 窒化物半導体素子
JP2007059595A (ja) 窒化物半導体素子
US10050108B2 (en) Semiconductor device
JP2008210936A (ja) 窒化物半導体素子および窒化物半導体素子の製造方法
JP2014078565A (ja) 半導体装置
KR20150107551A (ko) 반도체 장치
US20080142845A1 (en) HEMT including MIS structure
JP5548906B2 (ja) 窒化物系半導体装置
JP4645753B2 (ja) Ｉｉｉ族窒化物半導体を有する半導体素子
WO2012144100A1 (ja) 窒化物系半導体装置
JP2009278028A (ja) 半導体装置
JP6530210B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120223

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4938531

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250