KR102137749B1 - 전력 반도체 소자 - Google Patents

전력 반도체 소자 Download PDF

Info

Publication number
KR102137749B1
KR102137749B1 KR1020140026634A KR20140026634A KR102137749B1 KR 102137749 B1 KR102137749 B1 KR 102137749B1 KR 1020140026634 A KR1020140026634 A KR 1020140026634A KR 20140026634 A KR20140026634 A KR 20140026634A KR 102137749 B1 KR102137749 B1 KR 102137749B1
Authority
KR
South Korea
Prior art keywords
nitride semiconductor
semiconductor layer
layer
contact
nitride
Prior art date
Application number
KR1020140026634A
Other languages
English (en)
Other versions
KR20150104816A (ko
Inventor
문성운
존 투아이남
이성훈
김기민
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020140026634A priority Critical patent/KR102137749B1/ko
Publication of KR20150104816A publication Critical patent/KR20150104816A/ko
Application granted granted Critical
Publication of KR102137749B1 publication Critical patent/KR102137749B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

실시 예의 전력 반도체 소자는 제1 콘택과, 제1 콘택 위에 주기적인 간격으로 제1 방향으로 이격되어 배치된 복수의 제1 질화물 반도체층과, 복수의 제1 질화물 반도체층 사이에 배치되며 제1 질화물 반도체층과 접하는 양측에 제1 방향과 다른 제2 방향으로 제1 및 제2 이종 접합 계면을 각각 형성하는 제2 질화물 반도체층 및 제1 및 제2 질화물 반도체층 위에 배치된 제2 콘택을 포함한다.

Description

전력 반도체 소자{Power semiconductor device}
실시 예는 전력 반도체 소자에 관한 것이다.
넓은 에너지 밴드갭(bandgap) 특성을 가진 질화 갈륨(GaN) 물질은 우수한 순방향 특성, 높은 항복전압(break down voltage), 낮은 진성 캐리어 밀도 등 전력용 스위치 같은 전력 반도체 소자 분야에 적합한 특성을 갖는다.
전력 반도체 소자로서, 쇼트키 장벽 다이오드(Schottky barrier diode), 금속 반도체 전계 효과 트랜지스터(metal semiconductor field effect transistor), 고 전자 이동도 트랜지스터(HEMT:High Electron Mobility Transistor), 헤테로 전계 효과 트랜지스터(HFET:Heterostructure Field Effect Transistor)등이 있다.
도 1은 기존의 쇼트키 장벽 다이오드(SBD)의 단면도이다.
도 1에 도시된 SBD는 GaN층(2), AlGaN층(4), 양극(A:Anode) 및 음극(C:Cathode)으로 구성된다. GaN층(2)과 AlGaN층(4)은 서로 이종 접합 계면을 형성하고, 이종 접합 계면의 근처에 2차원 전자 가스(2DEG:two dimensional Electron Gas)층이 채널층(CH)으로서 형성된다. 양극(A)은 AlGaN층(4)과 쇼트키 접촉(schottky contact)하고 음극(C)은 AlGaN층(4)과 오믹 접촉(ohmic contact)한다.
즉, SBD에서는 수직 방향의 자발 분극(Psp:Spontaneous Polarization charge)과 피에조 분극(Ppe:Piezoelectric Polarization charge)이 야기되어, 수평 방향의 강한 2DEC층이 채널층(CH)으로서 형성된다.
도 2는 기존의 헤테로 전계 효과 트랜지스터(HFET)의 단면도이다.
도 2에 도시된 HFET는 기판(3), 버퍼층(5), GaN층(7), AlGaN층(9), 소스 콘택(S), 게이트 전극(G) 및 드레인 콘택(D)으로 구성된다. HFET에서는 도 1에 도시된 SBD와 마찬가지로 수직 방향의 Psp와 Ppe이 야기되어, 수평 방향의 강한 2DEG층이 채널층(CH)으로서 형성된다.
도 1 및 도 2에 각각 도시된 SBD 및 HFET는 수평형 구조를 가지며, 전력 반도체 소자로서 이용하기에는 한계를 갖는다. 즉, 1 ㎸ 이상의 고 전압 및 고 전류를 구현하기 위해서는 SBD 및 HFET 각각의 칩 사이즈가 증가하고, 칩 사이즈가 충분히 크다고 하더라도 대용량의 출력을 다룰 수 있는 능력이 크지 않은 문제점이 있다.
예를 들어, HFET의 경우, 1 ㎸ 이상의 높은 내압을 구현하기 위해 게이트 전극(G)과 드레인 전극(D) 간의 거리가 계속 커지면서 칩 사이즈가 증가하는 문제점이 있다.
실시 예는 전력 반도체 소자를 제공한다.
실시 예에 의한 전력 반도체 소자는, 제1 콘택; 상기 제1 콘택 위에 주기적인 간격으로 제1 방향으로 이격되어 배치된 복수의 제1 질화물 반도체층; 상기 복수의 제1 질화물 반도체층 사이에 배치되며, 상기 제1 질화물 반도체층과 접하는 양측에 상기 제1 방향과 다른 제2 방향으로 제1 및 제2 이종 접합 계면을 각각 형성하는 제2 질화물 반도체층; 및 상기 제1 및 제2 질화물 반도체층 위에 배치된 제2 콘택을 포함할 수 있다.
상기 전력 반도체 소자는, 상기 제1 콘택과 상기 제1 질화물 반도체층 사이 및 상기 제1 콘택과 상기 제2 질화물 반도체층 사이에 배치된 제3 질화물 반도체층을 더 포함할 수 있다.
상기 제1 질화물 반도체층의 상기 제2 방향으로의 최소 두께는 10 ㎛일 수 있다.
상기 제1 및 제3 질화물 반도체층은 동일한 구성 성분을 포함할 수 있다.
상기 전력 반도체 소자는 상기 제2 질화물 반도체층과 이격되어 상기 제1 질화물 반도체층의 상부에 상기 제2 방향으로 삽입된 형태로 배치된 제4 질화물 반도체층을 더 포함할 수 있다.
상기 제1, 제3 및 제4 질화물 반도체층은 동일한 구성 성분을 포함할 수 있다. 상기 제1 질화물 반도체층은 언도프된 반도체 물질을 포함하고, 상기 제3 질화물 반도체층은 제1 도전형 반도체 물질을 포함하고, 상기 제4 질화물 반도체층은 제2 도전형 반도체 물질을 포함할 수 있다.
상기 전력 반도체 소자는 상기 제1 질화물 반도체층과 이격되어 상기 제2 질화물 반도체층의 상부에 상기 제2 방향으로 삽입된 형태로 배치된 제1 절연층; 상기 제2 질화물 반도체층과 이격되어 상기 제1 절연층의 상부에 상기 제2 방향으로 삽입된 형태로 배치된 제3 콘택; 및 상기 제1 및 제2 이종 접합 계면을 노출시키면서 상기 제3 콘택과 상기 제1 절연층과 상기 제2 질화물 반도체층 위에 배치된 제2 절연층을 더 포함할 수 있다.
상기 제1 질화물 반도체층의 상기 제1 방향으로의 제1 폭은 100 ㎚ 내지 1 ㎛일 수 있다. 상기 제2 질화물 반도체층의 상기 제1 방향으로의 제2 폭은 100 ㎚ 내지 1 ㎛일 수 있다. 상기 제3 콘택이 삽입된 깊이는 1 ㎛ 내지 20 ㎛일 수 있다. 상기 제1 절연층과 상기 제1 질화물 반도체층 간의 상기 제1 방향으로의 이격 거리는 20 ㎚ 내지 30 ㎚일 수 있다. 상기 제1 질화물 반도체층과 상기 제3 콘택의 상기 제1 방향으로 각각의 폭은 서로 동일할 수 있다. 상기 제3 콘택의 상기 제1 방향으로의 제3 폭은 100 ㎚ 내지 1 ㎛일 수 있다.
상기 제1 절연층과 상기 제2 절연층은 동일한 구성 성분을 포함할 수 있다.
상기 전력 반도체 소자는 상기 제1 콘택과 상기 제3 질화물 반도체층 사이에 배치된 제5 질화물 반도체층을 더 포함할 수 있다. 상기 제1, 제3 및 제5 질화물 반도체층은 동일한 구성 성분을 포함하고, 상기 제1 질화물 반도체층은 언도프된 반도체 물질을 포함하고, 상기 제3 질화물 반도체층은 제1 도전형 반도체 물질을 포함하고, 상기 제5 질화물 반도체층은 제2 도전형 반도체 물질을 포함할 수 있다.
상기 제1, 제2, 제3 또는 제5 질화물 반도체층 중 적어도 하나는 비극성 또는 반극성 방향으로 성장된 반도체층을 포함할 수 있다.
상기 전력 반도체 소자는 상기 제1 및 제2 이종 접합 계면을 노출시키면서 상기 제1 질화물 반도체층 위에 상기 제2 절연층과 상기 제1 방향으로 이격되어 배치된 제3 절연층을 더 포함할 수 있다. 상기 제1, 제2 및 제3 절연층은 동일한 구성 성분을 포함할 수 있다.
상기 전력 반도체 소자는 상기 제3 절연층으로부터 상기 제1 질화물 반도체층의 내부까지 상기 제2 방향으로 연장되어 삽입된 형태로 배치된 제4 절연층을 더 포함할 수 있다. 상기 제1, 제2, 제3 및 제4 절연층은 동일한 구성 성분을 포함할 수 있다.
상기 제1 방향과 상기 제2 방향은 서로 직각일 수 있다.
상기 제1 및 제2 질화물 반도체층은 동일한 구성 성분을 포함하고, 서로 다른 구성 성분의 함량을 가질 수 있다.
상기 제1 및 제2 질화물 반도체층은 서로 다른 구성 성분을 포함할 수 있다.
상기 제1 및 제2 콘택은 음극 및 양극에 각각 해당할 수 있다.
상기 제1, 제2 및 제3 콘택은 드레인 콘택, 소스 콘택 및 게이트 전극에 각각 해당할 수 있다. 또는, 상기 제1, 제2 및 제3 콘택은 컬렉터 콘택, 이미터 콘택 및 베이스 콘택에 각각 해당할 수 있다.
실시 예에 따른 전력 반도체 소자는 감소된 역방향 누설 전류를 가질 수 있으며, 증가된 순방향 전류를 가지며, 단위 면적당 다룰 수 있는 출력의 크기가 최대화되어 고전압 동작이 가능하며, 효과적인 전류 붕괴 현상을 차단할 수 있고, 전류 증가에 따른 국소 부분 집중 현상을 억제할 수 있고, 고속 동작, 고 출력 및 소형화를 제공할 수 있다.
도 1은 기존의 쇼트키 장벽 다이오드의 단면도이다.
도 2는 기존의 헤테로 전계 효과 트랜지스터의 단면도이다.
도 3은 일 실시 예에 의한 전력 반도체 소자의 단면도를 나타낸다.
도 4는 다른 실시 예에 의한 전력 반도체 소자의 단면도를 나타낸다.
도 5는 또 다른 실시 예에 의한 전력 반도체 소자의 단면도를 나타낸다.
도 6은 또 다른 실시 예에 의한 전력 반도체 소자의 단면도이다.
도 7은 또 다른 실시 예에 의한 전력 반도체 소자의 단면도이다.
도 8a 내지 도 8c는 도 3에 예시된 전력 반도체 소자의 제조 방법을 설명하기 위한 공정 단면도이다.
도 9는 도 4에 예시된 전력 반도체 소자의 제조 방법을 설명하기 위한 공정 단면도이다.
도 10a 내지 도 10e는 도 5 및 도 6에 예시된 전력 반도체 소자의 제조 방법을 설명하기 위한 공정 단면도이다.
도 11a 및 도 11b는 도 7에 예시된 전력 반도체 소자의 제조 방법을 설명하기 위한 공정 단면도이다.
이하, 본 발명을 구체적으로 설명하기 위해 실시예를 들어 설명하고, 발명에 대한 이해를 돕기 위해 첨부도면을 참조하여 상세하게 설명하기로 한다. 그러나, 본 발명에 따른 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들에 한정되는 것으로 해석되지 않아야 한다. 본 발명의 실시예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다.
본 발명에 따른 실시 예의 설명에 있어서, 각 element의 " 상(위)" 또는 "하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 “상(위)" 또는 "하(아래)(on or under)”로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
또한, 이하에서 이용되는 "제1" 및 "제2," "상부" 및 "하부" 등과 같은 관계적 용어들은, 그런 실체 또는 요소들 간의 어떠한 물리적 또는 논리적 관계 또는 순서를 반드시 요구하거나 내포하지는 않으면서, 어느 한 실체 또는 요소를 다른 실체 또는 요소와 구별하기 위해서만 이용될 수도 있다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
도 3은 일 실시 예에 의한 전력 반도체 소자(100A)의 단면도를 나타낸다.
도 3에 예시된 전력 반도체 소자(100A)는 제1, 제2 및 제3 질화물 반도체층(110, 120, 130), 제1 및 제2 콘택(142, 144)을 포함한다.
복수의 제1 질화물 반도체층(110)은 제1 콘택(142) 위에 주기적인 간격으로 제1 방향으로 이격되어 배치된다.
제2 질화물 반도체층(120)은 주기적인 간격으로 제1 방향으로 배열된 복수의 제1 질화물 반도체층(110) 사이에 배치된다. 제1 질화물 반도체층(110)과 접하는 제2 질화물 반도체층(120)의 양측에 제1 및 제2 이종 접합 계면(HJH, HJE)이 각각 형성된다. 즉, 제2 질화물 반도체층(120)의 왼쪽에 제1 이종 접합 계면(HJH)이 형성되고 오른쪽에 제2 이종 접합 계면(HJE)이 형성된다.
이때, 제1 이종 접합 계면(HJH)에 접한 제1 질화물 반도체층(110)의 오른쪽 측부에 2차원 홀 가스(2DHG:two dimensional Hole Gas)층이 제1 채널층(CHH)으로서 형성된다. 제2 이종 접합 계면(HJE)에 접한 제1 질화물 반도체층(110)의 왼쪽 측부에 2차원 전자 가스(2DEG:two dimensional Electron Gas)층이 제2 채널층(CHE)으로서 형성된다.
도 1 및 도 2에 도시된 기존의 전력 반도체 소자(10A, 10B)에서 채널층(CH)은 수평 방향으로 형성되는 반면, 도 3에 예시된 실시 예에 의한 전력 반도체 소자(100A)에서 제1 및 제2 채널층(CHH, CHE)은 제2 방향인 수직 방향으로 형성된다. 즉, 제2 질화물 반도체층(120)의 왼쪽에 제1 채널층(CHH)이 형성되고, 오른쪽에 제2 채널층(CHE)이 형성된다.
만일, 제1 방향과 제2 방향이 서로 직각일 경우 전류의 크기가 증가할 수 있다.
또한, 제1 및 제2 질화물 반도체층(110, 120)은 서로 이종 접합하기에 적합한 물질로 구현될 수 있다. 전술한 제1 및 제2 질화물 반도체층(110, 120) 각각은 Ⅲ족 원소를 포함하는 질화물을 포함할 수 있다. 예를 들어, 제1 및 제2 질화물 반도체층(110, 120) 각각은 AlGaN, GaN, AlN, 또는 InN 중 적어도 하나 또는 이들의 합금을 포함할 수 있으나, 실시 예는 이에 국한되지 않는다. 즉, 제1 및 제2 질화물 반도체층(110, 120)이 서로 이종 접합하여 제1 및 제2 채널층(CHH, CHE)을 형성할 수 있다면, 실시 예는 제1 및 제2 질화물 반도체층(110, 120)의 물질에 국한되지 않는다.
일 실시 예에 의하면, 제1 및 제2 질화물 반도체층(110, 120)은 서로 다른 구성 성분을 포함할 수 있다. 예를 들어, 제1 질화물 반도체층(110)은 GaN을 포함하고, 제2 질화물 반도체층(120)은 AlGaN을 포함할 수 있다. 여기서, 제1 질화물 반도체층(110)에 포함된 GaN은 언도프(undoped)될 수 있다.
다른 실시 예에 의하면, 제1 및 제2 질화물 반도체층(110, 120)은 서로 동일한 구성 성분을 포함하되, 제1 및 제2 질화물 반도체층(110, 120)의 구성 성분의 함량은 서로 다를 수 있다. 예를 들어, 제1 및 제1 질화물 반도체층(110, 120) 각각은 AlXGa1 - XN을 포함할 수 있다. 이 경우, 제1 질화물 반도체층(110)에 포함된 AlGaN의 알루미늄의 함량(X1)은 제2 질화물 반도체층(120)에 포함된 AlGaN의 알루미늄의 함량(X2)보다 작을 수 있다. 예를 들어, X1은 0.05이고, X2는 0.25일 수 있으나 실시 예는 이러한 함량에 국한되지 않는다.
제1 및 제2 질화물 반도체층(110, 120)이 서로 동일한 구성 성분을 포함하는 경우보다 서로 다른 구성 성분을 포함할 경우, 분극이 더 증가할 수 있다.
또한, 제1 질화물 반도체층(110)의 제2 방향으로의 제1 두께(T1)는 전력 반도체 소자(100A)의 항복 전압을 결정하는 인자로서, 제1 두께(T1)의 최소값은 10 ㎛일 수 있다. 마찬가지로, 제2 질화물 반도체층(120)의 제2 방향으로의 두께의 최소값도 제1 두께(T1)와 동일할 수 있다.
제1 질화물 반도체층(110)은 제1 폭(W1)을 갖고, 제2 질화물 반도체층(120)은 제2 폭(W2)을 갖는다. 따라서, 복수의 제1 질화물 반도체층(110)은 제2 폭(W2)만큼 제1 방향으로 일정한 간격으로 서로 이격되어 배치되고, 복수의 제2 질화물 반도체층(120)은 제1 폭(W1)만큼 제1 방향으로 일정한 간격으로 서로 이격되어 배치된다. 즉, 제1 및 제2 질화물 반도체층(110, 120)은 제1 방향으로 주기적으로 배치된다.
제1 질화물 반도체층(110)의 제1 방향으로의 제1 폭(W1)은 100 ㎚ 내지 1 ㎛일 수 있고, 제2 질화물 반도체층(120)의 제1 방향으로의 제2 폭(W2)은 100 ㎚ 내지 1 ㎛일 수 있으나 실시 예는 제1 및 제2 폭(W1, W2)에 국한되지 않는다.
한편, 제2 콘택(144)은 제1 및 제2 질화물 반도체층(110, 120) 위에 배치된다.
도 3에 예시된 전력 반도체 소자(100A)는 일종의 쇼트키 장벽 다이오드(SBD:Schottky Barrier Diode)로서, 제1 콘택(142)은 SBD의 음극(cathode)에 해당하고 제2 콘택(144)은 SBD의 양극(anode)에 해당한다. 이 경우, 제1 콘택(142)은 오믹 특성을 갖는 금속 물질로 형성될 수 있다. 예를 들어, 제1 콘택(142)은 Al(Aluminum), Ti(Titanium), Cr(Chromium), Ni(Nickel), Cu(Copper) 또는 Au(Gold) 중 적어도 하나를 포함하여 단층 또는 다층 구조로 형성될 수 있다.
또한, 제2 콘택(144)은 금속 물질을 포함할 수 있다. 예를 들어, 제2 콘택(144)은 내화 금속 또는 이러한 내화 금속의 혼합물일 수 있다. 또는, 제2 콘택(144)은 Pt(Platinum), Ge(Germanium), Cu(Copper), Cr(Chromium), Ni(Nickel), Au(Gold), Ti(Titanium), Al(Aluminum), Ta(Tantalum), TaN(Tantalum Nitride), TiN(Titanium Nitride), Pd(Palladium), W(tungsten) 또는 WSi2(Tungstem silicide) 중 적어도 하나의 물질을 포함할 수 있다.
이때, 도 3에 예시된 전력 반도체 소자(100A)는 제3 질화물 반도체층(130)을 더 포함할 수 있다. 제3 질화물 반도체층(130)은 제1 콘택(142)과 제1 질화물 반도체층(110) 사이 및 제1 콘택(142)과 제2 질화물 반도체층(120) 사이에 배치된다.
제3 질화물 반도체층(130)은 Ⅲ족 원소를 포함하는 질화물을 포함할 수 있다. 예를 들어, 제3 질화물 반도체층(130)은 AlGaN, GaN, AlN, 또는 InN 중 적어도 하나 또는 이들의 합금을 포함할 수 있으나, 실시 예는 이에 국한되지 않는다.
제3 질화물 반도체층(130)은 제1 질화물 반도체층(110)과 동일한 물질을 포함할 수도 있고, 다른 물질을 포함할 수도 있다. 예를 들어, 제1 및 제3 질화물 반도체층(110, 130) 각각은 GaN을 포함할 수 있다. 이 경우, 제1 질화물 반도체층(110)은 언도프된 GaN을 포함하고, 제3 질화물 반도체층(130)은 고농도로 도핑된 제1 도전형 GaN을 포함할 수 있다. 예를 들어, 제1 도전형은 n형이거나 p형일 수 있다. 만일, 제1 도전형이 n형일 경우, 제3 질화물 반도체층(130)은 n형 도펀트로 도핑될 수 있다.
경우에 따라, 제3 질화물 반도체층(130)은 생략될 수도 있다. 제3 질화물 반도체층(130)을 포함하는 전력 반도체 소자(100A)는 제3 질화물 반도체층(130)을 포함하지 않은 전력 반도체 소자(100A)보다 상대적으로, 감소된 역방향 누설 전류를 가질 수 있다.
도 4는 다른 실시 예에 의한 전력 반도체 소자(100B)의 단면도를 나타낸다.
도 3에 도시된 전력 반도체 소자(100A)와 달리, 도 4에 예시된 전력 반도체 소자(100B)는 제4 질화물 반도체층(150)을 더 포함한다. 이를 제외하면, 도 4에 예시된 전력 반도체 소자(100B)는 도 3에 예시된 전력 반도체 소자(100A)와 동일하므로 동일한 부분에 대해서는 동일한 참조부호를 사용하였으며, 중복되는 설명을 생략한다.
도 4에 예시된 제4 질화물 반도체층(140)은 제2 질화물 반도체층(120)과 이격되며, 제1 질화물 반도체층(110)의 상부에 제2 방향으로 삽입된 형태로 배치된다.
제1, 제3 및 제4 질화물 반도체층(110, 130, 150)은 동일한 물질을 포함할 수도 있고 서로 다른 물질을 포함할 수도 있다. 만일, 제1, 제3 및 제4 질화물 반도체층(110, 130, 150)이 동일한 물질을 포함할 경우, 제1 질화물 반도체층(110)은 언도프된 반도체 물질을 포함하고, 제3 질화물 반도체층(130)은 제1 도전형 반도체 물질을 포함하고, 제4 질화물 반도체층(150)은 제2 도전형 반도체 물질을 포함할 수 있다. 예를 들어, 제1, 제3 및 제4 질화물 반도체층(110, 130, 150) 각각이 GaN을 포함할 경우, 제1 질화물 반도체층(110)은 언도프된 GaN을 포함하고, 제3 질화물 반도체층(130)은 제1 도전형 GaN을 포함하고, 제4 질화물 반도체층(150)은 제2 도전형 GaN을 포함할 수 있다. 여기서, 제1 도전형은 n형이고 제2 도전형은 p형일 수도 있고, 이와 반대로 제1 도전형은 p형이고, 제2 도전형은 n형일 수도 있다. 즉, 제3 질화물 반도체층(130)은 n형으로서 p(phosphorus)나 As(Arsenic) 등과 같은 n형 도펀트를 포함할 수 있다. 제4 질화물 반도체층(150)은 p형으로서 B(Boron) 등과 같은 p형 도펀트를 포함할 수 있다.
제4 질화물 반도체층(150)은 Ⅲ족 원소를 포함하는 질화물을 포함할 수 있다. 예를 들어, 제4 질화물 반도체층(150)은 AlGaN, GaN, AlN, 또는 InN 중 적어도 하나 또는 이들의 합금을 포함할 수 있으나, 실시 예는 이에 국한되지 않는다.
도 3에 예시된 전력 반도체 소자(100A)와 달리 도 4에 예시된 전력 반도체 소자(100B)는 제4 질화물 반도체층(150)을 더 포함하기 때문에, 역 방향 누설 전류를 개선시킬 수 있다.
도 5는 또 다른 실시 예에 의한 전력 반도체 소자(100C)의 단면도를 나타낸다.
도 5에 예시된 전력 반도체 소자(100C)는 제1, 제2, 제3 및 제5 질화물 반도체층(110, 120, 130, 170), 제1, 제2 및 제3 콘택(142, 144, 146), 제1 및 제2 절연층(162, 164)를 포함한다.
도 5에 예시된 제1, 제2 및 제3 질화물 반도체층(110, 120, 130)은 도 3에 예시된 제1, 제2 및 제3 질화물 반도체층(110, 120, 130)에 각각 해당하므로, 동일한 참조 부호를 사용하였으며, 이들(110, 120, 130)에 대한 중복되는 설명을 생략한다.
제1 절연층(162)은 제1 질화물 반도체층(110)과 제3 폭(W3)만큼 제1 방향으로 이격되어 배치된다. 제3 폭(W3)은 제1 및 제2 채널층(CHH, CHE)의 캐리어의 이동도와 농도에 영향을 미치는 인자이다. 제3 폭(W3)이 증가하면 캐리어의 이동도가 증가하며, 예를 들어 20 ㎚ 내지 30 ㎚일 수 있다. 또한, 제1 절연층(162)은 제2 질화물 반도체층(120)의 상부에 제2 방향으로 삽입된 형태로 배치된다.
또한, 제3 콘택(146)은 제2 질화물 반도체층(120)과 이격되어 제1 절연층(162)의 상부에 제2 방향으로 삽입된 형태로 배치된다. 제3 콘택(146)이 제1 절연층(162)에 삽입된 깊이 즉, 제3 콘택(146)의 제2 방향으로의 두께(T2)가 증가하면 상호 콘덕턴스(transconductance)가 감소한다. 그러나, 두께(T2)가 감소하면 상호 콘덕턴스가 증가하지만 전력 반도체 소자(100B)의 문턱 전압이 변동할 수 있다. 예를 들어, 두께(T2)는 1 ㎛ 내지 20 ㎛일 수 있다.
또한, 제3 콘택(146)의 제1 방향으로의 제4 폭(W4)과 제1 질화물 반도체층(110)의 제1 폭(W1)은 서로 동일할 수도 있고 다를 수도 있다. 예를 들어, 제3 콘택(146)의 제4 폭(W4)은 100 ㎚ 내지 1 ㎛일 수 있다.
만일, 도 5에 예시된 전력 반도체 소자(100C)가 HFET(또는, MOS형 HFET)일 경우, 제1, 제2 및 제3 콘택(142, 144, 146)은 드레인 콘택, 소스 콘택 및 트렌치형 게이트 전극에 각각 해당한다. 또는, 도 5에 예시된 전력 반도체 소자(100C)가 바이폴라 트랜지스터일 경우, 제1, 제2 및 제3 콘택(142, 144, 146)은 컬렉터 콘택, 이미터 콘택 및 베이스 콘택에 각각 해당한다.
도 4 및 도 5에 예시된 제1 및 제2 콘택(142, 144)이 각각 드레인 및 소스 콘택에 해당할 경우 또는 제1 및 제2 콘택(142, 144)이 각각 컬렉터 콘택 및 이미터 콘택에 해당할 경우, 제1 및 제2 콘택(142, 144) 각각은 금속으로 형성될 수 있다. 또한, 제1 및 제2 콘택(142, 144) 각각은 오믹 특성을 갖는 전극 재료로 형성될 수 있다. 예를 들어, 제1 및 제2 콘택(142, 144) 각각은 Al(Aluminum), Ti(Titanium), Cr(Chromium), Ni(Nickel), Cu(Copper), Au(Gold), 또는 Mo(molybdenum) 중 적어도 하나를 포함하여 단층 또는 다층 구조로 형성될 수 있다. 예를 들어, 제1 및 제2 콘택(142, 144) 각각은 Ti/Al 또는 Ti/Mo의 다층 구조를 가질 수 있다.
도 4 및 도 5에 예시된 제3 콘택(146)이 트렌치형 게이트 전극 또는 베이스 콘택에 해당할 경우, 제3 콘택(146)은 제1 및 제2 콘택(142, 144) 각각의 구성 물질과 동일한 물질을 포함할 수 있다.
제3 콘택(146)은 금속 물질을 포함할 수 있다. 예를 들어, 제3 콘택(146)은 내화 금속(refractory metal) 또는 이러한 내화 금속의 혼합물일 수 있다. 또는, 제3 콘택(146)은 Ni(Nickel), Au(Aurum), Pt(Platinum), Ta(Tantalum), TaN(Tantalum Nitride), TiN(Titanium Nitride), Pd(Palladium), W(tungsten) 또는 WSi2(Tungstem silicide) 중 적어도 하나의 물질을 포함하여 단층 또는 다층 구조로 형성될 수 있다. 예를 들어, 제3 콘택(146)은 Ni/Au의 다층 구조 또는 Pt의 단층 구조를 가질 수 있다.
또한, 제2 절연층(164)은 제1 및 제2 이종 접합 계면(HJH, HJE)을 노출시키면서, 제3 콘택(146)과 제1 절연층(162)과 제2 질화물 반도체층(120) 위에 배치된다.
제1 및 제2 절연층(162, 164)은 서로 동일한 물질을 포함하거나 서로 다른 물질을 포함할 수 있다. 제1 및 제2 절연층(162, 164) 각각은 Al2O3 같은 알루미늄 산화층, SiO2 같은 실리콘 산화층 또는 실리콘 질화층 등일 수 있으며, 실시 예는 이러한 물질에 국한되지 않는다.
한편, 제5 질화물 반도체층(170)은 제1 콘택(142)과 제3 질화물 반도체층(130) 사이에 배치된다. 제1, 제3 및 제5 질화물 반도체층(110, 130, 170)은 동일한 물질을 포함할 수도 있고 서로 다른 물질을 포함할 수도 있다.
제1 질화물 반도체층(110)은 언도프된 반도체 물질을 포함하고, 제3 질화물 반도체층(130)은 제1 도전형 반도체 물질을 포함하고, 제5 질화물 반도체층(170)은 제2 도전형 반도체 물질을 포함할 수 있다.
전술한 바와 같이, 제5 질화물 반도체층(170)의 구성 물질은 제1 및 제3 질화물 반도체층(110, 130)의 구성 물질과 동일할 수 있다. 예를 들어, 제1, 제3 및 제5 질화물 반도체층(110, 130, 170) 각각이 GaN을 포함할 경우, 제1 질화물 반도체층(110)은 언도프된 GaN을 포함하고, 제3 질화물 반도체층(130)은 고농도로 도핑된 n형 GaN을 포함하고, 제5 질화물 반도체층(170)은 고농도로 도핑된 p형 GaN을 포함할 수 있다. 이 경우, 제5 질화물 반도체층(170)으로부터 홀 주입을 유도하는 GaN IGBT가 구현될 수 있다.
제5 질화물 반도체층(170)은 Ⅲ족 원소를 포함하는 질화물을 포함할 수 있다. 예를 들어, 제5 질화물 반도체층(170)은 AlGaN, GaN, AlN, 또는 InN 중 적어도 하나 또는 이들의 합금을 포함할 수 있으나, 실시 예는 이에 국한되지 않는다.
또한, 도 3 내지 도 5에 예시된 제1, 제2, 제3 또는 제5 질화물 반도체층(110, 120, 130, 170) 중 적어도 하나는 비극성 또는 반극성 방향으로 성장된 반도체층을 포함할 수 있다. 여기서, 비극성 방향이란, 제1, 제2, 제3 또는 제5 질화물 반도체층(110, 120, 130, 170)이 육방 정계 결정 구조를 가질 때, a-방향 또는 m-방향을 의미할 수 있다. 반극성 방향이란, 육방 정계 결정 구조에서 r-방향을 의미할 수 있다.
도 6은 또 다른 실시 예에 의한 전력 반도체 소자(100D)의 단면도이다.
도 5에 예시된 전력 반도체 소자(100C)와 달리, 도 6에 예시된 전력 반도체 소자(100D)는 제3 절연층(166)을 더 포함한다. 이를 제외하면, 도 6에 예시된 전력 반도체 소자(100D)는 도 5에 예시된 전력 반도체 소자(100C)와 동일하므로 동일한 참조부호를 사용하였으며 중복되는 부분에 대한 설명을 생략한다.
제3 절연층(166)은 제1 및 제2 이종 접합 계면(HJH, HJE)을 노출시키면서 제1 질화물 반도체층(110) 위에 배치된다. 제3 절연층(166)은 제2 절연층(164)과 제1 방향으로 이격되어 배치된다. 제3 절연층(166)은 제1 및 제2 절연층(162, 164) 각각과 서로 동일한 물질을 포함할 수도 있고 서로 다른 물질을 포함할 수도 있다.
제3 절연층(166)은 Al2O3 같은 알루미늄 산화층, SiO2 같은 실리콘 산화층 또는 실리콘 질화층 등일 수 있으며, 실시 예는 이러한 물질에 국한되지 않는다.
도 7은 또 다른 실시 예에 의한 전력 반도체 소자(100E)의 단면도이다.
도 6에 예시된 전력 반도체 소자(100D)와 달리, 도 7에 예시된 전력 반도체 소자(100E)는 제4 절연층(168)을 더 포함한다. 이를 제외하면, 도 7에 예시된 전력 반도체 소자(100E)는 도 6에 예시된 전력 반도체 소자(100D)와 동일하므로 동일한 참조부호를 사용하였으며 중복되는 부분에 대한 설명을 생략한다.
제4 절연층(168)은 제3 절연층(166)으로부터 제1 질화물 반도체층(110)의 내부까지 제2 방향으로 연장되어 삽입된 형태로 배치된다. 제1, 제2, 제3 및 제4 절연층(162, 164, 166, 168)은 동일한 물질을 포함할 수 있다. 특히, 제3 및 제4 절연층(166, 168)은 일체형일 수 있다.
제4 절연층(168)은 Al2O3 같은 알루미늄 산화층, SiO2 같은 실리콘 산화층 또는 실리콘 질화층 등일 수 있으며, 실시 예는 이러한 물질에 국한되지 않는다.
도 6에 예시된 전력 반도체 소자(100D)와 달리, 도 7에 예시된 바와 같이 전력 반도체 소자(100E)가 제4 절연층(168)을 더 포함할 경우, 제1 질화물 반도체층(110)에서 발생할 수 있는 누설 전류를 최소화시킬 수 있다.
도 5 내지 도 7에 예시된 전력 반도체 소자(100C ~ 100E)는 제5 질화물 반도체층(170)을 포함하지만, 이러한 제5 질화물 반도체층(170)은 생략될 수도 있다. 그러나, 제5 질화물 반도체층(170)이 배치될 경우 순방향 전류가 증가하여 개선될 수 있다.
이하, 도 3에 예시된 전력 반도체 소자(100A)의 제조 방법을 첨부된 도 8a 내지 도 8c를 참조하여 설명하지만, 실시 예는 이에 국한되지 않는다. 즉, 전력 반도체 소자(100A)는 도시된 방법 이외에 다른 방법에 의해서도 수행될 수 있다.
도 8a 내지 도 8c는 도 3에 예시된 전력 반도체 소자(100A)의 제조 방법을 설명하기 위한 공정 단면도이다.
도 8a를 참조하면, 제3 질화물 반도체층(130) 상부에 비극성 또는 반극성 방향으로 제1 질화물 반도체층(110A)을 성장시킨다. 제1 및 제3 질화물 반도체층(110A, 130) 각각은 Ⅲ족 원소를 포함하는 질화물에 의해 형성될 수 있다. 예를 들어, 제1 및 제3 질화물 반도체층(110A, 130) 각각은 AlGaN, GaN, AlN, 또는 InN 중 적어도 하나 또는 이들의 합금으로 형성될 수 있으나, 실시 예는 이에 국한되지 않는다. 여기서, 제3 질화물 반도체층(130)은 생략될 수도 있다.
이후, 도 8b를 참조하면, 제1 질화물 반도체층(110A)을 통상의 사진 식각 공정에 의해 식각하여 주기적으로 배열된 제1 트렌치(TR1)를 형성한다. 즉, 복수의 제1 질화물 반도체층(110B)은 일정한 간격으로 서로 이격되어 형성된다.
이후, 도 8c를 참조하면, 주기적으로 배열된 제1 트렌치(TR1)의 내부에 제2 질화물 반도체층(120A)을 비극성 또는 반극성 방향으로 성장시킨다. 제2 질화물 반도체층(120A)은 Ⅲ족 원소를 포함하는 질화물을 포함할 수 있다. 예를 들어, 제2 질화물 반도체층(120A)은 AlGaN, GaN, AlN, 또는 InN 중 적어도 하나 또는 이들의 합금을 포함할 수 있으나, 실시 예는 이에 국한되지 않는다.
이후, 제1 및 제2 질화물 반도체층(110B, 120A)의 상부에 제2 콘택(144)을 형성하는 한편, 제3 질화물 반도체층(130)의 아래에 제1 콘택(142)을 형성하여, 도 3에 예시된 전력 반도체 소자(100A)를 완성한다. 즉, 도 8c에 도시된 제1 질화물 반도체층(110B) 및 제2 질화물 반도체층(120A)은 도 3에 도시된 제1 질화물 반도체층(110) 및 제2 질화물 반도체층(120)에 각각 해당한다.
제1 콘택(142)은 오믹 특성을 갖는 금속 물질로 형성될 수 있다. 예를 들어, 제1 콘택(142)은 Al(Aluminum), Ti(Titanium), Cr(Chromium), Ni(Nickel), Cu(Copper) 또는 Au(Gold) 중 적어도 하나를 포함하여 단층 또는 다층 구조로 형성될 수 있다. 또한, 제2 콘택(144)은 금속 물질로 형성될 수 있다. 예를 들어, 제2 콘택(144)은 내화 금속 또는 이러한 내화 금속의 혼합물에 의해 형성될 수 있다. 또는, 제2 콘택(144)은 Pt(Platinum), Ge(Germanium), Cu(Copper), Cr(Chromium), Ni(Nickel), Au(Gold), Ti(Titanium), Al(Aluminum), Ta(Tantalum), TaN(Tantalum Nitride), TiN(Titanium Nitride), Pd(Palladium), W(tungsten) 또는 WSi2(Tungstem silicide) 중 적어도 하나의 물질에 의해 형성될 수 있다.
이하, 도 4에 예시된 전력 반도체 소자(100B)의 제조 방법을 첨부된 도 8a 내지 도 8c와 도 9를 참조하여 설명하지만, 실시 예는 이에 국한되지 않는다. 즉, 전력 반도체 소자(100B)는 도시된 방법 이외에 다른 방법에 의해서도 수행될 수 있다.
도 9는 도 4에 예시된 전력 반도체 소자(100B)의 제조 방법을 설명하기 위한 공정 단면도이다.
전술한 도 8a 내지 도 8c에 예시된 바와 같이, 제3 질화물 반도체층(130) 위에 제1 및 제2 질화물 반도체층(110B, 120A)을 형성한 이후, 도 9에 예시된 바와 같이 제1 질화물 반도체층(110B)의 내부에 제2 트렌치(TR2)를 형성한다. 이때, 제2 질화물 반도체층(120A)과 이격되도록 제2 트렌치(TR2)를 형성할 수 있다.
이후, 제1 질화물 반도체층(110C)에 형성된 제2 트렌치(TR2)에 제4 질화물 반도체층(150)을 형성한 후, 제1, 제2 및 제4 질화물 반도체층(110, 120, 150)의 상부에 제2 콘택(144)을 형성하는 한편, 제3 질화물 반도체층(130)의 아래에 제1 콘택(142)을 형성하여, 도 4에 예시된 전력 반도체 소자(100B)를 완성한다.
제4 질화물 반도체층(150)은 Ⅲ족 원소를 포함하는 질화물에 의해 형성될 수 있다. 예를 들어, 제4 질화물 반도체층(150)은 AlGaN, GaN, AlN, 또는 InN 중 적어도 하나 또는 이들의 합금에 의해 형성될 수 있으나, 실시 예는 이에 국한되지 않는다.
이하, 도 5 및 도 6에 예시된 전력 반도체 소자(100C, 100D)의 제조 방법을 첨부된 도 8a 내지 도 8c 및 도 10a 내지 도 10e를 참조하여 설명하지만, 실시 예는 이에 국한되지 않는다. 즉, 전력 반도체 소자(100C, 100D)는 도시된 방법 이외에 다른 방법에 의해서도 수행될 수 있다.
도 10a 내지 도 10e는 도 5 및 도 6에 예시된 전력 반도체 소자(100C, 100D)의 제조 방법을 설명하기 위한 공정 단면도이다.
도 10a를 참조하면, 제5 질화물 반도체층(170) 위에 제3 질화물 반도체층(130)을 비극성 또는 반극성 방향으로 성장시킨다. 제5 질화물 반도체층(170)은 Ⅲ족 원소를 포함하는 질화물에 의해 형성될 수 있다. 예를 들어, 제5 질화물 반도체층(170)은 AlGaN, GaN, AlN, 또는 InN 중 적어도 하나 또는 이들의 합금에 의해 형성될 수 있으나, 실시 예는 이에 국한되지 않는다. 이후, 도 8a 내지 도 8c에 예시된 공정을 전술한 바와 같이 수행한다. 이후, 제2 질화물 반도체층(120A)에 제3 트렌치(TR3)를 형성한다.
이후, 도 10b를 참조하면, 제2 질화물 반도체층(120B)의 제3 트렌치(TR3) 내부에 제1 절연물(162A)을 형성한다. 제1 절연물(162A)은 Al2O3 같은 알루미늄 산화층, SiO2 같은 실리콘 산화층 또는 실리콘 질화층 등일 수 있으며, 실시 예는 이러한 물질에 국한되지 않는다.
이후, 도 10c를 참조하면, 제1 절연물(162A)에 통상의 사진 식각 공정을 이용하여 제4 트렌치(TR4)를 형성하고, 제1 절연층(162B)을 형성한다. 여기서, 제1 절연층(162B)은 도 5에 예시된 제1 절연층(162)에 해당한다.
이후, 도 10d를 참조하면, 제4 트렌치(TR4)에 제3 콘택(146)을 형성한다. 제3 콘택(146)은 금속 물질을 포함할 수 있다. 예를 들어, 제3 콘택(146)은 내화 금속(refractory metal) 또는 이러한 내화 금속의 혼합물일 수 있다. 또는, 제3 콘택(146)은 Ni(Nickel), Au(Aurum), Pt(Platinum), Ta(Tantalum), TaN(Tantalum Nitride), TiN(Titanium Nitride), Pd(Palladium), W(tungsten) 또는 WSi2(Tungstem silicide) 중 적어도 하나의 물질을 포함하여 단층 또는 다층 구조로 형성될 수 있다. 예를 들어, 제3 콘택(146)은 Ni/Au의 다층 구조 또는 Pt의 단층 구조를 가질 수 있다.
이후, 도 10e를 참조하면, 제1 및 제2 질화물 반도체층(110, 120)과, 제1 절연층(162B)과 제3 콘택(146)의 상부에 제2 절연물(164A)을 형성한다. 이후, 제1 및 제2 채널층(CHH, CHE) 및 제1 질화물 반도체층(110B)을 노출시키고, 제2 질화물 반도체층(120B)의 일부와 제1 절연층(162A)과 제3 콘택(146)을 덮도록, 제2 절연물(164A)을 통상의 사진 식각 공정을 이용하여 식각하여 도 5에 예시된 제2 절연층(164)을 형성한다.
이후, 제2 절연층(164), 제1 질화물 반도체층(110B), 제2 절연층(164)에 의해 덮이지 않고 노출된 제2 질화물 반도체층(120B)의 상부에 제2 콘택(144)을 형성하고, 제5 질화물 반도체층(170) 아래에 제1 콘택(142)을 형성하여 도 5에 예시된 전력 반도체 소자(100C)를 완성한다.
또는, 도 10e를 다시 참조하면, 제1 및 제2 채널층(CHH, CHE)이 형성될 부분을 노출시키고, 제1 및 제2 질화물 반도체층(110B, 120B) 각각의 일부와 제1 절연층(162B)과 제3 콘택(146)을 덮도록, 제2 절연물(164A)을 통상의 사진 식각 공정을 이용하여 식각하여, 도 6에 예시된 바와 같이 제2 및 제3 절연층(164, 166)을 형성한다.
이후, 제3 절연층(166)에 의해 덮이지 않고 노출된 제1 질화물 반도체층(110, 110B)과, 제2 절연층(164)에 의해 덮이지 않고 노출된 제2 질화물 반도체층(120, 120B)의 상부와, 제2 및 제3 절연층(164, 166)의 상부에 제2 콘택(144)을 형성하고, 제5 질화물 반도체층(170) 아래에 제1 콘택(142)을 형성하여 도 6에 예시된 전력 반도체 소자(100D)를 완성한다.
이하, 도 7에 예시된 전력 반도체 소자(100E)의 제조 방법을 첨부된 도 8a 내지 도 8c, 도 10a 내지 도 10d 및 도 11a 및 도 11b를 참조하여 설명하지만, 실시 예는 이에 국한되지 않는다. 즉, 전력 반도체 소자(100E)는 도시된 방법 이외에 다른 방법에 의해서도 수행될 수 있다.
도 11a 및 도 11b는 도 7에 예시된 전력 반도체 소자(100E)의 제조 방법을 설명하기 위한 공정 단면도이다.
도 11a를 참조하면, 도 8a 내지 도 8c 및 도 10a 내지 도 10d에 예시된 공정을 전술한 바와 같이 수행하여 얻은 결과물인 도 10d에 도시된 제1 질화물 반도체층(110B)을 통상의 사진 식각 공정에 의해 식각하여 제5 트렌치(TR5)를 형성한다.
이후, 도 11b를 참조하면, 제1 질화물 반도체층(110D)에 형성된 제5 트렌치(TR5)를 매립하면서 제1 및 제2 질화물 반도체층(110D, 120B) 각각의 상면과 제1 절연층(162B)과 제3 콘택(146)의 상면에 제3 절연물(164A)을 형성한다.
이후, 제3 절연물(164A)을 통상의 사진 식각 공정에 의해 식각하여 제2 내지 제4 절연층(164, 166, 168)을 형성한다.
즉, 제1 및 제2 채널층(CHH, CHE)이 형성될 영역을 노출시키면서 제2 질화물 반도체층(120B)과 제1 절연층(162B)과 제3 콘택을 덮는 제2 절연층(164)이 형성되고, 제5 트렌치(TR5)를 매립하는 제4 절연층(168) 및 제4 절연층(168) 위의 제3 절연층(166)이 일체로 형성된다.
이후, 제1 및 제2 질화물 반도체층(110, 120)의 일부와 제2 절연층(164)과 제3 콘택(146)을 덮는 제2 콘택(144)을 형성하고, 제5 질화물 반도체층(170)의 아래에 제1 콘택(142)을 형성하여, 도 7에 예시된 전력 반도체 소자(100E)를 완성한다.
도 1 및 도 2에 예시된 기존의 전력 반도체 소자(10A, 10B)의 경우, 수직 방향의 자발 분극(Psp)과 피에조 분극(Ppe)을 야기시켜 수평 방향의 강한 2DEG 채널층(CH)을 형성한다.
반면에, 전술한 도 3 내지 도 7에 예시된 전력 반도체 소자(100A ~ 100E)의 경우, 제1 및 제2 이종 접합 계면(HJH, HJE)을 형성하는 제1 및 제2 질화물 반도체층(110, 120)을 비극성 또는 반극성 방향으로 성장하여, 수직 방향이 아닌 수평 방향인 제1 방향으로 자발 분극(Psp)을 화살표 방향으로 유도하여 수직 방향인 제2 방향으로 제1 및 제2 채널층(CHH, CHE)을 형성하여 슈퍼 접합(super junction)을 구현할 수 있다.
즉, 도 1 및 도 2에 예시된 바와 같은 기존의 수평 방향의 슈퍼 접합 GaN 전력 반도체 소자(10A, 10B)와 달리, 실시 예에 의한 전력 반도체 소자(100A ~ 100E)는 비극성 또는 반극성 성장 기술을 이용하여 제1 내지 제3 질화물 반도체층(110, 120, 130)을 성장시켜, 수직 방향의 주기적인 슈퍼 접합들을 구현하므로, 단위 면적당 다룰 수 있는 출력의 크기가 최대화될 수 있다. 즉, 수 ㎸이상의 고전압 동작이 가능하며, 효과적인 전류 붕괴(current collapse) 현상을 차단할 수 있다. 제2 질화물 반도체층(120)에서 전류 증가에 따른 국소 부분 집중 현상을 억제할 수 있다.
또한, 전술한 바와 같이, 전력 반도체 소자(100C ~ 100E)가 제5 질화물 반도체층(170)을 포함할 경우, 제5 질화물 반도체층(170)으로부터 홀 주입을 통해 실리콘 IGBT(Insulated-Gate Bipolar Transistor)와 유사한 기능을 구현함으로써 고속 동작, 고 출력 및 소형화를 제공할 수 있다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100A ~ 100E: 전력 반도체 소자 110: 제1 질화물 반도체층
120: 제2 질화물 반도체층 130: 제3 질화물 반도체층
142: 제1 콘택 144: 제2 콘택
146: 제3 콘택 150: 제4 질화물 반도체층
162: 제1 절연층 164: 제2 절연층
166: 제3 절연층 168: 제4 절연층
170: 제5 질화물 반도체층

Claims (28)

  1. 제1 콘택;
    상기 제1 콘택 위에 주기적인 간격으로 제1 방향으로 이격되어 배치된 복수의 제1 질화물 반도체층;
    상기 복수의 제1 질화물 반도체층 사이에 배치되며, 상기 제1 질화물 반도체층과 접하는 양측에 상기 제1 방향과 다른 제2 방향으로 제1 및 제2 이종 접합 계면을 각각 형성하는 제2 질화물 반도체층;
    상기 제1 콘택과 상기 제1 질화물 반도체층 사이 및 상기 제1 콘택과 상기 제2 질화물 반도체층 사이에 배치된 제3 질화물 반도체층;
    상기 제2 질화물 반도체층과 이격되어 상기 제1 질화물 반도체층의 상부에 상기 제2 방향으로 삽입된 형태로 배치된 제4 질화물 반도체층; 및
    상기 제1 및 제2 질화물 반도체층 위에 배치된 제2 콘택을 포함하는 전력 반도체 소자.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제1 항에 있어서, 상기 제1, 제3 및 제4 질화물 반도체층은 동일한 구성 성분을 포함하고,
    상기 제1 질화물 반도체층은 언도프된 반도체 물질을 포함하고, 상기 제3 질화물 반도체층은 제1 도전형 반도체 물질을 포함하고, 상기 제4 질화물 반도체층은 제2 도전형 반도체 물질을 포함하는 전력 반도체 소자.
  7. 삭제
  8. 제1 항에 있어서, 상기 전력 반도체 소자는
    상기 제1 질화물 반도체층과 이격되어 상기 제2 질화물 반도체층의 상부에 상기 제2 방향으로 삽입된 형태로 배치된 제1 절연층;
    상기 제2 질화물 반도체층과 이격되어 상기 제1 절연층의 상부에 상기 제2 방향으로 삽입된 형태로 배치된 제3 콘택; 및
    상기 제1 및 제2 이종 접합 계면을 노출시키면서 상기 제3 콘택과 상기 제1 절연층과 상기 제2 질화물 반도체층 위에 배치된 제2 절연층을 더 포함하는 전력 반도체 소자.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 제8 항에 있어서, 상기 제1 및 제2 이종 접합 계면을 노출시키면서 상기 제1 질화물 반도체층 위에 상기 제2 절연층과 상기 제1 방향으로 이격되어 배치된 제3 절연층을 더 포함하고,
    상기 제1, 제2 및 제3 절연층은 동일한 구성 성분을 포함하는 전력 반도체 소자.
  20. 삭제
  21. 제19 항에 있어서, 상기 제3 절연층으로부터 상기 제1 질화물 반도체층의 내부까지 상기 제2 방향으로 연장되어 삽입된 형태로 배치된 제4 절연층을 더 포함하고,
    상기 제1, 제2, 제3 및 제4 절연층은 동일한 구성 성분을 포함하는 전력 반도체 소자.
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
KR1020140026634A 2014-03-06 2014-03-06 전력 반도체 소자 KR102137749B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140026634A KR102137749B1 (ko) 2014-03-06 2014-03-06 전력 반도체 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140026634A KR102137749B1 (ko) 2014-03-06 2014-03-06 전력 반도체 소자

Publications (2)

Publication Number Publication Date
KR20150104816A KR20150104816A (ko) 2015-09-16
KR102137749B1 true KR102137749B1 (ko) 2020-07-24

Family

ID=54244371

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140026634A KR102137749B1 (ko) 2014-03-06 2014-03-06 전력 반도체 소자

Country Status (1)

Country Link
KR (1) KR102137749B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112993007A (zh) * 2019-12-13 2021-06-18 南通尚阳通集成电路有限公司 超结结构及超结器件

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008258514A (ja) * 2007-04-09 2008-10-23 Toyota Central R&D Labs Inc 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008258514A (ja) * 2007-04-09 2008-10-23 Toyota Central R&D Labs Inc 半導体装置

Also Published As

Publication number Publication date
KR20150104816A (ko) 2015-09-16

Similar Documents

Publication Publication Date Title
JP7414876B2 (ja) バイパスされたゲート構造を有するトランジスタ
US10204998B2 (en) Heterostructure device
US6933544B2 (en) Power semiconductor device
KR100573720B1 (ko) 전력 반도체소자
TWI695418B (zh) 半導體元件及其製造方法
JP6240898B2 (ja) 半導体装置
US20180350965A1 (en) Semiconductor device
KR101927408B1 (ko) 고전자 이동도 트랜지스터 및 그 제조방법
US20070164314A1 (en) Nitrogen polar III-nitride heterojunction JFET
US8461626B2 (en) Hetero-structure field effect transistor, integrated circuit including a hetero-structure field effect transistor and method for manufacturing a hetero-structure field effect transistor
JP6263498B2 (ja) 半導体装置とその製造方法
CN107680999B (zh) 高功率半导体元件
US20140098585A1 (en) Rectifying circuit and semiconductor device
JP6649208B2 (ja) 半導体装置
CN112490285B (zh) 半导体装置及其制作方法
JPWO2014174550A1 (ja) 窒化物半導体装置
US20200381554A1 (en) Semiconductor device
US20230253489A1 (en) Semiconductor device
KR102137749B1 (ko) 전력 반도체 소자
CN113871478A (zh) 基于双栅的具有p型沟道特性的新型半导体器件
JP2009060065A (ja) 窒化物半導体装置
KR102156377B1 (ko) 반도체 소자
WO2023197088A1 (zh) 半导体元件及其制作方法
JP7313197B2 (ja) 半導体装置
US20230326981A1 (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant