CN113454790B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN113454790B
CN113454790B CN202180000619.0A CN202180000619A CN113454790B CN 113454790 B CN113454790 B CN 113454790B CN 202180000619 A CN202180000619 A CN 202180000619A CN 113454790 B CN113454790 B CN 113454790B
Authority
CN
China
Prior art keywords
semiconductor device
electrode
gate electrode
drain electrode
group iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202180000619.0A
Other languages
English (en)
Other versions
CN113454790A (zh
Inventor
李�浩
黃敬源
姚卫刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innoscience Suzhou Technology Co Ltd
Original Assignee
Innoscience Suzhou Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innoscience Suzhou Technology Co Ltd filed Critical Innoscience Suzhou Technology Co Ltd
Publication of CN113454790A publication Critical patent/CN113454790A/zh
Application granted granted Critical
Publication of CN113454790B publication Critical patent/CN113454790B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本揭露提供一种半导体器件及其制造方法。半导体器件包括漏极电极、第一源极电极、第二源极电极、第一栅极电极和第二栅极电极。第一源极电极设置在漏极电极的第一侧。第二源极电极设置在漏极电极的第二侧，与第一源极电极相对。第一栅极电极设置在第一源极电极和漏极电极之间。第一栅极电极沿第一方向延伸。第二栅极电极设置在第二源极电极和漏极电极之间。第二栅极电极沿第一方向延伸。在半导体器件俯视图中，第一栅极电极设置基本垂直于第一方向的第一假想线的上方。在半导体器件俯视图中，第二栅极电极设置在基本垂直于第一方向的第二假想线的下方。

Description

半导体器件及其制造方法
技术领域
本揭露涉及一种半导体器件及其制造方法。
背景技术
包括直接带隙半导体的组件，例如，包括III-V族材料或III-V族化合物(类别：III-V化合物)的半导体组件基于其特性可以在各种条件下或在各种环境中(例如，在不同的电压和频率下)操作或工作。
半导体组件可包括异质结双极晶体管(heterojunction bipolar transistor，HBT)、异质结场效应晶体管(heterojunction field effect transistor，HFET)、高电子迁移率晶体管(high-electron-mobility transistor,HEMT)、已调制掺杂的FET(modulation-doped FET,MODFET)或其类似物。
发明内容
高功率射频功率(RF)设备需要适当的热管理布局。由于功率密度高，器件在操作时会被加热到很高的温度。再生热(reproduced heat)会严重影响器件的性能，如输出功率和效率。
本揭露的一个目的旨在解决大功率器件的散热问题。本揭露提供了一些解决该问题的概念，例如移除有源区中的部分2DEG区域、移除2DEG上的部分栅极电极和场极板等。
在本揭露的一些实施例中，提供了一种半导体器件，其包括漏极电极、第一源极电极、第二源极电极、第一栅极电极和第二栅极电极。第一源极电极设置在漏极电极的第一侧。第二源极电极设置在漏极电极的第二侧，与第一源极电极相对。第一栅极电极设置在第一源极电极和漏极电极之间。第一栅极电极沿第一方向延伸。第二栅极电极设置在第二源极电极和漏极电极之间。第二栅极电极沿第一方向延伸。在半导体器件顶视图中，第一栅极电极设置基本垂直于第一方向的第一假想线的上方。在半导体器件顶视图中，第二栅极电极设置在基本垂直于第一方向的第二假想线的下方。
在本揭露的一些实施例中，提供了一种半导体器件，其包括III族氮化物异质半导体堆叠、漏极电极、第一源极电极和第二源极电极。III族氮化物异质半导体堆叠包括第一氮化物层和第二氮化物层，第二氮化物层的带隙大于第一氮化物层的带隙。漏极电极设置在具有沿第一方向的漏极长度的III族氮化物异质半导体堆叠上。第一源极电极设置在漏极电极的第一侧。第二源极电极设置在漏极电极的第二侧，与第一源极电极相对。第一非有源区位于第一源极电极和漏极电极之间的III族氮化物异质半导体堆中，第二非有源区位于第二源极电极和漏极电极之间的III族氮化物异质半导体堆中。第一非有源区和第二非有源区的长度短于漏极长度，并且第一非有源区和第二非有源区相对于漏极电极不对称地设置。
在本揭露的一些实施例中，提供了一种用于制造半导体器件的方法。该方法包括形成III族氮化物异质半导体堆叠，在III族氮化物异质半导体层中形成第一非有源区和第二非有源区，以及在III族氮化物异质半导体层中形成第一非有源区和第二非有源区。第一非有源区和第二非有源区相对于漏极电极不对称地设置。
附图说明
当结合附图阅读时，从以下具体实施方式能容易地理解本揭露内容的各方面。应注意的是，各个特征可以不按比例绘制。实际上，为了便于论述，可任意增大或减小各种特征的尺寸。
图1A是根据本揭露的一些实施例的半导体器件的顶视图；
图1B是根据本揭露的一些实施例的图1A的半导体器件的横截面图；
图2A是根据本揭露的一些实施例的半导体器件的顶视图；
图2B是根据本揭露的一些实施例的图2A的半导体器件的横截面图；
图3是根据本揭露的一些实施例的半导体器件的顶视图；
图4是根据本揭露的一些实施例的半导体器件的顶视图；
图5是根据本揭露的一些实施例的半导体器件的顶视图；
图6是根据本揭露的一些实施例的半导体器件的顶视图；
图7是根据本揭露的一些实施例的半导体器件的顶视图；
图8是根据本揭露的一些比较实施例的半导体器件的顶视图；
图9、图10A、图10B、图11A和图11B示出了根据本揭露的一些实施例的制造半导体器件中的一些操作。
具体实施方式
以下公开内容提供实施所提供主题的不同特征的许多不同实施例或实例。下文描述组件和设置的特定实例。当然，这些只是实例，且并非旨在是限制性的。在本揭露中，在以下描述中对第一特征在第二特征上方或在第二特征上形成或安置的提及可包括其中第一特征和第二特征直接接触地形成或安置的实施例，且还可包括其中额外特征可形成或安置在第一特征与第二特征之间以使得第一特征和第二特征可能不直接接触的实施例。另外，本揭露可在各种实例中重复参考数字和/或字母。这种重复是出于简化和清楚的目的，且本身并不规定所论述的各种实施例和/或配置之间的关系。
下面详细讨论本揭露的实施例。然而，应当理解的是，本揭露提供了许多可应用的概念，这些概念可以体现在各种各样的特定上下文中。所讨论的具体实施例仅仅是说明性的，并不限制本揭露的范围。
图1A是根据本揭露的一些实施例的半导体器件101的顶视图。半导体器件101可以采用在RF器件中，例如功率RF器件，但是本揭露不限于此。半导体器件101可以在大功率(例如等于或大于3W)下工作。半导体器件101可以在相对大的或高的电压位准(例如大于600v)下工作以起到高压晶体管的作用。半导体器件101可以在相对较大或较高的频率(例如大于6GHz)下工作。
半导体器件101可以包括漏极电极100、源极电极210、源极电极220、栅极电极310和栅极电极320。
源极电极210设置在漏极电极100的一侧。栅极电极310设置在漏极电极100的同一侧。栅极电极设置在源极电极210和漏极电极100之间。栅极电极可沿方向D1延伸。
源极电极220设置在漏极电极100的与源极电极210相对的另一侧上。栅极电极320设置在源极电极220和漏极电极100之间。栅极电极320可沿方向D1延伸。
半导体器件101具有假想线511，其基本上垂直于半导体器件101的顶视图中的方向D1。
栅极电极310可以设置在半导体器件101顶视图中的假想线511的上方。栅极电极320可以设置在半导体器件101的顶视图中的假想线512的下方。栅极电极310和栅极电极320可以相对于漏极电极100不对称地设置。
半导体器件101可在高功率下操作。不对称设置的栅极电极310、320可导致不对称电流分布。这种不对称设置降低了半导体器件10的总面积中的产热面积的比率，并且可以快速地散热。由于半导体器件101具有相对的散热面积，因此能够满足半导体器件101的散热能力，从而能够提高半导体器件101的整体性能。
图1B是图1A的半导体器件10沿线1A-1A'的横截面图。半导体器件10可进一步包括III族氮化物异质半导体堆叠500。III族氮化物异质半导体堆叠500可包括氮化物层510及氮化物层520。氮化物层520的带隙可以大于氮化物层510的带隙。
氮化物层510可包括，但不限于，III族氮化物，例如，化合物InxAlyGa1-x-yN，其中x+y≤1。III族氮化物可进一步包括，但不限于，例如，化合物AlyGa(1-y)N，其中y≤1。例如，氮化物层510可包括具有约3.4ev的带隙的GaN层。
氮化物层520可以形成在氮化物层510上。氮化物层520可以具有比氮化物层510的带隙大的带隙。氮化物层520可以与氮化物层510直接接触。氮化物层520可包括，但不限于，Ⅲ类氮化物，例如，x+y≤1的InxAlyGa1-x-yN中的化合物。III族氮化物可进一步包括但不限于例如化合物AlyGa(1-y)N，其中y≤1。例如，氮化物层520可以包括带隙约4ev的AlGaN。
氮化物层510和氮化物层520之间可以形成异质结，例如，在氮化物层510和氮化物层520的界面处，并且，不同氮化物的异质结的偏振形成与氮化物层510和氮化物层520的界面相邻的二维电子气(two-dimensional electron gas,2DEG)区域。2DEG区域可以形成于氮化物层510中。氮化物层510可以向2DEG区域提供电子或从2DEG区域中移除电子，从而控制半导体器件10的导电。
漏极电极100、源极电极210、源极电极220、栅极电极310和栅极电极320可设置在III族氮化物异质半导体堆500上。
半导体器件101还可以包括衬底600。衬底600可包括但不限于硅(Si)、掺杂硅、碳化硅(SiC)、锗硅化物(SiGe)、砷化镓(GaAs)、蓝宝石、绝缘体上硅(silicon on insulator,SOI)或其它合适材料。衬底600还可以包括掺杂区域，例如p阱、n阱等。衬底600可包括杂质。衬底600可包括p型硅衬底。
半导体器件101还可以包括缓冲层700。缓冲层700设置在衬底600和III族氮化物异质半导体堆叠500之间。缓冲层700可以是超晶格层，以促进半导体器件10在相对高的电压位准下的操作。缓冲层700可以被配置成减少由于衬底600和随后形成的III族氮化物异质半导体堆500之间的错位而产生的缺陷。缓冲层700可包括，但不限于，氮化物，例如AlN、AlGaN或其类似物。
栅极电极310和栅极电极320可设置在III族氮化物异质半导体堆叠500上方。栅极电极310和栅极电极320可以包括导电层。栅极电极310和栅极电极320可以是或包括栅极金属。栅极金属可包括，例如，但不限于钛(Ti)、钽(Ta)、钨(W)、铝(Al)、钴(Co)、铜(Cu)、镍(Ni)、铂(Pt)、铅(Pb)、钼(Mo)及其化合物(例如，但不限于，氮化钛(TiN)、氮化钽(TaN)、其他导电氮化物，或导电氧化物)、金属合金(例如铝铜合金(Al-Cu))或其他合适的材料。
半导体器件101还可以包括场板410、420。场板410可设置在栅极电极310附近。场板420可设置在栅极电极320附近。场板410可部分位于栅极电极310上方。场板410可部分位于介电层800之上。场板420可部分位于栅极电极320上方。场板420可部分位于介电层800之上。场板410、420可以包括导电材料。场板410、420可以处于零电势。场板电位减小了漏极电压对耗尽区宽度和电场积累的影响。采用场板可以在大漏极电极扩展区获得较高的击穿电压，并且可以大大减小界面陷阱的影响。
图2A是根据本揭露的一些实施例的半导体器件102的顶视图。图2B是沿着图2A的线2A-2A′的半导体器件102的横截面图。半导体器件102中的一些元件由与图1中的半导体器件101相同的数字表示，并且由类似的材料制成，因此这里不再重复其详细描述。
在一些实施例中，移除III族氮化物异质半导体堆叠500中的2DEG以形成非有源区。2DEG中的电子流将被中断。
半导体器件102可包括III族氮化物异质半导体堆叠500中的非有源区521。半导体器件102可包括III族氮化物异质半导体堆叠500中的非有源区522。非有源区521的至少一部分不与栅极电极310重叠。栅极电极310可以不覆盖非有源区521的至少一部分。非有源区522的至少一部分不与栅极电极320重叠。栅极电极320可以不覆盖非有源区522的至少一部分。
非有源区521、522可设置在氮化物层510中。非有源区521、522可设置在氮化物层520中。如图2B所示，非有源区521、522可设置在氮化物层510和氮化物层520中。在一些实施例中，非有源区521、522可设置在氮化物层510或氮化物层520中。非有源区521可直接位于源极电极210与漏极电极100之间的介电层800之下。非有源区522可直接位于源极电极220与漏极电极100之间的介电层800之下。
非有源区521的至少部分可包括掺杂氮化物半导体材料，杂质包括He+、N+、O+、Fe+、Ar+、Kr+或其组合、掺杂III-V族层、N型多晶硅层、介电材料或其组合。在一些实施例中，非有源区521中的氮化物层520的至少一部分掺杂有He+、N+、O+、Fe+、Ar+、Kr+或其组合。
非有源区522的至少一部分可包括掺杂氮化物半导体材料，杂质包括He+、N+、O+、Fe+、Ar+、Kr+或其组合、掺杂III-V族层、N型多晶硅层、介电材料或其组合。在一些实施例中，非有源区522中的氮化物层520的至少一部分掺杂有He+、N+、O+、Fe+、Ar+、Kr+或其组合。
非有源区521可以移除源极电极210和漏极电极100之间的部分2DEG区域。非有源区522可以去除源极电极220和漏极电极100之间的部分2DEG区域。由于2DEG的中断，热不会在非有源区产生。
图3是半导体器件103的顶视图。半导体器件103中的某些元件由与图1中的半导体器件101的相同数字表示，并且由类似材料制成，因此在此不会重复详细描述这些元素。
在电子装置103的顶视图中，假想线511'可以设置在假想线512'上方。栅极电极310'位于电子装置103的顶视图中的假想线511'上方。栅极电极320’位于电子装置103的顶视图中的假想线512’下方。栅极电极310’的长度可以小于漏极电极100的长度W0的一半。栅极电极320’的长度可以小于漏极电极100的长度W0的一半。在电子装置103的顶视图中，假想线511’和假想线512’在方向D1上以距离d1分开。在电子装置的顶视图中，栅极电极310'的一侧310s'与栅极电极320'的一侧320s'之间的距离可以在方向D1上以距离d1分开。在电子装置的顶视图中，场板410'的一侧410s’与场板420'的一侧420s'之间的距离可以在方向D1上以距离d1分开。该设置可导致半导体器件103中的发热部分减少。
图4示出了俯视半导体器件104。半导体器件104中的某些元件由与图1中的半导体器件101的相同数字表示，并且由类似材料制成，因此在此不会重复详细描述这些元素。
在电子设备104的顶视图中，假想线511”设置在假想线512”下方。栅极电极310”被设置在电子装置104的顶视图中的假想线511”上方。栅极电极320”设置在电子装置的顶视图中的假想线512”下方。栅极电极310”的长度可以大于漏极电极100的长度W0的一半。栅极电极320”的长度可以大于漏极电极100W0长度的一半。在电子装置104的顶视图中，假想线511”和假想线512”在方向D1上以距离d2分隔。在电子设备104的顶视图中，栅极电极310”的栅极长度dg1和栅极电极320”的栅极长度dg2在方向D1上以距离d1重叠。在电子设备的顶视图中，场板410”的场板长度df1和俯视场板420”的场板长度df2可以在方向D1上以距离d2重叠。该设置可平衡半导体器件104的热管理和半导体器件104的总面积。
图5示出了半导体器件105的顶视图。半导体器件105中的一些元件由与图1中的半导体器件101中的元件相同的数字表示，并且由类似的材料制成，因此这里不再重复其详细描述。
栅极电极330的栅极长度dg3可以与漏极电极100的漏极长度W0基本相同。栅极电极340的栅极长度dg4可以基本上与漏极电极100的漏极长度W0相同。
场板430在D1方向上的长度可以与漏极电极100的漏极长度W0基本相同。场板440在方向D1上的长度可以基本上与漏极电极100的漏极长度W0相同。
可移除III族氮化物异质半导体堆叠500中一部分2DEG。非有源区521可以设置在半导体器件105的顶视图中的假想线511的下方。非有源区521在方向D1上的长度短于漏极长度W0。非有源区522可以设置在基本上垂直于半导体器件105顶视图中的方向D1的假想线511上方。非有源区522在方向D1上的长度可以短于漏极长度W0。非有源区521和第二非有源区522相对于漏极电极100不对称地设置。假想线511和非有源区522可以基本相同。
图6示出了半导体器件106的顶视图。半导体器件106中的一些元件由与图3中的半导体器件103中的元件相同的数字表示，并且由类似的材料制成，因此这里不再重复其详细描述。非有源区512′可以设置在半导体器件106的顶视图中的假想线511′的下方。非有源区522′可以设置在半导体器件106的顶视图中的假想线512′的上方。非有源区521′和非有源区522′可以相对于漏极电极100不对称地设置。
图7示出了半导体器件107的顶视图。半导体器件107中的一些元件由与图4中的半导体器件104中的元件相同的数字表示，并且由类似的材料制成，因此这里不再重复其详细描述。非有源区521”'可以设置在半导体器件107的顶视图中的假想线511”的下方。非有源区522”'可以设置在半导体器件107的顶视图中的假想线512”的上方。非有源区521”'和非有源区522”'可以相对于漏极电极100不对称地设置。
图8是根据另一比较实施例的半导体器件108的横截面图。半导体器件108中的一些元件由与图1中的半导体器件105中的元件相同的数字表示，并且由类似的材料制成，因此这里不再重复其详细描述。
半导体器件108之III族氮化物异质半导体堆叠中之2DEG并未被移除。2DEG并未被移除。没有被栅极电极330、340覆盖的非有源区。电流在栅极电极310下的源极电极210和漏极电极100之间的2DEG中不间断地流动，并且在栅极电极320下的源极电极220和漏极电极100之间的2DEG中不间断地流动。热在整个有源区被产生。在有源区产生的热量很难散发出去。这将导致半导体器件108的性能衰减。
图9、图10A、图10B和图11示出了根据本揭露的一些实施例的制造半导体器件10的一些操作。
图9示出在衬底600上形成III族氮化物异质半导体堆叠500的步骤。形成III族氮化物异质半导体堆叠500可包括以下操作：在衬底600上形成氮化物半导体层510，以及形成氮化物层520和氮化物层510。氮化物层520可具有比氮化物层510的带隙更大的带隙并且与氮化物层510直接接触。氮化物层510和520可以通过外延生长形成。由于异质结可以在氮化物层510和氮化物层520之间形成，例如在氮化物层510和氮化物层520的界面处，因此可以在氮化物半导体层510和氮化物半导体层520的界面附近形成2DEG区域。
氮化物层510和氮化物层520可分别由外延生长、物理气相沉积(physical vapordeposition,PVD)、化学气相沉积(chemical vapor deposition,CVD)、原子层沉积(atomiclayer deposition,ALD)等的任何一种或多种模式形成。
在一些实施例中，在形成III族氮化物异质半导体堆叠500之前，可以在衬底600上形成缓冲层700。缓冲层700可以由外延生长、物理气相沉积(physical vapor deposition,PVD)、化学气相沉积(chemical vapor deposition,CVD)、原子层沉积(atomic layerdeposition,ALD)等的任何一种或多种模式形成。缓冲层700可以是由AlGaN和GaN组成的超晶格结构。
图10A可显示沿图10B中的横截面线10A-10A'的横截面图。在III族氮化物异质半导体堆叠500中可以形成非有源区521和非有源区522。非有源区521、522的材料可以不同于氮化物层510的材料。非有源区521、522的材料可以不同于氮化物层520的材料。非有源区521、522可邻近于氮化物层510和氮化物层520的界面，其中2DEG被认为是形成于此处，因此非有源区521、522可以消耗非有源区521、522处的2DEG。因此，没有电流通过非有源区521、522。当半导体器件在操作时，非有源区521、522可以具有相对较高的电阻。
形成非有源区521、522可包括在III族氮化物异质半导体堆叠500的一部分上执行植入过程，以形成非有源区521、522。形成非有源区521、522还可以包括以下操作：移除III族氮化物异质半导体堆叠500的一部分以在III族氮化物异质半导体堆叠500中形成凹陷，并在凹陷形成掺杂的Ⅲ-V层、n型多晶硅层、介电材料或其组合，以形成非有源区521、522。
在一些实施例中，移除一部分III族氮化物异质半导体堆叠500以在III族氮化物异质半导体堆叠500中形成凹槽可指仅移除氮化物层510。在一些实施例中，移除一部分III族氮化物异质半导体堆叠500以在III族氮化物异质半导体堆叠500中形成凹槽可指同时移除氮化物层510及至少部分氮化物层520。
图10B示出了沿方向D1不对称设置的非有源区521和非有源区522。
图11A可示出沿图11B中的截面线11A-11A'的截面图。
图11A，源极电极210、220和漏极电极100可以形成在III族氮化物异质半导体堆叠500上。源极电极210、220和漏极电极100可以通过物理气相沉积(physical vapordeposition,PVD)、化学气相沉积(chemical vapor deposition,CVD)、原子层沉积(atomiclayer deposition,ALD)、电镀和/或其他合适的沉积步骤形成。非有源区521、522可与源极电极210、220和漏极电极100的形成一起原位形成(in situ)。在一些其它实施例中，非有源区521、522可在形成源极电极210、220和漏极电极100之后形成。
仍然参考图11，在源极电极210和漏极电极100之间以及在源极电极220和漏极电极100之间可以形成介电层800。场板410、420随后可以形成在部分栅极电极310、320的上方。然后，场板410、420可以形成在介电层800的一部分上。场板410、420可以通过，例如，沉积导电材料，然后通过蚀刻对导电材料进行图案化来形成。
参照图11B，非有源区521、522可以相对于漏极电极100不对称地设置。
如本文中所使用，可在本文中为易于描述使用例如“下方”、“下面”、“上方”、“上部”、“下部”、“左侧”、“右侧”等空间相对术语描述如图所示一个元件或特征与另一元件或特征的关系。除附图中所描绘的定向以外，空间相对术语意图涵盖器件在使用或操作中的不同定向。器件可以按其它方式定向(旋转90度或处于其它定向)，且本文中所使用的空间相对描述词因此可以同样地进行解释。应理解，当元件被称为“连接到”或“耦合到”另一元件时，其可直接连接或耦合到另一元件，或可存在介入元件。
如本文中所使用，术语“大约”、“基本上”、“基本”和“约”用于描述和考虑较小变化。当与事件或情况结合使用时，所述术语可指事件或情况精确发生的例子以及事件或情况极近似地发生的例子。如在本文中相对于给定值或范围所使用，术语“约”通常意指在给定值或范围的±10％、±5％、±1％或±0.5％内。在本文中，范围可表达为从一个端点到另一端点或在两个端点之间。除非另外指定，否则本文中所公开的所有范围都包括端点。术语“基本上共平面”可指在数微米(μm)内沿同一平面定位的两个表面，例如在10μm内、5μm内、1μm内或0.5μm内沿着同一平面定位。当参考“基本上”相同的数值或特征时，术语可指处于所述值的平均值的±10％、±5％、±1％或±0.5％内的值。
前文概述本揭露的若干实施例及细节方面的特征。本揭露中描述的实施例可容易地用作用于设计或修改其它过程的基础以及用于执行相同或相似目的和/或获得引入本文中的实施例的相同或相似优点的结构。此类等效构造不脱离本揭露的精神和范围，并且可在不脱离本揭露的精神和范围的情况下作出各种改变、替代和变化。

Claims (27)

1.一种半导体器件，其特征在于，包括：
漏极电极，
第一源极电极，设置在所述漏极电极的第一侧上，
第二源极电极，设置在所述漏极电极的第二侧，与所述第一源极电极相对，
第一栅极电极，设置在所述第一源极电极和所述漏极电极之间，所述第一栅极电极沿第一方向延伸，以及
第二栅极电极，设置在所述第二源极电极和所述漏极电极之间，所述第二栅极电极沿所述第一方向延伸，
其中所述漏极电极具有沿所述第一方向的漏极长度(W0)，所述第一栅极电极和所述第二栅极电极沿所述第一方向延伸的长度小于所述漏极长度(W0)，且所述第一栅极电极和所述第二栅极电极相对于所述漏极电极不对称的设置，
其中所述漏极电极、所述第一源极电极、所述第二源极电极，所述第一栅极电极和所述第二栅极电极设置在III族氮化物异质半导体堆叠上，所述III族氮化物异质半导体堆叠包括第一氮化物层和具有的带隙大于第一氮化物层的带隙的第二氮化物层，
其中，在所述半导体器件顶视图中，所述第一栅极电极设置在基本垂直于所述第一方向的第一假想线的上方，且在所述半导体器件顶视图中，所述第二栅极电极设置在基本垂直于所述第一方向的第二假想线的下方。
2.根据权利要求1所述的半导体器件，其特征在于，其中所述第一假想线和所述第二假想线是同一条线。
3.根据权利要求1所述的半导体器件，其特征在于，其中在所述半导体器件的顶视图中，所述第一假想线设置在所述第二假想线的上方。
4.根据权利要求1所述的半导体器件，其特征在于，其中在所述半导体器件的顶视图中，所述第一假想线设置在所述第二假想线的下方。
5.根据权利要求1所述的半导体器件，其特征在于，其中所述III族氮化物异质半导体堆叠中的第一非有源区位于所述第一源极电极和所述漏极电极之间，并且所述第一非有源区的至少一部分不与所述第一栅极电极重叠。
6.根据权利要求5所述的半导体器件，其特征在于，还包括在所述第一非有源区中掺杂的III-V族层。
7.根据权利要求5所述的半导体器件，其特征在于，包括在所述第一非有源区中之n型多晶硅层。
8.根据权利要求5所述的半导体器件，其特征在于，包括在所述第一非有源区中之介电材料。
9.根据权利要求5所述的半导体器件，其中在所述第一非有源区中的所述第二氮化物层的至少一部分掺杂有He+、N+、O+、Fe+、Ar+、Kr+或其组合。
10.根据权利要求5所述的半导体器件，其特征在于，其中所述第一非有源区同时在所述第一氮化物层和所述第二氮化物层中。
11.根据权利要求5所述的半导体器件，其特征在于，其中所述第一非有源区在所述第二氮化物层中。
12.根据权利要求1所述的半导体器件，其特征在于，其中第二非有源区位于所述III族氮化物异质半导体堆叠中并且在所述第二源极电极和所述漏极电极之间，并且所述第二非有源区的至少一部分不与所述第二栅极电极重叠。
13.根据权利要求12所述的半导体器件，其特征在于，进一步包括在所述第二非有源区中的掺杂III-V族层。
14.根据权利要求12所述的半导体器件，其特征在于，包括在所述第二非有源区中的n型多晶硅层。
15.根据权利要求12所述的半导体器件，其特征在于，包括在所述第二非有源区中的介电材料。
16.根据权利要求12所述的半导体器件，其特征在于，其中所述第二非有源区掺杂He+、N+、O+、Fe+、Ar+、Kr+，或其组合。
17.根据权利要求12所述的半导体器件，其特征在于，其中所述第二非有源区同时在所述第一氮化物层和所述第二氮化物层中。
18.根据权利要求12所述的半导体器件，其特征在于，其中所述第二非有源区位于所述第二氮化物层中。
19.根据权利要求1所述的半导体器件，其特征在于，其中所述半导体器件的工作功率大于或等于3W。
20.一种半导体器件，其特征在于，包括：
III族氮化物异质半导体堆叠，包括第一氮化物层和第二氮化物层，所述第二氮化物层的带隙大于所述第一氮化物层的带隙；
漏极电极，设置在III族氮化物异质半导体堆叠上的漏极电极，其具有沿第一方向的漏极长度（W0），
第一源极电极，设置在所述漏极电极的第一侧上，
第二源极电极，设置在所述漏极电极的第二侧，与所述第一源极电极相对，
其中，第一非有源区位于所述第一源极电极和所述漏极电极之间的所述III族氮化物异质半导体堆叠中，第二非有源区位于所述第二源极电极和所述漏极电极之间的所述III族氮化物异质半导体堆叠中，以及
其中，所述第一非有源区和所述第二非有源区的长度短于所述漏极长度，并且所述第一非有源区和所述第二非有源区相对于所述漏极电极不对称地设置。
21.根据权利要求20所述的半导体器件，其特征在于，其中，在所述半导体器件的顶视图中，所述第一非有源区设置在基本上垂直于所述第一方向的第一假想线的下方，并且在所述半导体器件的顶视图中，所述第二非有源区设置在基本上垂直于所述第一方向的第二假想线的上方。
22.根据权利要求21所述的半导体器件，其特征在于，其中所述第一假想线和所述第二假想线是相同的线。
23.根据权利要求21所述的半导体器件，其特征在于，其中，在所述半导体器件的顶视图中，所述第一假想线设置在所述第二假想线的上方。
24.根据权利要求21所述的半导体器件，其特征在于，其中，在所述半导体器件的顶视图中，所述第一假想线设置在所述第二假想线下方。
25.一种制造半导体器件的方法，其特征在于，包括：
形成III族氮化物异质半导体堆叠，
在所述III族氮化物异质半导体堆叠中形成第一非有源区和第二非有源区，
在所述III族氮化物异质半导体堆叠上形成漏极电极、第一源极电极、第二源极电极、第一栅极电极和第二栅极电极，其中所述第一栅极电极和所述第二栅极电极各自具有沿第一方向的漏极长度(W0）；
其中，所述第一非有源区和所述第二非有源区相对于所述漏极电极不对称地排列；
其中，第一非有源区位于所述第一源极电极和所述漏极电极之间的所述III族氮化物异质半导体堆叠中，第二非有源区位于所述第二源极电极和所述漏极电极之间的所述III族氮化物异质半导体堆叠中，以及
其中，所述第一非有源区和所述第二非有源区的长度短于所述漏极长度。
26.根据权利要求25所述的方法，其特征在于，其中形成所述第一非有源区和所述第二非有源区包括：
在所述III族氮化物异质半导体堆叠内形成两个分开的凹槽，以及
在所述两个分开的凹槽中形成掺杂的III-V族层、n型多晶硅层、介电材料或其组合。
27.根据权利要求25所述的方法，其特征在于，其中提供第一非有源区和第二非有源区，包括：在所述第一非有源区和所述第二非有源区中用He+、N+、O+、Fe+、Ar+、Kr+或其组合植入所述III族氮化物异质半导体堆叠。
CN202180000619.0A 2021-02-25 2021-02-25 半导体器件及其制造方法 Active CN113454790B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/077853 WO2022178750A1 (en) 2021-02-25 2021-02-25 Semiconductor device and fabrication method thereof

Publications (2)

Publication Number Publication Date
CN113454790A CN113454790A (zh) 2021-09-28
CN113454790B true CN113454790B (zh) 2023-03-31

Family

ID=77819511

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180000619.0A Active CN113454790B (zh) 2021-02-25 2021-02-25 半导体器件及其制造方法

Country Status (3)

Country Link
US (1) US20220376101A1 (zh)
CN (1) CN113454790B (zh)
WO (1) WO2022178750A1 (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1630099A (zh) * 2003-12-17 2005-06-22 三星电子株式会社 薄膜晶体管及其制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090309139A1 (en) * 2008-06-13 2009-12-17 International Business Machines Corporation Asymmetric gate electrode and method of manufacture
CN100576567C (zh) * 2008-08-05 2009-12-30 友达光电股份有限公司 薄膜晶体管基板、电子装置及其制作方法
JP5678866B2 (ja) * 2011-10-31 2015-03-04 株式会社デンソー 半導体装置およびその製造方法
CN104620366B (zh) * 2012-09-12 2017-09-26 松下知识产权经营株式会社 半导体装置
US20140264449A1 (en) * 2013-03-15 2014-09-18 Semiconductor Components Industries, Llc Method of forming hemt semiconductor devices and structure therefor
JP6083548B2 (ja) * 2013-04-23 2017-02-22 パナソニックＩｐマネジメント株式会社 窒化物半導体装置
WO2016185715A1 (ja) * 2015-05-19 2016-11-24 パナソニックＩｐマネジメント株式会社 半導体装置
KR102446671B1 (ko) * 2016-01-08 2022-09-23 삼성전자주식회사 비대칭 활성 영역을 포함하는 반도체 소자 및 그의 형성 방법
CN107731889A (zh) * 2016-08-12 2018-02-23 比亚迪股份有限公司 高电子迁移率半导体器件及其制备方法
US20180076310A1 (en) * 2016-08-23 2018-03-15 David Sheridan Asymmetrical blocking bidirectional gallium nitride switch
KR20180072942A (ko) * 2016-12-22 2018-07-02 서울대학교산학협력단 반도체 물질의 입계를 전하저장소로 이용하는 반도체 소자
CN108493250A (zh) * 2018-03-27 2018-09-04 南京邮电大学 一种非对称线性峰值掺杂的黑磷场效应管
US10978436B2 (en) * 2018-04-13 2021-04-13 Psemi Corporation Symmetric FET for RF nonlinearity improvement

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1630099A (zh) * 2003-12-17 2005-06-22 三星电子株式会社 薄膜晶体管及其制造方法

Also Published As

Publication number Publication date
US20220376101A1 (en) 2022-11-24
CN113454790A (zh) 2021-09-28
WO2022178750A1 (en) 2022-09-01

Similar Documents

Publication Publication Date Title
TW577127B (en) Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment and methods of fabricating same
CN111509041B (zh) 半导体器件及其制造方法
WO2022150963A1 (en) Semiconductor device and fabrication method thereof
CN111490100B (zh) 半导体装置及其制造方法
EP4033541A1 (en) High electron mobility transistor and method for forming the same
CN112470289B (zh) 半导体装置和其制造方法
TW202209423A (zh) 半導體結構及其形成方法
US11637177B2 (en) III-nitride semiconductor device with non-active regions to shape 2DEG layer
CN113454790B (zh) 半导体器件及其制造方法
CN108352408B (zh) 半导体装置、电子部件、电子设备以及半导体装置的制造方法
WO2023141749A1 (en) GaN-BASED SEMICONDUCTOR DEVICE WITH REDUCED LEAKAGE CURRENT AND METHOD FOR MANUFACTURING THE SAME
CN115602715A (zh) 一种半导体装置及其形成方法
CN111613666B (zh) 半导体组件及其制造方法
US12021121B2 (en) Semiconductor device structures and methods of manufacturing the same
WO2022006770A1 (en) Electronic device and manufacturing method thereof
CN112768419A (zh) 一种半导体装置封装
US20220376070A1 (en) Semiconductor device and fabrication method thereof
CN215496684U (zh) 一种半导体装置封装
CN115832041B (zh) 半导体器件及其制造方法
CN117616583A (zh) 半导体装置和半导体装置的制造方法
CN110718587A (zh) 半导体器件及制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant