CN112204749A - 半导体装置结构和其制造方法 - Google Patents

半导体装置结构和其制造方法 Download PDF

Info

Publication number
CN112204749A
CN112204749A CN202080002773.7A CN202080002773A CN112204749A CN 112204749 A CN112204749 A CN 112204749A CN 202080002773 A CN202080002773 A CN 202080002773A CN 112204749 A CN112204749 A CN 112204749A
Authority
CN
China
Prior art keywords
layer
conductive layer
semiconductor device
nitride semiconductor
device structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080002773.7A
Other languages
English (en)
Inventor
邱汉钦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innoscience Zhuhai Technology Co Ltd
Original Assignee
Innoscience Zhuhai Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innoscience Zhuhai Technology Co Ltd filed Critical Innoscience Zhuhai Technology Co Ltd
Publication of CN112204749A publication Critical patent/CN112204749A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本揭露提供了半导体装置结构和其制造方法。所述半导体装置结构包含衬底、第一氮化物半导体层、第二氮化物半导体层、栅极结构和导电层。所述衬底具有第一表面。所述第一氮化物半导体层安置在所述衬底的所述第一表面上。所述第二氮化物半导体层安置在所述第一氮化物半导体层上。所述栅极结构安置在所述第二氮化物半导体层上。所述导电层安置在所述第二氮化物半导体层上。所述导电层具有第一长度、第二长度，所述第一长度沿着与所述衬底的所述第一表面基本上平行的第一方向延伸，所述第二长度沿着与所述第一方向基本上垂直的第二方向延伸，从横截面视图的角度看，所述第二长度大于所述第一长度。

Description

半导体装置结构和其制造方法
技术领域
本公开涉及一种半导体装置结构并且具体地涉及一种具有导电层的半导体装置结构。
背景技术
包含直接带隙半导体的组件，例如包含III-V族材料或III-V族化合物(类别：III-V族化合物)的半导体组件可以在各种条件下或各种环境中(例如，在不同的电压和频率下)运行或工作。
半导体组件可以包含异质结双极性晶体管(HBT)、异质结场效应晶体管(HFET)、高电子迁移率晶体管(HEMT)、调制掺杂FET(MODFET)等。
发明内容
根据本公开的一些实施例，一种半导体装置结构包含衬底、第一氮化物半导体层、第二氮化物半导体层、栅极结构和导电层。所述衬底具有第一表面。所述第一氮化物半导体层安置在所述衬底的所述第一表面上。所述第二氮化物半导体层安置在所述第一氮化物半导体层上。所述栅极结构安置在所述第二氮化物半导体层上。所述导电层安置在所述第二氮化物半导体层上。从横截面视图的角度看，所述导电层具有第一长度、第二长度，所述第一长度在与所述衬底的所述第一表面基本上平行的第一方向上延伸，所述第二长度在与所述第一方向基本上垂直的第二方向上延伸，其中所述第二长度大于所述第一长度。
根据本公开的一些实施例，一种半导体装置结构包含衬底、第一氮化物半导体层、第二氮化物半导体层、栅极结构、介电层和导电层。所述衬底具有第一表面。所述第一氮化物半导体层安置在所述衬底上。所述第二氮化物半导体层安置在所述第一氮化物半导体层上。所述栅极结构安置在所述第二氮化物半导体层上。所述介电层覆盖所述栅极结构和所述第二氮化物半导体层。所述导电层安置在所述介电层上。所述导电层具有第一长度和不同于所述第一长度的第二长度，所述第一长度在所述导电层的下表面处在与所述衬底的所述第一表面基本上平行的第一方向上延伸，所述第二长度在所述第一方向上延伸。
根据本公开的一些实施例，一种制造半导体装置结构的方法包含：提供具有第一表面的衬底；在所述衬底上形成第一氮化物半导体层；在所述第一氮化物半导体层上形成第二氮化物半导体层；在所述第二氮化物半导体层上形成栅极结构；在所述栅极结构和所述第二氮化物半导体层上形成介电层；在所述介电层上形成导电材料层；以及在不使用中间掩模的情况下去除所述导电材料层的一部分，使得形成导电层。从横截面视图的角度看，所述导电层具有第一长度和第二长度，所述第一长度在与所述衬底的所述第一表面基本上平行的第一方向上延伸，所述第二长度在与所述第一方向基本上垂直的第二方向上延伸，其中所述第二长度大于所述第一长度。
附图说明
当与附图一起阅读时，可以根据以下详细描述容易地理解本公开的各方面。应当注意的是，各种特征可能未按比例绘制。实际上，为了讨论的清楚起见，可以任意地增大或减小各种特征的维度。
图1是根据本公开的一些实施例的半导体装置结构的俯视图。
图2A是根据本公开的一些实施例的跨图1的线A-A'截取的半导体装置结构的横截面视图。
图2B是根据本公开的一些实施例的如图2A所示的虚线框中的结构的放大视图。
图3是根据本公开的一些实施例的半导体装置结构的横截面视图。
图4A是本公开的一些其它实施例的半导体装置结构的俯视图。
图4B是跨图4A的线B-B'截取的半导体装置结构的横截面视图。
图4C是跨图4A的线C-C'截取的半导体装置结构的横截面视图。
图5A、图5B、图5C、图5D、图5E、图5F、图5G和图5H展示了根据本公开的一些实施例的用于制造半导体装置结构的方法的各个阶段。
贯穿附图和具体实施方式，使用共同的附图标记来指示相同或类似的组件。根据以下结合附图进行的详细描述，本公开将更加明显。
具体实施方式
以下公开提供了用于实施所提供主题的不同特征的许多不同实施例或实例。以下描述了组件和布置的具体实例。当然，这些仅是实例并且不旨在是限制性的。在本公开中，在以下描述中，对在第二特征上方或之上形成或安置第一特征的引用可以包含将第一特征和第二特征形成或安置为直接接触的实施例，并且还可以包含可以在第一特征与第二特征之间形成或安置另外的特征使得第一特征和第二特征可以不直接接触的实施例。另外，本公开可以在各种实例中重复附图标记和/或字母。这种重复是为了简单和清晰的目的并且其本身并不指示所讨论的各个实施例和/或配置之间的关系。
以下详细讨论了本公开的实施例。然而，应当理解的是，本公开提供了许多可以在各种各样的特定环境下具体化的适用概念。所讨论的具体实施例仅是说明性的，而不限制本公开的范围。
本公开提供了一种半导体装置结构，所述半导体装置结构包含安置在例如栅极结构与漏极之间的导电层。可以对所述导电层的长度进行很好地控制；可以对所述栅极结构与所述导电层之间的距离进行很好的控制。因此，可以对所述栅极结构与漏极之间的电场进行很好地控制，从而增强半导体装置结构的性能。本公开的半导体装置结构可以应用于但不限于HEMT装置，特别是应用于低压HEMT装置、高压HEMT装置和/或射频(radiofrequency，RF)HEMT装置。
图1是根据本公开的一些实施例的半导体装置结构1a的俯视图。为了清楚地描绘特定元件的布局，为简洁起见，省略了一些元件。
半导体装置结构1a可以包含衬底10、栅极结构61、电极62(或源极电极)、电极63(或漏极电极)、介电结构70、导电层80a、接触结构(contact structure)91、接触结构92、接触结构93以及导电迹线(conductive trace)94。栅极结构61可以安置在电极62与电极63之间。栅极结构61可以沿Y方向延伸。电极62可以沿Y方向延伸。电极63可以沿Y方向延伸。
导电层80a可以沿Y方向延伸。导电层80a可以安置在栅极结构61与电极63之间。
导电迹线94可以从导电层80a延伸。导电迹线94可以被配置成连接导电层80a和电极62。导电层80a可以通过导电迹线94电连接到电极62。导电层80a可以与电极63电隔离。
栅极结构61可以包含表面613、表面614、表面615和表面616。表面613可以与表面614相对。表面615可以与表面616相对。表面613可以面向电极62。表面613也可以被称为栅极结构61的侧表面。表面614也可以被称为栅极结构61的侧表面。表面615也可以被称为栅极结构61的侧表面。表面616也可以被称为栅极结构61的侧表面。
表面613可以面向电极62。表面613可以背离导电层80a。表面614可以面向电极63。表面614可以面向导电层80a。表面615可以面向导电迹线94。表面616可以背离导电迹线94。由表面614和表面615限定的拐角(corner)可以被导电层80a和导电迹线94围绕。
图2A是根据本公开的一些实施例的跨图1的线A-A'截取的半导体装置结构1a的横截面视图。半导体装置结构1a可以包含衬底10、缓冲层(buffer layer)20、氮化物半导体层(nitride semiconductor layer)30、氮化物半导体层40、掺杂III-V族层50、栅极结构61、电极62、电极63、介电结构70、导电层80a、接触结构91、接触结构92和接触结构93。
衬底10可以包含但不限于硅(Si)、掺杂Si、碳化硅(SiC)、硅化锗(SiGe)、砷化镓(GaAs)或其它半导体材料。衬底10可以包含但不限于蓝宝石、绝缘体上硅(SOI)或其它合适的材料。
缓冲层20可以安置在衬底10上。缓冲层20可以被配置成减少由于在衬底10与氮化物半导体层30之间形成的位错而引起的缺陷。缓冲层20可以包含但不限于氮化物，如AlN、AlGaN等。
氮化物半导体层30(或沟道层(channel layer))可以安置在缓冲层20上。氮化物半导体层30可以包含III-V族层。氮化物半导体层30可以包含但不限于III族氮化物，例如，化合物InaAlbGa1-a-bN，其中a+b≦1。III族氮化物进一步包含但不限于例如化合物AlaGa(1-a)N，其中a≦1。氮化物半导体层30可以包含氮化镓(GaN)层。GaN的带隙为约3.4eV。氮化物半导体层30的厚度可以在但不限于约0.5μm到约10μm的范围内。
氮化物半导体层40(或阻挡层(barrier layer))可以安置在氮化物半导体层30上。氮化物半导体层40可以包含III-V族层。氮化物半导体层40可以包含但不限于III族氮化物，例如，化合物InaAlbGa1-a-bN，其中a+b≦1。III族氮化物可以进一步包含但不限于例如化合物AlaGa(1-a)N，其中a≦1。氮化物半导体层40的带隙可以大于氮化物半导体层30的带隙。氮化物半导体层40可以包含氮化铝镓(AlGaN)层。AlGaN的带隙为约4.0eV。氮化物半导体层40的厚度可以在但不限于约10nm到约100nm的范围内。
在氮化物半导体层40与氮化物半导体层30之间形成异质结，并且异质结的极化在氮化物半导体层30中形成二维电子气(two-dimensional electron gas，2DEG)区域。
掺杂III-V族层50(或耗尽层(depletion layer))安置在氮化物半导体层40上。掺杂III-V族层50与氮化物半导体层40直接接触。掺杂III-V族层50可以包含p型掺杂剂。经审慎考虑，掺杂III-V族层50可以包含p掺杂GaN层(p-GaN)、p掺杂AlGaN层(p-AlGaN)、p掺杂AlN(p-AlN)层或其它合适的III-V族层。p型掺杂剂可以包含镁(Mg)、铍(Be)、锌(Zn)和镉(Cd)中的至少一种。
掺杂III-V族层50可以被配置成控制氮化物半导体层30中的2DEG区域的浓度。掺杂III-V族层50可以用于耗尽掺杂III-V族层50正下方的2DEG区域的电子。
栅极结构61可以安置在掺杂III-V族层50上。栅极结构61可以包含栅极金属。栅极金属可以包含钛(Ti)、钽(Ta)、钨(W)、铝(Al)、钴(Co)、铜(Cu)、镍(Ni)、铂(Pt)、铅(Pb)、钼(Mo)和其化合物(如但不限于氮化钛(TiN)、氮化钽(TaN)、其它导电氮化物或导电氧化物)、金属合金(如铝铜合金(Al-Cu))或其它合适的材料。
栅极结构61可以包含表面611、表面612、表面613和表面614。表面611可以与表面612相对。表面611可以邻近于氮化物半导体层40。表面613可以从表面611延伸到表面612。表面614可以从表面611延伸到表面612。表面611也可以被称为栅极结构61的下表面。表面612也可以被称为栅极结构61的上表面。
电极62可以安置在氮化物半导体层40上。电极62可以与氮化物半导体层40接触。电极62可以包含例如但不限于导电材料。导电材料可以包含金属、合金、掺杂半导体材料(例如，掺杂晶体硅)或其它合适的导电材料，如Ti、Al、Ni、Cu、Au、Pt、Pd、W、TiN或其它合适的材料。电极62可以电连接到接地。电极62可以电连接到虚拟接地(virtual ground)。电极62可以电连接到真实接地(real ground)。
电极63可以安置在氮化物半导体层40上。电极63可以与氮化物半导体层40接触。电极63可以包含例如但不限于导电材料。导电材料可以包含金属、合金、掺杂半导体材料(例如，掺杂晶体硅)或其它合适的导电材料，如Ti、Al、Ni、Cu、Au、Pt、Pd、W、TiN或其它合适的材料。
电极62和电极63可以安置在栅极结构61的两个相对侧之间。尽管在图2A中将电极62和电极63安置在栅极结构61的两个相对侧上，但是在本公开的其它实施例中，由于设计要求，电极62、电极63和栅极结构61可以具有不同的配置。
尽管在图2A中未示出，但是经审慎考虑，在本申请的一些其它实施例中，可以改变或更改电极62的结构。尽管在图2A中未示出，但是经审慎考虑，在本申请的一些其它实施例中，可以改变或更改电极63的结构。例如，电极62的一部分可以位于或延伸在氮化物半导体层30中。电极63的一部分可以位于或延伸在氮化物半导体层30中。电极62可以安置在氮化物半导体层30上。电极63可以安置在氮化物半导体层30上。电极62可以穿透氮化物半导体层40以接触氮化物半导体层30。电极63可以穿透氮化物半导体层40以接触氮化物半导体层30。
介电结构70可以安置在氮化物半导体层40上。介电结构70可以与氮化物半导体层40接触。介电结构70可以与掺杂III-V族层50接触。介电结构70可以与栅极结构61接触。介电结构70可以定义出(define)暴露氮化物半导体层40的多个开口。介电结构70可以定义出暴露栅极结构61的多个开口。电极62可以填充由介电结构70定义的开口。电极63可以填充由介电结构70定义的开口。
介电结构70可以包含介电材料。介电材料可以包含氧化物或氮化物，如SiN、SiO2等。介电结构70可以包含但不限于氧化物和氮化物的复合层，如Al2O3/SiN、Al2O3/SiO2、AlN/SiN、AlN/SiO2等。介电结构70可以包含多个介电层。在多个介电层之间可能没有边界形成。
导电层80a可以安置在氮化物半导体层40上。导电层80a可以与介电结构70接触。导电层80a可以通过介电结构70与栅极结构61分离。导电层80a可以包含金属、合金、掺杂半导体材料(例如，掺杂晶体硅)或其它合适的导电材料，如Ti、Al、Ni、Cu、Au、Pt、Pd、W、TiN或其它合适的材料。导电层80a可以是单层。导电层80a可以包含多个层，所述多个层可以包含Ti/Al或Ti/W的组合。导电层80a可以包含如AlCu或TiAl等合金。导电层80a可以用作但不限于场板，以控制栅极结构61与电极63之间的电场。
导电层80a可以包含表面801、表面802和表面803。表面801也可以被称为导电层80a的下表面。表面802也可以被称为导电层80a的侧表面。表面803也可以被称为导电层80a的侧表面。
表面801可以面向氮化物半导体层40。
表面802可以从表面801延伸。表面802可以面向栅极结构61。表面802可以邻近于电极62。表面802可以面向栅极结构61的表面614。
表面803可以从表面801延伸。表面803可以面向电极63。表面803可以邻近于电极63。表面802和表面803可以相遇。表面802可以与表面803相交。表面802可以远离表面801与表面803相交。
栅极结构61的表面613可以背离(face away)导电层80a。也就是说，在栅极结构61与电极62之间不存在导电层80a。栅极结构61的表面612可以从导电层80a暴露。导电层80a可以不覆盖栅极结构61。导电层80a可以不覆盖栅极结构61的表面612。栅极结构61的表面612可以从导电层80a完全暴露。导电层80a不与栅极结构61重叠。
接触结构91可以安置在栅极结构61上。接触结构91可以包含导电材料，如金属、合金、掺杂半导体材料或其它合适的导电材料。接触结构91可以填充由介电结构70定义的开口。
接触结构92可以安置在电极62上。接触结构92可以包含导电材料，如金属、合金、掺杂半导体材料或其它合适的导电材料。接触结构92可以填充由介电结构70定义的开口。接触结构92的材料可以不与电极62的材料相同。
接触结构93可以安置在电极63上。接触结构93可以包含导电材料，如金属、合金、掺杂半导体材料或其它合适的导电材料。接触结构93可以填充由介电结构70定义的开口。接触结构93的材料可以不与电极63的材料相同。
尽管在图2A中未示出，但是可以在其它横截面中示出导电迹线94。导电迹线94的材料可以与导电层80a的材料相同或类似。
图2B是根据本公开的一些实施例的如图2A所示的虚线框中的结构的放大视图。
导电层80a可以具有沿X方向的长度L1。从横截面视图的角度看，长度L1可以被定义为横向长度。导电层80a可以具有沿Z方向的长度L2。从横截面视图的角度看，长度L2可以被定义为纵向长度。X方向可以平行于衬底10的表面，如上表面。Z方向可以基本上垂直于X方向。长度L2可以大于长度L1。
导电层80a沿X方向，可以在不同的高度处(elevation)具有不同的长度。导电层80a可以在高度H1处具有长度L3。高度H1可以具有与表面801的高度相同的高度。导电层80a可以在高度H2处具有长度L4。高度H2可以具有与栅极结构61的表面611的高度相同的高度。导电层80a可以在高度H3处具有长度L5。高度H3可以具有与栅极结构61的表面612的高度相同的高度。导电层80a可以在高度H4处具有长度L6。高度H4可以具有超过栅极结构61的表面612的高度的高度。
长度L3可以与长度L4基本上相同。长度L4可以大于长度L5。长度L5可以大于长度L6。
导电层80a可以包含锥形结构(tapered structure)。导电层80a可以朝向栅极结构61逐渐变细。导电层80a可以包含部分81和部分82。部分82可以位于部分81上方。部分81的表面802和表面803可以基本上彼此平行。部分82的表面802可以不平行于部分82的表面803。部分82可以比部分81相对更窄。例如，部分82的长度(如长度L5)小于部分81的长度(如长度L3)。部分82可以沿Z方向从氮化物半导体层30朝向氮化物半导体层40逐渐变细。部分82可以沿X方向从电极63朝向电极62逐渐变细。
部分81可以具有沿Z方向的长度L7。部分82可以具有沿Z方向的长度L8。长度L8可以大于长度L7。
表面802可以在高度H5处与表面803相交。高度H5可以具有超过栅极结构61的表面612的高度。
图3是根据本公开的一些实施例的半导体装置结构1b的横截面视图。半导体装置结构1b可以具有与半导体装置结构1a类似的结构，除了半导体装置结构1b可以包含导电层80b之外。
导电层80b可以具有表面804。表面804可以从表面802延伸到表面803。表面804可以具有沿X方向的长度L9。长度L9可以大于长度L3。
图4A是本公开的一些实施例的半导体装置结构2的俯视图。为了清楚地描绘特定元件的布局，为简洁起见，省略了一些元件。
半导体装置结构2可以包含栅极结构61、电极62、电极63、导电层80c、接触结构91、接触结构92和接触结构93。导电层80c可以从电极62朝向电极63延伸。导电层80c可以覆盖栅极结构61。栅极结构61的一部分从导电层80c暴露。
图4B是跨图4A的线B-B'截取的半导体装置结构2的横截面视图。
栅极结构61的表面613可以面向导电层80c。栅极结构61的表面614可以面向导电层80c。导电层80c可以具有凸出部分83。凸出部分83可以从导电层80c朝向电极63延伸。凸出部分80a的上表面的高度可以小于栅极结构61的表面611的高度。
图4C是根据本公开的一些实施例的跨图4A的线C-C'截取的半导体装置结构2的横截面视图。
表面612可以被导电层80c完全覆盖。导电层80c可以具有沿X方向的长度L10。导电层80c可以具有沿Z方向的长度L11。长度L10可以大于长度L11。
随着半导体装置结构变得越来越小，导电层80a的位置和图案对于控制栅极结构61与电极63之间的电场至关重要。由于半导体装置结构1a的导电层80a不具有如凸出部分83等凸出部分，所以导电层80a可以具有相对较小的尺寸，这导致导电层80a与电极63之间的相对大的距离，并且因此防止短路。因此，可以进一步减小栅极结构61与电极63之间的距离，从而产生相对较小的半导体装置结构。
图5A、图5B、图5C、图5D、图5E、图5F、图5G和图5H展示了根据本公开的一些实施例的用于制造半导体装置结构的方法的各个阶段。
参考图5A，提供了衬底10。可以在衬底10上形成缓冲层20、氮化物半导体层30、氮化物半导体层40和掺杂III-V族材料50'。例如可以通过金属有机化学气相沉积(MetalOrganic Chemical-Vapor Deposition，MOCVD)、外延生长或其它合适的沉积步骤形成缓冲层20、氮化物半导体层30和氮化物半导体层40。可以通过外延工艺形成掺杂III-V族材料50'。
参考图5B，可以在掺杂III-V族材料50'上形成导电材料60'和掩模层73。可以通过物理气相沉积(physical vapor deposition，PVD)、化学气相沉积(chemical vapordeposition，CVD)、溅射或其它合适的工艺沉积一或多层材料来形成导电材料60'。掩模层73可以被配置成定义随后形成的栅极结构61和掺杂III-V族层50的图案。掩模层73可以包含氧化物、氮化物、氮氧化物或其它合适的材料。可以通过PVD、CVD或其它合适的工艺来形成掩模层73。
参考图5C，将掺杂III-V族材料50'、导电材料60'和掩模层73中的一部分图案化，以形成掺杂III-V族层50和栅极结构61。可以执行一或多个蚀刻工艺以将掺杂III-V族材料50'、导电材料60'和掩模层73图案化。蚀刻工艺可以包含湿法蚀刻、干法蚀刻或其它合适的蚀刻工艺。
参考图5D，可以去除掩模层73。介电层71可以形成为覆盖氮化物半导体层40、掺杂III-V族层50和栅极结构61。介电层71可以通过CVD、PVD、原子层沉积(atomic layerdeposition，ALD)或其它合适的工艺形成。
介电层71可以在氮化物半导体层40上方具有沿Z方向的厚度T1。介电层71可以在栅极结构61上具有沿X方向的厚度T2。厚度T1可以与厚度T2不相同。尽管厚度T1可以与厚度T2不相同，但是厚度T2与厚度T1成比例。厚度T1可以与厚度T2基本上相同。
参考图5E，在介电层71上形成导电材料80'。导电材料80'可以通过CVD、MOCVD、等离子体增强化学气相沉积(Plasma-Enhanced Chemical Vapor Deposition，PECVD)、ALD、PEALD或其它合适的工艺形成。导电材料80'可以具有沿Z方向的厚度T3。
参考图5F，可以去除导电材料80'的一部分以形成导电层80a。导电材料80'可以保留在介电层71的一个侧壁上。可以去除介电层71的另一个侧壁上的导电材料80'。可以去除栅极结构61上方的导电材料80'。可以去除栅极结构61正上方的导电材料80'。可以通过各向异性蚀刻工艺(anisotropic etching process)去除导电材料80'。可以通过对导电材料80'执行各向异性蚀刻工艺来形成导电层80a。通过使用各向异性蚀刻工艺，可以省略光刻(lithography)工艺。也就是说，可以在不使用中间掩模(reticle)和光刻工艺的情况下形成导电层80a。因此，可以简化工艺并降低成本。
导电层80a与栅极结构61之间沿X方向存在距离D1。距离D1可以与介电层71的厚度T2基本上相同。可以通过在介电层71的沉积期间控制介电层71的厚度T1来确定导电层80a之间的距离D1。另外，可以通过控制导电材料80'的厚度T3来确定导电层80a的长度L3。对于控制栅极与漏极之间的电场而言，导电层80a与栅极结构61之间的距离D1以及导电层80a的长度L3是至关重要的变量，其分别可以通过控制厚度T1和厚度T3来确定。随着半导体装置结构的尺寸减小，栅极与漏极之间的距离变得更小。在常规的半导体装置结构中，为了在较小尺寸的半导体装置结构中形成有效的场板，需要精密的中间掩模以精确地定义场板的图案。然而，如此精密的中间掩模将产生巨大的成本。在本公开中，可以通过控制容易控制的介电层71的厚度和导电材料80'的厚度来相对精确地定义导电层80a的图案。另外，中间掩模可以省略。因此，可以降低用于制造半导体装置结构1a的成本。
参考图5G，可以将介电层71图案化以形成开口。可以形成电极62和电极63以填充开口。可以沉积导电材料以覆盖介电层71，并且可以执行蚀刻工艺以去除导电材料的一部分，从而形成电极62和电极63。
参考图5H，可以在介电层71上形成另一或多个介电层以形成介电结构70。另外，可以形成接触结构91、接触结构92和接触结构93，以形成与如图2所描述和展示的半导体装置结构1a相同或类似的半导体装置结构。
如本文所使用的，可以为了便于描述而使用如“之下”、“下面”、“下部”、“之上”、“上部”、“下部”、“左侧”、“右侧”等空间相对术语来描述如附图所示的一个元件或特征与另一或多个元件或特征的关系。除了在附图中描绘的朝向之外，空间相对术语还旨在涵盖装置在使用时或运行时的不同朝向。可以以其它方式朝向设备(旋转80度或处于其它朝向)，并且同样可以以相应的方式解释本文中使用的空间相对描述语。应当理解，当元件被称为“连接到”或“耦接到”另一元件时，其可以直接连接到或耦结到另一元件，或可以存在中间元件。
如本文所使用的，术语“大约”、“基本上”、“基本”和“约”用于描述和解释小的变化。当与事件或情形结合使用时，所述术语可以指事件或情形精确发生的实例以及事件或情形接近发生的实例。如本文关于给定值或范围所使用的，术语“约”总体上是指处于给定值或范围的±10％、±5％、±1％或±0.5％内。本文中可以将范围表示为一个端点到另一个端点或介于两个端点之间。本文公开的所有范围都包含端点，除非另外指明。术语“基本上共面”可以指两个表面沿同一平面定位的位置差处于数微米(μm)内，如沿同一平面定位的位置差处于10μm内、5μm内、1μm内或0.5μm内。当将数值或特性称为“基本上”相同时，所述术语可以指处于所述值的平均值的±10％、±5％、±1％或±0.5％内的值。
前述内容概述了几个实施例的特征和本公开的详细方面。本公开中描述的实施例可以容易地用作设计或修改其它工艺和结构以便于实施相同或类似目的和/或实现本文介绍的实施例的相同或类似优点的基础。此类等同构造不背离本公开的精神和范围，并且在不背离本公开的精神和范围的情况下，可以作出各种改变、替代和变更。

Claims (23)

1.一种半导体装置结构，其包括：
衬底，所述衬底具有第一表面；
第一氮化物半导体层，所述第一氮化物半导体层安置在所述衬底的所述第一表面上；
第二氮化物半导体层，所述第二氮化物半导体层安置在所述第一氮化物半导体层上；
栅极结构，所述栅极结构安置在所述第二氮化物半导体层上；以及
导电层，所述导电层安置在所述第二氮化物半导体层上，
其中所述导电层具有第一长度和第二长度，所述第一长度沿着与所述衬底的所述第一表面平行的第一方向延伸，所述第二长度沿着与所述第一方向垂直的第二方向延伸，其中从横截面视图的角度看，所述第二长度大于所述第一长度。
2.根据权利要求1所述的半导体装置结构，其中所述导电层包括第三长度和第四长度，所述第三长度在所述导电层的下表面处沿着所述第一方向延伸，所述第四长度在所述导电层的所述下表面上方沿着所述第一方向延伸，其中所述第三长度不同于所述第四长度。
3.根据权利要求1所述的半导体装置结构，其中所述栅极结构的上表面从所述导电层暴露。
4.根据权利要求1所述的半导体装置结构，其中所述导电层包括逐渐变细之结构。
5.根据权利要求1所述的半导体装置结构，其中所述导电层具有从所述第一氮化物半导体层到所述第二氮化物半导体层沿着所述第二方向逐渐变细的部分。
6.根据权利要求1所述的半导体装置结构，其中所述导电层具有第一部分和所述第一部分上方的第二部分，并且其中沿所述第一方向，所述第二部分的长度小于所述第一部分的长度。
7.根据权利要求1所述的半导体装置结构，其进一步包括：
第一电极和第二电极，其中所述第一电极电连接到所述导电层。
8.根据权利要求7所述的半导体装置结构，其中所述导电层安置在所述栅极结构与所述第二电极之间。
9.根据权利要求7所述的半导体装置结构，其进一步包括：
导电迹线，所述导电迹线连接所述第一电极和所述导电层，其中所述栅极结构的上表面从所述导电迹线暴露。
10.根据权利要求9所述的半导体装置结构，其中所述栅极结构包括邻近于所述第一电极的第一侧表面、邻近于所述第二电极的第二侧表面和从所述第一侧表面延伸到所述第二侧表面的第三侧表面，并且所述第三侧表面沿着垂直于所述第一方向和所述第二方向的第三方向与所述导电迹线间隔开。
11.根据权利要求10所述的半导体装置结构，其中所述第一侧表面背离所述导电层。
12.根据权利要求10所述的半导体装置结构，其中由所述第二侧表面和所述第三侧表面之间的拐角被所述导电层和所述导电迹线包围。
13.一种半导体装置结构，其包括：
衬底，所述衬底具有第一表面；
第一氮化物半导体层，所述第一氮化物半导体层安置在所述衬底上；
第二氮化物半导体层，所述第二氮化物半导体层安置在所述第一氮化物半导体层上；
栅极结构，所述栅极结构安置在所述第二氮化物半导体层上；
介电层，所述介电层覆盖所述栅极结构和所述第二氮化物半导体层；以及
导电层，所述导电层安置在所述介电层上；
其中所述导电层具有第一长度和不同于所述第一长度的第二长度，所述第一长度在所述导电层的下表面处沿着与所述衬底的所述第一表面平行的第一方向延伸，所述第二长度沿着所述第一方向延伸。
14.根据权利要求13所述的半导体装置结构，其中所述导电层包括从所述下表面延伸的第一表面和从所述下表面延伸的第二表面，并且所述第一表面远离所述下表面与所述第二表面相交。
15.根据权利要求14所述的半导体装置结构，其中所述第一表面在第一高度处与所述第二表面相交，所述介电层在第二高度处具有上表面，并且所述第一高度与所述第二高度相同。
16.根据权利要求13所述的半导体装置结构，其中所述栅极结构的上表面从所述导电层暴露。
17.根据权利要求13所述的半导体装置结构，其中所述导电层具有第一部分和所述第一部分上方的第二部分，并且所述第二部分比所述第一部分窄。
18.根据权利要求13所述的半导体装置结构，其中所述导电层具有第一部分和所述第一部分上方的第二部分，并且所述第一部分比所述第二部分窄。
19.根据权利要求13所述的半导体装置结构，其进一步包括：
第一电极和第二电极，其中所述第二电极与所述导电层电隔离。
20.根据权利要求19所述的半导体装置结构，其中所述导电层安置在所述栅极结构与所述第二电极之间。
21.一种用于制造半导体装置结构的方法，所述方法包括：
提供具有第一表面的衬底；
在所述衬底上形成第一氮化物半导体层；
在所述第一氮化物半导体层上形成第二氮化物半导体层；
在所述第二氮化物半导体层上形成栅极结构；
在所述栅极结构和所述第二氮化物半导体层上形成介电层；
在所述介电层上形成导电材料层；以及
在不使用中间掩模的情况下去除所述导电材料层的一部分，使得形成导电层，
其中从横截面视图的角度看，所述导电层具有第一长度和第二长度，所述第一长度在与所述衬底的所述第一表面平行的第一方向上延伸，所述第二长度在与所述第一方向垂直的第二方向上延伸，其中所述第二长度大于所述第一长度。
22.根据权利要求21所述的方法，其中通过各向异性蚀刻工艺去除所述导电材料层。
23.根据权利要求21所述的方法，其中去除所述导电材料层的所述部分包括去除所述栅极结构正上方的所述导电材料层。
CN202080002773.7A 2020-07-16 2020-07-16 半导体装置结构和其制造方法 Pending CN112204749A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/102312 WO2022011633A1 (en) 2020-07-16 2020-07-16 Semiconductor device structures and methods of manufacturing the same

Publications (1)

Publication Number Publication Date
CN112204749A true CN112204749A (zh) 2021-01-08

Family

ID=74033943

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080002773.7A Pending CN112204749A (zh) 2020-07-16 2020-07-16 半导体装置结构和其制造方法

Country Status (3)

Country Link
US (1) US20220399443A1 (zh)
CN (1) CN112204749A (zh)
WO (1) WO2022011633A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115663025A (zh) * 2022-11-04 2023-01-31 英诺赛科(苏州)半导体有限公司 氮化物基半导体器件及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110169103A1 (en) * 2010-01-12 2011-07-14 Maxpower Semiconductor Inc. Devices, components and methods combining trench field plates with immobile electrostatic charge
US20130146885A1 (en) * 2011-12-09 2013-06-13 Epowersoft, Inc. Vertical GaN-Based Metal Insulator Semiconductor FET
CN104009074A (zh) * 2013-02-22 2014-08-27 台湾积体电路制造股份有限公司 高电子迁移率晶体管及其制造方法
CN105280695A (zh) * 2014-06-06 2016-01-27 台达电子工业股份有限公司 半导体装置与其的制造方法
CN106486543A (zh) * 2015-08-29 2017-03-08 台湾积体电路制造股份有限公司 半导体器件及其制造方法
US20190097001A1 (en) * 2017-09-25 2019-03-28 Raytheon Company Electrode structure for field effect transistor

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5512287B2 (ja) * 2007-02-22 2014-06-04 フォルシュングスフェアブント ベルリン エー ファウ 半導体素子およびその製造方法
KR20120120829A (ko) * 2011-04-25 2012-11-02 삼성전기주식회사 질화물 반도체 소자 및 그 제조방법
US9299793B2 (en) * 2013-05-16 2016-03-29 Infineon Technologies Americas Corp. Semiconductor device with a field plate trench having a thick bottom dielectric
CN104409482B (zh) * 2014-11-18 2017-02-22 西安电子科技大学 GaN基T形源场板功率器件及其制作方法
TWI719430B (zh) * 2018-03-21 2021-02-21 台灣積體電路製造股份有限公司 積體晶片及其形成方法
CN109659366A (zh) * 2018-12-21 2019-04-19 英诺赛科（珠海）科技有限公司 高电子迁移率晶体管及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110169103A1 (en) * 2010-01-12 2011-07-14 Maxpower Semiconductor Inc. Devices, components and methods combining trench field plates with immobile electrostatic charge
US20130146885A1 (en) * 2011-12-09 2013-06-13 Epowersoft, Inc. Vertical GaN-Based Metal Insulator Semiconductor FET
CN104009074A (zh) * 2013-02-22 2014-08-27 台湾积体电路制造股份有限公司 高电子迁移率晶体管及其制造方法
CN105280695A (zh) * 2014-06-06 2016-01-27 台达电子工业股份有限公司 半导体装置与其的制造方法
CN106486543A (zh) * 2015-08-29 2017-03-08 台湾积体电路制造股份有限公司 半导体器件及其制造方法
US20190097001A1 (en) * 2017-09-25 2019-03-28 Raytheon Company Electrode structure for field effect transistor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115663025A (zh) * 2022-11-04 2023-01-31 英诺赛科(苏州)半导体有限公司 氮化物基半导体器件及其制造方法
CN115663025B (zh) * 2022-11-04 2024-01-02 英诺赛科(苏州)半导体有限公司 氮化物基半导体器件及其制造方法

Also Published As

Publication number Publication date
WO2022011633A1 (en) 2022-01-20
US20220399443A1 (en) 2022-12-15

Similar Documents

Publication Publication Date Title
US11600708B2 (en) Semiconductor device and manufacturing method thereof
US10115813B2 (en) Semiconductor structure and method of forming the same
CN112204751B (zh) 半导体装置结构和其制造方法
CN111937156B (zh) 半导体器件和其制造方法
EP3734666B1 (en) Semiconductor device and fabrication method thereof
WO2024104074A1 (zh) 一种半导体装置及其形成方法
WO2022087869A1 (en) Semiconductor device and fabrication method thereof
US11742397B2 (en) Semiconductor device and manufacturing method thereof
US20220399444A1 (en) Semiconductor device and fabrication method thereof
US20220376058A1 (en) Semiconductor device and fabrication method thereof
CN115621312B (zh) 一种半导体装置及其制造方法
WO2022011633A1 (en) Semiconductor device structures and methods of manufacturing the same
WO2023141749A1 (en) GaN-BASED SEMICONDUCTOR DEVICE WITH REDUCED LEAKAGE CURRENT AND METHOD FOR MANUFACTURING THE SAME
CN111613666B (zh) 半导体组件及其制造方法
CN112753105B (zh) 半导体器件结构及其制造方法
CN111989780A (zh) 半导体装置结构和其制造的方法
US20220376101A1 (en) Semiconductor device and fabrication method thereof
CN115440811B (zh) 半导体器件及其制造方法
CN117410330A (zh) 一种半导体装置及其形成方法
CN114975573A (zh) 高电子迁移率晶体管及其制作方法
CN117374102A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination