CN112753105B - 半导体器件结构及其制造方法 - Google Patents

半导体器件结构及其制造方法 Download PDF

Info

Publication number
CN112753105B
CN112753105B CN202080005344.5A CN202080005344A CN112753105B CN 112753105 B CN112753105 B CN 112753105B CN 202080005344 A CN202080005344 A CN 202080005344A CN 112753105 B CN112753105 B CN 112753105B
Authority
CN
China
Prior art keywords
semiconductor layer
nitride semiconductor
spacer
gate structure
dopant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202080005344.5A
Other languages
English (en)
Other versions
CN112753105A (zh
Inventor
张安邦
黃敬源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innoscience Suzhou Technology Co Ltd
Original Assignee
Innoscience Suzhou Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innoscience Suzhou Technology Co Ltd filed Critical Innoscience Suzhou Technology Co Ltd
Publication of CN112753105A publication Critical patent/CN112753105A/zh
Application granted granted Critical
Publication of CN112753105B publication Critical patent/CN112753105B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本揭露提供了半导体器件结构及其制造方法。所述半导体器件结构包含衬底、第一氮化物半导体层、第二氮化物半导体层、栅极结构、第一间隔物、第二间隔物和漏电极。所述第一氮化物半导体层安置在所述衬底上。所述第二氮化物半导体层安置在所述第一氮化物半导体层上。所述栅极结构安置在所述第二氮化物半导体层上。所述第一间隔物安置于邻近所述栅极结构的第一表面处。所述第二间隔物安置于邻近所述栅极结构的第二表面安置处。与所述第一间隔物相比，所述漏电极相对邻近于所述第二间隔物安置。所述第一间隔物具有第一长度，且所述第二间隔物具有大于沿着所述第一方向的所述第一长度的第二长度。

Description

半导体器件结构及其制造方法
技术领域
本公开涉及一种半导体器件结构，且更具体地，涉及一种包含间隔物(specer)结构的半导体器件结构。
背景技术
包含直接带隙半导体的组件，例如，如包含III-V族材料或III-V族化合物(类别：III-V化合物)的半导体组件，可以在多种条件下或在多种环境中(例如，在不同电压和频率下)操作或工作。
半导体组件可以包含异质结双极晶体管(heterojunction bipolar transistor，HBT)、异质结场效应晶体管(heterojunction field effect transistor，HFET)、高电子迁移率晶体管(high-electron-mobility transistor，HEMT)、已调制掺杂的FET(modulation-doped FET，MODFET)等。
发明内容
根据本公开的一些实施例，一种半导体器件结构包含衬底、第一氮化物半导体层、第二氮化物半导体层、栅极结构、第一间隔物、第二间隔物和漏电极。所述第一氮化物半导体层安置在所述衬底上。所述第二氮化物半导体层安置在所述第一氮化物半导体层上，且具有比所述第一氮化物半导体层的带隙更大的带隙。所述栅极结构安置在所述第二氮化物半导体层上。所述栅极结构具有第一表面和与所述第一表面相对的第二表面。所述第一间隔物邻近于所述栅极结构的所述第一表面安置。所述第二间隔物邻近于所述栅极结构的所述第二表面安置。与所述第一间隔物相比，所述漏电极相对邻近于所述第二间隔物安置。所述第一间隔物具有沿着平行于所述第一氮化物半导体层与所述第二氮化物半导体层之间的界面的第一方向的第一长度，且所述第二间隔物具有大于沿着所述第一方向的所述第一长度的第二长度。
根据本公开的一些实施例，一种半导体器件结构包含衬底、第一氮化物半导体层、第二氮化物半导体层、栅极结构和第一间隔物。所述第一氮化物半导体层安置在所述衬底上。所述第二氮化物半导体层安置在所述第一氮化物半导体层上，且具有比所述第一氮化物半导体层的带隙更大的带隙。所述栅极结构安置在所述第二氮化物半导体层上。所述栅极结构具有第一表面和与所述第一表面相对的第二表面。所述第一间隔物邻近于所述栅极结构的所述第一表面安置且包含第一掺杂剂。所述第一间隔物具有第一部分和在所述第一部分上的第二部分，且所述第一掺杂剂在上部部分中的浓度大于下部部分中的浓度。
根据本公开的一些实施例，一种制造半导体器件结构的方法包含：在衬底上形成第一氮化物半导体层；在所述第一氮化物半导体层上形成第二氮化物半导体层，其中所述第二氮化物半导体层具有比所述第一氮化物半导体层的带隙更大的带隙；在所述第二氮化物半导体层上形成栅极结构，其中所述栅极结构具有第一表面和与所述第一表面相对的第二表面；在所述栅极结构的所述第一表面上形成第一间隔物；以及在所述栅极结构的所述第二表面上形成第二间隔物，其中所述第一间隔物具有沿着平行于所述第一氮化物半导体层与所述第二氮化物半导体层之间的界面的第一方向的第一长度，且所述第二间隔物具有大于沿着所述第一方向的所述第一长度的第二长度。
附图说明
当结合附图阅读时，从以下具体实施方式容易理解本公开的各方面。应注意，各种特征可能并不按比例绘制。实际上，为了论述清楚起见，可任意增大或减小各种特征的尺寸。
图1是根据本公开的一些实施例的半导体器件结构的横截面视图。
图1A是图1的半导体器件结构的局部放大视图。
图2是根据本公开的一些实施例的半导体器件结构的横截面视图。
图3是根据本公开的一些实施例的半导体器件结构的横截面视图。
图4是根据本公开的一些实施例的半导体器件结构的横截面视图。
图5A、图5B、图5C、图5D、图5E、图5F、图5G和图5H示出根据本公开的一些实施例的制造半导体器件结构的方法的各个阶段。
图6A、图6B、图6C和图6D示出根据本公开的一些实施例的制造半导体器件结构的方法的各个阶段。
图7A、图7B、图7C和图7D示出制造比较半导体器件结构的方法的各个阶段。
在整个图式和具体实施方式中使用共同参考标号来指示相同或相似组件。根据以下结合附图作出的详细描述，本公开将会更显而易见。
具体实施方式
以下公开内容提供用于实施所提供主题的不同特征的许多不同实施例或实例。下文描述了组件和布置的具体实例。当然，这些仅是实例且并不意图是限制性的。在本公开中，在以下描述中，参考第一特征在第二特征上方或上的形成或安置可以包含第一特征和第二特征直接接触地形成或安置的实施例，且还可包含额外特征可形成或安置在第一特征与第二特征之间使得第一特征和第二特征可并不直接接触的实施例。另外，本公开内容可在各种实例中重复附图标号和/或字母。此重复是出于简化和清楚的目的且本身并不指示所论述的各种实施例和/或配置之间的关系。
下文详细论述了本公开的实施例。然而，应了解，本公开提供了可在多种多样的特定情境中体现的许多适用的概念。所论述的具体实施例仅仅是说明性的且并不限制本公开的范围。
本公开提供一种包含非对称间隔物结构的半导体器件结构。非对称间隔物结构可辅助形成具有非对称结构的耗尽层。本公开的半导体器件结构可以应用于但不限于HEMT器件，尤其应用于低电压HEMT器件、高电压HEMT器件和射频(radio frequency，RF)HEMT器件。
图1是根据本公开的一些实施例的半导体器件结构1a的横截面视图。
半导体器件结构1a可包含衬底10、缓冲层20、氮化物半导体层30、氮化物半导体层40、氮化物半导体层50、栅极结构61、电极62、电极63、电极64、间隔物71、间隔物72、掩模层81和钝化层82。
衬底10可包含但不限于硅(Si)、掺杂Si、碳化硅(SiC)、硅化锗(SiGe)、砷化镓(GaAs)或其它半导体材料。衬底10可包含但不限于蓝宝石、绝缘体上硅(SOI)或其它合适的材料。
缓冲层20可安置在衬底10上。缓冲层20可被配置成减少由于衬底10与氮化物半导体层30之间的位错(dislocation)而产生的缺陷。缓冲层20可包含但不限于氮化物，例如AlN、AlGaN等等。
氮化物半导体层30(或沟道层，channel layer)可安置在缓冲层20上。氮化物半导体层30可包含III-V族层。氮化物半导体层30可包含但不限于III族氮化物，例如化合物InaAlbGa1-a-bN，其中a+b≦1。III族氮化物进一步包含但不限于例如化合物AlaGa(1-a)N，其中a≦1。氮化物半导体层30可包含氮化镓(GaN)层。GaN的带隙为约3.4eV。氮化物半导体层30的厚度可以在但不限于约0.1μm到约1μm的范围内。
氮化物半导体层40(或障壁层，barrier layer)可安置在氮化物半导体层30上。氮化物半导体层40可包含III-V族层。氮化物半导体层40可包含但不限于III族氮化物，例如化合物InaAlbGa1-a-bN，其中a+b≦1。III族氮化物可进一步包含但不限于例如化合物AlaGa(1-a)N，其中a≦1。氮化物半导体层40可具有比氮化物半导体层30的带隙更大的带隙。氮化物半导体层40可包含氮化铝镓(AlGaN)层。AlGaN的带隙为约4.0eV。氮化物半导体层40的厚度可以在但不限于约10nm到约100nm的范围内。
异质结形成于氮化物半导体层40与氮化物半导体层30之间，且异质结的极化在氮化物半导体层30中形成二维电子气体(2DEG)区。
氮化物半导体层50(或耗尽层，depletion layer)可安置在氮化物半导体层40上。氮化物半导体层50可与氮化物半导体层40直接接触。氮化物半导体层50可掺杂有杂质。氮化物半导体层50可包含p型掺杂剂。经考虑，氮化物半导体层50可包含p掺杂GaN层、p掺杂AlGaN层、p掺杂AlN层或其它合适的III-V族层。p型掺杂剂可包含镁(Mg)、铍(Be)、锌(Zn)和镉(Cd)。
氮化物半导体层50可被配置成控制氮化物半导体层30中的2DEG的浓度。氮化物半导体层50可用于耗尽氮化物半导体层50正下方的2DEG。
栅极结构61可安置在氮化物半导体层50上。栅极结构61可覆盖氮化物半导体层50的一部分。氮化物半导体层50的一部分可从栅极结构61暴露。栅极结构61可安置在电极62与电极63之间。栅极结构61可包含栅极金属。栅极金属可包含钛(Ti)、钽(Ta)、钨(W)、铝(Al)、钴(Co)、铜(Cu)、镍(Ni)、铂(Pt)、铅(Pb)、钼(Mo)和其化合物(例如但不限于氮化钛(TiN)、氮化钽(TaN)、其它导电氮化物或导电氧化物)、金属合金(例如铝铜合金(Al-Cu))或其它合适的材料。栅极结构61可具有邻近于电极62的表面61s1(或侧表面)。栅极结构61可具有邻近于电极63的表面61s2(或侧表面)。
电极62(或源电极)可安置在氮化物半导体层40上。电极62可与氮化物半导体层40接触。例如，电极62可包含但不限于导电材料。导电材料可包含金属、合金、掺杂的半导体材料(例如，掺杂的晶体硅)或其它合适的导电材料，例如Ti、Al、Ni、Cu、Au、Pt、Pd、W、TiN或其它合适的材料。电极62可包含多层结构。例如，电极62可包含两层不同材料的结构。电极62可包含三层结构，所述三层结构中的两个邻近层由不同材料制成。电极62可电连接到接地(ground)。电极62可电连接到虚拟接地(virtual ground)。电极62可电连接到真实接地(real ground)。
电极63(或漏电极)可安置在氮化物半导体层40上。与间隔物71相比，电极63可更靠近于间隔物72安置。电极63可与氮化物半导体层40接触。例如，电极63可包含但不限于导电材料。导电材料可包含金属、合金、掺杂的半导体材料(例如，掺杂的晶体硅)或其它合适的导电材料，例如Ti、Al、Ni、Cu、Au、Pt、Pd、W、TiN或其它合适的材料。电极63可具有与电极62的结构类似或相同的结构。
掩模层81可安置在栅极结构61上。掩模层81可安置在栅极结构61的表面61u(或上表面)上。掩模层81可安置在间隔物71与间隔物72之间。掩模层81可包含介电材料。例如，掩模层81可包含氮化物、氧化物、氮氧化物或其它合适的材料。
间隔物71可安置在氮化物半导体层50上。间隔物71可与氮化物半导体层50的上表面50u接触。间隔物71可终止于氮化物半导体层50的上表面50u上。间隔物71可不延伸到氮化物半导体层50的侧表面。间隔物71可邻近于栅极结构61的表面61s1安置。间隔物71可安置在栅极结构61的表面61s1上。间隔物71可与栅极结构61的表面61s1接触。间隔物71可安置在掩模层81的侧表面上。间隔物71可包含介电材料。例如，间隔物71可包含氮化物、氧化物、氮氧化物或其它合适的材料。间隔物71可包含氮化物，例如氮化硅和氮化铝。间隔物71的材料可不与掩模层81的材料相同。
间隔物72可安置在氮化物半导体层50上。间隔物72可与间隔物71分离。间隔物72可与氮化物半导体层50的上表面50u接触。间隔物72可终止于氮化物半导体层50的上表面50u上。间隔物72可不延伸到氮化物半导体层50的侧表面。间隔物72可邻近于栅极结构61的表面61s2安置。间隔物72可与栅极结构61的表面61s2接触。间隔物72可安置在栅极结构61的表面61s2上。间隔物72可安置在掩模层81的侧表面上。间隔物72可包含介电材料。例如，间隔物72可包含氮化物、氧化物、氮氧化物或其它合适的材料。间隔物71可包含氮化物，例如氮化硅。间隔物72的材料可不与掩模层81的材料相同。间隔物72的材料可与间隔物71的材料相同。
钝化层82可安置在栅极结构61上。钝化层82可安置在掩模层81上。钝化层82可安置在间隔物71上。钝化层82可安置在间隔物72上。钝化层82可安置在氮化物半导体层40的上表面上。钝化层82可保形地(conformally)形成在掩模层81的上表面、间隔物71的侧表面、间隔物72的侧表面和氮化物半导体层40的上表面上。钝化层82可包含介电材料。例如，钝化层82可包含氮化物、氧化物、氮氧化物或其它合适的材料。掩模层81可包含氧化物，例如氧化硅。钝化层82的材料可不与掩模层81的材料相同。钝化层82的材料可不与间隔物71的材料相同。钝化层82的材料可不与间隔物72的材料相同。
间隔物71内可包含掺杂剂90。掺杂剂可用于例如修改蚀刻速率。掺杂剂可用于例如增加间隔物71与间隔物72之间的蚀刻速率的差。掺杂剂90可包含硼(B)。掺杂剂90可包含铝(Al)。掺杂剂90可包含氟(F)。掺杂剂90可包含氯(Cl)。掺杂剂90可包含碘(I)。掺杂剂90可包含碳(C)。掺杂剂90可包含硅(Si)。掺杂剂90可包含镓(Ga)。掺杂剂90可包含锗(Ge)。掺杂剂90可包含锑(Sb)。掺杂剂90可包含铟(In)。掺杂剂90可包含磷(P)。掺杂剂90可包含上述掺杂剂之组合。
间隔物72可包含其中的掺杂剂90。间隔物71中的掺杂剂90的浓度可不同于间隔物72中的掺杂剂90的浓度，使得在蚀刻技术下，间隔物71的蚀刻速率可不同于间隔物72的蚀刻速率。间隔物71中的掺杂剂的浓度可被定义为整个间隔物71中的掺杂剂的总量。间隔物72中的掺杂剂的浓度可被定义为整个间隔物72中的掺杂剂的总量。间隔物71中的掺杂剂90的浓度可大于间隔物72中的掺杂剂90的浓度。在蚀刻技术下，间隔物71的蚀刻速率可大于间隔物72的蚀刻速率。
掩模层81内可包含掺杂剂90。掩模层81中的掺杂剂90的浓度可不同于间隔物71中的掺杂剂90的浓度。间隔物71中的掺杂剂90的浓度可大于掩模层81中的掺杂剂90的浓度。
图1A是图1的半导体器件结构1a的局部放大视图。如图1A所示，间隔物71的轮廓可不同于间隔物72的轮廓。间隔物71的纵横比(aspect ratio)可不同于间隔物72的纵横比。间隔物71可具有长度L1。长度L1可被定义为沿着平行于氮化物半导体层30与氮化物半导体层40之间的界面的方向测量的长度。可在与栅极结构61的表面61u的高度(elevation)基本上相同的高度处测量长度L1。间隔物72可具有长度L2。长度L2可被定义为沿着平行于氮化物半导体层30与氮化物半导体层40之间的界面的方向测量的长度。可在与栅极结构61的表面61u的高度基本上相同的高度处测量长度L2。长度L1可不同于长度L2。长度L2可大于长度L1。
间隔物71可具有面向电极62的表面71s1。间隔物72可具有面向电极63的表面72s1。表面71s1与沿着正交于氮化物半导体层30与氮化物半导体层40之间的界面的方向的假想线之间的角度θ1可小于表面72s1与沿着正交于氮化物半导体层30与氮化物半导体层40之间的界面的方向的假想线之间的角度θ2。表面71s1可比表面72s1更陡。
间隔物72可包含部分721和部分722。部分722可与氮化物半导体层50的表面50u接触。部分721可安置在部分722上方。部分721中的掺杂剂90的浓度可不同于部分722中的掺杂剂90的浓度。部分721中的掺杂剂90的浓度可大于部分722中的掺杂剂90的浓度。
掺杂剂90有助于形成具有非对称结构的半导体器件结构1a。例如，间隔物71的轮廓不同于间隔物72的轮廓，而具有非对称结构的氮化物半导体层50。氮化物半导体层50可具有从栅极结构61朝向电极62突出的的部分(其具有长度L3)。氮化物半导体层50可具有从栅极结构61朝向电极63突出的另一部分(其具有长度L4)。长度L3可与长度L1成比例。长度L4可与长度L2成比例。可分别通过在间隔物71和间隔物72中注入掺杂剂90来控制长度L1和长度L2。因此，注入掺杂剂90有助于形成具有非对称结构的氮化物半导体层50。
图2是根据本公开的一些实施例的半导体器件结构1b的横截面视图。半导体器件结构1b可具有类似于半导体器件结构1a的结构，不同之处在于间隔物71中的掺杂剂90的浓度。间隔物72中的掺杂剂90的浓度可大于间隔物71中的掺杂剂的浓度。掩模层81中的掺杂剂90的浓度可大于间隔物71中的掺杂剂的浓度。间隔物71可基本上不包含掺杂剂。
图3是根据本公开的一些实施例的半导体器件结构1c的横截面视图。半导体器件结构1c可具有类似于半导体器件结构1a的结构，不同之处在于间隔物71。可移除间隔物71以使得钝化层82可与栅极结构61接触。栅极结构61的表面61s1可与氮化物半导体层50的表面50s1(或侧表面)基本上共面。栅极结构61的表面61s2可不与氮化物半导体层50的表面50s2(或侧表面)共面。
图4是根据本公开的一些实施例的半导体器件结构1d的横截面视图。半导体器件结构1d可具有类似于半导体器件结构1a的结构，不同之处在于氮化物半导体层50。半导体器件结构1d可以是耗尽型HEMT。栅极结构61可与氮化物半导体层40接触。间隔物71可与氮化物半导体层40接触。间隔物72可与氮化物半导体层40接触。
图5A、图5B、图5C、图5D、图5E、图5F、图5G和图5H示出根据本公开的一些实施例的制造半导体器件结构的方法的各个阶段。
参考图5A，提供衬底10。缓冲层20、氮化物半导体层30、氮化物半导体层40、半导体材料50'、栅极材料60'和掩模层81可形成在衬底10上。
参考图5B，栅极材料60'和掩模层81可被图案化，且可形成栅极结构61。掩模层81可覆盖栅极结构61。
参考图5C，可形成介电层70'以覆盖氮化物半导体层40、栅极结构61和掩模层81。
参考图5D，可执行蚀刻技术。掺杂剂90可注入到介电层70'中。可将掺杂剂90注入到掩模层81中。可相对于平行于氮化物半导体层30与氮化物半导体层40之间的界面的方向以角度θ3注入掺杂剂90。角度θ3可在约15°到约85°的范围内。在注入掺杂剂90之后，因为掺杂剂90以特定方向注入，所以掺杂剂90可不均匀地分布在介电层70'中。例如，面向掺杂剂90的注入方向的部分701'中的掺杂剂90的浓度可大于与部分701'相对的部分702'中的掺杂剂的浓度。因此，在蚀刻技术下，部分701'和部分702'(对于同一种蚀刻剂或同一种蚀刻方法)可具有不同的蚀刻速率。
参考图5E，可执行蚀刻技术。可蚀刻介电层70'以形成间隔物71和间隔物72。蚀刻技术可包含干式蚀刻技术、湿式蚀刻技术或其它合适的技术。
参考图5F，可执行蚀刻技术。可蚀刻半导体材料50'以形成氮化物半导体层50。在此实施例中，间隔物71和间隔物72可作为掩模，以控制氮化物半导体层50的长度L3和长度L4。在此实施例中，在蚀刻半导体材料50'期间不需要光刻技术。
参考图5G，可形成钝化层82以覆盖氮化物半导体层40、间隔物71、间隔物72和掩模层81。
参考图5H，可形成电极62、电极63和电极64以产生与图1中所描述和示出的半导体器件结构1a相同或类似的半导体器件结构。在低电压HEMT中，长度L4可小于100nm。若通过光刻技术控制，难以精确地控制如此小的尺寸。在此实施例中，通过自对准蚀刻工艺形成氮化物半导体层50，所述自对准蚀刻工艺使用间隔物71和间隔物72作为掩模。长度L4可与所沉积的介电层70'的厚度成比例。因为介电层的厚度易于控制且具有较小的工艺变异，所以可通过控制介电层70'的厚度，来精确地确定长度L4。因此，间隔物72可形成为具有期望的长度且不使用光罩(reticle)。
图6A、图6B、图6C和图6D示出根据本公开的一些实施例的制造半导体器件结构的方法的各个阶段。图6A之前的工艺可与图5A到图5D的工艺相同或类似，且在本文中不再重复。
参考图6A，可形成间隔物72'。在此实施例中，图5D所示的介电层70'的部分701'可被完全移除，暴露栅极结构61的表面61s1。
参考图6B，介电层73'可形成在氮化物半导体层40、掩模层81和间隔物72'上。介电层73'可覆盖栅极结构61的表面61s1。
参考图6C，可执行蚀刻技术。可移除介电层73'的一部分以形成间隔物71和间隔物72。在此实施例中，间隔物71可由介电层73'的剩余部分制成。间隔物72可由介电层70'的剩余部分和介电层73'的剩余部分制成。由于介电层73'可不注入有掺杂剂90，因此间隔物71中的掺杂剂90的浓度可小于间隔物72中的掺杂剂的浓度。
参考图6D，可形成氮化物半导体层50。可形成掩模层81、电极62、电极63和电极64以产生与图2中所描述和示出的半导体器件结构1b相同或类似的半导体器件结构。
图7A、图7B、图7C和图7D示出制造比较半导体器件结构的方法的各个阶段。图7A之前的工艺可与图5A到图5C的工艺相同或类似，且在本文中不再重复。
参考图7A，可形成光刻胶83'以覆盖介电层70'的一部分。
参考图7B，可执行蚀刻技术以移除介电层70'的一部分，且可移除光刻胶83'。可形成间隔物74'以覆盖掩模层81的上表面的一部分。
参考图7C，可形成介电层75'以覆盖掩模层81的一部分、间隔物74'和氮化物半导体层40。
参考图7D，可执行蚀刻技术以形成间隔物76和间隔物77。蚀刻技术可包含毯覆式(blanket)蚀刻技术。在此比较实例中，由于间隔物的上表面76u历经更多蚀刻工艺，因此间隔物76的上表面76u可能具有较大粗糙度，这对形成于其上的层具有负面影响。例如，在形成耗尽层之后，可形成钝化层(未图示)以覆盖间隔物76和间隔物77。由于间隔物76的粗糙上表面76u，钝化层可能具有较大粗糙度，这可能导致光刻技术的覆盖精度不佳。此外，光刻胶83'的图案是通过光刻工艺确定的，所述光刻工艺受光刻设备的限制。由于栅极结构与漏电极之间需要较短的距离，因此控制间隔物的长度和定义(define)耗尽层的轮廓是至关重要的。在比较实例中，由于光刻设备的限制，难以减小间隔物76的长度，且对在栅极结构与漏电极之间具有较短距离的半导体器件结构具有不利影响。
如本文中所使用，可在本文中为了易于描述而使用例如“下方”、“下面”、“下”、“上方”、“上”、“下”、“左”、“右”等空间相对术语来描述如图中所示出的一个元素或特征与另一元素或特征的关系。除图式中所描绘的定向之外，空间相对术语意图涵盖器件在使用或操作时的不同定向。设备可以其它方式定向(旋转80度或处于其它定向)，且本文中所使用的空间相对描述词可同样相应地进行解释。应理解，当元件被称为“连接到”或“耦合到”另一元件时，其可直接连接或耦合到所述另一元件，或可存在介入元件。
如本文所使用，术语“近似”、“基本上”、“基本”和“约”用于描述和考虑较小变化。当与事件或情况结合使用时，术语可指事件或情况精确地发生的例子以及事件或情况极近似地发生的例子。如本文相对于给定值或范围所使用，术语“约”通常是指在给定值或范围的±10％、±5％、±1％或±0.5％内。范围可在本文中表示为从一个端点到另一端点或在两个端点之间。除非另外指定，否则本文中所公开的所有范围都包括端点。术语“基本上共面”可指在数微米(μm)内沿同一平面定位的两个表面，例如在10μm内、5μm内、1μm内或0.5μm内沿着同一平面定位。当参考“基本上”相同的数值或特征时，术语可指处于值的平均值的±10％、±5％、±1％或±0.5％内的值。
前文概述了本公开的若干实施例和细节方面的特征。本公开中所描述的实施例可易于用作设计或修改用于执行本文中所引入的实施例的相同或类似目的和/或实现本文中所引入的实施例的相同或类似优势的其它过程和结构的基础。此类等效构造不脱离本公开的精神及范围且可在不脱离本公开的精神和范围的情况下作出各种改变、替代和变化。

Claims (19)

1.一种半导体器件结构，其包括：
衬底；
第一氮化物半导体层，其安置在所述衬底上；
第二氮化物半导体层，其安置在所述第一氮化物半导体层上且具有比所述第一氮化物半导体层的带隙更大的带隙；
栅极结构，其安置在所述第二氮化物半导体层上，其中所述栅极结构具有第一表面和与所述第一表面相对的第二表面；
第一间隔物，其安置于邻近所述栅极结构的所述第一表面处；
第二间隔物，其安置于邻近所述栅极结构的所述第二表面处；
漏电极，所述第二间隔物比所述第一间隔物更靠近所述漏电极，
其中所述第一间隔物具有沿着平行于所述第一氮化物半导体层与所述第二氮化物半导体层之间的界面的第一方向的第一长度，且所述第二间隔物具有大于沿着所述第一方向的所述第一长度的第二长度；以及
第三氮化物半导体层，其安置在所述第二氮化物半导体层与所述栅极结构之间，其中所述第三氮化物半导体层具有上表面，且具有比所述第二氮化物半导体层的带隙小的带隙，
其中，
所述第一间隔物与所述第三氮化物半导体层的第一部分的所述上表面直接接触且终止于所述上表面，并于其间形成第一接触长度，
所述第二间隔物与所述第三氮化物半导体层的第二部分的所述上表面直接接触且终止于所述上表面，并于其间形成不同于所述第一接触长度的第二接触长度。
2.根据权利要求1所述的半导体器件结构，其中所述第一长度是在与所述栅极结构的上表面的高度相同的高度处测量，且所述第二长度是在与所述栅极结构的所述上表面的高度相同的高度处测量。
3.根据权利要求1所述的半导体器件结构，其进一步包括：
钝化层，其覆盖所述第一间隔物，其中所述钝化层的材料不同于所述第一间隔物的材料。
4.根据权利要求1所述的半导体器件结构，其中所述第一间隔物包括第一掺杂剂。
5.根据权利要求4所述的半导体器件结构，其中所述第一掺杂剂包括硼、磷、碳、硅、锑、锗、铝、铟或其组合。
6.根据权利要求5所述的半导体器件结构，其进一步包括：
掩模层，其安置在所述第一间隔物与所述第二间隔物之间，其中所述第一间隔物中的所述第一掺杂剂的浓度大于所述掩模层中的所述第一掺杂剂的浓度。
7.根据权利要求1所述的半导体器件结构，其中所述第二间隔物包括第一掺杂剂，所述第二间隔物具有下部部分和在所述下部部分上的上部部分，且所述上部部分中的所述第一掺杂剂的浓度大于所述下部部分中的所述第一掺杂剂的浓度。
8.根据权利要求1所述的半导体器件结构，其中所述第一间隔物中的第一掺杂剂的浓度小于所述第二间隔物中的所述第一掺杂剂的浓度。
9.根据权利要求1所述的半导体器件结构，其中所述第一间隔物具有背对所述栅极结构的侧表面，且所述第二间隔物具有背对所述栅极结构的侧表面，且其中所述第一间隔物的所述侧表面与沿着正交于所述第一方向的第二方向的假想线之间的第一角度小于所述第二间隔物的所述侧表面与所述假想线之间的第二角度。
10.一种半导体器件结构，其包括：
衬底；
第一氮化物半导体层，其安置在所述衬底上；
第二氮化物半导体层，其安置在所述第一氮化物半导体层上且具有比所述第一氮化物半导体层的带隙更大的带隙；
栅极结构，其安置在所述第二氮化物半导体层上，其中所述栅极结构具有第一表面和与所述第一表面相对的第二表面；
第一间隔物，其邻近于所述栅极结构的所述第一表面安置且包括第一掺杂剂，其中所述第一间隔物具有第一部分和在所述第一部分上的第二部分，且所述第一掺杂剂在上部部分中的浓度大于下部部分中的浓度；
第二间隔物，其安置在所述栅极结构的所述第二表面上且包括所述第一掺杂剂；以及
第三氮化物半导体层，其安置在所述第二氮化物半导体层与所述栅极结构之间，其中所述第三氮化物半导体层具有上表面，且具有比所述第二氮化物半导体层的带隙小的带隙，
其中，
所述第一间隔物与所述第三氮化物半导体层的第一部分的所述上表面直接接触且终止于所述上表面，并于其间形成第一接触长度，
所述第二间隔物与所述第三氮化物半导体层的第二部分的所述上表面直接接触且终止于所述上表面，并于其间形成不同于所述第一接触长度的第二接触长度。
11.根据权利要求10所述的半导体器件结构，其中所述第一掺杂剂包括硼、磷、碳、硅、锑、锗、铝、铟或其组合。
12.根据权利要求10所述的半导体器件结构，其中所述第二间隔物中的所述第一掺杂剂的浓度不同于所述第一间隔物中的所述第一掺杂剂的浓度。
13.根据权利要求12所述的半导体器件结构，其中所述第一间隔物具有沿着平行于所述第一氮化物半导体层与所述第二氮化物半导体层之间的界面的第一方向的第一长度，并且所述第二间隔物具有小于沿着所述第一方向的所述第一长度的第二长度。
14.根据权利要求12所述的半导体器件结构，其中所述第一间隔物具有背对所述栅极结构的侧表面，且所述第二间隔物具有背对所述栅极结构的侧表面，且其中由所述第一间隔物的所述侧表面和正交于所述第一氮化物半导体层与所述第二氮化物半导体层之间的界面的第二方向构成的第一角度大于由所述第二间隔物的所述侧表面和所述第二方向构成的第二角度。
15.根据权利要求12所述的半导体器件结构，其进一步包括：
掩模层，其安置在所述栅极结构上，其中所述第二间隔物中的所述第一掺杂剂的浓度大于所述掩模层中的所述第一掺杂剂的浓度。
16.根据权利要求15所述的半导体器件结构，其中所述第一间隔物安置在所述第三氮化物半导体层上并延伸穿过所述掩模层和所述栅极结构。
17.一种制造半导体器件结构的方法，其包括：
提供衬底；
在所述衬底上形成第一氮化物半导体层；
在所述第一氮化物半导体层上形成第二氮化物半导体层，其中所述第二氮化物半导体层具有比所述第一氮化物半导体层的带隙更大的带隙；
在所述第二氮化物半导体层上形成第三氮化物半导体层，其中所述第三氮化物半导体层具有上表面；
在所述第三氮化物半导体层上形成栅极结构，其中所述栅极结构具有第一表面和与所述第一表面相对的第二表面；
在所述栅极结构的所述第一表面上形成第一间隔物；以及
在所述栅极结构的所述第二表面上形成第二间隔物，其中所述第一间隔物具有沿着平行于所述第一氮化物半导体层与所述第二氮化物半导体层之间的界面的第一方向的第一长度，且所述第二间隔物具有大于沿着所述第一方向的所述第一长度的第二长度，
其中，所述第一间隔物与所述第三氮化物半导体层的第一部分的所述上表面直接接触且终止于所述上表面，并于其间形成第一接触长度，
所述第二间隔物与所述第三氮化物半导体层的第二部分的所述上表面直接接触且终止于所述上表面，并于其间形成不同于所述第一接触长度的第二接触长度。
18.根据权利要求17所述的方法，其中形成所述第一间隔物和所述第二间隔物包括：
在所述栅极结构上形成第一介电材料；以及
对所述第一介电材料执行离子植入工艺，其中掺杂剂相对于正交于所述第一氮化物半导体层与所述第二氮化物半导体层之间的界面的第二方向以15°和85°之间的角度入射到所述第一介电材料，使得在所述栅极结构的所述第一表面上的所述第一介电材料中的所述掺杂剂的浓度大于在所述栅极结构的所述第二表面上的所述第一介电材料中的所述掺杂剂的浓度；以及
对所述第一介电材料执行第一蚀刻工艺以形成所述第一间隔物和所述第二间隔物。
19.根据权利要求18所述的方法，其进一步包括：
在执行所述第一蚀刻工艺之后形成覆盖所述第一介电材料的第二介电层；以及
对所述第二介电层执行第二蚀刻工艺以形成所述第一间隔物和所述第二间隔物。
CN202080005344.5A 2020-12-14 2020-12-14 半导体器件结构及其制造方法 Active CN112753105B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/136048 WO2022126309A1 (en) 2020-12-14 2020-12-14 Semiconductor device structures and methods of manufacturing the same

Publications (2)

Publication Number Publication Date
CN112753105A CN112753105A (zh) 2021-05-04
CN112753105B true CN112753105B (zh) 2023-05-26

Family

ID=75651264

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080005344.5A Active CN112753105B (zh) 2020-12-14 2020-12-14 半导体器件结构及其制造方法

Country Status (3)

Country Link
US (1) US20220376083A1 (zh)
CN (1) CN112753105B (zh)
WO (1) WO2022126309A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115602715B (zh) * 2022-11-17 2023-06-30 英诺赛科(苏州)半导体有限公司 一种半导体装置及其形成方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111937156A (zh) * 2020-06-30 2020-11-13 英诺赛科（珠海）科技有限公司 半导体装置和其制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02271537A (ja) * 1989-04-12 1990-11-06 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH05136165A (ja) * 1991-11-11 1993-06-01 Fujitsu Ltd 半導体装置の製造方法
US6200863B1 (en) * 1999-03-24 2001-03-13 Advanced Micro Devices, Inc. Process for fabricating a semiconductor device having assymetric source-drain extension regions
US7396713B2 (en) * 2005-10-07 2008-07-08 International Business Machines Corporation Structure and method for forming asymmetrical overlap capacitance in field effect transistors
WO2008120335A1 (ja) * 2007-03-28 2008-10-09 Fujitsu Microelectronics Limited 半導体装置およびその製造方法
DE102008049719A1 (de) * 2008-09-30 2010-04-08 Advanced Micro Devices, Inc., Sunnyvale Asymmetrische Transistorbauelemente, die durch asymmetrische Abstandshalter und eine geeignete Implantation hergestellt sind
US9449833B1 (en) * 2010-06-02 2016-09-20 Hrl Laboratories, Llc Methods of fabricating self-aligned FETS using multiple sidewall spacers
US8889022B2 (en) * 2013-03-01 2014-11-18 Globalfoundries Inc. Methods of forming asymmetric spacers on various structures on integrated circuit products
CN108321198B (zh) * 2017-01-17 2021-06-08 株式会社东芝 半导体装置、电源电路、计算机和半导体装置的制造方法
JP7175727B2 (ja) * 2018-11-30 2022-11-21 ローム株式会社 窒化物半導体装置
US11245032B2 (en) * 2019-04-02 2022-02-08 Globalfoundries U.S. Inc. Asymmetric FET for FDSOI devices
US10896855B2 (en) * 2019-06-10 2021-01-19 Applied Materials, Inc. Asymmetric gate spacer formation using multiple ion implants

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111937156A (zh) * 2020-06-30 2020-11-13 英诺赛科（珠海）科技有限公司 半导体装置和其制造方法

Also Published As

Publication number Publication date
CN112753105A (zh) 2021-05-04
US20220376083A1 (en) 2022-11-24
WO2022126309A1 (en) 2022-06-23

Similar Documents

Publication Publication Date Title
US8853749B2 (en) Ion implanted and self aligned gate structure for GaN transistors
CN111684605B (zh) 半导体装置及其制造方法
US11563097B2 (en) High electron mobility transistor and fabrication method thereof
WO2021189182A1 (zh) 半导体装置及其制造方法
CN110071173B (zh) 半导体装置及其制造方法
WO2022126308A1 (en) Semiconductor device and fabrication method thereof
CN110754001A (zh) 用以改善氮化镓间隔件厚度的均匀度的具有选择性和非选择性蚀刻层的增强型氮化镓晶体管
WO2024104074A1 (zh) 一种半导体装置及其形成方法
WO2022087869A1 (en) Semiconductor device and fabrication method thereof
US11742397B2 (en) Semiconductor device and manufacturing method thereof
US20220376058A1 (en) Semiconductor device and fabrication method thereof
CN112753105B (zh) 半导体器件结构及其制造方法
US11600708B2 (en) Semiconductor device and manufacturing method thereof
WO2023141749A1 (en) GaN-BASED SEMICONDUCTOR DEVICE WITH REDUCED LEAKAGE CURRENT AND METHOD FOR MANUFACTURING THE SAME
CN111989780B (zh) 半导体装置结构和其制造的方法
US20220399443A1 (en) Semiconductor device structures and methods of manufacturing the same
CN112956029B (zh) 半导体器件及其制造方法
CN111509041B (zh) 半导体器件及其制造方法
US20220109056A1 (en) Semiconductor device and fabrication method thereof
CN117334731A (zh) 一种半导体装置及其形成方法
CN117410330A (zh) 一种半导体装置及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant