CN117334731A - 一种半导体装置及其形成方法 - Google Patents

一种半导体装置及其形成方法 Download PDF

Info

Publication number
CN117334731A
CN117334731A CN202311350235.9A CN202311350235A CN117334731A CN 117334731 A CN117334731 A CN 117334731A CN 202311350235 A CN202311350235 A CN 202311350235A CN 117334731 A CN117334731 A CN 117334731A
Authority
CN
China
Prior art keywords
nitride semiconductor
semiconductor layer
layer
gate electrode
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311350235.9A
Other languages
English (en)
Inventor
杜卫星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innoscience Zhuhai Technology Co Ltd
Original Assignee
Innoscience Zhuhai Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innoscience Zhuhai Technology Co Ltd filed Critical Innoscience Zhuhai Technology Co Ltd
Priority to CN202311350235.9A priority Critical patent/CN117334731A/zh
Publication of CN117334731A publication Critical patent/CN117334731A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356Disposition, e.g. buried gate electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提供了一种半导体装置及其形成方法。半导体装置包含衬底、第一氮化物半导体层、第二氮化物半导体层、第三氮化物半导体层及栅极电极。第一氮化物半导体层设置于衬底上。第二氮化物半导体层设置于第一氮化物半导体层上并且其带隙大于所述第一氮化物半导体层的带隙。第三氮化物半导体层被掺杂掺杂质且设置于第二氮化物半导体层上。栅极电极设置于第三氮化物半导体层上。栅极电极具有第一部分及第二部分。第一部分的高度低于第二部分的高度。第一部分的上表面比第二部分的上表面平坦。本发明中,通过形成虚置栅极,避免了因处理溶液接触栅极电极而使得溶解至处理溶液的金属成分污染了氮化物半导体层。

Description

一种半导体装置及其形成方法
技术领域
本发明涉及半导体技术领域,尤其涉及一种半导体装置及其形成方法。
背景技术
半导体装置包含直接能隙半导体的组件,例如包含III-V族材料或III-V族化合物(类别:III-V族化合物)的半导体组件可以在各种条件下或各种环境中(例如,在不同的电压和频率下)操作或工作。
半导体组件可以包含异质结双极性晶体管(HBT,heterojunction bipolartransistor)、异质结场效应晶体管(HFET,heterojunction field effect transistor)、高电子迁移率晶体管(HEMT,high-electron-mobility transistor)、调制掺杂场效应晶体管(MODFET,modulation-doped FET)等。
而传统工艺在使用酸或碱清洗氮化物半导体层表面时,同时栅极电极也会暴露在酸或碱中从而污染了氮化物半导体层。
发明内容
本发明实施例提供一种半导体装置及其形成方法,以解决现有的清洗半导体表面同时冲洗栅极电极从而污染氮化物半导体层的问题。
为了解决上述技术问题,本发明是这样实现的:
第一方面,本发明实施例提供了一种半导体装置,包括:
衬底;
第一氮化物半导体层,设置于所述衬底上;
第二氮化物半导体层,设置于所述第一氮化物半导体层上并且其带隙大于所述第一氮化物半导体层的带隙;
第三氮化物半导体层,其被掺杂掺杂质,且设置于所述第二氮化物半导体层上;
栅极电极,设置于所述第三氮化物半导体层上,其中所述栅极电极具有第一部分及第二部分,所述第一部分的高度低于所述第二部分的高度,且所述第一部分的一上表面比所述第二部分的一上表面平坦。
可选的,其中所述栅极电极的所述第一部分的一下表面比所述第二部分的一下表面平坦。
可选的,其中所述栅极电极的所述第二部分与所述第三氮化物半导体层隔开。
可选的,其中所述栅极电极的所述第一部分及所述第二部分界定一凹陷于所述第一部分上方。
可选的,其中所述第三氮化物半导体层的一侧面位于所述栅极电极的所述第一部分的一侧面及所述第二部分的一侧面之间。
可选的,其中所述栅极电极的所述第二部分的下表面与所述第三氮化物半导体层的上表面之间的距离为非均匀的。
可选的,更包括:
介电层,其设置于所述第三氮化物半导体层上,其中所述介电层的一上表面的一表面粗糙度与一侧面的一表面粗糙度不同。
可选的,其中所述介电层的所述上表面的所述表面粗糙度大于所述侧面的所述表面粗糙度。
可选的,其中所述栅极电极的所述第二部分覆盖所述介电层。
可选的,其中所述栅极电极的所述第二部分通过所述介电层与所述第三氮化物半导体层隔开。
第二方面,本发明实施例提供了一种制造半导体装置的方法,包括:
提供衬底;
形成第一氮化物半导体层于所述衬底上;
形成第二氮化物半导体层于所述第一氮化物半导体层上,且其带隙大于所述第一氮化物半导体层的带隙;
形成第三氮化物半导体层于所述第二氮化物半导体层上,所述第三氮化物半导体层被掺杂掺杂质;
对所述第二氮化物半导体层的一上表面执行一表面处理;及
形成栅极电极于所述第三氮化物半导体层上。
可选的,其中执行所述表面处理的步骤在形成所述栅极电极的步骤之前。
可选的,其中执行所述表面处理的处理溶液包括酸。
可选的,其中执行所述表面处理的处理溶液包括碱。
可选的,更包括:
形成半导体材料层于所述第二氮化物半导体层上;
形成虚置栅极于所述半导体材料层上;
图案化所述半导体材料层以形成所述第三氮化物半导体层;及移除所述虚置栅极。
可选的,更包括:
形成屏蔽结构覆盖所述半导体材料层,
其中图案化所述半导体材料层更包括移除未被所述屏蔽结构覆盖的所述半导体材料层。
可选的,其中所述屏蔽结构更覆盖所述虚置栅极。
可选的,更包括:
形成虚置栅极于所述第三氮化物半导体层上;
形成介电层覆盖所述虚置栅极;
执行平坦化工艺,移除所述介电层的一部分以露出所述虚置栅极;以及移除所述虚置栅极以露出所述第三氮化物半导体层。
可选的,其中形成所述栅极电极的步骤在执行所述平坦化工艺的步骤之后。
可选的,其中所述虚置栅极的材料与所述介电层的材料不同。
第三方面,本发明实施例提供了一种制造半导体装置的方法,其特征在于,包括:
提供衬底;
形成第一氮化物半导体层于所述衬底上;
形成第二氮化物半导体层于所述第一氮化物半导体层上,且其带隙大于所述第一氮化物半导体层的带隙;
形成第三氮化物半导体层于所述第二氮化物半导体层上,所述第三氮化物半导体层被掺杂掺杂质;及形成栅极电极于所述第三氮化物半导体层上,
其中所述栅极电极具有第一部分及第二部分,所述第一部分的高度低于所述第二部分的高度,且所述第一部分的一上表面比所述第二部分的一上表面平坦。
可选的,更包括:
形成虚置栅极于所述第三氮化物半导体层上;
形成介电层覆盖所述虚置栅极;
执行平坦化工艺,移除所述介电层的一部分以露出所述虚置栅极;及
移除所述虚置栅极。
可选的,其中所述虚置栅极的材料与所述介电层的材料不同。
可选的,更包括:
形成一半导体材料层于所述第二氮化物半导体层上;
形成虚置栅极于所述半导体材料层上;
图案化所述半导体材料层以形成所述第三氮化物半导体层;
对所述第二氮化物半导体层的一上表面执行一表面处理;及
移除所述虚置栅极。
可选的,更包括:
形成屏蔽结构覆盖所述半导体材料层,
其中图案化所述半导体材料层更包括移除未被所述屏蔽结构覆盖的所述半导体材料层。
本发明中,通过设置虚置栅极,在对氮化物半导体层(例如AlGaN层)执行表面处理时,栅极电极尚未形成,表面处理时所使用的处理溶液清洁了氮化物半导体层而不会处理到栅极电极。上述方法可避免因处理溶液接触栅极电极而使得溶解至处理溶液的金属成分污染了氮化物半导体层,因此改善了半导体装置的良率。
附图说明
当与附图一起阅读以下详细描述时,可以根据以下详细描述容易地理解本发明的各方面。应当注意的是,各种特征可能未按比例绘制。实际上,为了讨论的清楚起见,可以任意增大或减小各种特征的尺寸。
图1是根据本发明的一些实施例的半导体装置的截面图。
图2A、图2B、图2C、图2D、图2E、图2F、图2G、图2H、图2I、图2J、图2K及图2L展示了根据本发明的一些实施例的用于制造半导体装置的方法的各个阶段。
贯穿附图和具体实施方式,使用共同的附图标记来指示相同或类似的组件。根据以下结合附图进行的详细描述,本发明将更加明显。
具体实施方式
以下发明提供了用于实施所提供主题的不同特征的许多不同实施例或实例。以下描述了组件和布置的具体实例。当然,这些仅是实例并且不旨在是限制性的。在本发明中,对在第二特征之上或上方形成或设置第一特征的引用可以包含将第一特征和第二特征被形成或设置为直接接触的实施例,并且还可以包含可以在第一特征与第二特征之间形成或设置另外的特征使得第一特征和第二特征可以不直接接触的实施例。另外,本发明可以在各个实例中重复附图标记和/或字母。这种重复是为了简单和清晰的目的并且并非用于限定所讨论的各个实施例和/或配置之间的关系。
下文详细讨论了本发明的实施例。然而,应当理解的是,本发明提供了许多可以在各种各样的特定环境下具体化的适用概念。所讨论的具体实施例仅是说明性的,而不限制本发明的范围。
本发明提供了一种半导体装置的形成方法。此方法包含形成虚置栅极,在对氮化物半导体层(例如AlGaN层)执行表面处理时,栅极电极尚未形成,表面处理时所使用的处理溶液清洁了氮化物半导体层而不会处理到栅极电极。上述方法可避免因处理溶液接触栅极电极而使得溶解至处理溶液的金属成分污染了氮化物半导体层,因此改善了半导体装置的良率。本发明的半导体装置可以应用于但不限于HEMT装置,尤其是低压HEMT装置、高压HEMT装置和射频(RF,radio frequency)HEMT装置。
图1是根据本发明的一些实施例的半导体装置1的截面图。半导体装置1可包含衬底12、第一氮化物半导体层14、第二氮化物半导体层16、第三氮化物半导体层18、栅极电极20、介电层30及介电层40。
衬底12可以包含但不限于硅(Si)、掺杂Si、碳化硅(SiC)、硅化锗(SiGe)、砷化镓(GaAs)或其它半导体材料。衬底12可以包含但不限于蓝宝石、绝缘体上硅(SOI,silicon oninsulator)或其它合适的材料。
第一氮化物半导体层14(或沟道层)可以设置在衬底12上。第一氮化物半导体层14可以设置在第一氮化物半导体层14上。第一氮化物半导体层14可以包含III-V族层。第一氮化物半导体层14可以包含但不限于III族氮化物,例如化合物InaAlbGa1-a-bN,其中a+b≦1。所述III族氮化物进一步包含但不限于例如化合物AlaGa(1-a)N,其中a≦1。第一氮化物半导体层14可以包含氮化镓(GaN)层。GaN的能隙为约3.4eV。
第二氮化物半导体层16(或阻挡层)可以设置在第一氮化物半导体层14上。第二氮化物半导体层16可以包含III-V族层。第二氮化物半导体层16可以包含但不限于III族氮化物,例如化合物InaAlbGa1-a-bN,其中a+b≦1。所述III族氮化物可以进一步包含但不限于例如化合物AlaGa(1-a)N,其中a≦1。第二氮化物半导体层16的能隙可以大于第一氮化物半导体层14的能隙。第二氮化物半导体层16可以包含铝氮化镓(AlGaN)层。AlGaN的能隙为约4.0eV。第二氮化物半导体层16可具有远离第一氮化物半导体层14的表面16s1(或上表面)。
第二氮化物半导体层16与第一氮化物半导体层14之间可以形成异质结,并且异质结的极化在第一氮化物半导体层14中形成二维电子气(two-dimensional electron gas,2DEG)区域。
第三氮化物半导体层18(或耗尽层,depletion layer)可设置在第二氮化物半导体层16上。第三氮化物半导体层18可以与第二氮化物半导体层16直接接触。第三氮化物半导体层18可设置于栅极电极20与第二氮化物半导体层16之间。第三氮化物半导体层18可以掺杂有杂质(dopant)。第三氮化物半导体层18可以包含p型掺杂质。第三氮化物半导体层18可以包含p型掺杂GaN层、p型掺杂AlGaN层、p型掺杂AlN层或其它合适的III-V族层。p型掺杂质可以包含镁(Mg)、铍(Be)、锌(Zn)和镉(Cd)。第三氮化物半导体层18可以被配置成控制第一氮化物半导体层14中的2DEG的浓度。第三氮化物半导体层18可以用于耗尽第三氮化物半导体层18正下方的2DEG。第三氮化物半导体层18可具有面向第二氮化物半导体层16的表面18s1(或下表面)及与表面18s1相对的表面18s2(或上表面)。第三氮化物半导体层18可具有表面18s3,其延伸于表面18s1及表面18s2之间。
栅极电极20可以设置在第二氮化物半导体层16上。栅极电极20可以设置在第三氮化物半导体层18上。栅极电极20可以设置在漏极与源极(未绘示)之间。栅极电极20可以包含金属。栅极电极20可以包含钛(Ti)、钽(Ta)、钨(W)、铝(Al)、钴(Co)、铜(Cu)、镍(Ni)、铂(Pt)、铅(Pb)、钼(Mo)和其化合物(如但不限于氮化钛(TiN)、氮化钽(TaN)、其它导电氮化物或导电氧化物)、金属合金(如铝铜合金(Al-Cu))或其它合适的材料。
栅极电极20可具有第一部分21。第一部分21可设置于第三氮化物半导体层18的表面18s2上。第一部分21可接触第三氮化物半导体层18。第一部分21沿X轴的宽度(未标示)可小于第三氮化物半导体层18沿X轴的宽度(未标示)。第一部分21可具有面向第三氮化物半导体层18的表面21s1(或下表面)及与表面21s1相对的表面21s2(或上表面)。第一部分21可具有表面21s3,其延伸于表面21s1及表面21s2之间。
栅极电极20可具有第二部分22。第二部分22可位于第一部分21上方。第二部分22可与第三氮化物半导体层18隔开。第二部分22可由第一部分21的边缘朝向远离第三氮化物半导体层18的方向延伸。第二部分22可具有面向第三氮化物半导体层18的表面22s1(或下表面)及与表面22s1相对的表面22s2(或上表面)。第二部分22可具有表面22s3,其延伸于表面22s1及表面22s2之间。
栅极电极20的第一部分21及第二部分22可界定凹陷20r。凹陷20r可位于第一部分21的上方。表面21s2可作为凹陷20r的底部。
第一部分21的表面21s1比第二部分22的表面22s1平坦。第一部分21的表面21s1的表面粗糙度比第二部分22的表面22s1的表面粗糙度小。第一部分21的表面21s1的最高点与最低点沿Y轴方向的差值比第二部分22的表面22s1的最高点与最低点沿Y轴方向的差值小。
第一部分21的表面21s2比第二部分22的表面22s2平坦。第一部分21的表面21s2的表面粗糙度比第二部分22的表面22s2的表面粗糙度小。第一部分21的表面21s2的最高点与最低点沿Y轴方向的差值比第二部分22的表面22s2的最高点与最低点沿Y轴方向的差值小。
第二部分22的表面22s1与第三氮化物半导体层18的表面18s2之间沿Y轴方向具有距离D1。距离D1基本上非均匀(non-uniform)。距离D1基本上可变动。栅极电极20的第二部分22的厚度(例如表面22s1与表面22s2之间沿Y轴方向的距离)基本上可为均匀的(uniform)。
介电层30可以设置在第二氮化物半导体层16上。第二部分22可基本上保形地(conformally)设置在介电层30的表面30s1上。第二部分22可通过介电层30与第三氮化物半导体层18隔开。介电层30可包含高介电(high k)常数介电材料。高介电常数介电材料的k值可大于约5。介电层30可包含低介电常数介电材料。低介电常数介电材料的k值可小于约5。介电层30可以包含氧化物、氮化物、氮氧化物或其它合适的材料。介电层30可具有表面30s1(或上表面)及与表面30s1连接的表面30s2(或侧面)。介电层30的表面30s1基本上不平坦。介电层30的表面30s1比第二氮化物半导体层16的表面16s1不平坦。介电层30的表面30s1的表面粗糙度比第二氮化物半导体层16的表面16s1的表面粗糙度大。介电层30的表面30s1的表面粗糙度比介电层30的表面30s2的表面粗糙度大。
介电层40可设置在介电层30的表面30s1上。介电层40可填入栅极电极20的凹陷20r内。介电层40可位于栅极电极20的凹陷20r上。介电层40可与表面21s2接触。介电层40可与表面22s2接触。介电层40可与表面21s2及表面22s2接触。介电层40可与相对平坦的表面21s2及相对粗糙的表面22s2接触。介电层40可包含高介电常数介电材料。介电层40可包含低介电常数介电材料。介电层40可以包含氧化物、氮化物、氮氧化物或其它合适的材料。介电层40的材料可与介电层30相同。介电层40的材料可与介电层30不同。介电层30与介电层40之间可具有不完整的界线(例如一部分的界面的界线可通过扫描电子显微镜(scanningelectron microscope,SEM)确认,另一部分的界面由SEM观察不出界线)。介电层30与介电层40之间基本上可不具有界线。
图2A、图2B、图2C、图2D、图2E、图2F、图2G、图2H、图2I、图2J、图2K及图2L展示了根据本发明的一些实施例的用于制造半导体装置的方法的各个阶段。
参阅图2A,提供衬底12。第一氮化物半导体层14、第二氮化物半导体层16及半导体材料层18'可形成在衬底12上。第一氮化物半导体层14、第二氮化物半导体层16及半导体材料层18'可通过化学气相沉积、物理气相沉积、原子层沉积或其他工艺形成。
参阅图2B,形成介电层31于半导体材料层18'上。介电层31可作为虚置栅极。介电层31可经配置以在制造半导体装置的阶段中,形成在预定要形成栅极电极的位置。在之后的阶段,介电层31可被移除。介电层31可包含氧化物、氮化物、氮氧化物或其它合适的材料。介电层31可通过化学气相沉积、物理气相沉积、原子层沉积或其他工艺形成。
参阅图2C,形成介电材料32'于介电层31上。介电材料32'可覆盖半导体材料层18'。介电材料32'可覆盖介电层31。介电材料32'可包含氧化物、氮化物、氮氧化物或其它合适的材料。介电材料32'的材料可与介电层31的材料不同。介电材料32'可通过化学气相沉积、物理气相沉积、原子层沉积或其他工艺形成。
参阅图2D,执行蚀刻工艺,移除一部分的介电材料32',以形成屏蔽结构32。屏蔽结构32可覆盖介电层31。一部分的半导体材料层18'可通过屏蔽结构32露出。
参阅图2E,执行蚀刻工艺,移除一部分的半导体材料层18',以形成第三氮化物半导体层18。未被屏蔽结构32覆盖的半导体材料层18'可被移除。一部分的第二氮化物半导体层16的表面16s1可露出。一部分的第二氮化物半导体层16的表面16s1可未被屏蔽结构32覆盖。一部分的第二氮化物半导体层16的表面16s1可未被第三氮化物半导体层18覆盖。
参阅图2F,执行蚀刻工艺,移除屏蔽结构32。一部分的第三氮化物半导体层18的表面18s2可露出。一部分的第三氮化物半导体层18的表面18s2可未被介电层31覆盖。
参阅图2G,执行表面处理P1。表面处理P1可用以处理第二氮化物半导体层16的表面16s1。表面处理P1可用以处理第三氮化物半导体层18的表面18s2。表面处理P1可用以处理第三氮化物半导体层18的表面18s3。表面处理P1可用以清洁第二氮化物半导体层16的表面16s1。表面处理P1可用以清洁第三氮化物半导体层18的表面18s2。表面处理P1可用以清洁第三氮化物半导体层18的表面18s3。表面处理P1可用以在第二氮化物半导体层16的表面16s1被其他材料(例如介电层)覆盖前,清洁第二氮化物半导体层16的表面16s1,减少第二氮化物半导体层16的表面16s1上的杂质或脏污。上述杂质或脏污可为在之前的阶段,执行蚀刻工艺时,残留的蚀刻剂。上述杂质或脏污可为在之前的阶段,执行蚀刻工艺时,未被移除干净的半导体材料层18'。表面处理P1的处理溶液可包含酸。表面处理P1的处理溶液可包含硫酸。表面处理P1的处理溶液可包含盐酸。表面处理P1的处理溶液可包含碱。表面处理P1的处理溶液可包含氨。表面处理P1的处理溶液可包含水。表面处理P1的处理溶液可包含双氧水。在此阶段,介电层31可浸泡于表面处理P1的处理溶液。
参阅图2H,形成介电层30'于第二氮化物半导体层16的表面16s1上。介电层30'可覆盖介电层31。介电层30'可覆盖第三氮化物半导体层18。介电层30'可覆盖第二氮化物半导体层16的表面16s1。介电层30'可包含氧化物、氮化物、氮氧化物或其它合适的材料。介电层30'的材料可与介电层31的材料不同。介电层30'可通过化学气相沉积、物理气相沉积、原子层沉积或其他工艺形成。
参阅图2I,执行平坦化工艺P2,移除一部分的介电层30',以形成介电层30。介电层30的表面30s1与介电层31的上表面(未标示)基本上可共面。平坦化工艺P2可包含化学机械研磨工艺。在执行平坦化工艺P2的过程中,介电层31基本上可未被移除。在执行平坦化工艺P2的过程中,与介电层30'被移除的量相比,介电层31被移除的量相对较少。平坦化工艺P2可使得介电层30的表面30s1具有相对较为粗糙或不均匀的表面。
参阅图2J,执行蚀刻工艺,移除介电层31,以形成凹陷30r。一部分的第三氮化物半导体层18的表面18s2可通过介电层30露出。
参阅图2K,形成导电层20'。导电层20'可形成在第三氮化物半导体层18的表面18s2上。导电层20'可形成在介电层30的表面30s1上。导电层20'可以包含金属。导电层20'可以包含钛(Ti)、钽(Ta)、钨(W)、铝(Al)、钴(Co)、铜(Cu)、镍(Ni)、铂(Pt)、铅(Pb)、钼(Mo)和其化合物(如但不限于氮化钛(TiN)、氮化钽(TaN)、其它导电氮化物或导电氧化物)、金属合金(如铝铜合金(Al-Cu))或其它合适的材料。导电层20'可通过化学气相沉积、物理气相沉积、原子层沉积或其他工艺形成。
参阅图2L,图案化导电层20',以形成栅极电极20。形成介电层40于介电层30上,可以得到如图1所示的半导体装置1。
在一比较例,形成栅极电极及耗尽层后,对露出的阻挡层的上表面执行表面处理。表面处理所使用的处理溶液可溶解栅极电极中的金属成分,使得上述金属成分可能残留在阻挡层上,污染了阻挡层,影响半导体装置的效能。
在本发明实施例,先在耗尽层上形成虚置栅极,因此,表面处理时所使用的处理溶液清洁了氮化物半导体层时,可避免因处理溶液接触栅极电极而使得溶解至处理溶液的金属成分污染了阻挡层。因此改善了半导体装置1的良率。
在本发明实施例,由于介电层30在栅极电极20之前形成,因此,表面处理时所使用的处理溶液清洁了氮化物半导体层时,第三氮化物半导体层18上不具有源自于栅极电极20所残留的金属成分,第二氮化物半导体层16上不具有源自于栅极电极20所残留的金属成分。因此改善了半导体装置1的良率。
经过审慎考虑,在图2E的阶段时,可在屏蔽结构32未被移除的情况下,执行表面处理P1。
在本文中可以为了便于描述而使用本文所用的如“之下”、“下面”、“下部”、“上方”、“上部”、“下部”、“左侧”、“右侧”等空间相对术语来描述如附图所示的一个组件或特征与另一或多个组件或特征的关系。除了在附图中描绘的朝向之外,空间相对术语还旨在涵盖装置在使用时或操作时的不同朝向。可以以其它方式朝向设备(旋转80度或处于其它朝向),并且同样可以以相应的方式解释本文中使用的空间相对描述语。应当理解,当组件被称为“连接到”或“耦接到”另一个组件时,所述组件可以直接连接到或耦接到另一个组件,或者可以存在中间组件。
如本文所用,术语“大约”、“基本上”、“基本”和“约”用于描述和解释小的变化。当结合事件或情形使用时,所述术语可以指代事件或情形精确发生的实例以及事件或情形接近发生的实例。如本文关于给定值或给定范围所使用的,术语“约”总体上意指处于给定值或范围的±10%、±5%、±1%或±0.5%内。本文中可以将范围表示为一个端点到另一个端点或介于两个端点之间。本文所发明的所有范围都包含端点,除非另外指明。术语“基本上共面”可以指两个表面沿同一平面定位的位置差处于数微米(μm)内,如沿同一平面定位的位置差处于10μm内、5μm内、1μm内或0.5μm内。当将数值或特性称为“基本上”相同时,所述术语可以指处于所述值的平均值的±10%、±5%、±1%或±0.5%内的值。
前述内容概述了几个实施例的特征和本发明的详细方面。本发明中描述的实施例可以容易地用作设计或修改其它工艺和结构以便于实施相同或类似目的和/或实现本文介绍的实施例的相同或类似优点的基础。此类等同构造并不背离本发明的精神和范围,并且在不背离本发明的精神和范围的情况下,可以作出各种改变、替代和变更。

Claims (25)

1.一种半导体装置,其特征在于,包括:
衬底;
第一氮化物半导体层,设置于所述衬底上;
第二氮化物半导体层,设置于所述第一氮化物半导体层上并且其带隙大于所述第一氮化物半导体层的带隙;
第三氮化物半导体层,其被掺杂掺杂质,且设置于所述第二氮化物半导体层上;
栅极电极,设置于所述第三氮化物半导体层上,其中所述栅极电极具有第一部分及第二部分,所述第一部分的高度低于所述第二部分的高度,且所述第一部分的一上表面比所述第二部分的一上表面平坦。
2.根据权利要求1所述的半导体装置,其特征在于,其中所述栅极电极的所述第一部分的一下表面比所述第二部分的一下表面平坦。
3.根据权利要求1所述的半导体装置,其特征在于,其中所述栅极电极的所述第二部分与所述第三氮化物半导体层隔开。
4.根据权利要求1所述的半导体装置,其特征在于,其中所述栅极电极的所述第一部分及所述第二部分界定一凹陷于所述第一部分上方。
5.根据权利要求1所述的半导体装置,其特征在于,其中所述第三氮化物半导体层的一侧面位于所述栅极电极的所述第一部分的一侧面及所述第二部分的一侧面之间。
6.根据权利要求1所述的半导体装置,其特征在于,其中所述栅极电极的所述第二部分的下表面与所述第三氮化物半导体层的上表面之间的距离为非均匀的。
7.根据权利要求1所述的半导体装置,其特征在于,更包括:
介电层,其设置于所述第三氮化物半导体层上,其中所述介电层的一上表面的一表面粗糙度与一侧面的一表面粗糙度不同。
8.根据权利要求7所述的半导体装置,其特征在于,其中所述介电层的所述上表面的所述表面粗糙度大于所述侧面的所述表面粗糙度。
9.根据权利要求7所述的半导体装置,其特征在于,其中所述栅极电极的所述第二部分覆盖所述介电层。
10.根据权利要求7所述的半导体装置,其特征在于,其中所述栅极电极的所述第二部分通过所述介电层与所述第三氮化物半导体层隔开。
11.一种制造半导体装置的方法,其特征在于,包括:
提供衬底;
形成第一氮化物半导体层于所述衬底上;
形成第二氮化物半导体层于所述第一氮化物半导体层上,且其带隙大于所述第一氮化物半导体层的带隙;
形成第三氮化物半导体层于所述第二氮化物半导体层上,所述第三氮化物半导体层被掺杂掺杂质;
对所述第二氮化物半导体层的一上表面执行一表面处理;及
形成栅极电极于所述第三氮化物半导体层上。
12.根据权利要求11所述的方法,其特征在于,其中执行所述表面处理的步骤在形成所述栅极电极的步骤之前。
13.根据权利要求11所述的方法,其特征在于,其中执行所述表面处理的处理溶液包括酸。
14.根据权利要求11所述的方法,其特征在于,其中执行所述表面处理的处理溶液包括碱。
15.根据权利要求11所述的方法,其特征在于,更包括:
形成半导体材料层于所述第二氮化物半导体层上;
形成虚置栅极于所述半导体材料层上;
图案化所述半导体材料层以形成所述第三氮化物半导体层;及移除所述虚置栅极。
16.根据权利要求15所述的方法,其特征在于,更包括:
形成屏蔽结构覆盖所述半导体材料层,
其中图案化所述半导体材料层更包括移除未被所述屏蔽结构覆盖的所述半导体材料层。
17.根据权利要求15所述的方法,其特征在于,其中所述屏蔽结构更覆盖所述虚置栅极。
18.根据权利要求11所述的方法,其特征在于,更包括:
形成虚置栅极于所述第三氮化物半导体层上;
形成介电层覆盖所述虚置栅极;
执行平坦化工艺,移除所述介电层的一部分以露出所述虚置栅极;以及移除所述虚置栅极以露出所述第三氮化物半导体层。
19.根据权利要求18所述的方法,其特征在于,其中形成所述栅极电极的步骤在执行所述平坦化工艺的步骤之后。
20.根据权利要求18所述的方法,其特征在于,其中所述虚置栅极的材料与所述介电层的材料不同。
21.一种制造半导体装置的方法,其特征在于,包括:
提供衬底;
形成第一氮化物半导体层于所述衬底上;
形成第二氮化物半导体层于所述第一氮化物半导体层上,且其带隙大于所述第一氮化物半导体层的带隙;
形成第三氮化物半导体层于所述第二氮化物半导体层上,所述第三氮化物半导体层被掺杂掺杂质;及形成栅极电极于所述第三氮化物半导体层上,
其中所述栅极电极具有第一部分及第二部分,所述第一部分的高度低于所述第二部分的高度,且所述第一部分的一上表面比所述第二部分的一上表面平坦。
22.根据权利要求21所述的方法,其特征在于,更包括:
形成虚置栅极于所述第三氮化物半导体层上;
形成介电层覆盖所述虚置栅极;
执行平坦化工艺,移除所述介电层的一部分以露出所述虚置栅极;及
移除所述虚置栅极。
23.根据权利要求22所述的方法,其特征在于,其中所述虚置栅极的材料与所述介电层的材料不同。
24.根据权利要求21所述的方法,其特征在于,更包括:
形成一半导体材料层于所述第二氮化物半导体层上;
形成虚置栅极于所述半导体材料层上;
图案化所述半导体材料层以形成所述第三氮化物半导体层;
对所述第二氮化物半导体层的一上表面执行一表面处理;及
移除所述虚置栅极。
25.根据权利要求24所述的方法,其特征在于,更包括:
形成屏蔽结构覆盖所述半导体材料层,
其中图案化所述半导体材料层更包括移除未被所述屏蔽结构覆盖的所述半导体材料层。
CN202311350235.9A 2023-10-18 2023-10-18 一种半导体装置及其形成方法 Pending CN117334731A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311350235.9A CN117334731A (zh) 2023-10-18 2023-10-18 一种半导体装置及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311350235.9A CN117334731A (zh) 2023-10-18 2023-10-18 一种半导体装置及其形成方法

Publications (1)

Publication Number Publication Date
CN117334731A true CN117334731A (zh) 2024-01-02

Family

ID=89277051

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311350235.9A Pending CN117334731A (zh) 2023-10-18 2023-10-18 一种半导体装置及其形成方法

Country Status (1)

Country Link
CN (1) CN117334731A (zh)

Similar Documents

Publication Publication Date Title
US11563097B2 (en) High electron mobility transistor and fabrication method thereof
CN113016074B (zh) 半导体器件
CN111509041B (zh) 半导体器件及其制造方法
CN111684605B (zh) 半导体装置及其制造方法
CN110071173B (zh) 半导体装置及其制造方法
CN112119494B (zh) 半导体装置和其制作方法
WO2022087869A1 (en) Semiconductor device and fabrication method thereof
WO2024104074A1 (zh) 一种半导体装置及其形成方法
US20220376058A1 (en) Semiconductor device and fabrication method thereof
CN117276333A (zh) 一种半导体装置及其形成方法
CN115621312B (zh) 一种半导体装置及其制造方法
CN112753105B (zh) 半导体器件结构及其制造方法
CN111989780B (zh) 半导体装置结构和其制造的方法
US11588047B2 (en) Semiconductor component and manufacturing method thereof
CN117334731A (zh) 一种半导体装置及其形成方法
WO2022011633A1 (en) Semiconductor device structures and methods of manufacturing the same
CN112956029B (zh) 半导体器件及其制造方法
US12021121B2 (en) Semiconductor device structures and methods of manufacturing the same
US20230378313A1 (en) Manufacturing method of semiconductor device
WO2021208020A1 (en) Semiconductor device and fabrication method thereof
US20240047554A1 (en) Semiconductor device and manufacturing method thereof
CN117410330A (zh) 一种半导体装置及其形成方法
US20230015042A1 (en) Semiconductor device and manufacturing method thereof
CN115458597A (zh) 氮化物基半导体器件及其制造方法
CN115763558A (zh) 一种半导体装置及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination