CN115621312B - 一种半导体装置及其制造方法 - Google Patents

一种半导体装置及其制造方法 Download PDF

Info

Publication number
CN115621312B
CN115621312B CN202211594560.5A CN202211594560A CN115621312B CN 115621312 B CN115621312 B CN 115621312B CN 202211594560 A CN202211594560 A CN 202211594560A CN 115621312 B CN115621312 B CN 115621312B
Authority
CN
China
Prior art keywords
height
nitride semiconductor
semiconductor layer
dielectric layer
compensator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211594560.5A
Other languages
English (en)
Other versions
CN115621312A (zh
Inventor
张啸
欧阳爵
彭晗
周建军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innoscience Suzhou Semiconductor Co Ltd
Original Assignee
Innoscience Suzhou Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innoscience Suzhou Semiconductor Co Ltd filed Critical Innoscience Suzhou Semiconductor Co Ltd
Priority to CN202211594560.5A priority Critical patent/CN115621312B/zh
Publication of CN115621312A publication Critical patent/CN115621312A/zh
Application granted granted Critical
Publication of CN115621312B publication Critical patent/CN115621312B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本揭露提供了一种半导体装置及其制造方法。半导体装置包括第一氮化物半导体层、第二氮化物半导体层、电极、电介质结构、场板、多个高度补偿件及多个导孔。第二氮化物半导体层在第一氮化物半导体层上并且其带隙大于第一氮化物半导体层的带隙。电极接触第二氮化物半导体层。电介质结构安置在第二氮化物半导体层上且覆盖电极。场板位于电介质结构中。高度补偿件位于电介质结构中且分别安置在电极及场板上。导孔延伸入电介质结构中且分别接触高度补偿件的顶面。高度补偿件补偿了电极与场板之间的高度差，以避免在形成导孔的过程中，发生蚀刻不足或蚀穿的状况。

Description

一种半导体装置及其制造方法
技术领域
本公开涉及一种半导体装置，并且更具体地涉及一种包含高度补偿件的半导体装置。
背景技术
包含直接带隙半导体的组件，例如包含III-V族材料或III-V族化合物(类别：III-V族化合物)的半导体组件可以在各种条件下或各种环境中(例如，在不同的电压和频率下)操作或工作。
半导体组件可以包含异质结双极性晶体管(HBT，heterojunction bipolartransistor)、异质结场效应晶体管(HFET，heterojunction field effect transistor)、高电子迁移率晶体管(HEMT，high-electron-mobility transistor)、调制掺杂场效应晶体管(MODFET，modulation-doped FET)等。
然而，半导体组件中的电极与场板之间存在高度差(或台阶差)，因此，在形成导孔的过程中，容易发生蚀刻不足或蚀穿的状况。
发明内容
根据本公开的一些实施例，一种半导体装置包括第一氮化物半导体层、第二氮化物半导体层、电极、电介质结构、场板、多个高度补偿件及多个导孔。第二氮化物半导体层在第一氮化物半导体层上并且其带隙大于第一氮化物半导体层的带隙。电极接触第二氮化物半导体层。电介质结构安置在第二氮化物半导体层上且覆盖电极。场板位于电介质结构中。高度补偿件位于电介质结构中且分别安置在电极及场板上。导孔延伸入电介质结构中且分别接触高度补偿件的顶面。
根据本公开的一些实施例，一种制造半导体装置的方法包括：提供叠层结构，叠层结构包括第一氮化物半导体层及形成在第一氮化物半导体层上的第二氮化物半导体层，第二氮化物半导体层的带隙大于第一氮化物半导体层的带隙；形成电极于第二氮化物半导体层上；形成第一电介质层覆盖电极；形成场板于第一电介质层上；形成第二电介质层覆盖场板；形成贯穿第二电介质层且分别接触电极及场板的多个高度补偿件；及形成多个导孔于多个高度补偿件上。
根据本公开的一些实施例，一种半导体装置包括第一氮化物半导体层、第二氮化物半导体层、多个电极、电介质结构、场板及多个导孔结构。第二氮化物半导体层在第一氮化物半导体层上并且其带隙大于第一氮化物半导体层的带隙。电极接触第二氮化物半导体层。电介质结构安置在第二氮化物半导体层上且覆盖多个电极。场板位于电介质结构中。导孔结构延伸于电介质结构中且分别安置在多个电极上。每一个导孔结构包括导孔部及位于导孔部下方的高度补偿部。
本公开提供了一种半导体装置。该半导体装置可包括高度补偿件。高度补偿件补偿了电极与场板之间的高度差(或台阶差)，使所有导孔可在同一位置高度接触高度补偿件，并通过高度补偿件达成与电极和场板的电连接。且由于所有导孔的底面位置高度一致，可避免在形成导孔的过程中，发生蚀刻不足或蚀穿的状况。此外，设置高度补偿件亦可缩短导孔的长度，进而节省形成导孔的时间。
附图说明
当与附图一起阅读以下详细描述时，可以根据以下详细描述容易地理解本公开的各方面。应当注意的是，各种特征可能未按比例绘制。实际上，为了讨论的清楚起见，可以任意增大或减小各种特征的尺寸。
图1显示根据本公开的一些实施例的半导体装置的横截面图。
图2显示根据本公开的一些实施例的半导体装置的横截面图。
图3显示本公开的用于制造半导体装置的方法的一些实施例的一或多个阶段。
图4显示本公开的用于制造半导体装置的方法的一些实施例的一或多个阶段。
图5显示本公开的用于制造半导体装置的方法的一些实施例的一或多个阶段。
图6显示本公开的用于制造半导体装置的方法的一些实施例的一或多个阶段。
图7显示本公开的用于制造半导体装置的方法的一些实施例的一或多个阶段。
图8显示本公开的用于制造半导体装置的方法的一些实施例的一或多个阶段。
图9显示本公开的用于制造半导体装置的方法的一些实施例的一或多个阶段。
图10显示本公开的用于制造半导体装置的方法的一些实施例的一或多个阶段。
图11显示本公开的用于制造半导体装置的方法的一些实施例的一或多个阶段。
图12显示本公开的用于制造半导体装置的方法的一些实施例的一或多个阶段。
图13显示本公开的用于制造半导体装置的方法的一些实施例的一或多个阶段。
图14显示本公开的用于制造半导体装置的方法的一些实施例的一或多个阶段。
图15显示本公开的用于制造半导体装置的方法的一些实施例的一或多个阶段。
贯穿附图和具体实施方式，使用共同的附图标记来指示相同或类似的组件。根据以下结合附图进行的详细描述，本公开将更加明显。
具体实施方式
以下公开提供了用于实施所提供主题的不同特征的许多不同实施例或实例。以下描述了组件和布置的具体实例。当然，这些仅是实例并且不旨在是限制性的。在本公开中，对在第二特征之上或上方形成或设置第一特征的引用可以包含将第一特征和第二特征被形成或设置为直接接触的实施例，并且还可以包含可以在第一特征与第二特征之间形成或设置另外的特征使得第一特征和第二特征可以不直接接触的实施例。另外，本公开可以在各个实例中重复附图标记和/或字母。这种重复是为了简单和清晰的目的并且并非用于限定所讨论的各个实施例和/或配置之间的关系。
下文详细讨论了本公开的实施例。然而，应当理解的是，本公开提供了许多可以在各种各样的特定环境下具体化的适用概念。所讨论的具体实施例仅是说明性的，而不限制本公开的范围。
本公开提供了一种半导体装置。该半导体装置可包括高度补偿件。高度补偿件补偿了电极与场板之间的高度差(或台阶差)，使所有导孔可在同一位置高度接触高度补偿件，并通过高度补偿件达成与电极和场板的电连接。且由于所有导孔的底面位置高度一致，可避免在形成导孔的过程中，发生蚀刻不足或蚀穿的状况。此外，设置高度补偿件亦可缩短导孔的长度，进而节省形成导孔的时间。本公开的半导体装置可应用于但不限于HEMT装置，尤其是低压HEMT装置、高压HEMT装置和射频(RF，radio frequency)HEMT装置。
图1显示根据本公开的一些实施例的半导体装置5的横截面图。半导体装置5可包括衬底10、缓冲层11、氮化物半导体层12、氮化物半导体层13、多个电极(包括例如栅极电极21、源极电极22及漏极电极23)、电介质结构30、场板25、多个高度补偿件(包括例如高度补偿件412、高度补偿件422、高度补偿件432及高度补偿件442)及多个导孔(包括例如导孔411、导孔421、导孔431及导孔441)。
衬底10可包含但不限于硅(Si)、掺杂Si、碳化硅(SiC)、硅化锗(SiGe)、砷化镓(GaAs)或其它半导体材料。衬底10可包含但不限于蓝宝石、绝缘体上硅(SOI，silicon oninsulator)或其它合适的材料。衬底10的厚度可介于约200μm至约400μm的范围间，例如220μm、240μm、260μm、280μm、300μm、320μm、340μm、360μm或380μm。
缓冲层11可设置在衬底10上。缓冲层11可经配置以减少因衬底10与氮化物半导体层12之间的晶格失配(lattice mismatch)所引起的缺陷。
氮化物半导体层12可设置在缓冲层11上。在一些实施例中，氮化物半导体层12可称为“沟道层”。在一些实施例中，氮化物半导体层12可包含III-V族层。在一些实施例中，氮化物半导体层12可包含但不限于III族氮化物，例如化合物InaAlbGa1−a−bN，其中a + b ≦1。所述III族氮化物进一步包含但不限于例如化合物AlaGa(1-a)N，其中a ≦ 1。在一些实施例中，氮化物半导体层12可包含氮化镓(GaN)层。GaN的带隙为约3.4 eV。氮化物半导体层12的厚度的范围可为但不限于约0.1 μm到约1 μm。在一些实施例中，氮化物半导体层12可直接设置在衬底10上。
氮化物半导体层13可设置在氮化物半导体层12上。在一些实施例中，氮化物半导体层13可称为“阻挡层”。氮化物半导体层13与氮化物半导体层12之间可形成异质结，并且异质结的极化在氮化物半导体层12中形成二维电子气(two-dimensional electron gas，2DEG)区域。在一些实施例中，氮化物半导体层13可包含III-V族层。在一些实施例中，氮化物半导体层13可包含但不限于III族氮化物，例如化合物InaAlbGa1−a−bN，其中a + b ≦ 1。所述III族氮化物可进一步包含但不限于例如化合物AlaGa(1-a)N，其中a ≦ 1。在一些实施例中，氮化物半导体层13的带隙可大于氮化物半导体层12的带隙。在一些实施例中，氮化物半导体层13可包含铝氮化镓(AlGaN)层。AlGaN的带隙为约4.0 eV。氮化物半导体层13的厚度的范围可为但不限于约10 nm到约100 nm。
在一些实施例中，衬底10、缓冲层11、氮化物半导体层12及氮化物半导体层13可构成叠层结构1。
电极(例如栅极电极21、源极电极22及漏极电极23)可接触氮化物半导体层13。在一些实施例中，电极(例如栅极电极21、源极电极22及漏极电极23)可设置在氮化物半导体层13上。栅极电极21可设置在源极电极22与漏极电极23之间。栅极电极21可包含金属。在一些实施例中，栅极电极21可包含钛(Ti)、钽(Ta)、钨(W)、铝(Al)、钴(Co)、铜(Cu)、镍(Ni)、铂(Pt)、铅(Pb)、钼(Mo)和其化合物(如但不限于氮化钛(TiN)、氮化钽(TaN)、其它导电氮化物或导电氧化物)、金属合金(如铝铜合金(Al-Cu))或其它合适的材料。源极电极22可包含例如但不限于导电材料。在一些实施例中，导电材料可包含金属、合金、掺杂半导电材料(例如，掺杂晶体硅)或其它合适的导电材料，如Ti、Al、Ni、Cu、Au、Pt、Pd、W、TiN或其它合适的材料。漏极电极23可包含例如但不限于导电材料。导电材料可包含金属、合金、掺杂半导电材料(例如，掺杂晶体硅)或其它合适的导电材料，如Ti、Al、Ni、Cu、Au、Pt、Pd、W、TiN或其它合适的材料。在一些实施例中，漏极电极23的结构可与源极电极22的结构类似或相同。
电介质结构30可安置在氮化物半导体层13上。在一些实施例中，电介质结构30可包括多个电介质层(包括例如电介质层31、电介质层32及电介质层33)。电介质结构30(例如电介质层31)可覆盖电极(包括例如栅极电极21、源极电极22及漏极电极23)。电介质层(例如电介质层31、电介质层32及电介质层33)可彼此堆叠。举例来说，电介质层31可安置在氮化物半导体层13上，电介质层32可安置在电介质层31上，电介质层33可安置在电介质层32上。在一些实施例中，电介质层33的厚度t3可大于电介质层31的厚度t1及电介质层32的厚度t2。例如电介质层33的厚度t3可为电介质层31的厚度t1的2倍或3倍，或可为电介质层32的厚度t2的2倍或3倍。在一些实施例中，如图1所示，电介质结构30可界定开孔35、开孔36及开孔37。开孔35贯穿电介质层32。开孔36贯穿电介质层32和电介质层31。开孔37贯穿电介质层33。
在一些实施例中，电介质结构30(包括例如电介质层31、电介质层32及电介质层33)可包含高介电常数(high-κ)材料。高介电常数材料的κ值可大于约5。在一些实施例中，电介质结构30(包括例如电介质层31、电介质层32及电介质层33)可包含低介电常数(low-κ)材料。低介电常数材料的κ值可小于约5。在一些实施例中，电介质结构30(包括例如电介质层31、电介质层32及电介质层33)可包含氧化物、氮化物、氮氧化物或其它合适的材料。在一些实施例中，电介质层31、电介质层32及电介质层33的材料可相同。在一些实施例中，电介质层31、电介质层32及电介质层33的材料可部分相同。在一些实施例中，电介质层31、电介质层32及电介质层33的材料可不同。在一些实施例中，相邻的电介质层之间(例如电介质层31与电介质层32之间和电介质层32与电介质层33之间)可具有不完整的界线(例如一部分的界面的界线可通过扫描电子显微镜(scanning electron microscope，SEM)确认，另一部分的界面由SEM观察不出界线)。在一些实施例中，相邻的电介质层之间(例如电介质层31与电介质层32之间和电介质层32与电介质层33之间)实质上可不具有界线。
场板25可位于电介质结构30中。在一些实施例中，如图1所示，场板25可安置在电介质层31上。电介质层32可覆盖场板25。场板25可邻近栅极电极21且与栅极电极21间隔开。场板25可包含导电材料。在一些实施例中，导电材料可包含例如但不限于钛(Ti)、钽(Ta)、钨(W)、铝(Al)、钴(Co)、铜(Cu)、镍(Ni)、铂(Pt)、铅(Pb)、钼(Mo)和其化合物(如但不限于氮化钛(TiN)、氮化钽(TaN)、其它导电氮化物或导电氧化物)、金属合金(如铝铜合金(Al-Cu))或其它合适的材料。场板25的厚度的范围可为但不限于约50 nm到约300 nm。在一些实施例中，场板25可为零电位。
高度补偿件(例如高度补偿件412、高度补偿件422、高度补偿件432及高度补偿件442)可位于电介质结构30中。高度补偿件(例如高度补偿件412、高度补偿件422、高度补偿件432及高度补偿件442)可接触电介质层33。在一些实施例中，高度补偿件(例如高度补偿件422)可位于开孔35中且安置在场板25上，因此，高度补偿件(例如高度补偿件422)可贯穿电介质层32。在一些实施例中，高度补偿件(例如高度补偿件412、高度补偿件432及高度补偿件442)可位于开孔36中且安置在电极(例如栅极电极21、源极电极22及漏极电极23)上，因此，高度补偿件(例如高度补偿件412、高度补偿件432及高度补偿件442)可贯穿电介质层32及电介质层31。在一些实施例中，高度补偿件的顶面(包括例如高度补偿件412的顶面410、高度补偿件422的顶面420、高度补偿件432的顶面430及高度补偿件442的顶面440)可共面。
在一些实施例中，如图1所示，高度补偿件(例如高度补偿件412、高度补偿件422、高度补偿件432及高度补偿件442)可包括下导孔部(例如高度补偿件412的下导孔部413、高度补偿件422的下导孔部423、高度补偿件432的下导孔部433及高度补偿件442的下导孔部443)及上连接部(例如高度补偿件412的上连接部414、高度补偿件422的上连接部424、高度补偿件432的上连接部434及高度补偿件442的上连接部444)。上连接部(例如高度补偿件412的上连接部414、高度补偿件422的上连接部424、高度补偿件432的上连接部434及高度补偿件442的上连接部444)可在电介质层32的顶面上且位于下导孔部(例如高度补偿件412的下导孔部413、高度补偿件422的下导孔部423、高度补偿件432的下导孔部433及高度补偿件442的下导孔部443)上方。在一些实施例中，上连接部(例如上连接部414、上连接部424、上连接部434及上连接部444)的宽度可大于下导孔部(例如下导孔部413、下导孔部423、下导孔部433及下导孔部443)的宽度。举例来说，高度补偿件412的上连接部414的宽度w31可大于高度补偿件412的下导孔部413的宽度w21，高度补偿件422的上连接部424的宽度w32可大于高度补偿件422的下导孔部423的宽度w22，高度补偿件432的上连接部434的宽度w33可大于高度补偿件432的下导孔部433的宽度w23，高度补偿件442的上连接部444的宽度w34可大于高度补偿件442的下导孔部443的宽度w24。在一些实施例中，高度补偿件412的下导孔部413与上连接部414可一体成型为一单体结构，高度补偿件422的下导孔部423与上连接部424可一体成型为一单体结构，高度补偿件432的下导孔部433与上连接部434可一体成型为一单体结构，高度补偿件442的下导孔部443与上连接部444可一体成型为一单体结构。在一些实施例中，上连接部(例如高度补偿件422的上连接部424)可为场板结构。
在一些实施例中，高度补偿件的高度(例如高度补偿件412的高度h1、高度补偿件422的高度h2及高度补偿件432的高度h3或高度补偿件442的高度h4)可不同，以补偿电极(例如栅极电极21、源极电极22及漏极电极23)与场板25之间的高度差(或台阶差)。在一些实施例中，高度补偿件(包括例如高度补偿件412、高度补偿件422、高度补偿件432及高度补偿件442)的材料可与场板25的材料相同。高度补偿件(例如高度补偿件412、高度补偿件422、高度补偿件432及高度补偿件442)可包含导电材料。高度补偿件(例如高度补偿件412、高度补偿件422、高度补偿件432及高度补偿件442)的材料可包含例如但不限于钛(Ti)、钽(Ta)、钨(W)、铝(Al)、钴(Co)、铜(Cu)、镍(Ni)、铂(Pt)、铅(Pb)、钼(Mo)和其化合物(如但不限于氮化钛(TiN)、氮化钽(TaN)、其它导电氮化物或导电氧化物)、金属合金(如铝铜合金(Al-Cu))或其它合适的材料。
导孔(例如导孔411、导孔421、导孔431及导孔441)可从电介质结构30的顶面(即电介质层33的顶面)延伸入电介质结构30中。在一些实施例中，导孔(例如导孔411、导孔421、导孔431及导孔441)可位于开孔37中且安置在高度补偿件的顶面(例如高度补偿件412的顶面410、高度补偿件422的顶面420、高度补偿件432的顶面430及高度补偿件442的顶面440)上。因此，导孔(例如导孔411、导孔421、导孔431及导孔441)可贯穿电介质层33且分别接触高度补偿件的顶面(例如高度补偿件412的顶面410、高度补偿件422的顶面420、高度补偿件432的顶面430及高度补偿件442的顶面440)。且由于高度补偿件的顶面(包括例如高度补偿件412的顶面410、高度补偿件422的顶面420、高度补偿件432的顶面430及高度补偿件442的顶面440)共面，因此，导孔的长度(包括例如导孔411的长度L1、导孔421的长度L2、导孔431的长度L3及导孔441的长度L4)可相同。且导孔的底面(包括例如导孔411的底面、导孔421的底面、导孔431的底面及导孔441的底面)可共面，即所有导孔的底面(包括例如导孔411的底面、导孔421的底面、导孔431的底面及导孔441的底面)位置高度一致。在一些实施例中，如图1所示，导孔(例如导孔411、导孔421、导孔431及导孔441)可分别与所接触的高度补偿件(例如高度补偿件412、高度补偿件422、高度补偿件432及高度补偿件442)构成一非直线型导孔结构。因此，导孔(包括例如导孔411、导孔421、导孔431及导孔441)亦可被称为“导孔部(包括例如导孔部411、导孔部421、导孔部431及导孔部441)”。高度补偿件(包括例如高度补偿件412、高度补偿件422、高度补偿件432及高度补偿件442)亦可被称为“高度补偿部(包括例如高度补偿部412、高度补偿部422、高度补偿部432及高度补偿部442)”。高度补偿部(例如高度补偿部412、高度补偿部422、高度补偿部432及高度补偿部442)可位于导孔部(例如导孔部411、导孔部421、导孔部431及导孔部441)下方。
在一些实施例中，导孔(例如导孔411、导孔421、导孔431及导孔441)可分别接触高度补偿件的上连接部(例如高度补偿件412的上连接部414、高度补偿件422的上连接部424、高度补偿件432的上连接部434及高度补偿件442的上连接部444)。且导孔(例如导孔411、导孔421、导孔431及导孔441)可与高度补偿件的下导孔部(例如高度补偿件412的下导孔部413、高度补偿件422的下导孔部423、高度补偿件432的下导孔部433及高度补偿件442的下导孔部443)错位(misalignment)。在一些实施例中，所述“错位”可包括导孔的几何中心(例如导孔411的几何中心、导孔421的几何中心、导孔431的几何中心及导孔441的几何中心)偏移(shifting)或偏离(deviating)高度补偿件的下导孔部的几何中心(例如高度补偿件412的下导孔部413的几何中心、高度补偿件422的下导孔部423的几何中心、高度补偿件432的下导孔部433的几何中心及高度补偿件442的下导孔部443的几何中心)。
在一些实施例中，如图1所示，导孔的长度(例如导孔411的长度L1、导孔421的长度L2、导孔431的长度L3及导孔441的长度L4)可大于高度补偿件的高度(例如高度补偿件412的高度h1、高度补偿件422的高度h2及高度补偿件432的高度h3或高度补偿件442的高度h4)。在一些实施例中，高度补偿件的上连接部的宽度(例如高度补偿件412的上连接部414的宽度w31、高度补偿件422的上连接部424的宽度w32、高度补偿件432的上连接部434的宽度w33及高度补偿件442的上连接部444的宽度w34)及高度补偿件的下导孔部的宽度(例如高度补偿件412的下导孔部413的宽度w21、高度补偿件422的下导孔部423的宽度w22、高度补偿件432的下导孔部433的宽度w23及高度补偿件442的下导孔部443的宽度w24)可大于导孔的宽度(例如导孔411的宽度w11、导孔421的宽度w12、导孔431的宽度w13及导孔441的宽度w14)。在一些实施例中，导孔(例如导孔411、导孔421、导孔431及导孔441)的几何形状可不同于高度补偿件(例如高度补偿件412、高度补偿件422、高度补偿件432及高度补偿件442)的几何形状。导孔(例如导孔411、导孔421、导孔431及导孔441)的材料可不同于高度补偿件(例如高度补偿件412、高度补偿件422、高度补偿件432及高度补偿件442)的材料。在一些实施例中，导孔(例如导孔411、导孔421、导孔431及导孔441)的材料可包含例如但不限于钛(Ti)、钽(Ta)、钨(W)、铝(Al)、钴(Co)、铜(Cu)、镍(Ni)、铂(Pt)、铅(Pb)、钼(Mo)和其化合物(如但不限于氮化钛(TiN)、氮化钽(TaN)、其它导电氮化物或导电氧化物)、金属合金(如铝铜合金(Al-Cu))或其它合适的材料。
在比较例的半导体装置中，并未设置高度补偿件。在这样的情况下，需以不同长度的导孔与不同高度的电极及场板接触，而通过蚀刻工艺在形成不同长度的导孔的过程中，容易发生蚀刻不足(例如蚀刻未达停止层)或蚀穿(例如蚀穿停止层)的状况。在本公开实施例中，高度补偿件(包括例如高度补偿件412、高度补偿件422、高度补偿件432及高度补偿件442)补偿了电极(例如栅极电极21、源极电极22及漏极电极23)与场板25之间的高度差(或台阶差)，使所有导孔(包括例如导孔411、导孔421、导孔431及导孔441)可在同一位置高度接触高度补偿件(包括例如高度补偿件412、高度补偿件422、高度补偿件432及高度补偿件442)，并通过高度补偿件(例如高度补偿件412、高度补偿件422、高度补偿件432及高度补偿件442)达成与电极(例如栅极电极21、源极电极22及漏极电极23)和场板25的电连接。且由于所有导孔的底面(包括例如导孔411的底面、导孔421的底面、导孔431的底面及导孔441的底面)位置高度一致，可避免在形成导孔(例如导孔411、导孔421、导孔431及导孔441)的过程中，发生蚀刻不足或蚀穿的状况。此外，设置高度补偿件(例如高度补偿件412、高度补偿件422、高度补偿件432及高度补偿件442)亦可缩短导孔(例如导孔411、导孔421、导孔431及导孔441)的长度，进而节省形成导孔(例如导孔411、导孔421、导孔431及导孔441)的时间。
图2显示根据本公开的一些实施例的半导体装置5a的横截面图。图2的半导体装置5a具有和图1的半导体装置5相似的结构，不同处在于：图2的半导体装置5a的导孔(包括例如导孔411a、导孔421a、导孔431a及导孔441a)的配置。在一些实施例中，如图2所示，导孔(例如导孔411a、导孔421a、导孔431a及导孔441a)可基于电路设计考虑对齐高度补偿件的下导孔部(例如高度补偿件412的下导孔部413、高度补偿件422的下导孔部423、高度补偿件432的下导孔部433及高度补偿件442的下导孔部443)。在一些实施例中，所述“对齐”可包括导孔的几何中心(例如导孔411a的几何中心、导孔421a的几何中心、导孔431a的几何中心及导孔441a的几何中心)对齐高度补偿件的下导孔部的几何中心(例如高度补偿件412的下导孔部413的几何中心、高度补偿件422的下导孔部423的几何中心、高度补偿件432的下导孔部433的几何中心及高度补偿件442的下导孔部443的几何中心)。
图3至图15显示本公开的用于制造半导体装置的方法的一些实施例的一或多个阶段。在一些实施例中，所述方法用于制造图1所示的半导体装置5。
参阅图3，提供叠层结构1。叠层结构1可包括衬底10、缓冲层11、氮化物半导体层12及氮化物半导体层13。图3的衬底10可相同于图1的衬底10。图3的缓冲层11可相同于图1的缓冲层11。图3的氮化物半导体层12可相同于图1的氮化物半导体层12。图3的氮化物半导体层13可相同于图1的氮化物半导体层13。因此，如图3所示，缓冲层11可形成在衬底10上，氮化物半导体层12可形成在缓冲层11上，氮化物半导体层13可形成在氮化物半导体层12上。
参阅图4，通过例如沉积工艺(例如物理气相沉积工艺、化学气相沉积工艺或原子层沉积工艺)或电镀工艺形成电极(包括例如栅极电极21、源极电极22及漏极电极23)于氮化物半导体层13上。图4的电极(包括例如栅极电极21、源极电极22及漏极电极23)可相同于图1的电极(包括例如栅极电极21、源极电极22及漏极电极23)。
参阅图5，通过例如沉积工艺、涂布工艺或喷溅工艺形成电介质层31于氮化物半导体层13上，以覆盖电极(包括例如栅极电极21、源极电极22及漏极电极23)。图5的电介质层31可相同于图1的电介质层31。
参阅图6，通过例如沉积工艺(例如物理气相沉积工艺、化学气相沉积工艺或原子层沉积工艺)、电镀工艺或喷溅工艺结合图案化工艺形成场板25于电介质层31上。在一些实施例中，图案化工艺可包括以干蚀刻工艺或湿蚀刻工艺定义场板25的图案。图6的场板25可相同于图1的场板25。
参阅图7，通过例如沉积工艺、涂布工艺或喷溅工艺形成电介质层32于电介质层31上，以覆盖场板25。图7的电介质层32可相同于图1的电介质层32。
参阅图8，形成图案化硬屏蔽91于电介质层32上。
参阅图8及图9，通过例如蚀刻工艺(例如干蚀刻工艺)及图案化硬屏蔽91形成贯穿电介质层32的开孔35及贯穿电介质层32和电介质层31的开孔36，以分别显露场板25的一部份及电极的一部份(包括例如栅极电极21的一部份、源极电极22的一部份及漏极电极23的一部份)。之后，移除图案化硬屏蔽91。在一些实施例中，如图9所示，开孔36的深度不同于开孔35的深度。
参阅图10，通过例如沉积工艺(例如物理气相沉积工艺、化学气相沉积工艺或原子层沉积工艺)、电镀工艺或喷溅工艺形成导电材料40于电介质层32上、开孔35中、场板25的显露部份上、开孔36中及电极的显露部份(包括例如栅极电极21的显露部份、源极电极22的显露部份及漏极电极23的显露部份)上。导电材料40可包含例如但不限于钛(Ti)、钽(Ta)、钨(W)、铝(Al)、钴(Co)、铜(Cu)、镍(Ni)、铂(Pt)、铅(Pb)、钼(Mo)和其化合物(如但不限于氮化钛(TiN)、氮化钽(TaN)、其它导电氮化物或导电氧化物)、金属合金(如铝铜合金(Al-Cu))或其它合适的材料。
参阅图11，形成图案化硬屏蔽92于导电材料40上。
参阅图11及图12，通过例如蚀刻工艺(例如干蚀刻工艺)及图案化硬屏蔽92图案化导电材料40，以形成贯穿电介质层32且分别接触电极(例如栅极电极21、源极电极22及漏极电极23)及场板25的多个高度补偿件(包括例如高度补偿件412、高度补偿件422、高度补偿件432及高度补偿件442)。之后，移除图案化硬屏蔽92。在一些实施例中，如图12所示，高度补偿件(例如高度补偿件412、高度补偿件432及高度补偿件442)可进一步贯穿电介质层31，以分别接触电极(例如栅极电极21、源极电极22及漏极电极23)。图12的高度补偿件(包括例如高度补偿件412、高度补偿件422、高度补偿件432及高度补偿件442)可相同于图1的高度补偿件(包括例如高度补偿件412、高度补偿件422、高度补偿件432及高度补偿件442)。因此，图12的高度补偿件的顶面(包括例如高度补偿件412的顶面410、高度补偿件422的顶面420、高度补偿件432的顶面430及高度补偿件442的顶面440)可共面。
参阅图13，通过例如沉积工艺、涂布工艺或喷溅工艺形成电介质层33于电介质层32上，以覆盖高度补偿件(包括例如高度补偿件412、高度补偿件422、高度补偿件432及高度补偿件442)。图13的电介质层33可相同于图1的电介质层33。因此，图13的电介质层33的厚度t3可大于电介质层31的厚度t1及电介质层32的厚度t2。此外，图13的电介质层31、电介质层32及电介质层33可构成电介质结构30。
参阅图14，形成图案化硬屏蔽93于电介质层33上。
参阅图14及图15，通过例如蚀刻工艺(例如干蚀刻工艺)及图案化硬屏蔽93形成贯穿电介质层33的开孔37，以显露高度补偿件的顶面的一部份(包括例如高度补偿件412的顶面410的一部份、高度补偿件422的顶面420的一部份、高度补偿件432的顶面430的一部份及高度补偿件442的顶面440的一部份)。由于高度补偿件的顶面(包括例如高度补偿件412的顶面410、高度补偿件422的顶面420、高度补偿件432的顶面430及高度补偿件442的顶面440)共面，因此，开孔37的蚀刻停止位置高度可一致，避免在形成开孔37的过程中，发生蚀刻不足或蚀穿的状况。之后，移除图案化硬屏蔽93。在一些实施例中，如图15所示，所有开孔37的深度相同。
参阅图1，通过例如沉积工艺(例如物理气相沉积工艺、化学气相沉积工艺或原子层沉积工艺)、电镀工艺或喷溅工艺形成多个导孔(包括例如导孔411、导孔421、导孔431及导孔441)于开孔37中及高度补偿件的顶面的显露部份(包括例如高度补偿件412的顶面410的显露部份、高度补偿件422的顶面420的显露部份、高度补偿件432的顶面430的显露部份及高度补偿件442的顶面440的显露部份)上，以形成图1的半导体装置5。
在本文中可以为了便于描述而使用本文所用的如“之下”、“下面”、“下部”、“上方”、“上部”、“下部”、“左侧”、“右侧”等空间相对术语来描述如附图所示的一个组件或特征与另一或多个组件或特征的关系。除了在附图中描绘的朝向之外，空间相对术语还旨在涵盖装置在使用时或操作时的不同朝向。可以其它方式朝向设备(旋转80度或处于其它朝向)，并且同样可以相应的方式解释本文中使用的空间相对描述语。应当理解，当组件被称为“连接到”或“耦接到”另一个组件时，所述组件可以直接连接到或耦接到另一个组件，或者可以存在中间组件。
如本文所用，术语“大约”、“基本上”、“基本”和“约”用于描述和解释小的变化。当结合事件或情形使用时，所述术语可以指代事件或情形精确发生的实例以及事件或情形接近发生的实例。如本文关于给定值或给定范围所使用的，术语“约”总体上意指处于给定值或范围的±10%、±5%、±1%或±0.5%内。本文中可以将范围表示为一个端点到另一个端点或介于两个端点之间。本文所公开的所有范围都包含端点，除非另外指明。术语“基本上共面”可以指两个表面沿同一平面定位的位置差处于数微米(μm)内，如沿同一平面定位的位置差处于10 μm内、5 μm内、1 μm内或0.5 μm内。当将数值或特性称为“基本上”相同时，所述术语可以指处于所述值的平均值的±10%、±5%、±1%或±0.5%内的值。
前述内容概述了几个实施例的特征和本公开的详细方面。本公开中描述的实施例可以容易地用作设计或修改其它工艺和结构以便于实施相同或类似目的和/或实现本文介绍的实施例的相同或类似优点的基础。此类等同构造并不背离本公开的精神和范围，并且在不背离本公开的精神和范围的情况下，可以作出各种改变、替代和变更。

Claims (17)

1.一种半导体装置，其包括：
第一氮化物半导体层；
第二氮化物半导体层，其在所述第一氮化物半导体层上并且具有大于所述第一氮化物半导体层的带隙的带隙；
电极，其接触所述第二氮化物半导体层；
电介质结构，其安置在所述第二氮化物半导体层上且覆盖所述电极；
场板，其位于所述电介质结构中；
多个高度补偿件，其位于所述电介质结构中且分别安置在所述电极及所述场板上；及
多个导孔，其延伸入所述电介质结构中且分别接触所述高度补偿件的顶面；
其中，所述多个高度补偿件的长度不同，所述多个导孔的长度相同，所述导孔的长度大于所述高度补偿件的长度；所述多个高度补偿件的所述顶面共面。
2.根据权利要求1所述的半导体装置，其中所述高度补偿件包括下导孔部及位于所述下导孔部上方的上连接部，且所述导孔接触所述上连接部。
3.根据权利要求2所述的半导体装置，其中所述导孔与所述高度补偿件的所述下导孔部错位。
4.根据权利要求2所述的半导体装置，其中所述导孔对齐所述高度补偿件的所述下导孔部。
5.根据权利要求2所述的半导体装置，其中所述上连接部的宽度大于所述导孔的宽度。
6.根据权利要求2所述的半导体装置，其中所述下导孔部的宽度大于所述导孔的宽度。
7.根据权利要求2所述的半导体装置，其中所述上连接部的宽度大于所述下导孔部的宽度。
8.根据权利要求2所述的半导体装置，其中所述上连接部为场板结构。
9.根据权利要求1所述的半导体装置，其中所述高度补偿件的几何形状不同于所述导孔的几何形状。
10.根据权利要求1所述的半导体装置，其中所述高度补偿件的材料不同于所述导孔的材料。
11.根据权利要求1所述的半导体装置，其中所述高度补偿件的材料与所述场板的材料相同。
12.根据权利要求1所述的半导体装置，其中所述电介质结构包括覆盖所述电极的第一电介质层、安置在所述第一电介质层上的第二电介质层及安置在所述第二电介质层上的第三电介质层，所述高度补偿件接触所述第三电介质层且贯穿所述第二电介质层。
13.根据权利要求12所述的半导体装置，其中所述第三电介质层的厚度大于所述第二电介质层的厚度。
14.一种制造半导体装置的方法，其包括：
提供叠层结构，所述叠层结构包括第一氮化物半导体层及形成在所述第一氮化物半导体层上的第二氮化物半导体层，所述第二氮化物半导体层具有大于所述第一氮化物半导体层的带隙的带隙；
形成电极于所述第二氮化物半导体层上；
形成第一电介质层覆盖所述电极；
形成场板于所述第一电介质层上；
形成第二电介质层覆盖所述场板；
形成贯穿所述第二电介质层且分别接触所述电极及所述场板的多个高度补偿件；及
形成多个导孔于所述多个高度补偿件上；
其中，所述多个高度补偿件的长度不同，所述多个导孔的长度相同，所述导孔的长度大于所述高度补偿件的长度；所述多个高度补偿件的顶面共面。
15.根据权利要求14所述的方法，其进一步包括：
形成第三电介质层覆盖所述多个高度补偿件，其中所述多个导孔贯穿所述第三电介质层。
16.一种半导体装置，其包括：
第一氮化物半导体层；
第二氮化物半导体层，其在所述第一氮化物半导体层上并且具有大于所述第一氮化物半导体层的带隙的带隙；
多个电极，其接触所述第二氮化物半导体层；
电介质结构，其安置在所述第二氮化物半导体层上且覆盖所述多个电极；
场板，其位于所述电介质结构中；及
多个导孔结构，其延伸于所述电介质结构中且分别安置在所述多个电极上，其中每一个所述导孔结构包括导孔部及位于所述导孔部下方的高度补偿部；
其中，多个高度补偿部的长度不同，多个导孔部的长度相同，所述导孔部的长度大于所述高度补偿部的长度；所述多个导孔结构的所述高度补偿部的顶面共面。
17.根据权利要求16所述的半导体装置，其中所述多个导孔结构进一步安置在所述场板上，且安置在所述场板上的所述导孔结构的所述高度补偿部的长度不同于安置在所述电极上的所述导孔结构的所述高度补偿部的长度。
CN202211594560.5A 2022-12-13 2022-12-13 一种半导体装置及其制造方法 Active CN115621312B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211594560.5A CN115621312B (zh) 2022-12-13 2022-12-13 一种半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211594560.5A CN115621312B (zh) 2022-12-13 2022-12-13 一种半导体装置及其制造方法

Publications (2)

Publication Number Publication Date
CN115621312A CN115621312A (zh) 2023-01-17
CN115621312B true CN115621312B (zh) 2023-12-05

Family

ID=84879888

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211594560.5A Active CN115621312B (zh) 2022-12-13 2022-12-13 一种半导体装置及其制造方法

Country Status (1)

Country Link
CN (1) CN115621312B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117936569A (zh) * 2024-03-22 2024-04-26 英诺赛科（珠海）科技有限公司 一种半导体器件以及制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112771678A (zh) * 2020-12-25 2021-05-07 英诺赛科(苏州)科技有限公司 半导体器件及其制造方法
CN112789731A (zh) * 2020-12-25 2021-05-11 英诺赛科(苏州)科技有限公司 半导体器件及其制造方法
CN112789733A (zh) * 2020-12-28 2021-05-11 英诺赛科(苏州)半导体有限公司 半导体器件结构和其制造方法
CN114586176A (zh) * 2021-12-31 2022-06-03 英诺赛科(苏州)半导体有限公司 氮基双向开关器件及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112771678A (zh) * 2020-12-25 2021-05-07 英诺赛科(苏州)科技有限公司 半导体器件及其制造方法
CN112789731A (zh) * 2020-12-25 2021-05-11 英诺赛科(苏州)科技有限公司 半导体器件及其制造方法
CN112789733A (zh) * 2020-12-28 2021-05-11 英诺赛科(苏州)半导体有限公司 半导体器件结构和其制造方法
CN114586176A (zh) * 2021-12-31 2022-06-03 英诺赛科(苏州)半导体有限公司 氮基双向开关器件及其制造方法

Also Published As

Publication number Publication date
CN115621312A (zh) 2023-01-17

Similar Documents

Publication Publication Date Title
US11600708B2 (en) Semiconductor device and manufacturing method thereof
CN112204751B (zh) 半导体装置结构和其制造方法
US20200365699A1 (en) High electron mobility transistor and fabrication method thereof
WO2022000247A1 (en) Semiconductor device and manufacturing method thereof
US10971579B2 (en) Semiconductor device and fabrication method thereof
CN112119494B (zh) 半导体装置和其制作方法
CN115621312B (zh) 一种半导体装置及其制造方法
US11742397B2 (en) Semiconductor device and manufacturing method thereof
US20220399444A1 (en) Semiconductor device and fabrication method thereof
US11830913B2 (en) Semiconductor device and fabrication method thereof
WO2024104074A1 (zh) 一种半导体装置及其形成方法
US20220376058A1 (en) Semiconductor device and fabrication method thereof
CN117276333A (zh) 一种半导体装置及其形成方法
US20220399443A1 (en) Semiconductor device structures and methods of manufacturing the same
US20220376066A1 (en) Semiconductor device and manufacturing method thereof
WO2022006770A1 (en) Electronic device and manufacturing method thereof
CN111758167A (zh) 半导体装置和其制作方法
CN117410330A (zh) 一种半导体装置及其形成方法
US20220376070A1 (en) Semiconductor device and fabrication method thereof
CN112956029B (zh) 半导体器件及其制造方法
US20230065509A1 (en) Group iii-v ic with different sheet resistance 2-deg resistors
CN115763558A (zh) 一种半导体装置及其形成方法
CN117334731A (zh) 一种半导体装置及其形成方法
TWM623644U (zh) 半導體裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant