CN117276333A - 一种半导体装置及其形成方法 - Google Patents

一种半导体装置及其形成方法 Download PDF

Info

Publication number
CN117276333A
CN117276333A CN202311325646.2A CN202311325646A CN117276333A CN 117276333 A CN117276333 A CN 117276333A CN 202311325646 A CN202311325646 A CN 202311325646A CN 117276333 A CN117276333 A CN 117276333A
Authority
CN
China
Prior art keywords
layer
nitride semiconductor
etch stop
semiconductor device
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311325646.2A
Other languages
English (en)
Inventor
张铭宏
饶剑
张啸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innoscience Suzhou Semiconductor Co Ltd
Original Assignee
Innoscience Suzhou Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innoscience Suzhou Semiconductor Co Ltd filed Critical Innoscience Suzhou Semiconductor Co Ltd
Priority to CN202311325646.2A priority Critical patent/CN117276333A/zh
Publication of CN117276333A publication Critical patent/CN117276333A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本揭露提供了一种半导体装置及其形成方法。半导体装置包含衬底、第一氮化物半导体层、第二氮化物半导体层、第三氮化物半导体层、栅极电极、场板及蚀刻停止层。第一氮化物半导体层设置于衬底上。第二氮化物半导体层设置于第一氮化物半导体层上并且其带隙大于第一氮化物半导体层的带隙。第三氮化物半导体层被掺杂掺杂质，且设置于第二氮化物半导体层上。栅极电极设置于第三氮化物半导体层上。场板覆盖一部分的栅极电极。蚀刻停止层设置于栅极电极与场板之间。

Description

一种半导体装置及其形成方法
技术领域
本公开涉及一种半导体装置，并且更具体地涉及一种包含具有延伸部的栅极电极。
背景技术
包含直接能隙半导体的组件，例如包含III-V族材料或III-V族化合物(类别：III-V族化合物)的半导体组件可以在各种条件下或各种环境中(例如，在不同的电压和频率下)操作或工作。
半导体组件可以包含异质结双极性晶体管(HBT，heterojunction bipolartransistor)、异质结场效应晶体管(HFET，heterojunction field effect transistor)、高电子迁移率晶体管(HEMT，high-electron-mobility transistor)、调制掺杂场效应晶体管(MODFET，modulation-doped FET)等。
发明内容
根据本公开的一些实施例，一种半导体装置包含衬底、第一氮化物半导体层、第二氮化物半导体层、第三氮化物半导体层、栅极电极、场板及蚀刻停止层。第一氮化物半导体层设置于衬底上。第二氮化物半导体层设置于第一氮化物半导体层上并且其带隙大于第一氮化物半导体层的带隙。第三氮化物半导体层被掺杂掺杂质，且设置于第二氮化物半导体层上。栅极电极设置于第三氮化物半导体层上。场板覆盖一部分的栅极电极。蚀刻停止层设置于栅极电极与场板之间。
根据本公开的一些实施例，一种半导体装置之制造方法包含提供一衬底。方法亦包含形成第一氮化物半导体层于衬底上。方法更包含形成第二氮化物半导体层于第一氮化物半导体层上，第二氮化物半导体层的带隙大于第一氮化物半导体层的带隙。此外，方法包含形成第三氮化物半导体层于第二氮化物半导体层上，第三氮化物半导体层被掺杂掺杂质。方法亦包含形成栅极电极于第三氮化物半导体层上。方法更包含形成蚀刻停止层于栅极电极上。方法亦包含形成场板覆盖一部分的蚀刻停止层。
根据本公开的一些实施例，一种半导体装置包含衬底、第一氮化物半导体层、第二氮化物半导体层、第三氮化物半导体层、栅极电极、介电层、蚀刻停止层及场板。第一氮化物半导体层设置于衬底上。第二氮化物半导体层设置于第一氮化物半导体层上并且其带隙大于第一氮化物半导体层的带隙。第三氮化物半导体层被掺杂掺杂质，且设置于第二氮化物半导体层上。栅极电极设置于第三氮化物半导体层上。介电层覆盖栅极电极及第三氮化物半导体层。蚀刻停止层覆盖介电层。场板覆盖蚀刻停止层。
本揭露提供一种半导体装置，其具有蚀刻停止层于场板及栅极电极之间。蚀刻停止层可在用来定义间隔物的蚀刻工艺中，避免间隔物下的介电层因蚀刻工艺而有损耗，造成场板的效能不符预期。此外，蚀刻停止层亦可用来形成空气间隙，进一步让场板下的环境具有相对较低的介电常数，以进一步提升场板的效能。
附图说明
当与附图一起阅读以下详细描述时，可以根据以下详细描述容易地理解本公开的各方面。经审慎考虑的是，各种特征可能未按比例绘制。实际上，为了讨论的清楚起见，可以任意增大或减小各种特征的尺寸。
图1是根据本公开的一些实施例的半导体装置的截面图。
图2是根据本公开的一些实施例的半导体装置的截面图。
图3是根据本公开的一些实施例的半导体装置的截面图。
图4是根据本公开的一些实施例的半导体装置的截面图。
图5是根据本公开的一些实施例的半导体装置的截面图。
图6是根据本公开的一些实施例的半导体装置的截面图。
图7是根据本公开的一些实施例的半导体装置的截面图。
图8是根据本公开的一些实施例的半导体装置的截面图。
图9是根据本公开的一些实施例的半导体装置的截面图。
图10A、图10B、图10C、图10D及图10E展示了根据本公开的一些实施例的用于制造半导体装置的方法的各个阶段。
图11A、图11B、图11C、图11D、图11E及图11F展示了根据本公开的一些实施例的用于制造半导体装置的方法的各个阶段。
贯穿附图和具体实施方式，使用共同的附图标记来指示相同或类似的组件。根据以下结合附图进行的详细描述，本公开将更加明显。
具体实施方式
以下公开提供了用于实施所提供主题的不同特征的许多不同实施例或实例。以下描述了组件和布置的具体实例。当然，这些仅是实例并且不旨在是限制性的。在本公开中，对在第二特征之上或上方形成或设置第一特征的引用可以包含将第一特征和第二特征被形成或设置为直接接触的实施例，并且还可以包含可以在第一特征与第二特征之间形成或设置另外的特征使得第一特征和第二特征可以不直接接触的实施例。另外，本公开可以在各个实例中重复附图标记和/或字母。这种重复是为了简单和清晰的目的并且并非用于限定所讨论的各个实施例和/或配置之间的关系。
下文详细讨论了本公开的实施例。然而，应当理解的是，本公开提供了许多可以在各种各样的特定环境下具体化的适用概念。所讨论的具体实施例仅是说明性的，而不限制本公开的范围。
本公开提供了一种半导体装置。此半导体装置具有蚀刻停止层于场板及栅极电极之间。蚀刻停止层可在用来定义间隔物的蚀刻工艺中，避免间隔物下的介电层因蚀刻工艺而有损耗，造成场板的效能不符预期。此外，蚀刻停止层亦可用来形成空气间隙，进一步让场板下的环境具有相对较低的介电常数，以进一步提升场板的效能。
图1是根据本公开的一些实施例的半导体装置1a的截面图。半导体装置1a可包含衬底12、氮化物半导体层14、氮化物半导体层16、氮化物半导体层18、栅极电极20、介电层30、蚀刻停止层41、间隔物51、间隔物52、电极61(例如源极)、电极62(例如漏极)、场板611及层间介电层70。
衬底12可以包含但不限于硅(Si)、掺杂Si、碳化硅(SiC)、硅化锗(SiGe)、砷化镓(GaAs)或其它半导体材料。衬底12可以包含但不限于蓝宝石、绝缘体上硅(SOI，silicon oninsulator)或其它合适的材料。衬底12可具有表面12s1(上表面)。衬底12的表面12s1的法线方向(normal direction)大抵上可平行于Y轴。
半导体装置1a亦可包含缓冲层。缓冲层可以设置在衬底12上。缓冲层可经配置以减少因衬底12与氮化物半导体层14之间的晶格失配(lattice mismatch)所引起的缺陷。
氮化物半导体层14(或沟道层)可以设置在衬底12上。氮化物半导体层14可以包含III-V族层。氮化物半导体层14可以包含但不限于III族氮化物，例如化合物InaAlbGa1-a-bN，其中a+b≦1。所述III族氮化物进一步包含但不限于例如化合物AlaGa(1-a)N，其中a≦1。氮化物半导体层14可以包含氮化镓(GaN)层。GaN的能隙为约3.4eV。
氮化物半导体层16(或阻挡层)可以设置在氮化物半导体层14上。氮化物半导体层16可以包含III-V族层。氮化物半导体层16可以包含但不限于III族氮化物，例如化合物InaAlbGa1-a-bN，其中a+b≦1。所述III族氮化物可以进一步包含但不限于例如化合物AlaGa(1-a)N，其中a≦1。氮化物半导体层16的能隙可以大于氮化物半导体层14的能隙。氮化物半导体层16可以包含铝氮化镓(AlGaN)层。AlGaN的能隙为约4.0eV。
氮化物半导体层16与氮化物半导体层14之间可以形成异质结，并且异质结的极化在氮化物半导体层14中形成二维电子气(two-dimensional electron gas，2DEG)区域。
氮化物半导体层18(或耗尽层，depletion layer)可设置在氮化物半导体层16上。氮化物半导体层18可以与氮化物半导体层16直接接触。氮化物半导体层18可设置于栅极电极20与氮化物半导体层16之间。氮化物半导体层18可以掺杂有杂质(dopant)。氮化物半导体层18可以包含p型掺杂质。氮化物半导体层18可以包含p型掺杂GaN层、p型掺杂AlGaN层、p型掺杂AlN层或其它合适的III-V族层。p型掺杂质可以包含镁(Mg)、铍(Be)、锌(Zn)和镉(Cd)。氮化物半导体层18可以被配置成控制氮化物半导体层14中的2DEG的浓度。氮化物半导体层18可以用于耗尽氮化物半导体层18正下方的2DEG。氮化物半导体层18可具有表面18s1(或上表面)及表面18s2(或侧面)。氮化物半导体层18的表面18s2可延伸于氮化物半导体层18的表面18s1及氮化物半导体层16的上表面之间。
栅极电极20可以设置在氮化物半导体层16上。栅极电极20可以设置在氮化物半导体层18上。栅极电极20可以设置在氮化物半导体层18的表面18s1上。栅极电极20可以设置在电极62与电极61之间。栅极电极20可以包含金属。栅极电极20可以包含钛(Ti)、钽(Ta)、钨(W)、铝(Al)、钴(Co)、铜(Cu)、镍(Ni)、铂(Pt)、铅(Pb)、钼(Mo)和其化合物(如但不限于氮化钛(TiN)、氮化钽(TaN)、其它导电氮化物或导电氧化物)、金属合金(如铝铜合金(Al-Cu))或其它合适的材料。栅极电极20可具有表面20s1(或上表面)及表面20s2(或侧面)。栅极电极20的表面20s2可延伸于氮化物半导体层18的表面18s1及栅极电极20的表面20s1之间。氮化物半导体层18和栅极电极20可定义角落c1。氮化物半导体层18的表面18s1和栅极电极20的表面20s2可定义角落c1。
介电层30可设置在栅极电极20上。介电层30可接触栅极电极20的表面20s1。介电层30可接触栅极电极20的表面20s2。介电层30可设置在氮化物半导体层18上。介电层30可接触氮化物半导体层18的表面18s1。介电层30可接触氮化物半导体层18的表面18s2。介电层30可设置在氮化物半导体层16上。介电层30可接触氮化物半导体层16。介电层30可保形地(conformally)设置在氮化物半导体层16、氮化物半导体层18及栅极电极20上。介电层30可覆盖角落c1。介电层30可延伸至电极61。介电层30可延伸至电极62。介电层30可经配置以用于调整氮化物半导体层18与场板611之间的介电常数。介电层30可经配置以用于调整栅极电极20与场板611之间的介电常数。介电层30可具有表面30s1(或上表面)及表面30s2(或侧面)。介电层30的表面30s2可延伸于介电层30的表面30s1及氮化物半导体层18的表面18s1之间。介电层30可包含氮化物。介电层30可包含氮化硅。介电层30可包含氧化物。介电层30可包含氧化硅。介电层30可包含氮氧化物。介电层30可包含氮氧化硅。介电层30可包含其他适合的材料。
蚀刻停止层41可设置在介电层30上。蚀刻停止层41可接触介电层30的表面30s1。蚀刻停止层41可接触介电层30的表面30s2。蚀刻停止层41可通过介电层30与栅极电极20隔开。蚀刻停止层41可通过介电层30与氮化物半导体层18隔开。蚀刻停止层41可通过介电层30与氮化物半导体层16隔开。蚀刻停止层41可覆盖角落c1。蚀刻停止层41可通过介电层30与角落c1隔开。蚀刻停止层41可保形地设置在介电层30上。蚀刻停止层41可经配置以保护介电层30的表面30s1，避免介电层30的表面30s1因蚀刻工艺造成厚度的损耗。蚀刻停止层41可经配置以调整场板611与氮化物半导体层18之间的介电常数于所需的范围内。蚀刻停止层41可经配置以调整场板611与栅极电极20之间的介电常数于所需的范围内。蚀刻停止层41的材料可与介电层30的材料不同。蚀刻停止层41的材料与介电层30的材料对于相同的蚀刻剂可具有不同的蚀刻选择比。蚀刻停止层41的材料可与间隔物51的材料不同。蚀刻停止层41的材料与间隔物51的材料对于相同的蚀刻剂可具有不同的蚀刻选择比。蚀刻停止层41可包含金属氮化物。蚀刻停止层41可包含氮化铝。蚀刻停止层41可包含金属氧化物。蚀刻停止层41可包含氧化铝。蚀刻停止层41可包含氧化镓。蚀刻停止层41可包含氧化铟。蚀刻停止层41可包含氧化铟锡。
间隔物51可设置在栅极电极20的表面20s2上。间隔物51可设置在介电层30的表面30s2上。间隔物51可设置在氮化物半导体层18的表面18s1上。间隔物51可隔开栅极电极20的表面20s2及场板611。间隔物51可沿X轴方向设置于场板611与氮化物半导体层18之间。间隔物51可沿Y轴方向设置于场板611与氮化物半导体层18之间。间隔物51可沿X轴方向设置于场板611与栅极电极20之间。间隔物51可沿X轴方向设置于场板611与介电层30之间。间隔物51可沿Y轴方向设置于场板611与介电层30之间。间隔物51可沿X轴方向设置于场板611与蚀刻停止层41之间。间隔物51可沿Y轴方向设置于场板611与蚀刻停止层41之间。间隔物51可设置于栅极电极20与电极61之间。间隔物51的顶部的高度(elevation)可与蚀刻停止层41的表面41s1(或上表面)的高度大抵上相同。间隔物51可经配置以用于调整氮化物半导体层18与场板611之间的介电常数。间隔物51可经配置以用于调整栅极电极20与场板611之间的介电常数。间隔物51的材料可与介电层30的材料不同。间隔物51的介电常数可与介电层30的介电常数不同。间隔物51的介电常数可小于介电层30的介电常数。间隔物51可包含氧化物。间隔物51可包含氧化硅。间隔物51可包含氮化物。间隔物51可包含氮化硅。间隔物51可包含氮氧化物。间隔物51可包含氮氧化硅。间隔物51可包含其他适合的材料。间隔物51的材料与介电层30的材料之间的蚀刻选择比的差距可小于间隔物51的材料与蚀刻停止层41的材料之间的蚀刻选择比的差距。蚀刻选择比的大小可指对于相同的蚀刻剂，材料因蚀刻剂被移除的速度。当两材料的蚀刻选择比具有较小的差距时，代表上述两材料因相同的蚀刻剂被移除的速度之差距较小。当两材料的蚀刻选择比具有较大的差距时，代表上述两材料因相同的蚀刻剂被移除的速度之差距较大。
间隔物52可设置在栅极电极20的表面20s2上。间隔物52可设置在介电层30的表面30s2上。间隔物52可设置在氮化物半导体层18的表面18s1上。间隔物52可设置于栅极电极20与电极62之间。间隔物52的材料可与间隔物51的材料相同。
电极61可以设置在氮化物半导体层16上。电极61可以与氮化物半导体层16接触。电极61可以包含例如但不限于导电材料。导电材料可以包含金属、合金、掺杂半导电材料(例如，掺杂晶体硅)或其它合适的导电材料，如Ti、Al、Ni、Cu、Au、Pt、Pd、W、TiN或其它合适的材料。电极61可以包含多层结构。例如，电极61可以包含两层不同材料的结构。电极61可作为源极。
电极61可具有场板611。场板611可朝向栅极电极20延伸。场板611可设置于蚀刻停止层41的表面41s1上。场板611可接触蚀刻停止层41的表面41s1。场板611可设置于介电层30的表面30s1上。电极61可设置于介电层30的表面30s2上。场板611可设置于间隔物51上。场板611可由电极61延伸至蚀刻停止层41的表面41s1上。场板611可覆盖一部分的氮化物半导体层18。场板611可覆盖一部分的栅极电极20。场板611可经配置以调整半导体装置1a的电场分布。场板611可经配置以调整半导体装置1a的电性参数。
电极62可以设置在氮化物半导体层16上。电极62可以与氮化物半导体层16接触。电极62可以包含例如但不限于导电材料。导电材料可以包含金属、合金、掺杂半导电材料(例如，掺杂晶体硅)或其它合适的导电材料，如Ti、Al、Ni、Cu、Au、Pt、Pd、W、TiN或其它合适的材料。电极62可以包含多层结构。例如，电极62可以包含两层不同材料的结构。电极62可作为漏极。
层间介电层70可以设置在氮化物半导体层16上。层间介电层70可覆盖栅极电极20。层间介电层70可包含高介电(high k)常数介电材料。高介电常数介电材料的k值可大于约5。层间介电层70可包含低介电常数介电材料。低介电常数介电材料的k值可小于约5。层间介电层70可以包含氧化物、氮化物、氮氧化物或其它合适的材料。层间介电层70可包括多层介电层。上述介电层的材料可部分相同。上述介电层的材料可部分不同。上述相邻的介电层之间可具有不完整的界线(例如一部分的界面的界线可通过扫描电子显微镜(scanningelectron microscope，SEM)确认，另一部分的界面由SEM观察不出界线)。上述相邻的介电层之间大抵上可不具有界线。层间介电层70与间隔物52之间可不具有界线。
在此实施例，蚀刻停止层41可设置于场板611与介电层30之间。蚀刻停止层41可在用来定义间隔物51轮廓的蚀刻工艺中，保护介电层30不因蚀刻工艺受到损耗，而影响场板611的效能。
图2是根据本公开的一些实施例的半导体装置1b的截面图。图2的半导体装置1b可与图1的半导体装置1a相似，不同之处如下所述。
半导体装置1b可包括蚀刻停止层42。蚀刻停止层42可不覆盖介电层30的表面30s1。蚀刻停止层42可具有表面42s1(或上表面)。蚀刻停止层42的表面42s1可接触层间介电层70。蚀刻停止层42的表面42s1的高度可与介电层30的表面30s1的高度大抵上相同。蚀刻停止层42的表面42s1的高度可与间隔物51的顶部的高度大抵上相同。介电层30的表面30s1的粗糙度可与蚀刻停止层42的表面42s1的粗糙度不同。
图3是根据本公开的一些实施例的半导体装置1c的截面图。图3的半导体装置1c可与图1的半导体装置1a相似，不同之处如下所述。
半导体装置1c可包括蚀刻停止层43。蚀刻停止层43可不覆盖介电层30的表面30s1。蚀刻停止层43可具有表面43s1(或上表面)。蚀刻停止层43的表面43s1可接触层间介电层70。蚀刻停止层43的表面43s1的高度可低于介电层30的表面30s1的高度。蚀刻停止层43的表面43s1的高度可低于间隔物51的顶部的高度。
场板611可具有突出部611e1。突出部611e1可由场板611沿Y轴方向朝向衬底12突出。场板611的突出部611e1可接触蚀刻停止层43的表面43s1。场板611可接触介电层30的表面30s2。场板611的突出部611e1可接触介电层30的表面30s2。
层间介电层70可具有突出部70e。突出部70e可沿Y轴方向朝向衬底12突出。层间介电层70的突出部70e可接触蚀刻停止层43的表面43s1。层间介电层70的突出部70e可接触介电层30的表面30s2。
图4是根据本公开的一些实施例的半导体装置1d的截面图。图4的半导体装置1d可与图1的半导体装置1a相似，不同之处如下所述。
半导体装置1d可包括蚀刻停止层44。蚀刻停止层44可不覆盖介电层30的表面30s1。蚀刻停止层44可具有表面44s1(或上表面)。场板611可与蚀刻停止层44的表面44s1隔开。
半导体装置1d可包括空气间隙81。空气间隙81可位于场板611与蚀刻停止层44的表面44s1之间。场板611可通过空气间隙81与蚀刻停止层44的表面44s1隔开。
空气间隙81具有相对较小的介电常数。可通过调整空气间隙81沿Y轴方向的长度，调整场板611与氮化物半导体层18之间的介电常数。可通过调整空气间隙81沿Y轴方向的长度，调整场板611与栅极电极20之间的介电常数。由于空气间隙81具有相对较小的介电常数，场板611可相对较佳地调整半导体装置1d的电场，提升半导体装置1d的效能。
图5是根据本公开的一些实施例的半导体装置1e的截面图。图5的半导体装置1e可与图1的半导体装置1a相似，不同之处如下所述。
半导体装置1e可包括蚀刻停止层45。蚀刻停止层45可不覆盖介电层30的表面30s1。蚀刻停止层45可具有表面45s1(或上表面)。
场板611可具有突出部611e2。突出部611e2可由场板611沿Y轴方向朝向衬底12突出。场板611的突出部611e2可与蚀刻停止层45的表面45s1隔开。场板611的突出部611e2可接触介电层30的表面30s2。
半导体装置1e可包括空气间隙82。空气间隙82可位于场板611与蚀刻停止层45的表面45s1之间。场板611的突出部611e2可通过空气间隙82与蚀刻停止层45的表面45s1隔开。
空气间隙82具有相对较小的介电常数。可通过调整空气间隙82沿Y轴方向的长度，调整场板611与氮化物半导体层18之间的介电常数。可通过调整空气间隙82沿Y轴方向的长度，调整场板611与栅极电极20之间的介电常数。由于空气间隙82具有相对较小的介电常数，场板611可相对较佳地调整半导体装置1e的电场，提升半导体装置1e的效能。
图6是根据本公开的一些实施例的半导体装置1f的截面图。图6的半导体装置1f可与图1的半导体装置1a相似，不同之处如下所述。
半导体装置1f可包括蚀刻停止层46。蚀刻停止层46可与介电层30的表面30s2隔开。一部分的表面30s3可未被蚀刻停止层46覆盖。
半导体装置1f可包括空气间隙83。蚀刻停止层46可通过空气间隙83与介电层30的表面30s2隔开。场板611的突出部611e2可曝露于空气间隙83。介电层30的表面30s2可曝露于空气间隙83。介电层30可具有大抵上平行于表面30s1的表面30s3。表面30s3的高度可低于表面30s1的高度。介电层30的表面30s3可曝露于空气间隙83。空气间隙83沿Y轴方向可具有长度L1。
半导体装置1f可包括空气间隙84。层间介电层70的突出部70e可曝露于空气间隙84。空气间隙84沿Y轴方向可具有长度L2。长度L1可与长度L2不同。长度L1可大于长度L2。场板611的突出部611e2沿Y轴方向的长度可与层间介电层70的突出部70e不同。
图7是根据本公开的一些实施例的半导体装置1g的截面图。图7的半导体装置1g可与图1的半导体装置1a相似，不同之处如下所述。
半导体装置1g可包括蚀刻停止层47。蚀刻停止层47可具有表面47s1(或上表面)。
半导体装置1g可包括间隔物51'。间隔物51'的顶部的高度可与介电层30的表面30s1的高度不同。间隔物51'的顶部的高度可与蚀刻停止层47的表面47s1的高度不同。间隔物51'的顶部的高度可低于蚀刻停止层47的表面47s1的高度。蚀刻停止层47的一部分可未被间隔物51'覆盖。
半导体装置1g可包括间隔物52'。间隔物52'的顶部的高度可低于蚀刻停止层47的表面47s1的高度。
电极61可具有阶梯结构61p。阶梯结构61p可设置在间隔物51'上。
图8是根据本公开的一些实施例的半导体装置1h的截面图。图8的半导体装置1h可与图1的半导体装置1a相似，不同之处如下所述。
半导体装置1h可包括蚀刻停止层48。蚀刻停止层48可具有表面48s1。蚀刻停止层48的表面48s1可大抵上平行于介电层30的表面30s2。蚀刻停止层48的表面48s1可由间隔物51的边缘沿X轴方向朝向栅极电极20陷入。
场板611可具有突出部611e3。突出部611e3可由电极61沿X轴方向朝向氮化物半导体层18延伸。突出部611e3可接触蚀刻停止层48的表面48s1。
图9是根据本公开的一些实施例的半导体装置1i的截面图。图9的半导体装置1i可与图1的半导体装置1a相似，不同之处如下所述。
半导体装置1i可包括蚀刻停止层49。蚀刻停止层49可具有表面49s1。蚀刻停止层49的表面49s1可大抵上平行于介电层30的表面30s2。蚀刻停止层49的表面49s1可由间隔物51的边缘沿X轴方向朝向栅极电极20陷入。
半导体装置1i可包括空气间隙85。空气间隙85可位于蚀刻停止层49的表面49s1与场板611之间。场板611可通过空气间隙85与蚀刻停止层49的表面49s1隔开。
图10A、图10B、图10C、图10D及图10E展示了根据本公开的一些实施例的用于制造半导体装置的方法的各个阶段。
参阅图10A，可提供衬底12。形成氮化物半导体层14、氮化物半导体层16、氮化物半导体层18及栅极电极20在衬底12上。氮化物半导体层14、氮化物半导体层16、氮化物半导体层18及栅极电极20可通过化学气相沉积(chemical vapor deposition，CVD)、物理气相沉积(physical vapor deposition，PVD)、原子层沉积(atomic layer deposition，ALD)或其他适合的技术形成。氮化物半导体层14、氮化物半导体层16、氮化物半导体层18及栅极电极20的图案(pattern)可通过光刻(photo lithography)工艺、蚀刻工艺及其他适合的工艺形成。
参阅图10B，形成介电层30，介电层30覆盖氮化物半导体层16、氮化物半导体层18及栅极电极20。形成蚀刻停止层41于介电层30上。介电层30、蚀刻停止层41可通过ALD、CVD、PVD或其他适合的工艺形成。
参阅图10C，形成介电材料50于蚀刻停止层41上。介电材料50可通过CVD、PVD、ALD或其他适合的工艺形成。
参阅图10D，执行蚀刻工艺，移除一部分的介电材料50，以形成间隔物51及间隔物52。在此阶段，蚀刻停止层41可以保护介电层30，避免介电层30因蚀刻工艺而有损耗。蚀刻工艺可包含干蚀刻或其他适合的工艺。
参阅图10E，形成电极61、电极62及层间介电层70，以得到如图1所示的半导体装置1a。电极61、电极62及层间介电层70可通过CVD、PVD、ALD或其他适合的工艺形成。
在比较例的半导体装置，并未形成蚀刻停止层。在执行如图10D的步骤时，由于间隔层的材料与介电层的材料之间的蚀刻选择比的差异相对较小，因此，在未形成蚀刻停止层的状况下，介电层会因蚀刻工艺而产生损耗，进而影响场板与耗尽层之间的电场分布，使得半导体装置的电性未达到需求。在本公开实施例，蚀刻停止层41的材料与介电材料50的材料之间的蚀刻选择比的差异相对较大，因此，在定义间隔物51的轮廓的过程时，蚀刻停止层41具有相对较小的损耗。因此，介电层30在执行如图10D的步骤时，并未有损耗。因此，场板611可以有较佳的效能，控制半导体装置1a的电场分布。
图11A、图11B、图11C、图11D、图11E及图11F展示了根据本公开的一些实施例的用于制造半导体装置的方法的各个阶段。
参阅图11A，可提供衬底12。形成氮化物半导体层14、氮化物半导体层16、氮化物半导体层18及栅极电极20在衬底12上。氮化物半导体层14、氮化物半导体层16、氮化物半导体层18及栅极电极20可通过CVD、PVD、ALD或其他适合的技术形成。氮化物半导体层14、氮化物半导体层16、氮化物半导体层18及栅极电极20的图案可通过光刻工艺、蚀刻工艺及其他适合的工艺形成。
参阅图11B，形成介电层30，介电层30覆盖氮化物半导体层16、氮化物半导体层18及栅极电极20。形成蚀刻停止层42于介电层30上。介电层30、蚀刻停止层42可通过ALD、CVD、PVD或其他适合的工艺形成。
参阅图11C，形成介电材料50于蚀刻停止层42上。介电材料50可通过CVD、PVD、ALD或其他适合的工艺形成。
参阅图11D，执行蚀刻工艺，移除一部分的介电材料50，以形成间隔物51及间隔物52。可控制蚀刻工艺的蚀刻剂，控制介电材料50被移除的量。可控制蚀刻工艺的执行时间，控制介电材料50被移除的量。间隔物51的顶部的高度可低于蚀刻停止层42的表面42s1的高度。间隔物52的顶部的高度可低于蚀刻停止层42的表面42s1的高度。在此阶段，蚀刻停止层42可以保护介电层30，避免介电层30因蚀刻工艺而有损耗。蚀刻工艺可包含干蚀刻或其他适合的工艺。
参阅图11E，执行蚀刻工艺，移除一部分的蚀刻停止层42，以露出介电层30的表面30s1。介电层30的表面30s1的高度可与蚀刻停止层42的表面42s1的高度大抵上相同。由于蚀刻停止层42的材料与介电层30的材料之间的蚀刻选择比的差异相对较大，因此介电层30在此步骤的损耗相对较小。
参阅图11F，形成电极61、电极62及层间介电层70，以得到如图2所示的半导体装置1b。电极61、电极62及层间介电层70可通过CVD、PVD、ALD或其他适合的工艺形成。
在此实施例，在定义间隔物51的轮廓的过程时，蚀刻停止层42具有相对较小的损耗。因此，介电层30在执行如图11D的步骤时，并未有损耗。因此，场板611可以有较佳的效能，控制半导体装置1b的电场分布。
经过审慎考虑，在图11E的阶段，可更移除蚀刻停止层42的表面42s1的一部份，以形成如图3所示的半导体装置1c。
经过审慎考虑，在图11E的阶段，可更移除蚀刻停止层42的表面42s1的一部份，形成空气间隙81，以形成如图4所示的半导体装置1d。
经过审慎考虑，在图11E的阶段，可更移除蚀刻停止层42的表面42s1的一部份，形成空气间隙82，并形成突出部611e2朝向空气间隙82突出，以形成如图5所示的半导体装置1e。
经过审慎考虑，在图11E的阶段，可更移除蚀刻停止层42的表面42s1的一部份，形成空气间隙83及84，以形成如图6所示的半导体装置1f。
经过审慎考虑，在图10D的阶段，可移除更多的介电材料50，形成间隔层51'及52'，以形成如图7所示的半导体装置1g。
经过审慎考虑，在图11E的阶段，可更移除蚀刻停止层42的表面42s1的一部份及靠近电极61的一部份，并形成突出部611e2及611e3，以形成如图8所示的半导体装置1h。
经过审慎考虑，在图11E的阶段，可更移除蚀刻停止层42的表面42s1的一部份及靠近电极61的一部份，形成空气间隙81及85，以形成如图9所示的半导体装置1i。
根据本公开的一些实施例，一种半导体装置包含衬底、第一氮化物半导体层、第二氮化物半导体层、第三氮化物半导体层、栅极电极、场板及蚀刻停止层。第一氮化物半导体层设置于衬底上。第二氮化物半导体层设置于第一氮化物半导体层上并且其带隙大于第一氮化物半导体层的带隙。第三氮化物半导体层被掺杂掺杂质，且设置于第二氮化物半导体层上。栅极电极设置于第三氮化物半导体层上。场板覆盖一部分的栅极电极。蚀刻停止层设置于栅极电极与场板之间。
半导体装置可更包含介电层，其设置于蚀刻停止层与第三氮化物半导体层之间。
蚀刻停止层可覆盖介电层的上表面。
蚀刻停止层的上表面与介电层的上表面可大抵上共面。
蚀刻停止层的上表面由介电层的上表面凹陷。
场板可具有朝向衬底突出的突出部
半导体装置可更包含空气间隙，其位于场板与蚀刻停止层之间。
场板可具有朝向空气间隙突出的突出部。
半导体装置可更包含第一电极，场板由第一电极延伸至栅极电极上，其中蚀刻停止层延伸至第一电极。
半导体装置可更包含第一电极，场板由第一电极延伸至栅极电极上，其中场板具有突出部，突出部的延伸方向与衬底的上表面的法线方向大抵上垂直。
半导体装置可更包含空气间隙，其位于第一电极与蚀刻停止层之间。
半导体装置可更包含间隔物，其设置于场板与蚀刻停止层之间。
间隔物的顶部位于第一高度，介电层的上表面位于第二高度，第二高度高于第一高度。
场板可具有阶梯结构，其位于间隔物与蚀刻停止层的界面的上方。
根据本公开的一些实施例，一种半导体装置之制造方法包含提供一衬底。方法亦包含形成第一氮化物半导体层于衬底上。方法更包含形成第二氮化物半导体层于第一氮化物半导体层上，第二氮化物半导体层的带隙大于第一氮化物半导体层的带隙。此外，方法包含形成第三氮化物半导体层于第二氮化物半导体层上，第三氮化物半导体层被掺杂掺杂质。方法亦包含形成栅极电极于第三氮化物半导体层上。方法更包含形成蚀刻停止层于栅极电极上。方法亦包含形成场板覆盖一部分的蚀刻停止层。
方法可更包含：形成第一介电层于第三氮化物半导体层上，其中蚀刻停止层形成于介电层上；形成第二介电层于蚀刻停止层上；以及移除一部分的第二介电层，以形成间隔物，其中场板形成于间隔物上。
方法可更包含：移除蚀刻停止层的上表面，以露出第一介电层。
形成场板可包含形成朝向衬底突出的一突出部。
根据本公开的一些实施例，一种半导体装置包含衬底、第一氮化物半导体层、第二氮化物半导体层、第三氮化物半导体层、栅极电极、介电层、蚀刻停止层及场板。第一氮化物半导体层设置于衬底上。第二氮化物半导体层设置于第一氮化物半导体层上并且其带隙大于第一氮化物半导体层的带隙。第三氮化物半导体层被掺杂掺杂质，且设置于第二氮化物半导体层上。栅极电极设置于第三氮化物半导体层上。介电层覆盖栅极电极及第三氮化物半导体层。蚀刻停止层覆盖介电层。场板覆盖蚀刻停止层。
介电层的上表面与蚀刻停止层的上表面可大抵上共面。
介电层的上表面位于第一高度，蚀刻停止层的上表面位于第二高度，第一高度高于第二高度。
半导体装置可更包含空气间隙，其位于场板与蚀刻停止层之间。
除非另外规定，否则如“在…上”、“在…下”、“向上”、“左”、“右”、“向下”、“顶部”、“底部”、“竖直”、“水平”、“侧”、“高于”、“低于”、“上部”、“在…上方”、“在…下方”的空间描述是相对于图式中所展示的定向指示的。应理解，本文中所使用的空间描述仅出于说明的目的，且本文中所描述的结构的实际实施方案可以任何定向或方式在空间上布置，其限制条件为本公开的实施例的优点不会因此类布置而有偏差。
如本文中所使用，术语“竖直”用以指向上和向下方向，而术语“水平”是指横向于竖直方向的方向。
如本文中所使用，术语“大约”、“大体上”、“大体”和“约”用以描述和解释小的变化。当与事件或情况结合使用时，术语可指事件或情况精确发生的例子以及事件或情况极近似地发生的例子。举例来说，当结合数值使用时，术语可指小于或等于所述数值的±10％的变化范围，如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％或小于或等于±0.05％。举例来说，如果第一数值在第二数值的小于或等于±10％的变化范围内，如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％或小于或等于±0.05％，那么第一数值可认为“大体上”相同于或等于第二数值。举例来说，“大体上”垂直可指代相对于90°的小于或等于±10°的角度变化范围，如小于或等于±5°、小于或等于±4°、小于或等于±3°、小于或等于±2°、小于或等于±1°、小于或等于±0.5°、小于或等于±0.1°或小于或等于±0.05°。
如果两个表面之间的移位不超过5μm、不超过2μm、不超过1μm或不超过0.5μm，那么可认为这两个表面是共面的或大体上共面的。如果表面的最高点与最低点之间的移位不超过5μm、不超过2μm、不超过1μm或不超过0.5μm，那么可认为表面大体上平坦。
如本文中所使用，除非上下文另外明确规定，否则单数术语“一(a/an)”和“所述”可包含多个指示物。
如本文中所使用，术语“导电(conductive)”、“导电(electrically conductive)”和“电导率”指代输送电流的能力。导电材料通常指示呈现对于电流流动的极少或零对抗的那些材料。电导率的一个量度是西门子每米(S/m)。通常，导电材料是导电性大于大约104S/m(如至少105S/m或至少106S/m)的一种材料。材料的电导率有时可随温度而变化。除非另外指定，否则材料的电导率在室温下测量。
此外，有时在本文中以范围格式呈现量、比率和其它数值。应理解，此类范围格式是为了便利和简洁而使用，且应灵活地理解，不仅包含明确地指定为范围极限的数值，而且包含涵盖于那个范围内的所有个别数值或子范围，如同明确地指定每一数值和子范围一般。
虽然已参考本公开的具体实施例描述并说明本公开，但这些描述和说明并非限制性的。所属领域的技术人员应理解，可在不脱离如由随附权利要求书定义的本公开的真实精神和范围的情况下，作出各种改变且取代等效物。图解可能未必按比例绘制。归因于制造过程和公差，本公开中的工艺再现与实际设备之间可能存在区别。可能存在并未特定说明的本公开的其它实施例。应将本说明书和图式视为说明性而非限定性的。可进行修改，以使特定情形、材料、物质组成、方法或工艺适宜于本公开的目标、精神和范围。所有此类修改是既定在随附权利要求书的范围内。虽然本文中公开的方法已参考按特定次序执行的特定操作加以描述，但应理解，可在不脱离本公开的教示的情况下组合、细分或重新排序这些操作以形成等效方法。相应地，除非本文中特别指示，否则操作的次序和分组并非本公开的限制。

Claims (25)

1.一种半导体装置，其特征在于，包括：
衬底；
第一氮化物半导体层，设置于所述衬底上；
第二氮化物半导体层，设置于所述第一氮化物半导体层上并且其带隙大于所述第一氮化物半导体层的带隙；
第三氮化物半导体层，其被掺杂掺杂质，且设置于所述第二氮化物半导体层上；
栅极电极，设置于所述第三氮化物半导体层上；
场板，覆盖一部分的所述栅极电极；以及
蚀刻停止层，设置于所述栅极电极与所述场板之间。
2.根据权利要求1所述的半导体装置，其特征在于，更包括：
介电层，设置于所述蚀刻停止层与所述第三氮化物半导体层之间。
3.根据权利要求2所述的半导体装置，其特征在于，所述蚀刻停止层覆盖所述介电层的上表面。
4.根据权利要求2所述的半导体装置，其特征在于，所述蚀刻停止层的上表面与所述介电层的上表面共面。
5.根据权利要求2所述的半导体装置，其特征在于，所述蚀刻停止层的上表面由所述介电层的上表面凹陷。
6.根据权利要求5所述的半导体装置，其特征在于，所述场板具有朝向所述衬底突出的突出部。
7.根据权利要求5所述的半导体装置，其特征在于，更包括：
空气间隙，位于所述场板与所述蚀刻停止层之间。
8.根据权利要求7所述的半导体装置，其特征在于，所述场板具有朝向所述空气间隙突出的突出部。
9.根据权利要求2所述的半导体装置，其特征在于，更包括：
第一电极，所述场板由所述第一电极延伸至所述栅极电极上，其中所述蚀刻停止层延伸至所述第一电极。
10.根据权利要求2所述的半导体装置，其特征在于，更包括：
第一电极，所述场板由所述第一电极延伸至所述栅极电极上，其中所述场板具有突出部，所述突出部的延伸方向与所述衬底的上表面的法线方向垂直。
11.根据权利要求10所述的半导体装置，其特征在于，更包括：
空气间隙，位于所述第一电极与所述蚀刻停止层之间。
12.根据权利要求2所述的半导体装置，其特征在于，更包括：
间隔物，设置于所述场板与所述蚀刻停止层之间。
13.根据权利要求12所述的半导体装置，其特征在于，所述间隔物的顶部位于第一高度，所述介电层的上表面位于第二高度，所述第二高度高于所述第一高度。
14.根据权利要求12所述的半导体装置，其特征在于，所述场板具有阶梯结构，其位于所述间隔物与所述蚀刻停止层的界面的上方。
15.根据权利要求1所述的半导体装置，其特征在于，更包括：
层间介电层，覆盖所述场板；
第一空气间隙，被所述场板覆盖；以及
第二空气间隙，被所述层间介电层覆盖，
其中所述第一空气间隙沿第一方向具有第一长度，所述第二空气间隙沿所述第一方向具有第二长度，所述第一长度与所述第二长度不同，且其中所述第一方向与所述衬底的上表面的法线方向平行。
16.根据权利要求15所述的半导体装置，其特征在于，所述层间介电层具有朝向所述第二空气间隙突出的突出部。
17.一种制造半导体装置的方法，其特征在于，包括：
提供衬底；
形成第一氮化物半导体层于所述衬底上；
形成第二氮化物半导体层于所述第一氮化物半导体层上，且其带隙大于所述第一氮化物半导体层的带隙；
形成第三氮化物半导体层于所述第二氮化物半导体层上，所述第三氮化物半导体层被掺杂掺杂质；
形成栅极电极于所述第三氮化物半导体层上；
形成蚀刻停止层于所述栅极电极上；以及
形成场板于一部分的所述蚀刻停止层上。
18.根据权利要求17所述的方法，其特征在于，更包括：
形成第一介电层于所述第三氮化物半导体层上，其中所述蚀刻停止层形成于所述介电层上；
形成第二介电层于所述蚀刻停止层上；以及
移除一部分的所述第二介电层，以形成间隔物，其中所述场板形成于所述间隔物上。
19.根据权利要求18所述的方法，其特征在于，更包括：
移除所述蚀刻停止层的上表面，以露出所述第一介电层。
20.根据权利要求19所述的方法，其特征在于，形成所述场板包括形成朝向衬底突出的突出部。
21.一种半导体装置，其特征在于，包括：
衬底；
第一氮化物半导体层，设置于所述衬底上；
第二氮化物半导体层，设置于所述第一氮化物半导体层上并且其带隙大于所述第一氮化物半导体层的带隙；
第三氮化物半导体层，其被掺杂掺杂质，且设置于所述第二氮化物半导体层上；
栅极电极，设置于所述第三氮化物半导体层上；
介电层，覆盖所述栅极电极及所述第三氮化物半导体层；
蚀刻停止层，覆盖所述介电层；以及
场板，覆盖所述蚀刻停止层。
22.根据权利要求21所述的半导体装置，其特征在于，所述介电层的上表面与所述蚀刻停止层的上表面共面。
23.根据权利要求21所述的半导体装置，其特征在于，所述介电层的上表面位于第一高度，所述蚀刻停止层的上表面位于第二高度，所述第一高度高于所述第二高度。
24.根据权利要求21所述的半导体装置，其特征在于，更包括：
空气间隙，位于所述场板与所述蚀刻停止层之间。
25.根据权利要求24所述的半导体装置，其特征在于，所述场板具有朝向所述空气间隙突出的突出部。
CN202311325646.2A 2023-10-13 2023-10-13 一种半导体装置及其形成方法 Pending CN117276333A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311325646.2A CN117276333A (zh) 2023-10-13 2023-10-13 一种半导体装置及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311325646.2A CN117276333A (zh) 2023-10-13 2023-10-13 一种半导体装置及其形成方法

Publications (1)

Publication Number Publication Date
CN117276333A true CN117276333A (zh) 2023-12-22

Family

ID=89204572

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311325646.2A Pending CN117276333A (zh) 2023-10-13 2023-10-13 一种半导体装置及其形成方法

Country Status (1)

Country Link
CN (1) CN117276333A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117542881A (zh) * 2024-01-10 2024-02-09 英诺赛科(苏州)半导体有限公司 一种氮化镓器件及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117542881A (zh) * 2024-01-10 2024-02-09 英诺赛科(苏州)半导体有限公司 一种氮化镓器件及其制备方法
CN117542881B (zh) * 2024-01-10 2024-04-05 英诺赛科(苏州)半导体有限公司 一种氮化镓器件及其制备方法

Similar Documents

Publication Publication Date Title
CN113016074B (zh) 半导体器件
CN111684605B (zh) 半导体装置及其制造方法
CN111509041B (zh) 半导体器件及其制造方法
US11742397B2 (en) Semiconductor device and manufacturing method thereof
CN112204751B (zh) 半导体装置结构和其制造方法
CN117276333A (zh) 一种半导体装置及其形成方法
CN113228297A (zh) 半导体器件及其制造方法
US20240297227A1 (en) Semiconductor device structure
CN114175267B (zh) 半导体器件及其制造方法
CN115621312A (zh) 一种半导体装置及其制造方法
CN114303248B (zh) 氮基半导体器件及其制造方法
CN112753105B (zh) 半导体器件结构及其制造方法
WO2024104074A1 (zh) 一种半导体装置及其形成方法
WO2022087869A1 (en) Semiconductor device and fabrication method thereof
CN114207835A (zh) 半导体装置及其制造方法
CN117116983A (zh) 一种半导体装置及制造半导体装置的方法
US20240222423A1 (en) GaN-BASED SEMICONDUCTOR DEVICE WITH REDUCED LEAKAGE CURRENT AND METHOD FOR MANUFACTURING THE SAME
US11588047B2 (en) Semiconductor component and manufacturing method thereof
CN111902945B (zh) 半导体装置及其制造方法
CN115763558A (zh) 一种半导体装置及其形成方法
CN112956029B (zh) 半导体器件及其制造方法
WO2024092543A1 (en) Nitride-based semiconductor device and method for manufacturing the same
US20240006467A1 (en) Co-integration of gate-all-around nanosheet logic device and precision mol resistor
CN117410330A (zh) 一种半导体装置及其形成方法
CN117334731A (zh) 一种半导体装置及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination