CN117542881A - 一种氮化镓器件及其制备方法 - Google Patents

一种氮化镓器件及其制备方法 Download PDF

Info

Publication number
CN117542881A
CN117542881A CN202410033101.2A CN202410033101A CN117542881A CN 117542881 A CN117542881 A CN 117542881A CN 202410033101 A CN202410033101 A CN 202410033101A CN 117542881 A CN117542881 A CN 117542881A
Authority
CN
China
Prior art keywords
layer
gate
nitride semiconductor
semiconductor layer
away
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202410033101.2A
Other languages
English (en)
Other versions
CN117542881B (zh
Inventor
金航帅
杜卫星
韦建松
刘少锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innoscience Suzhou Semiconductor Co Ltd
Original Assignee
Innoscience Suzhou Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innoscience Suzhou Semiconductor Co Ltd filed Critical Innoscience Suzhou Semiconductor Co Ltd
Priority to CN202410033101.2A priority Critical patent/CN117542881B/zh
Publication of CN117542881A publication Critical patent/CN117542881A/zh
Application granted granted Critical
Publication of CN117542881B publication Critical patent/CN117542881B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种氮化镓器件及其制备方法，氮化镓器件包括：多个栅极结构；每一栅极结构包括掺杂的氮化物半导体层和栅极；掺杂的氮化物半导体层覆盖部分势垒层；栅极覆盖部分掺杂的氮化物半导体层；栅极结构包括的第一台阶区包括掺杂的氮化物半导体层的侧面、掺杂的氮化物半导体层未被栅极覆盖的区域以及栅极的侧面；刻蚀停止层包括第二台阶区和边缘区，第二台阶区在外延结构上的垂直投影覆盖第一台阶区在外延结构上的垂直投影；间隔层覆盖第二台阶区，间隔层远离刻蚀停止层的表面为平滑的表面；多个场板；场板覆盖部分边缘区。本发明可以提高场板的均匀性和器件性能，并且可以减少栅极电荷，提高开关速度。

Description

一种氮化镓器件及其制备方法
技术领域
本发明涉及氮化镓器件技术领域，尤其涉及一种氮化镓器件及其制备方法。
背景技术
现在氮化镓器件场板设计，在保证与栅极有一定距离前提下，尽可能避免场板搭在栅极的侧壁上，现有技术中的采用湿法刻蚀制备场板，使得栅极结构的侧壁上存在场板的残留物，器件的性能下降，并且使得场板的均匀性变差。
发明内容
本发明提供了一种氮化镓器件及其制备方法，可以提高场板的均匀性和器件性能，并且可以减少栅极电荷，提高开关速度。
根据本发明的一方面，提供了一种氮化镓器件，包括：
外延结构和势垒层；势垒层位于外延结构的一侧；
多个栅极结构；栅极结构位于势垒层远离外延结构的一侧；每一栅极结构包括掺杂的氮化物半导体层和栅极；掺杂的氮化物半导体层位于势垒层远离外延结构的一侧；掺杂的氮化物半导体层覆盖部分势垒层；栅极位于掺杂的氮化物半导体层远离势垒层的一侧；栅极覆盖部分掺杂的氮化物半导体层；栅极结构包括第一台阶区，第一台阶区包括掺杂的氮化物半导体层的侧面、掺杂的氮化物半导体层未被栅极覆盖的区域以及栅极的侧面；
钝化层；钝化层位于栅极远离掺杂的氮化物半导体层的一侧，钝化层覆盖栅极和势垒层未被掺杂的氮化物半导体层覆盖的区域，以及掺杂的氮化物半导体层未被栅极覆盖的区域；
刻蚀停止层；刻蚀停止层位于钝化层远离栅极的一侧；刻蚀停止层包括第二台阶区和边缘区，第二台阶区在外延结构上的垂直投影覆盖第一台阶区在外延结构上的垂直投影，边缘区位于第二台阶区远离栅极的一侧；
间隔层，间隔层位于刻蚀停止层远离钝化层的一侧；间隔层覆盖第二台阶区，间隔层远离刻蚀停止层的表面为平滑的表面；
多个场板；场板位于刻蚀停止层远离钝化层的一侧；场板覆盖部分边缘区。
可选的，多个栅极结构包括多个栅极单元，每一栅极单元包括间隔设置的第一栅极结构和第二栅极结构；
栅极结构与场板一一对应设置；多个场板包括多个第一场板和多个第二场板；每一第一栅极结构对应一个第一场板，第一场板位于第一栅极结构远离同一栅极单元内的第二栅极结构的一侧；每一第二栅极结构对应一个第二场板，第二场板位于第二栅极结构远离同一栅极单元内的第一栅极结构的一侧。
可选的，相邻的栅极单元之间的距离大于同一栅极单元内的第一栅极结构与第二栅极结构之间的距离。
可选的，间隔层的材料包括氧化物。
可选的，外延结构包括依次层叠设置的衬底结构和沟道层；沟道层位于势垒层邻近衬底结构的一侧。
可选的，钝化层的厚度范围为350-450埃；场板的厚度范围为600-700埃。
可选的，场板的材料包括氮化钛；刻蚀停止层的材料包括氮化铝。
根据本发明的另一方面，提供了种氮化镓器件的制备方法，包括：
在外延结构的一侧形成势垒层；
在势垒层远离外延结构的一侧形成多个栅极结构；其中，每一栅极结构包括掺杂的氮化物半导体层和栅极；掺杂的氮化物半导体层位于势垒层远离外延结构的一侧；掺杂的氮化物半导体层覆盖部分势垒层；栅极位于掺杂的氮化物半导体层远离势垒层的一侧；栅极覆盖部分掺杂的氮化物半导体层；栅极结构包括第一台阶区，第一台阶区包括掺杂的氮化物半导体层的侧面、掺杂的氮化物半导体层未被栅极覆盖的区域以及栅极的侧面；
在栅极远离掺杂的氮化物半导体层的一侧形成钝化层；钝化层覆盖栅极和势垒层未被掺杂的氮化物半导体层覆盖的区域，以及掺杂的氮化物半导体层未被栅极覆盖的区域；
在钝化层远离栅极的一侧形成刻蚀停止层；刻蚀停止层包括第二台阶区和边缘区，第二台阶区在外延结构上的垂直投影覆盖第一台阶区在外延结构上的垂直投影，边缘区位于第二台阶区远离栅极的一侧；
在刻蚀停止层远离钝化层的一侧形成间隔层；间隔层覆盖第二台阶区，间隔层远离刻蚀停止层的表面为平滑的表面；
在刻蚀停止层远离钝化层的一侧形成多个场板；场板覆盖部分边缘区。
可选的，在刻蚀停止层远离钝化层的一侧形成间隔层，包括：
在刻蚀停止层远离钝化层的一侧形成间隔子层；
通过无阻挡式干法刻蚀工艺刻蚀间隔子层，形成间隔层。
可选的，在刻蚀停止层远离钝化层的一侧形成多个场板，包括：
在刻蚀停止层远离钝化层的一侧形成场板子层；
在场板子层远离钝化层的一侧形成光刻胶；
图案化光刻胶；
刻蚀场板子层；
去除光刻胶，形成多个场板。
本发明实施例技术方案提供的氮化镓器件包括：外延结构和势垒层；势垒层位于外延结构的一侧；多个栅极结构；栅极结构位于势垒层远离外延结构的一侧；每一栅极结构包括掺杂的氮化物半导体层和栅极；掺杂的氮化物半导体层位于势垒层远离外延结构的一侧；掺杂的氮化物半导体层覆盖部分势垒层；栅极位于掺杂的氮化物半导体层远离势垒层的一侧；栅极覆盖部分掺杂的氮化物半导体层；栅极结构包括第一台阶区，第一台阶区包括掺杂的氮化物半导体层的侧面、掺杂的氮化物半导体层未被栅极覆盖的区域以及栅极的侧面；钝化层；钝化层位于栅极远离掺杂的氮化物半导体层的一侧，钝化层覆盖栅极和势垒层未被掺杂的氮化物半导体层覆盖的区域，以及掺杂的氮化物半导体层未被栅极覆盖的区域；刻蚀停止层；刻蚀停止层位于钝化层远离栅极的一侧；刻蚀停止层包括第二台阶区和边缘区，第二台阶区在外延结构上的垂直投影覆盖第一台阶区在外延结构上的垂直投影，边缘区位于第二台阶区远离栅极的一侧；间隔层，间隔层位于刻蚀停止层远离钝化层的一侧；间隔层覆盖第二台阶区，间隔层远离刻蚀停止层的表面为平滑的表面；多个场板；场板位于刻蚀停止层远离钝化层的一侧；场板覆盖部分边缘区。间隔层覆盖第二台阶区，在后续形成场板的过程中，可以避免在形成场板时在第二台阶区上存在场板的残留物，减少器件缺陷问题，提高器件的性能和场板的均匀性，并且可以减少栅极电荷，提高开关速度。
应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例一提供的一种氮化镓器件的结构示意图。
图2是本发明实施例一提供的又一种氮化镓器件的结构示意图。
图3是本发明实施例一提供的又一种氮化镓器件的结构示意图。
图4是本发明实施例二提供的一种氮化镓器件的制备方法的流程图。
图5-图6是本发明实施例二提供的一种氮化镓器件的中间结构示意图。
图7是图4中S160的细化流程图。
图8-图11是本发明实施例二提供的一种氮化镓器件的中间结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
实施例一
本发明实施例提供了一种氮化镓器件，图1是本发明实施例一提供的一种氮化镓器件的结构示意图，参考图1，氮化镓器件包括：外延结构10和势垒层20；势垒层20位于外延结构10的一侧；多个栅极结构30；栅极结构30位于势垒层20远离外延结构10的一侧；每一栅极结构30包括掺杂的氮化物半导体层31和栅极32；掺杂的氮化物半导体层31位于势垒层20远离外延结构10的一侧；掺杂的氮化物半导体层31覆盖部分势垒层20；栅极32位于掺杂的氮化物半导体层31远离势垒层20的一侧；栅极32覆盖部分掺杂的氮化物半导体层31；栅极结构30包括第一台阶区，第一台阶区包括掺杂的氮化物半导体层31的侧面、掺杂的氮化物半导体层31未被栅极32覆盖的区域以及栅极32的侧面。
钝化层40；钝化层40位于栅极32远离掺杂的氮化物半导体层31的一侧，钝化层40覆盖栅极32和势垒层20未被掺杂的氮化物半导体层31覆盖的区域，以及掺杂的氮化物半导体层31未被栅极32覆盖的区域；刻蚀停止层50；刻蚀停止层50位于钝化层40远离栅极32的一侧；刻蚀停止层50包括第二台阶区51和边缘区52，第二台阶区51在外延结构10上的垂直投影覆盖第一台阶区在外延结构10上的垂直投影，边缘区52位于第二台阶区51远离栅极32的一侧；间隔层60，间隔层60位于刻蚀停止层50远离钝化层40的一侧；间隔层60覆盖第二台阶区51，间隔层60远离刻蚀停止层50的表面为平滑的表面；多个场板70；场板70位于刻蚀停止层50远离钝化层40的一侧；场板70覆盖部分边缘区52。
其中，氮化镓器件还包括源极和漏极，源极和漏极分别位于每一栅极结构30的两侧，源极和漏极未在图1中示出，图1仅示例性的展示出一个栅极结构30和一个场板70的示意图。外延结构10可以包括依次层叠设置的衬底结构和沟道层，衬底结构的材料可以包括硅、碳化硅和蓝宝石中的任意一种，本发明实施例不做具体限定。势垒层20的材料可以为AlGaN，在外延结构10和势垒层20的异质界面可以形成二维电子气。掺杂的氮化物半导体层31可以为PGaN层，栅极结构30中的掺杂的氮化物半导体层31可以使得器件形成增强型的功率器件，寄生较小，开关的性能会更好。钝化层40材料均可以为氮化硅，可以用于隔离场板70和栅极结构30，维持器件的电学性能。刻蚀停止层50的材料可以为氮化铝，可以用于保护钝化层40免受刻蚀液的侵蚀，可以控制刻蚀的位置和深度，刻蚀停止层50可以提高场板70的工艺稳定性和可控性，同时还可以减少钝化层40的损失。场板80的材料可以为氮化钛，可以用于调控电场，使得电场更加均匀，提高器件性能。
间隔层60的材料可以为氧化物，间隔层60覆盖第二台阶区51，间隔层60远离刻蚀停止层50的表面为平滑的表面，平滑的表面可以为不存在小于90度的尖角的表面，示例性的可以为波浪形的表面、平滑的曲面或者平滑的弧面；在后续形成场板70的过程中，可以避免在形成场板70时在第二台阶区51上存在场板70的残留物，减少器件缺陷问题，提高器件的性能和场板70的均匀性，并且可以减少栅极电荷，提高开关速度。
本发明实施例技术方案提供的氮化镓器件包括：外延结构10和势垒层20；势垒层20位于外延结构10的一侧；多个栅极结构30；栅极结构30位于势垒层20远离外延结构10的一侧；每一栅极结构30包括掺杂的氮化物半导体层31和栅极32；掺杂的氮化物半导体层31位于势垒层20远离外延结构10的一侧；掺杂的氮化物半导体层31覆盖部分势垒层20；栅极32位于掺杂的氮化物半导体层31远离势垒层20的一侧；栅极32覆盖部分掺杂的氮化物半导体层31；栅极结构30包括第一台阶区，第一台阶区包括掺杂的氮化物半导体层31的侧面、掺杂的氮化物半导体层31未被栅极32覆盖的区域以及栅极32的侧面；钝化层40；钝化层40位于栅极32远离掺杂的氮化物半导体层31的一侧，钝化层40覆盖栅极32和势垒层20未被掺杂的氮化物半导体层31覆盖的区域，以及掺杂的氮化物半导体层31未被栅极32覆盖的区域；刻蚀停止层50；刻蚀停止层50位于钝化层40远离栅极32的一侧；刻蚀停止层50包括第二台阶区51和边缘区52，第二台阶区51在外延结构10上的垂直投影覆盖第一台阶区在外延结构10上的垂直投影，边缘区52位于第二台阶区51远离栅极32的一侧；间隔层60，间隔层60位于刻蚀停止层50远离钝化层40的一侧；间隔层60覆盖第二台阶区51，间隔层60远离刻蚀停止层50的表面为平滑的表面；多个场板70；场板70位于刻蚀停止层50远离钝化层40的一侧；场板70覆盖部分边缘区52。间隔层60覆盖第二台阶区51，在后续形成场板70的过程中，可以避免在形成场板70时在第二台阶区51上存在场板70的残留物，减少器件缺陷问题，提高器件的性能和场板70的均匀性，并且可以减少栅极电荷，提高开关速度。
可选的，图2是本发明实施例一提供的又一种氮化镓器件的结构示意图，参考图2，多个栅极结构30包括多个栅极单元，每一栅极单元包括间隔设置的第一栅极结构301和第二栅极结构302；栅极结构与场板70一一对应设置；多个场板70包括多个第一场板71和多个第二场板72；每一第一栅极结构301对应一个第一场板71，第一场板71位于第一栅极结构301远离同一栅极单元内的第二栅极结构302的一侧；每一第二栅极结构302对应一个第二场板72，第二场板72位于第二栅极结构302远离同一栅极单元内的第一栅极结构301的一侧。
其中，图2中仅包括一个栅极单元，多个栅极单元可以依次排列。间隔层60覆盖第二台阶区51，在后续形成场板70的过程中，可以避免在形成场板70时在第二台阶区51上存在场板70的残留物，减少器件缺陷问题，提高器件的性能和场板70的均匀性，并且可以减少栅极电荷，提高开关速度。第一场板71和第二场板72可以用于调节调控电场，使得电场更加均匀。
可选的，相邻的栅极单元之间的距离大于同一栅极单元内的第一栅极结构与第二栅极结构之间的距离。
其中，相邻的栅极单元之间的电极可以为漏极；第一栅极结构与第二栅极结构之间可以为源极，相邻的栅极单元之间的距离大于同一栅极单元内的第一栅极结构与第二栅极结构之间的距离，可以提高器件的电学性能。
可选的，间隔层的材料包括氧化物。
其中，氧化物的材料工艺成熟，制备方法简单。
可选的，图3是本发明实施例一提供的又一种氮化镓器件的结构示意图，参考图3，外延结构10包括依次层叠设置的衬底结构11和沟道层12；沟道层12位于势垒层20邻近衬底结构11的一侧。
其中，衬底结构11的材料可以包括硅、碳化硅和蓝宝石中的任意一种，沟道层12的材料可以为氮化镓，在沟道层12和势垒层20的异质界面可以形成二维电子气，电场70可以调节沟道层12中的二维电子气，从而可以调控电场，使得电场更加均匀，提高器件性能。
可选的，钝化层的厚度范围为350-450埃；场板的厚度范围为600-700埃。
优选的，钝化层的厚度范围为400埃，可以用于隔离场板和栅极结构，维持器件的电学性能。
优选的，场板的厚度范围为650埃，可以调控电场，使得电场更加均匀。
可选的，场板的材料包括氮化钛；刻蚀停止层的材料包括氮化铝。
其中，氮化钛和氮化铝的工艺成熟简单。
实施例二
本发明实施例在上述实施例的基础上提供了一种氮化镓器件的制备方法，图4是本发明实施例二提供的一种氮化镓器件的制备方法的流程图，参考图4，制备方法包括：
S110、在外延结构的一侧形成势垒层。
其中，采用外延生长的方式依次形成外延结构和势垒层。
S120、在势垒层远离外延结构的一侧形成多个栅极结构；其中，每一栅极结构包括掺杂的氮化物半导体层和栅极第一台阶区；掺杂的氮化物半导体层位于势垒层远离外延结构的一侧；掺杂的氮化物半导体层覆盖部分势垒层；栅极位于掺杂的氮化物半导体层远离势垒层的一侧；栅极覆盖部分掺杂的氮化物半导体层；栅极结构包括第一台阶区，第一台阶区包括掺杂的氮化物半导体层的侧面、掺杂的氮化物半导体层未被栅极覆盖的区域以及栅极的侧面。
S130、在栅极远离掺杂的氮化物半导体层的一侧形成钝化层；钝化层覆盖栅极和势垒层未被掺杂的氮化物半导体层覆盖的区域，以及掺杂的氮化物半导体层未被栅极覆盖的区域。
S140、在钝化层远离栅极的一侧形成刻蚀停止层；刻蚀停止层包括第二台阶区和边缘区，第二台阶区在外延结构上的垂直投影覆盖第一台阶区在外延结构上的垂直投影，边缘区位于第二台阶区远离栅极的一侧。
其中，刻蚀停止层可以减少钝化层的损失，可以提高后续形成场板时的工艺稳定性和可控性。
S150、在刻蚀停止层远离钝化层的一侧形成间隔层；间隔层覆盖第二台阶区，间隔层远离刻蚀停止层的表面为平滑的表面。
其中，可以采用物理气相沉积工艺沉积间隔子层，再通过无阻挡式干法刻蚀工艺刻蚀间隔子层，形成间隔层。
S160、在刻蚀停止层远离钝化层的一侧形成多个场板；场板覆盖部分边缘区。
其中，场板可以用于调节电场，使得电场更加均匀，提高器件性能。
本发明实施例提供的技术方案提供的氮化镓器件的制备方法，间隔层覆盖第二台阶区，在形成场板的过程中，可以避免在形成场板时在第二台阶区上存在场板的残留物，减少器件缺陷问题，提高器件的性能和场板的均匀性，并且可以减少栅极电荷，提高开关速度。
可选的，在刻蚀停止层远离钝化层的一侧形成间隔层，包括：在刻蚀停止层远离钝化层的一侧形成间隔子层；通过无阻挡式干法刻蚀工艺刻蚀间隔子层，形成间隔层。
其中，图5-图6是本发明实施例二提供的一种氮化镓器件的中间结构示意图，参考图5-图6，通过物理气相沉积在刻蚀停止层50远离钝化层40的一侧形成间隔子层601，间隔子层601的厚度可以为1100埃；通过无阻挡式干法刻蚀工艺刻蚀间隔子层601，形成间隔层60，使得间隔层60具有平滑的表面，减缓栅极结构侧壁上的场板的角度，便于后续栅极结构侧壁上的场板的刻蚀。间隔层60的材料为氧化物。
可选的，图7是图4中S160的细化流程图，S160、在刻蚀停止层远离钝化层的一侧形成多个场板，包括：
S161、在刻蚀停止层远离钝化层的一侧形成场板子层。
其中，图8-图11是本发明实施例二提供的一种氮化镓器件的中间结构示意图，参考图8，在刻蚀停止层50远离钝化层60的一侧形成场板子层701，场板子层701覆盖间隔层60的表面。
S162、在场板子层远离钝化层的一侧形成光刻胶。
其中，参考图9，在场板子层701远离钝化层60的一侧形成光刻胶80。
S163、图案化光刻胶。
其中，参考图10，图案化光刻胶80
S164、刻蚀场板子层。
其中，参考图11，图11为刻蚀场板子层的结构。
S165、去除光刻胶，形成多个场板。
其中，参考图1和图2，即为去除光刻胶，形成多个场板的结构。
发明人发现由于受到曝光精确度的影响，使得原有的场板距离栅极结构较近，与栅极结构的侧壁相接触，并且采用湿法刻蚀，湿法刻蚀的酸液不容易进入栅极结构的侧壁，会使得场板侧面不一致，均匀性较差，且量测较为困难容易误抓；并且栅极结构的侧壁上会存在场板的残留物。本发明实施例可以改善由于湿法工艺导致的场板均匀性较差的问题，可以提高开关速度，减少栅极电荷，并且可以仅用一次干法刻蚀就可以形成场板，不需要酸洗等过程，降低了工艺时间和成本，并且提高了场板的工艺稳定性和可控性，且减少了栅极结构侧壁上的残留物，减少了缺陷问题。
本发明实施例技术方案提供的氮化镓器件的制备方法与本发明任意实施例提供的氮化镓器件具有相同的有益效果。
应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本发明的技术方案所期望的结果，本文在此不进行限制。
上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。

Claims (10)

1.一种氮化镓器件，其特征在于，包括：
外延结构和势垒层；所述势垒层位于外延结构的一侧；
多个栅极结构；所述栅极结构位于所述势垒层远离所述外延结构的一侧；每一所述栅极结构包括掺杂的氮化物半导体层和栅极；所述掺杂的氮化物半导体层位于所述势垒层远离所述外延结构的一侧；所述掺杂的氮化物半导体层覆盖部分所述势垒层；所述栅极位于所述掺杂的氮化物半导体层远离所述势垒层的一侧；所述栅极覆盖部分所述掺杂的氮化物半导体层；所述栅极结构包括第一台阶区，所述第一台阶区包括所述掺杂的氮化物半导体层的侧面、所述掺杂的氮化物半导体层未被所述栅极覆盖的区域以及所述栅极的侧面；
钝化层；所述钝化层位于所述栅极远离所述掺杂的氮化物半导体层的一侧，所述钝化层覆盖所述栅极和所述势垒层未被所述掺杂的氮化物半导体层覆盖的区域，以及所述掺杂的氮化物半导体层未被所述栅极覆盖的区域；
刻蚀停止层；所述刻蚀停止层位于所述钝化层远离所述栅极的一侧；所述刻蚀停止层包括第二台阶区和边缘区，所述第二台阶区在所述外延结构上的垂直投影覆盖所述第一台阶区在所述外延结构上的垂直投影，所述边缘区位于所述第二台阶区远离所述栅极的一侧；
间隔层，所述间隔层位于所述刻蚀停止层远离所述钝化层的一侧；所述间隔层覆盖所述第二台阶区，所述间隔层远离所述刻蚀停止层的表面为平滑的表面；
多个场板；所述场板位于所述刻蚀停止层远离所述钝化层的一侧；所述场板覆盖部分所述边缘区。
2.根据权利要求1所述的氮化镓器件，其特征在于：
所述多个栅极结构包括多个栅极单元，每一栅极单元包括间隔设置的第一栅极结构和第二栅极结构；
所述栅极结构与所述场板一一对应设置；所述多个场板包括多个第一场板和多个第二场板；每一所述第一栅极结构对应一个第一场板，所述第一场板位于所述第一栅极结构远离同一栅极单元内的所述第二栅极结构的一侧；每一所述第二栅极结构对应一个第二场板，所述第二场板位于所述第二栅极结构远离同一栅极单元内的所述第一栅极结构的一侧。
3.根据权利要求2所述的氮化镓器件，其特征在于：
相邻的所述栅极单元之间的距离大于同一栅极单元内的所述第一栅极结构与第二栅极结构之间的距离。
4.根据权利要求1所述的氮化镓器件，其特征在于：
所述间隔层的材料包括氧化物。
5.根据权利要求1所述的氮化镓器件，其特征在于：
外延结构包括依次层叠设置的衬底结构和沟道层；所述沟道层位于所述势垒层邻近所述衬底结构的一侧。
6.根据权利要求1所述的氮化镓器件，其特征在于：
所述钝化层的厚度范围为350-450埃；所述场板的厚度范围为600-700埃。
7.根据权利要求1所述的氮化镓器件，其特征在于：
所述场板的材料包括氮化钛；所述刻蚀停止层的材料包括氮化铝。
8.一种氮化镓器件的制备方法，其特征在于，包括：
在外延结构的一侧形成势垒层；
在所述势垒层远离所述外延结构的一侧形成多个栅极结构；其中，每一所述栅极结构包括掺杂的氮化物半导体层和栅极；所述掺杂的氮化物半导体层位于所述势垒层远离所述外延结构的一侧；所述掺杂的氮化物半导体层覆盖部分所述势垒层；所述栅极位于所述掺杂的氮化物半导体层远离所述势垒层的一侧；所述栅极覆盖部分所述掺杂的氮化物半导体层；所述栅极结构包括第一台阶区，所述第一台阶区包括所述掺杂的氮化物半导体层的侧面、所述掺杂的氮化物半导体层未被所述栅极覆盖的区域以及所述栅极的侧面；
在所述栅极远离所述掺杂的氮化物半导体层的一侧形成钝化层；所述钝化层覆盖所述栅极和所述势垒层未被所述掺杂的氮化物半导体层覆盖的区域，以及所述掺杂的氮化物半导体层未被所述栅极覆盖的区域；
在所述钝化层远离所述栅极的一侧形成刻蚀停止层；所述刻蚀停止层包括第二台阶区和边缘区，所述第二台阶区在所述外延结构上的垂直投影覆盖所述第一台阶区在所述外延结构上的垂直投影，所述边缘区位于所述第二台阶区远离所述栅极的一侧；
在所述刻蚀停止层远离所述钝化层的一侧形成间隔层；所述间隔层覆盖所述第二台阶区，所述间隔层远离所述刻蚀停止层的表面为平滑的表面；
在所述刻蚀停止层远离所述钝化层的一侧形成多个场板；所述场板覆盖部分所述边缘区。
9.根据权利要求8所述的氮化镓器件的制备方法，其特征在于，在所述刻蚀停止层远离所述钝化层的一侧形成间隔层，包括：
在所述刻蚀停止层远离所述钝化层的一侧形成间隔子层；
通过无阻挡式干法刻蚀工艺刻蚀所述间隔子层，形成间隔层。
10.根据权利要求8所述的氮化镓器件的制备方法，其特征在于，在所述刻蚀停止层远离所述钝化层的一侧形成多个场板，包括：
在所述刻蚀停止层远离所述钝化层的一侧形成场板子层；
在所述场板子层远离所述钝化层的一侧形成光刻胶；
图案化所述光刻胶；
刻蚀所述场板子层；
去除所述光刻胶，形成多个场板。
CN202410033101.2A 2024-01-10 2024-01-10 一种氮化镓器件及其制备方法 Active CN117542881B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410033101.2A CN117542881B (zh) 2024-01-10 2024-01-10 一种氮化镓器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410033101.2A CN117542881B (zh) 2024-01-10 2024-01-10 一种氮化镓器件及其制备方法

Publications (2)

Publication Number Publication Date
CN117542881A true CN117542881A (zh) 2024-02-09
CN117542881B CN117542881B (zh) 2024-04-05

Family

ID=89792325

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410033101.2A Active CN117542881B (zh) 2024-01-10 2024-01-10 一种氮化镓器件及其制备方法

Country Status (1)

Country Link
CN (1) CN117542881B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110998860A (zh) * 2017-09-25 2020-04-10 雷声公司 用于场效应晶体管的电极结构
CN112864228A (zh) * 2021-01-29 2021-05-28 中国电子科技集团公司第五十五研究所 一种掺杂工艺提高半导体器件击穿电压的结构及其制备方法
CN117276333A (zh) * 2023-10-13 2023-12-22 英诺赛科(苏州)半导体有限公司 一种半导体装置及其形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110998860A (zh) * 2017-09-25 2020-04-10 雷声公司 用于场效应晶体管的电极结构
CN112864228A (zh) * 2021-01-29 2021-05-28 中国电子科技集团公司第五十五研究所 一种掺杂工艺提高半导体器件击穿电压的结构及其制备方法
CN117276333A (zh) * 2023-10-13 2023-12-22 英诺赛科(苏州)半导体有限公司 一种半导体装置及其形成方法

Also Published As

Publication number Publication date
CN117542881B (zh) 2024-04-05

Similar Documents

Publication Publication Date Title
US7696051B2 (en) Method of fabricating a MOSFET having doped epitaxially grown source/drain region on recessed substrate
US8987827B2 (en) Prevention of faceting in epitaxial source drain transistors
CN110600542B (zh) 一种具有П型栅的GaN基射频器件及其制备方法
CN117542882B (zh) 一种氮化镓器件及其制备方法
US20140332900A1 (en) Low extension resistance iii-v compound fin field effect transistor
US7714396B2 (en) Metal-oxide semiconductor field effect transistor
CN113013028A (zh) 栅间氧化层的形成方法和屏蔽栅沟槽型器件的形成方法
JP2009026838A (ja) 半導体装置及びその製造方法
US20130154014A1 (en) Semiconductor Device and Method for Fabricating the Same
CN108695157B (zh) 一种空隙型复合钝化介质的氮化镓晶体管及制作方法
CN117542881B (zh) 一种氮化镓器件及其制备方法
KR20190028260A (ko) 게이트 올 어라운드 소자 및 이를 제조하는 방법
CN219832664U (zh) 一种基于氧处理的高性能p-GaN栅增强型晶体管
KR0171733B1 (ko) 반도체 소자의 콘택홀 형성 방법
CN114447113A (zh) 基于栅下图形化的新型Fin结构GaN HEMT器件及其制备方法
US6534348B1 (en) Ultrascaled MIS transistors fabricated using silicon-on-lattice-matched insulator approach
CN113594035A (zh) 一种hemt器件及其制备方法
KR100223750B1 (ko) 반도체 장치의 소자 분리막 형성방법
CN117790538B (zh) GaN HEMT器件及其制备方法
CN111987155A (zh) 高电子迁移率晶体管装置及其制造方法
CN113540229B (zh) 半导体器件及其制作方法
CN117912946B (zh) 一种功率器件及其制备方法
CN118099208B (zh) 一种增强型GaN HEMT器件结构和制造方法
CN113889412B (zh) 欧姆接触GaN器件及其制备方法
CN116344612B (zh) 垂直功率器件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant