CN113594035A - 一种hemt器件及其制备方法 - Google Patents
一种hemt器件及其制备方法 Download PDFInfo
- Publication number
- CN113594035A CN113594035A CN202110662414.0A CN202110662414A CN113594035A CN 113594035 A CN113594035 A CN 113594035A CN 202110662414 A CN202110662414 A CN 202110662414A CN 113594035 A CN113594035 A CN 113594035A
- Authority
- CN
- China
- Prior art keywords
- opening
- dielectric layer
- layer
- etching
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 46
- 239000000463 material Substances 0.000 claims abstract description 45
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 238000001259 photo etching Methods 0.000 claims abstract description 36
- 238000000034 method Methods 0.000 claims description 57
- 230000004888 barrier function Effects 0.000 claims description 44
- 238000004519 manufacturing process Methods 0.000 claims description 31
- 238000012546 transfer Methods 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 9
- 230000000149 penetrating effect Effects 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 abstract description 38
- 239000002184 metal Substances 0.000 abstract description 38
- 230000008021 deposition Effects 0.000 abstract description 7
- 238000007667 floating Methods 0.000 abstract description 2
- 230000008569 process Effects 0.000 description 15
- 229910002704 AlGaN Inorganic materials 0.000 description 14
- 230000005540 biological transmission Effects 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000005684 electric field Effects 0.000 description 6
- 229910017083 AlN Inorganic materials 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 229910052681 coesite Inorganic materials 0.000 description 4
- 229910052593 corundum Inorganic materials 0.000 description 4
- 229910052906 cristobalite Inorganic materials 0.000 description 4
- 238000011161 development Methods 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052682 stishovite Inorganic materials 0.000 description 4
- 229910052905 tridymite Inorganic materials 0.000 description 4
- 229910001845 yogo sapphire Inorganic materials 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000001534 heteroepitaxy Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000001883 metal evaporation Methods 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/404—Multiple field plate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开了一种HEMT器件及其制备方法，制备方法包括：制备衬底结构；在所述帽层(5)上制备第一介质层(6)；光刻所述第一介质层(6)，然后刻蚀所述第一介质层(6)以形成第一开口(7)；在所述第一介质层(6)和所述第一开口(7)上制备第二介质层(8)，同时在所述第一开口(7)处形成第二开口(9)，所述第二开口(9)的下表面处于第一介质层(6)的上表面之下；刻蚀掉所述第二开口(9)处的所述第二介质层(8)，以将所述第二开口(9)转换为第三开口(10)；在所述第三开口(10)内制备栅电极(11)。本发明提出了一种HEMT器件及其制备方法，通过采用材料沉积的方式对采用光刻得到的栅电极宽度即沟道长度进一步的缩小，并制作形成倒凸字型栅极，以及与栅极金属同层的浮空金属场板，增强了器件栅极耐压特性和器件导通特性。
Description
技术领域
本发明属于半导体技术领域，具体涉及一种HEMT器件及其制备方法。
背景技术
GaN HEMT(High Electron Mobility Transistor，高电子迁移率晶体管)器件目前被普遍采用，其基础结构是在衬底上生长GaN材料或AlN材料成核层，再生长一层GaN材料缓冲层，在缓冲层上生长高迁移率的GaN沟道层，在沟道层上生长AlGaN势垒层，也可以先生长一层AlN插入层后再生长AlGaN势垒层，最后在势垒层上生长一层GaN材料的帽层。其原理是AlGaN势垒层通过极化效应在GaN沟道层靠近AlGaN势垒层的一侧界面上形成高浓度高迁移率的二维电子气(以下简称2DEG)。通过制作源极和漏极，即在帽层上制作两个金属电极，两个金属电极之间间隔一定间距位置，金属电极通过退火工艺与AlGaN势垒层和GaN沟道层的材料形成欧姆接触即源极和漏极，源漏极之间通过GaN沟道层上的2DEG形成导电连通，在源漏极之间制作栅极。一种常见的作法是通过光刻掩膜和显影曝光，暴露出源漏区域中间的某块区域，通常是靠近源极但远离漏极的区域，将该区域的GaN帽层刻蚀掉，并将暴露出来的AlGaN势垒层刻蚀一部分，最后将栅极材料(金属或p型GaN材料)沉积在刻蚀出来的凹槽内，通过控制栅极材料上的电压，影响栅极区域下方的2DEG的载流子浓度，这种方法制作的可以是增强型HEMT，也可以是耗尽型器件。以栅极材料为金属为例，当金属不加电压时，由于金属功函数的作用，栅极下方区域的长度称为沟道长度，此时沟道长度内的2DEG被耗尽，源漏之间的通道被夹断，器件处于关断状态。而当栅极技术上施加正向电压时，栅极下方区域的2DEG被恢复，甚至载流子浓度比原来更高，此时器件处于导通状态。为了提高栅漏之间的耐压能力，通常还会在栅极上方及靠近漏极的区域制作场板来缓和电场的分布，提高器件的击穿特性。
能够用来制作HEMT器件的材料主要有III-V族半导体材料，例如GaN、GaAs、GaP、InGaN、GaAsP，GaAlAs、AlN、AlGaN、InGaAs等，所使用的衬底有Si、SiC、Al2O3(蓝宝石)、GaAs、ZnO、LaLiO3、AlN或GaN等，以GaN基HEMT为例，通常沟道层材料为GaN，势垒层为AlxGa1-xN，帽层为GaN。
为了提高HEMT器件的频率特性，通常都会采用光刻技术将沟道长度的尺寸尽量做小，减少栅极下方受栅极材料影响的2DEG区域的大小，沟道长度越小则器件工作频率越高。然而更小的沟道长度需要更高端的光刻设备来支撑。同时为了提高器件的击穿电压，通常会将栅极和漏极隔开一定的距离，这个距离越大器件的耐压性能越好，但这种做法会增大器件的整体面积，牺牲固定衬底尺寸条件下的器件产出数量，增加了单个器件的成本。因此在保持栅漏距离一定的情况下，会在栅极附近制作场板来缓解栅漏之间的电场分布，达到提高器件耐压上限的目的。如何在光刻设备的物理极限下进一步缩小沟道长度，以及通过更简单的方法来制作更有效的场板结构成为了近年来的研究热点。
对于通过光刻手段来制作栅极和定义沟道长度，通常的做法是在GaN帽层上涂布一层负光刻胶，通过光刻设备曝光显影后将一部分光刻胶去除暴露出AlGaN层，通过金属蒸镀的方法将金属沉积在光刻胶表面，暴露出AlGaN层的部分金属会直接沉积在AlGaN材料上，然后通过剥离的方法将光刻胶去除，沉积在光刻胶上的金属就被剥离掉，而沉积在AlGaN材料上的金属仍然保留，此时金属下方的区域即为沟道区，沟道长度基本等于光刻所暴露的AlGaN层的开口大小。
对于场板，通常场板的做法是在栅上沉积一层绝缘介质，再在绝缘介质层上沉积一层金属，对金属进行去除，只保留栅源之间的介质层上的部分金属。如此循环多层，形成一系列的场板结构。这种做法可以通过金属场板的分布，对漏极到栅极之间的电场进行消峰处理，提高了器件的击穿性能。这种做法的缺点是需要反复沉积绝缘介质层和金属层，并要对金属层做多次剥离。
目前GaN HEMT器件的生长制作主要依靠异质衬底外延，除Si衬底外的其他衬底目前都只有小尺寸的衬底，大约为6寸及以下，而在Si衬底上异质外延生长HEMT器件，当衬底尺寸很大时受应力的影响导致衬底片的翘曲，最终造成良率低下，所以Si衬底也以8寸及以下尺寸的衬底为主。同时由于在主流8寸工艺上的光刻机所能提供的最小线宽有限，而随着光刻机所能提供的光刻尺寸不断减小，光刻机的成本迅速提升，特别是将处理大尺寸衬底的光刻机用于制作小尺寸衬底，其成本的浪费不言而喻。高成本是阻碍HEMT器件通过缩小沟道长度来达到提升频率性能的主要原因。
对于不同的场板设计，一方面层叠的场板结构并不能达到最好的栅漏间电场消峰的效果，同时还需要多次沉积和剥离、刻蚀的工艺步骤，在成本和效果上都有改善的空间和必要。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种HEMT器件及其制备方法。本发明要解决的技术问题通过以下技术方案实现：
一种HEMT器件的制备方法，包括：
制备衬底结构，所述衬底结构包括从下至上依次层叠的衬底层、缓冲层、沟道层、第一势垒层和帽层；
在所述帽层上制备第一介质层；
光刻所述第一介质层，然后刻蚀所述第一介质层以形成第一开口；
在所述第一介质层和所述第一开口上制备第二介质层，同时在所述第一开口处形成第二开口，所述第二开口的下表面处于所述第一介质层之下；
刻蚀所述第二开口处的所述第二介质层，以将所述第二开口转换为第三开口；
在所述第三开口内制备栅电极，所述栅电极的宽度沿竖直方向由上至下递减。
在本发明的一个实施例中，光刻所述第一介质层，然后刻蚀所述第一介质层以形成第一开口，包括：
光刻所述第一介质层，然后刻蚀所述第一介质层以形成第一开口，同时形成若干第四开口，其中，所述第一开口的宽度大于所述第四开口的宽度。
在本发明的一个实施例中，在所述第一介质层和所述第一开口上制备第二介质层，同时在所述第一开口处形成第二开口，包括：
在所述第一介质层、所述第一开口和所述第四开口上制备第二介质层，同时在所述第一开口处形成第二开口，且所述第二介质层完全填充所述第四开口。
在本发明的一个实施例中，刻蚀所述第二开口处的所述第二介质层，以将第二开口转换为第三开口，包括：
刻蚀所述第二开口处的所述第二介质层至所述帽层或所述第一势垒层，以将所述第二开口转换为所述第三开口。
在本发明的一个实施例中，刻刻蚀所述第二开口处的所述第二介质层，以将所述第二开口转换为第三开口，包括：
刻蚀所述第二开口处的所述第二介质层至所述帽层或所述第一势垒层，以将第二开口转换为所述第三开口，同时刻蚀第四开口处的第二介质层至预设厚度。
在本发明的一个实施例中，在所述第三开口内制备栅电极，包括：
在所述第三开口上制备栅电极，同时在所述第四开口内的所述预设厚度的第二介质层上制备场板。
在本发明的一个实施例中，在所述第三开口内制备栅电极之前，还包括：
在所述第三开口内制备p型GaN系材料层。
在本发明的一个实施例中，所述衬底结构还包括刻蚀传递层和第二势垒层，其中，所述刻蚀传递层位于所述第一势垒层之上，所述第二势垒层位于所述刻蚀传递层之上，所述帽层位于所述第二势垒层之上。
在本发明的一个实施例中，刻蚀所述第二开口处的所述第二介质层，以将所述第二开口转换为第三开口，包括：
刻蚀所述第二开口处的所述第二介质层至所述刻蚀传递层；
在所述第一介质层上、所述第二开口内沉积所述第三介质层；
刻蚀所述第二开口处的所述第三介质层，以将所述第二开口转换为所述第三开口。
本发明一个实施例还提供一种HEMT器件，所述HEMT器件利用上述任一项实施例所述的制备方法进行制备，所述HEMT器件包括：
衬底结构，所述衬底结构包括从下至上依次层叠的衬底层、缓冲层、沟道层、第一势垒层和帽层；
第一介质层，位于所述帽层之上，且在所述第一介质层上具有贯穿所述第一介质层的通孔，在所述通孔的内壁上设置有第二介质层，以形成第三开口，且所述通孔内的所述第二介质层的上表面低于所述第一介质层的上表面；
在所述第三开口填充有所述栅电极，且所述栅电极的宽度沿竖直方向由上至下递减。。
本发明的有益效果：
本发明提出了一种HEMT器件的制备方法，其特点是创新性的通过采用材料沉积的方式对采用光刻得到的栅电极宽度即沟道长度进一步的缩小。
本发明的HEMT器件制作形成倒凸字型栅极，以及与栅极金属同层的浮空金属场板，增强了器件栅极耐压特性和器件导通特性。
本发明提出的方法，可以在既有光刻机光刻能力所能获得的最小栅电极宽度的基础上再进一步缩小栅电极的宽度，因此可以在采用传统的G line或I line的光刻机的情况下获得需要DUV光刻机才能达到的最小栅电极宽度，或者在采用DUV光刻机的基础上更进一步的缩小栅电极的宽度，使HEMT器件达到更优越的频率特性，突破光刻机能力的限制来制造更高端的HEMT器件。
本发明提出的新工艺方法还具有自对准的特点，不需要再单独进行一次套准和光刻就能在原光刻线宽的基础上获得更小的线宽，极大的节约了成本和工艺复杂性。且与目前制作栅电极的工艺相同，甚至可以在制作栅电极的同时就在栅电极和漏电极之间制作出若干金属场板，不同于常规的场板是叠层装覆盖在栅极上方，本发明提出的场板制作方法制作出的场板和栅电极处于同一层面，其特点是嵌入在栅电极和漏电极之间的水平空间内，可以获得与层叠场板效果不同的电场消峰作用，整体器件可以配合后续的层叠场板一起使用，最大化的提高器件的抗电压能力。由于嵌入式场板可以和栅电极制作流程完全合并，即在做栅电极时就可以同步完成嵌入式场板的制作，因此极大的降低了工艺成本。
以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
图1是本发明实施例提供的一种HEMT器件的制备方法的流程示意图；
图2a～图2f是本发明实施例提供的一种HEMT器件的制备方法的过程示意图；
图3a～图3f是本发明实施例提供的另一种HEMT器件的制备方法的过程示意图；
图4a～图4h是本发明实施例提供的又一种HEMT器件的制备方法的过程示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
请参见图1、图2a～图2f，图1是本发明实施例提供的一种HEMT器件的制备方法的流程示意图，图2a～图2f是本发明实施例提供的一种HEMT器件的制备方法的过程示意图。本实施例提供一种HEMT器件的制备方法，该HEMT器件的制备方法包括：
步骤1、请参见图2a，制备衬底结构，衬底结构包括从下至上依次层叠的衬底层1、缓冲层2、沟道层3、第一势垒层4和帽层5。
步骤1.1、选取衬底层1。
其中，衬底层1的材料可以为Si、SiC、Al2O3(蓝宝石)、GaAs、ZnO、LaLiO3、AlN或GaN等。
步骤1.2、在衬底层1上制备缓冲层2。
其中，缓冲层2的材料例如为GaN。
步骤1.3、在缓冲层2上制备沟道层3。
其中，沟道层3的材料例如为GaN。
步骤1.4、在沟道层3上制备第一势垒层4。
其中，第一势垒层4的材料例如为AlGaN。步骤1.5、在第一势垒层4上制备帽层5。
其中，帽层5的材料例如为GaN。
步骤2、请参见图2b，在帽层5上制备第一介质层6。
具体地，采用CVD(Chemical Vapor Deposition，化学气相沉积)或ALD(AtomicLayer Deposition，原子层沉积)方法在帽层5上制备第一介质层6。
其中，第一介质层6可以是同一种材料，例如是SiO2、SiN或SiON等，第一介质层6的材料也可以是SiO2、SiN和Al2O3等不同材料以不同顺序排列组合先后生长组成的介质层，第一介质层6还可以为多晶硅。
优选地，第一介质层6的厚度范围为1nm～10μm。
步骤3、请参见图2c，光刻第一介质层6，然后刻蚀第一介质层6以形成第一开口7。
具体地，通过光刻设备曝光显影等处理后将需要形成栅电极位置处的第一介质层6去除掉，可以刻蚀至帽层5表面，也可以刻蚀至帽层5内部，还可以刻蚀到第一势垒层4，只要不是刻蚀到沟道层3内部即可，从而在第一介质层6上形成贯穿第一介质层6的第一开口7。
优选地，第一开口7的宽度范围为40nm～5μm。
步骤4、请参见图2d，在第一介质层6和第一开口7上制备第二介质层8，同时在第一开口7处形成第二开口9，第二开口9的下表面处于第一介质层6的上表面之下。
具体地，利用CVD或ALD方法在第一介质层6和第一开口7上制备第二介质层8。
由于新沉积的第二介质层8不仅会在第一介质层6的表面沉积，也会在第一开口7的侧壁和底部沉积，随着第二介质层8厚度的增加，栅电极位置处的介质层开口会逐渐减小，最终的开口(即第二开口9)的宽度(即有效栅极大小)等于原开口(即第一开口7)的宽度减去第二介质层8的厚度，因此可以达到减小开口大小的目的，其中，第一介质层6上方的第二介质层8的厚度和第一开口7底部沉积的厚度相同，第二开口9底部的厚度，第一开口7侧壁沉积的第二介质层8的厚度等于或者略小于第一介质层6的厚度与第一介质层6上方的第二介质层8的厚度之和，第一开口7侧壁沉积的第二介质层8的宽度等于或者略小于第一介质层6上方的第二介质层8的厚度。
需要说明的是，本实施例可以通过控制第一介质层6的厚度、第一开口7的大小以及第二介质层8的厚度，使在制备第二介质层8时，能够形成开口大小小于第一开口7的第二开口9，而不会因为沉积过厚的第二介质层8，使得第一开口7内完全填充第二介质层8。
其中，第二介质层8可以是同一种材料，例如是SiO2、SiN或SiON等，第二介质层8的材料也可以是SiO2、SiN和Al2O3等不同材料以不同顺序排列组合先后生长组成的介质层。
优选地，第二介质层8的厚度范围为1nm～10μm。步骤5、刻蚀第二开口9处的第二介质层8，以将第二开口9转换为第三开口10。
具体地，刻蚀第二开口9处的第二介质层8至帽层5或第一势垒层4，以将第二开口9转换为第三开口10。
在一个具体实施例中，请参见图2e(1)，可以刻蚀第二开口9处的第二介质层8至帽层5的表面，以将第二开口9转换为图2e(1)的第三开口10，或者，在另一个具体实施例中，请参见图2e(2)，可以刻蚀第二开口9处的第二介质层8至帽层5内部，以将第二开口9转换为图2e(2)的第三开口10，在又一个具体实施例中，可以刻蚀第二开口9处的第二介质层8至第一势垒层4的表面、第一势垒层4内或者沟道层3表面，该第三开口10为倒凸字形开口，例如可以利用干法刻蚀方法刻蚀第二介质层8，以去除处于第二开口9两侧一定度的第二介质层8，并且同时还会去除第二开口9下方的第二介质层8，从而将第二开口9转换为第三开口10。
在本实施例中，介质层的厚度和形成的开口的宽度的比例称为介质层开口深宽比，本实施例通过在第一介质层6上沉积第二介质层8，第一次形成的第一介质层6的第一开口7的侧壁和底部都会沉积第二介质层8，不需要再次进行光刻，直接对经过二次沉积的第二介质层8进行刻蚀，通过选取合适的介质层开口深宽比，控制开口大小和第一介质层6的厚度，可以在刻蚀第二介质层8直至帽层5或第一势垒层4，第二开口9两侧仍然保有一定厚度的第二介质层8，从而最终形成的整个开口形状是一个倒凸字形开口。
步骤6、请参见图2f，在第三开口10内制备栅电极11，栅电极11的宽度沿竖直方向由上至下递减。
具体地，在第三开口10内沉积栅极金属，以制备栅电极11，也可以继续刻蚀掉第一势垒层4后再沉积栅极金属，以制备栅电极11，其中，栅电极11为倒凸字形。
另外，在第三开口10内制备栅电极11之前，还可以包括：在第三开口10内制备p型GaN系材料层。
也就是说，可以是在第三开口10内先生长p型GaN，或先生长一层不掺杂的GaN薄层，再生长一层p型GaN。通过控制生长条件，可以完成选择性生长，即只在第三开口10内暴露出来的帽层材料上生长，而其他被介质层覆盖的区域不生长，在生长完p型GaN系材料层后，在p型GaN系材料层上再沉积栅极金属，以制备栅电极11。
在本实施例中，沉积栅极金属的方式可以是溅射，栅极金属的材料包括铝、金等，沉积栅极金属的方式也可以是电镀或化学镀，即先溅射一层金属种子层，例如铜或金，再在金属种子层的基础上电镀或化学镀上其他金属填充孔洞，例如铜或金。也可以是化学气相沉积方法(CVD)。
需要说明的是，本实施例可以在制备完帽层之后制备源电极16和漏电极17，源电极16和漏电极17的制备可以根据现有方式进行制备，本实施例对此不做具体限定。
实施例二
请参见图3a～图3f，图3a～图3f是本发明实施例提供的另一种HEMT器件的制备方法的过程示意图。本实施例还提供另一种HEMT器件的制备方法，该HEMT器件的制备方法包括：
步骤1、请参见图3a，制备衬底结构，衬底结构包括从下至上依次层叠的衬底层1、缓冲层2、沟道层3、第一势垒层4和帽层5。
步骤2、请参见图3b，在帽层5上制备第一介质层6。
具体地，采用CVD或ALD方法在帽层5上制备第一介质层6。
步骤3、请参见图3c，光刻第一介质层6，然后刻蚀第一介质层6以形成第一开口7。
具体地，光刻第一介质层6至帽层5或第一介质层6，以形成第一开口7，同时形成若干第四开口12，其中，第一开口7的宽度大于第四开口12的宽度。
具体地，通过光刻设备曝光显影等处理后将需要形成栅电极位置处的第一介质层6和需要形成场板处的第一介质层6去除掉，从而在第一介质层6上形成贯穿第一介质层6的第一开口7和若干第四开口12，此时第一介质层6的厚度和在第一介质层6上所形成的开口的宽度的比例称为介质层开口深宽比。
优选地，第四开口12的宽度范围为10nm～1μm。
步骤4、请参见图3d，在第一介质层6和第一开口7上制备第二介质层8，同时在第一开口7处形成第二开口9，第二开口9的下表面处于第一介质层6的上表面之下。
具体地，在第一介质层6、第一开口7和第四开口12上制备第二介质层8，同时在第一开口7处形成第二开口9，且第二介质层8完全填充第四开口12。
在本实施例中，第一次形成的第一开口7和第四开口12处的侧壁和底部都会沉积该层第二介质层8的材料，通过选取合适的介质层开口深宽比，第四开口12会完全被第二次沉积的第二介质层8的材料所填充，在完全被填充的第四开口12处会形成矩形开口，但底部仍然留有一定厚度的第二介质层8材料。
步骤5、刻蚀第二开口9处的第二介质层8，以将第二开口9转换为第三开口10。
具体地，刻蚀第二开口7处的第二介质层8至帽层5或第一势垒层4，以将第二开口9转换为第三开口10，同时刻蚀第四开口12处的第二介质层8至预设厚度，其中，预设厚度为经过刻蚀后第四开口12处剩余的第二介质层8的厚度。
在一个具体实施例中，请参见图3e(1)，可以刻蚀第二开口9处的第二介质层8至帽层5的表面，以将第二开口9转换为图3e(1)的第三开口10，或者，在另一个具体实施例中，请参见图3e(2)，可以刻蚀第二开口9处的第二介质层8至帽层5内部，以将第二开口9转换为图3e(2)的第三开口10，在又一个具体实施例中，可以刻蚀第二开口9处的第二介质层8至第一势垒层4的表面、第一势垒层4内或者沟道层3表面，该第三开口10为倒凸字形开口。
步骤6、请参见图3f，在第三开口10内制备栅电极11，栅电极11的宽度沿竖直方向由上至下递减。
具体地，在第三开口10上制备栅电极11，同时在第四开口12内的预设厚度的第二介质层8上制备场板18，其中，栅电极11为倒凸字形。
在本实施例中，在第三开口10处沉积栅极金属形成栅电极，此时第四开口12内的预设厚度的第二介质层8上也会被栅极金属填充，从而形成场板18。
另外，在第三开口10上制备栅电极11，同时在第四开口12内的预设厚度的第二介质层8上制备场板之前，还可以包括：在第三开口10内制备p型GaN系材料层。
也就是说，可以是在第三开口10内先生长p型GaN，或先生长一层不掺杂的GaN薄层，再生长一层p型GaN，在生长完p型GaN系材料层后，在p型GaN系材料层和第四开口12内的预设厚度的第二介质层8上沉积栅极金属，以制备栅电极11和场板18。
需要说明的是，本实施例可以在制备完帽层之后制备源电极16和漏电极17，源电极16和漏电极17的制备可以根据现有方式进行制备，本实施例对此不做具体限定。
实施例三
请参见图4a～图4h，图4a～图4h是本发明实施例提供的又一种HEMT器件的制备方法的过程示意图。本实施例还提供又一种HEMT器件的制备方法，该HEMT器件的制备方法包括：
步骤1、请参见图4a，制备衬底结构，衬底结构包括从上至下依次层叠的衬底层1、缓冲层2、沟道层3、第一势垒层4、刻蚀传递层13和第二势垒层14和帽层5。
优选地，刻蚀传递层13的材料可以是GaN系材料，如InN、InGaN、GaN、AlGaN或AlInGaN等。
优选地，第一势垒层4的厚度范围为1nm～100nm。优选地，刻蚀传递层13的厚度范围为1nm～100nm。
优选地，第二势垒层14的厚度范围为1nm～5μm。
优选地，帽层5的厚度范围为1nm～5μm。
步骤2、请参见图4b，在帽层5上制备第一介质层6。
步骤3、请参见图4c，光刻第一介质层6，然后刻蚀第一介质层6以形成第一开口7。
具体地，光刻第一介质层6至帽层5的表面，以形成第一开口7，同时形成若干第四开口12，其中，第一开口7的宽度大于第四开口12的宽度。
步骤4、请参见图4d，在第一介质层6和第一开口7上制备第二介质层8，同时在第一开口7处形成第二开口9，第二开口9的下表面处于第一介质层6的上表面之下。
具体地，在第一介质层6、第一开口7和第四开口12上制备第二介质层8，同时在第一开口7处形成第二开口9，且第二介质层8完全填充第四开口12。
步骤5、刻蚀第二开口9处的第二介质层8，以将第二开口9转换为第三开口10。
步骤5.1、刻蚀第二开口9处的第二介质层8至刻蚀传递层13。
在一个具体实施例中，请参见图4e(1)，可以刻蚀第二开口9处的第二介质层8至刻蚀传递层13的表面，以将第二开口9转换为图4e(1)的开口，或者，在另一个具体实施例中，请参见图4e(2)，可以刻蚀第二开口9处的第二介质层8至刻蚀传递层13内或将刻蚀传递层13完全去除，以将第二开口9转换为图4e(2)的开口，另外，当还有第四开口12时，还会刻蚀第四开口12内的第二介质层8。
步骤5.2、请参见图4f，在第一介质层6上、第二开口9内沉积第三介质层15。
具体地，在第一介质层6上、步骤5.1处理后的第二开口9内沉积第三介质层15，当还有第四开口12时，还会在第四开口12内剩余的第二介质层8上沉积第三介质层15，以在步骤5.1处理后的第二开口9中形成梯形开口(即开口两侧的介质层的形状为对称的梯形)，若有第四开口12，则第三介质层15还会填充，在完全被填充的第四开口12处会形成矩形开口。
优选地，第三介质层15的厚度范围为1nm～10μm。步骤5.3、请参见图4g，刻蚀第二开口9处的第三介质层15，以将第二开口9转换为第三开口10。
具体地，刻蚀经步骤5.4处理后的第二开口9内沉积的第三介质层15，若经步骤5.2处理后，第二开口9内还有刻蚀传递层13，则将第二开口9内的刻蚀传递层13完全去除，以得到第三开口10，该第三开口10的形状为两个凸字组合的形状，即第三开口10两侧的介质层的形状为对称的梯形，另外，当还有第四开口12时，还会刻蚀第四开口12内的介质层。
另外，对于步骤5而言，还可以有一种方式是，直接在第一次光刻时刻蚀直接停在刻蚀传递层上，之后再沉积介质和刻蚀，直到完全去除刻蚀传递层。
步骤6、请参见图4h，在第三开口10内制备栅电极11，栅电极11的宽度沿竖直方向由上至下递减。
具体地，在第三开口10上制备栅电极11，同时在第四开口12内剩余的第三介质层15上制备场板18，其中，第三开口10的结构为多重凸字形的嵌套叠加成的结构。
在本实施例中，在第三开口10处沉积栅极金属形成栅电极，此时第四开口12内剩余的第三介质层15上也会被栅极金属填充，从而形成场板18。
另外，在第三开口10上制备栅电极11，同时在第四开口12内剩余的第三介质层15上制备场板之前，还可以包括：在第三开口10内制备p型GaN系材料层。
也就是说，可以是在第三开口10内先生长p型GaN，或先生长一层不掺杂的GaN薄层，再生长一层p型GaN，在生长完p型GaN系材料层后，在p型GaN系材料层和第四开口12内剩余的第三介质层15上沉积栅极金属，以制备栅电极11和场板18。
需要说明的是，本实施例可以在制备完帽层之后制备源电极16和漏电极17，源电极16和漏电极17的制备可以根据现有方式进行制备，本实施例对此不做具体限定。
另外，对于上述所有实施例而言，在开口内填充栅极金属后，还可以把帽层以上的介质层通过腐蚀的方法全部去除。
本发明可以通过选择合适的光刻开口的大小和沉积的介质层的厚度，可以在单次光刻、沉积以及刻蚀工艺序列中，一次性形成多种开口结构，例如大小不一的倒凸字形结构或者是单纯的矩形开口的组合，在沉积栅极金属时，可以形成不同沟道长度的器件，以及在栅极和漏极之间形成矩形填充的场板(填充在矩形开口的金属)。
本发明提出了一种HEMT器件的制备方法，其特点是创新性的通过采用材料沉积的方式对采用光刻得到的栅电极宽度即沟道长度进一步的缩小。目前，在制作栅电极时能获得的栅电极宽度取决于光刻设备的能力，如果需要获得非常小的栅电极宽度(例如90nm)，则需要采用昂贵的先进光刻机才能获得。本发明提出的方法，可以在既有光刻机光刻能力所能获得的最小栅电极宽度的基础上再进一步缩小栅电极的宽度，因此可以在采用传统的G line或I line的光刻机的情况下获得需要DUV光刻机才能达到的最小栅电极宽度，或者在采用DUV光刻机的基础上更进一步的缩小栅电极的宽度，使HEMT器件达到更优越的频率特性，突破光刻机能力的限制来制造更高端的HEMT器件。同时本发明提出的新工艺方法还具有自对准的特点，不需要再单独进行一次套准和光刻就能在原光刻线宽的基础上获得更小的线宽，极大的节约了成本和工艺复杂性。且与目前制作栅电极的工艺相同，甚至可以在制作栅电极的同时就在栅电极和漏电极之间制作出若干金属场板，不同于常规的场板是叠层装覆盖在栅极上方，本发明提出的场板制作方法制作出的场板和栅电极处于同一层面，其特点是嵌入在栅电极和漏电极之间的水平空间内，可以获得与层叠场板效果不同的电场消峰作用，整体器件可以配合后续的层叠场板一起使用，最大化的提高器件的抗电压能力。由于嵌入式场板可以和栅电极制作流程完全合并，即在做栅电极时就可以同步完成嵌入式场板的制作，因此极大的降低了工艺成本。
实施例四
本发明实施例还提供一种HEMT器件，该HEMT器件利用上述任一项实施例所述的制备方法进行制备，HEMT器件包括：
衬底结构，衬底结构包括从下至上依次层叠的衬底层1、缓冲层2、沟道层3、第一势垒层4和帽层5；
第一介质层6，位于帽层5之上，且在第一介质层6上具有贯穿第一介质层6的通孔，在通孔的内壁上设置有第二介质层8，以形成第三开口10，且通孔内的第二介质层8的上表面低于第一介质层6的上表面；
在第三开口10填充有栅电极11，且栅电极11的宽度沿竖直方向由上至下递减。在本发明的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。此外，本领域的技术人员可以将本说明书中描述的不同实施例或示例进行接合和组合。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (10)
1.一种HEMT器件的制备方法，其特征在于，包括：
制备衬底结构，所述衬底结构包括从下至上依次层叠的衬底层(1)、缓冲层(2)、沟道层(3)、第一势垒层(4)和帽层(5)；
在所述帽层(5)上制备第一介质层(6)；
光刻所述第一介质层(6)，然后刻蚀所述第一介质层(6)以形成第一开口(7)；
在所述第一介质层(6)和所述第一开口(7)上制备第二介质层(8)，同时在所述第一开口(7)处形成第二开口(9)，所述第二开口(9)的下表面处于所述第一介质层(6)的上表面之下；
刻蚀所述第二开口(9)处的所述第二介质层(8)，以将所述第二开口(9)转换为第三开口(10)；
在所述第三开口(10)内制备栅电极(11)，所述栅电极(11)的宽度沿竖直方向由上至下递减。
2.根据权利要求1所述的HEMT器件的制备方法，其特征在于，光刻所述第一介质层(6)，然后刻蚀所述第一介质层(6)以形成第一开口(7)，包括：
光刻所述第一介质层(6)，然后刻蚀所述第一介质层(6)以形成第一开口(7)，同时形成若干第四开口(12)，其中，所述第一开口(7)的宽度大于所述第四开口(12)的宽度。
3.根据权利要求2所述的HEMT器件的制备方法，其特征在于，在所述第一介质层(6)和所述第一开口(7)上制备第二介质层(8)，同时在所述第一开口(7)处形成第二开口(9)，包括：
在所述第一介质层(6)、所述第一开口(7)和所述第四开口(12)上制备第二介质层(8)，同时在所述第一开口(7)处形成第二开口(9)，且所述第二介质层(8)完全填充所述第四开口(12)。
4.根据权利要求1所述的HEMT器件的制备方法，其特征在于，刻蚀所述第二开口(9)处的所述第二介质层(8)，以将第二开口(9)转换为第三开口(10)，包括：
刻蚀所述第二开口(9)处的所述第二介质层(8)至所述帽层(5)或所述第一势垒层(4)，以将所述第二开口(9)转换为所述第三开口(10)。
5.根据权利要求3所述的HEMT器件的制备方法，其特征在于，刻蚀所述第二开口(9)处的所述第二介质层(8)，以将所述第二开口(9)转换为第三开口(10)，包括：
刻蚀所述第二开口(7)处的所述第二介质层(8)至所述帽层(5)或所述第一势垒层(4)，以将第二开口(9)转换为所述第三开口(10)，同时刻蚀第四开口(12)处的第二介质层(8)至预设厚度。
6.根据权利要求5所述的HEMT器件的制备方法，其特征在于，在所述第三开口(10)内制备栅电极(11)，包括：
在所述第三开口(10)上制备栅电极(11)，同时在所述第四开口(12)内的所述预设厚度的第二介质层(8)上制备场板(18)。
7.根据权利要求1或6所述的HEMT器件的制备方法，其特征在于，在所述第三开口(10)内制备栅电极(11)之前，还包括：
在所述第三开口(10)内制备p型GaN系材料层。
8.根据权利要求1或2所述的HEMT器件的制备方法，其特征在于，所述衬底结构还包括刻蚀传递层(13)和第二势垒层(14)，其中，所述刻蚀传递层(13)位于所述第一势垒层(4)之上，所述第二势垒层(14)位于所述刻蚀传递层(13)之上，所述帽层(5)位于所述第二势垒层(14)之上。
9.根据权利要求8所述的HEMT器件的制备方法，其特征在于，刻蚀所述第二开口(9)处的所述第二介质层(8)，以将所述第二开口(9)转换为第三开口(10)，包括：
刻蚀所述第二开口(9)处的所述第二介质层(8)至所述刻蚀传递层(13)；
在所述第一介质层(6)上、所述第二开口(9)内沉积所述第三介质层(15)；
刻蚀所述第二开口(9)处的所述第三介质层(15)，以将所述第二开口(9)转换为所述第三开口(10)。
10.一种HEMT器件，其特征在于，所述HEMT器件利用权利要求1至9任一项所述的制备方法进行制备，所述HEMT器件包括：
衬底结构，所述衬底结构包括从下至上依次层叠的衬底层(1)、缓冲层(2)、沟道层(3)、第一势垒层(4)和帽层(5)；
第一介质层(6)，位于所述帽层(5)之上，且在所述第一介质层(6)上具有贯穿所述第一介质层(6)的通孔，在所述通孔的内壁上设置有第二介质层(8)，以形成第三开口(10)，且所述通孔内的所述第二介质层(8)的上表面低于所述第一介质层(6)的上表面；
在所述第三开口(10)填充有所述栅电极(11)，且所述栅电极(11)的宽度沿竖直方向由上至下递减。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110662414.0A CN113594035A (zh) | 2021-06-15 | 2021-06-15 | 一种hemt器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110662414.0A CN113594035A (zh) | 2021-06-15 | 2021-06-15 | 一种hemt器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113594035A true CN113594035A (zh) | 2021-11-02 |
Family
ID=78243829
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110662414.0A Pending CN113594035A (zh) | 2021-06-15 | 2021-06-15 | 一种hemt器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113594035A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10234996A1 (de) * | 2002-03-19 | 2003-10-16 | Infineon Technologies Ag | Verfahren zur Herstellung einer Transistoranordnung mit Trench-Transistorzellen mit Feldelektrode |
| US20050167744A1 (en) * | 2004-02-02 | 2005-08-04 | Hamza Yilmaz | Semiconductor device containing dielectrically isolated PN junction for enhanced breakdown characteristics |
| US20140264713A1 (en) * | 2013-03-13 | 2014-09-18 | Cree, Inc. | Gate contact for a semiconductor device and methods of fabrication thereof |
| CN110047744A (zh) * | 2019-04-28 | 2019-07-23 | 苏州汉骅半导体有限公司 | T型栅制备方法 |
| US20200227544A1 (en) * | 2017-09-28 | 2020-07-16 | Intel Corporation | Gallium nitride transistors with drain field plates and their methods of fabrication |
| US20210111254A1 (en) * | 2019-10-14 | 2021-04-15 | Cree, Inc. | Stepped field plates with proximity to conduction channel and related fabrication methods |
-
2021
- 2021-06-15 CN CN202110662414.0A patent/CN113594035A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10234996A1 (de) * | 2002-03-19 | 2003-10-16 | Infineon Technologies Ag | Verfahren zur Herstellung einer Transistoranordnung mit Trench-Transistorzellen mit Feldelektrode |
| US20050167744A1 (en) * | 2004-02-02 | 2005-08-04 | Hamza Yilmaz | Semiconductor device containing dielectrically isolated PN junction for enhanced breakdown characteristics |
| US20140264713A1 (en) * | 2013-03-13 | 2014-09-18 | Cree, Inc. | Gate contact for a semiconductor device and methods of fabrication thereof |
| US20200227544A1 (en) * | 2017-09-28 | 2020-07-16 | Intel Corporation | Gallium nitride transistors with drain field plates and their methods of fabrication |
| CN110047744A (zh) * | 2019-04-28 | 2019-07-23 | 苏州汉骅半导体有限公司 | T型栅制备方法 |
| US20210111254A1 (en) * | 2019-10-14 | 2021-04-15 | Cree, Inc. | Stepped field plates with proximity to conduction channel and related fabrication methods |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20230047052A1 (en) | Semiconductor device, method for manufacturing same, and use thereof | |
| KR20070032701A (ko) | 재성장된 오믹 콘택 영역을 갖는 질화물계 트랜지스터의제조방법 및 재성장된 오믹 콘택 영역을 갖는 질화물계트랜지스터 | |
| US11929429B2 (en) | Nitride-based semiconductor device and method for manufacturing the same | |
| CN102148157A (zh) | 制作带有自对准场板的增强型hemt的方法 | |
| TWI789839B (zh) | 半導體結構及其形成方法 | |
| CN117438457B (zh) | 凹槽栅型GaN基HEMT器件及其制备方法 | |
| TW202201555A (zh) | 垂直高電子遷移率電晶體及其製造方法 | |
| CN113823557A (zh) | 一种hemt器件及其制备方法 | |
| TWI787556B (zh) | 半導體裝置及其製造方法 | |
| CN111933709A (zh) | 一种具有高可靠性的氮化物器件及其制备方法 | |
| WO2023141749A1 (en) | GaN-BASED SEMICONDUCTOR DEVICE WITH REDUCED LEAKAGE CURRENT AND METHOD FOR MANUFACTURING THE SAME | |
| CN114361121B (zh) | 一种带有p-SnO栅帽层的新型金刚石基垂直GaN-HEMT器件及其制备方法 | |
| CN113257896B (zh) | 多场板射频hemt器件及其制备方法 | |
| CN111755330A (zh) | 一种半导体结构及其制造方法 | |
| TW202329461A (zh) | 高電子遷移率電晶體及其製作方法 | |
| WO2022204913A1 (en) | Iii nitride semiconductor devices on patterned substrates | |
| CN114883407A (zh) | 基于Fin-FET栅结构HEMT及其制作方法 | |
| CN213459743U (zh) | 高电子迁移率晶体管器件和电子器件 | |
| CN113594035A (zh) | 一种hemt器件及其制备方法 | |
| KR20220125032A (ko) | Hemt 소자 및 이의 제조 방법 | |
| KR20140141126A (ko) | 전계 완화부를 구비하는 질화물계 트랜지스터 및 이의 제조 방법 | |
| CN113628962A (zh) | Ⅲ族氮化物增强型hemt器件及其制造方法 | |
| CN108695383B (zh) | 实现高频mis-hemt的方法及mis-hemt器件 | |
| CN216354229U (zh) | 一种具有特殊栅电极的hemt器件 | |
| CN115274845B (zh) | 一种凹陷式Fin-MESFET栅结构HEMT及制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |