CN108695157B - 一种空隙型复合钝化介质的氮化镓晶体管及制作方法 - Google Patents
一种空隙型复合钝化介质的氮化镓晶体管及制作方法 Download PDFInfo
- Publication number
- CN108695157B CN108695157B CN201810346466.5A CN201810346466A CN108695157B CN 108695157 B CN108695157 B CN 108695157B CN 201810346466 A CN201810346466 A CN 201810346466A CN 108695157 B CN108695157 B CN 108695157B
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- layer
- etching
- lower dielectric
- gap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002161 passivation Methods 0.000 title claims abstract description 47
- 239000002131 composite material Substances 0.000 title claims abstract description 41
- 229910002601 GaN Inorganic materials 0.000 title claims abstract description 26
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 238000005530 etching Methods 0.000 claims abstract description 42
- 238000000034 method Methods 0.000 claims abstract description 36
- 229910052751 metal Inorganic materials 0.000 claims abstract description 23
- 239000002184 metal Substances 0.000 claims abstract description 23
- 230000004888 barrier function Effects 0.000 claims description 27
- 238000000151 deposition Methods 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- 229910017105 AlOxNy Inorganic materials 0.000 claims description 6
- 229910020286 SiOxNy Inorganic materials 0.000 claims description 6
- 229910017107 AlOx Inorganic materials 0.000 claims description 5
- 229910004205 SiNX Inorganic materials 0.000 claims description 5
- 229910005535 GaOx Inorganic materials 0.000 claims description 3
- 229910003087 TiOx Inorganic materials 0.000 claims description 3
- 239000012670 alkaline solution Substances 0.000 claims description 3
- HLLICFJUWSZHRJ-UHFFFAOYSA-N tioxidazole Chemical compound CCCOC1=CC=C2N=C(NC(=O)OC)SC2=C1 HLLICFJUWSZHRJ-UHFFFAOYSA-N 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- LKJPSUCKSLORMF-UHFFFAOYSA-N Monolinuron Chemical compound CON(C)C(=O)NC1=CC=C(Cl)C=C1 LKJPSUCKSLORMF-UHFFFAOYSA-N 0.000 claims description 2
- 238000001259 photo etching Methods 0.000 claims description 2
- 239000011800 void material Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 abstract description 159
- 230000000694 effects Effects 0.000 abstract description 11
- 239000004065 semiconductor Substances 0.000 abstract description 8
- 239000002356 single layer Substances 0.000 abstract description 2
- 210000002381 plasma Anatomy 0.000 description 11
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 5
- 238000004140 cleaning Methods 0.000 description 4
- 238000003475 lamination Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 230000005516 deep trap Effects 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- MUJOIMFVNIBMKC-UHFFFAOYSA-N fludioxonil Chemical compound C=12OC(F)(F)OC2=CC=CC=1C1=CNC=C1C#N MUJOIMFVNIBMKC-UHFFFAOYSA-N 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开了一种空隙型复合钝化介质的氮化镓晶体管及制作方法，通过采用复合钝化介质技术，复合钝化介质层至少包括层叠的下介质层和上介质层，且下介质层和上介质层具有不同的蚀刻特性；通过特定的蚀刻方法使得下介质层的窗口宽度大于上介质层，从而在与半导体相接触的单层或多层钝化层中引入空隙结构，使栅金属与钝化介质/半导体界面发生物理上的隔离，从而切断器件表面的漏电通道，减少器件表面的栅漏电。同时，通过控制空隙结构的宽度在实现表面漏电通道切断的同时，还可保持良好的钝化效果。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种空隙型复合钝化介质的氮化镓晶体管及制作方法。
背景技术
氮化镓(GaN)作为第三代宽禁带半导体的代表，具有大的禁带宽度、高电子迁移率和击穿场强高等优点。由于多元材料比硅等一元材料更复杂，异质晶格生长失配、极化效应等使表面态问题成为从研究初期到现在一直未能系统性解决的难点，其产生原因包括N空位、有序晶格在表面的停止等因素。这些表面态一般位于禁带中比较深的位置，表现为深能级陷阱。在器件工作过程中这些深能级陷阱会将电子俘获在器件表面且不能很快的将电子进行释放。由于平行板电容效应，表面电子增加，相应的沟道中的电子会减少，导致器件沟道中的二维电子气密度降低，引起器件性能的退化。参考图1，目前对器件的表面态进行抑制通常采用PECVD(等离子增强化学气相沉积)沉积SiN(氮化硅)的方法进行处理，即将表面深能级陷阱态转变为浅能级陷阱态，从而减少电子释放的时间常数，使电子的捕获/释放跟得上器件的工作频率，从而实现器件的钝化效果。然而，在沉积氮化硅后引入的浅能级陷阱态成为器件表面漏电的通道，从而增加了器件的栅极(G)泄漏电流，如图2所示，这使器件面临可靠性失效的问题。
发明内容
本发明的目的在于克服现有技术存在的不足，提供一种空隙型复合钝化介质的氮化镓晶体管及制作方法，通过采用复合钝化介质技术在保持良好钝化效果的同时减少器件表面的栅漏电。
为了实现以上目的，本发明的技术方案为：
一种空隙型复合钝化介质的氮化镓晶体管的制作方法包括以下步骤：
1)提供外延层，所述外延层包括由下至上依次层叠的衬底、氮化镓层和势垒层；
2)于势垒层表面沉积复合钝化介质层，所述复合钝化介质层至少包括层叠的下介质层和上介质层，且下介质层和上介质层具有不同的蚀刻特性；
3)蚀刻复合钝化介质层形成窗口，其中下介质层的窗口宽度大于上介质层；
4)于窗口内沉积金属，所述金属形成栅极且栅极侧壁与下介质层之间形成空隙。
可选的，步骤3)中，选用对下介质层的蚀刻速率大于上介质层蚀刻速率的方法对所述下介质层和上介质层进行蚀刻，其中下介质层通过横向蚀刻作用形成所述空隙。
可选的，所述下介质层和上介质层是元素含量不同的同种类介质。
可选的，所述下介质层和上介质层是x不同的SiNx、AlOx、SiOx、GaOx、HfOx、TiOx、AlOxNy或SiOxNy。
可选的，所述上介质层和下介质层是不同种类介质；所述步骤3)中，首先通过第一蚀刻方法蚀刻所述上介质层，然后通过第二蚀刻方法蚀刻所述下介质层。
可选的，所述上介质层和下介质层之一为Al基介质，另一为Si基介质；所述Al基介质通过含有Cl的等离子体刻蚀或碱性溶液湿法刻蚀，所述Si基介质通过F基等离子体刻蚀。
可选的，所述Al基介质是AlN、AlOx、AlOxNy中的一种或多种，所述Si基介质是SiNx、SiOx、SiOxNy中的一种或多种。
可选的，通过控制蚀刻时间控制所述空隙的宽度。
可选的，步骤1)中，还包括于所述势垒层上形成源极和漏极的步骤。
可选的，步骤2)中，还包括通过光刻技术蚀刻所述复合钝化介质层形成窗口，并沉积金属于窗口之内形成源极和漏极的步骤。
由上述方法制作的空隙型复合钝化介质的氮化镓晶体管，包括依次层叠的衬底、氮化镓层、势垒层，及设置于势垒层上的源极、漏极和栅极，其中栅极位于源极和漏极之间；还包括复合钝化介质层，所述复合钝化介质层覆盖裸露的势垒层表面；所述复合钝化介质层至少包括层叠的下介质层和上介质层，所述下介质层与所述栅极侧壁之间形成空隙，所述上介质层与所述栅极侧壁相接触。
可选的，所述下介质层与所述势垒层表面相接触。
本发明的有益效果为：
1)通过空隙型复合钝化介质技术，在与半导体相接触的单层或多层钝化层中引入空隙结构使栅金属与钝化介质/半导体界面发生物理上的隔离，从而切断器件表面的漏电通道，减少器件表面的栅漏电。同时，通过控制空隙结构的宽度在实现表面漏电通道切断的同时，还可保持良好的钝化效果。
2)使用具有不同蚀刻性质的复合钝化介质，可通过多种方法实现下层介质的空隙，工艺简单，原材料来源广泛，效果好，适于实际生产应用。
附图说明
图1为实施例1的工艺流程图，图中所示结构按序为各步骤得到的结构示意图；
图2为实施例1的结构示意图；
图3为实施例4的工艺流程图。
具体实施方式
以下结合附图和具体实施例对本发明做进一步解释。
实施例1
参考图1，本实施例的制作方法如下：
1)提供外延层，所述外延层包括由下至上依次层叠的衬底1、氮化镓层2和势垒层3。衬底1可以为硅(Si)、碳化硅(SiC)、蓝宝石(Saphhire)，势垒层3为氮化铝镓。
2)采用台面隔离或者离子注入平面隔离技术形成隔离区，通过常规方法形成与势垒层3欧姆接触的源极4和漏极5；
3)清洗后于势垒层3表面通过PECVD沉积SiNx介质，首先采用Si含量较高的生长条件形成下介质层61，然后采用N含量较高的生长条件形成上介质层62，下介质层61和上介质层62组成复合钝化介质层6。即下介质层61和上介质层62均为SiNx介质，且上介质层62的x大于下介质层61。
4)通过F基的等离子体蚀刻复合钝化介质层6形成窗口，下介质层61由于Si含量较高，刻蚀速率要高于N含量较高的上介质层62，因此在刻蚀过程中下介质层61会发生横向刻蚀现象，从而下介质层61的窗口宽度大于上介质层62，通过控制刻蚀时间的长短可控制下介质层61和上介质层62的宽度差。
5)于窗口内沉积金属，所述金属可以是传统的Ni/Au金属叠层，也可以是可与(铝)镓氮形成肖特基接触的任意金属或金属叠层组合，所述金属形成栅极7，则栅极7侧壁与上介质层62相接触且与下介质层61之间形成空隙8。引入空隙结构使栅金属与钝化介质/半导体界面发生物理上的隔离，从而切断器件表面的漏电通道，减少器件表面的栅漏电。
参考图2，通过上述方法制作的空隙型复合钝化介质的氮化镓晶体管，包括依次层叠的衬底1、氮化镓层2、势垒层3，及设置于势垒层上的源极4、漏极5和栅极7，其中栅极7位于源极4和漏极5之间，还包括复合钝化介质层6，所述复合钝化介质层6覆盖裸露的势垒层3表面；所述复合钝化介质层6包括层叠的下介质层61和上介质层62，所述下介质层61与所述栅极7侧壁之间形成空隙8，所述上介质层62与所述栅极7侧壁相接触。
实施例2
本实施例的制作方法如下：
1)参考实施例1。
2)清洗后于势垒层表面通过PECVD方法沉积SiOx介质形成下介质层，然后于下介质层上通过ALD方法沉积AlOx形成上介质层，下介质层和上介质层组成复合钝化介质层。
3)采用含有Cl的等离子体刻蚀上介质层，然后采用F基等离子体蚀刻下介质层，从而在复合钝化介质层上形成窗口，且通过控制蚀刻时间控制下介质层的窗口宽度大于上介质层。Al基介质采用含有Cl的等离子体刻蚀具有比较快的刻蚀速度，用F基的等离子体基本刻蚀不动；相反，Si基介质采用F基等离子体具有较快的刻蚀速率，用Cl基等离子体基本刻蚀不动。
4)参考实施例1，从而得到空隙型复合钝化介质的氮化镓晶体管，同样的，下介质层和栅极侧壁之间形成空隙。
类似的Al基介质和Si基介质的组合可以通过上述蚀刻方法实现相同的效果，此外，也可变换Al基介质和Si基介质的上下位置关系，并相应变换蚀刻方法而得到相同的效果。举例来说，Al基介质还可以是AlOx、AlOxNy，Si基介质还可以是SiNx、SiOx、SiOxNy。
实施例3
本实施例的制作方法如下：
1)参考实施例1。
2)清洗后于势垒层表面沉积Al基介质形成下介质层，然后于下介质层上沉积Si基介质形成上介质层，下介质层和上介质层组成复合钝化介质层。
3)采用F基等离子体蚀刻上介质层，然后采用碱性溶液湿法刻蚀下介质层从而在复合钝化介质层上形成窗口，且通过控制蚀刻时间控制下介质层的窗口宽度大于上介质层。湿法刻蚀过程对Si基介质几乎没有刻蚀作用。
4)参考实施例1，从而得到空隙型复合钝化介质的氮化镓晶体管，同样的，下介质层和栅极侧壁之间形成空隙。
实施例4
参考图3，本实施例的制作方法如下：
1)提供外延层，所述外延层包括由下至上依次层叠的衬底1、氮化镓层2和势垒层3。衬底1可以为硅(Si)、碳化硅(SiC)、蓝宝石(Saphhire)，势垒层3为氮化铝镓。采用台面隔离或者离子注入平面隔离技术形成隔离区。
2)清洗后于势垒层3表面通过PECVD沉积SiNx介质，首先采用Si含量较高的生长条件形成下介质层61，然后采用N含量较高的生长条件形成上介质层62，下介质层61和上介质层62组成复合钝化介质层6。即下介质层61和上介质层62均为SiNx介质，且上介质层62的x大于下介质层61。
3)通过光刻的方法形成源极4和漏极5的窗口，采用蚀刻的方法将源极4和漏极5窗口内的复合介质层去除，然后于窗口内沉积欧姆金属，以形成与势垒层3欧姆接触的源极4和漏极5；
4)通过F基的等离子体蚀刻复合钝化介质层6形成窗口，下介质层61由于Si含量较高，刻蚀速率要高于N含量较高的上介质层62，因此在刻蚀过程中下介质层61会发生横向刻蚀现象，从而下介质层61的窗口宽度大于上介质层62，通过控制刻蚀时间的长短可控制下介质层61和上介质层62的宽度差。
5)于窗口内沉积金属，所述金属可以是传统的Ni/Au金属叠层，也可以是可与(铝)镓氮形成肖特基接触的任意金属或金属叠层组合，所述金属形成栅极7，则栅极7侧壁与上介质层62相接触且与下介质层61之间形成空隙8。引入空隙结构使栅金属与钝化介质/半导体界面发生物理上的隔离，从而切断器件表面的漏电通道，减少器件表面的栅漏电。
参照上述方法，选用相同种类但由不同生产设备或生长工艺形成蚀刻特性不同的上介质层和下介质层，选用对下介质层的蚀刻速率大于上介质层蚀刻速率的方法对所述下介质层和上介质层进行蚀刻，使得下介质层通过横向蚀刻作用形成所述空隙。例如，所述下介质层和上介质层是x不同的AlOx，SiOx，GaOx，HfOx，TiOx，AlOxNy或SiOxNy等等。
类似的，上介质层和下介质层选用不同种类介质，并分别选用对其敏感而对另一层不敏感的蚀刻方法依次进行蚀刻，可得到上述的空隙结构。
上述实施例仅以两层结构进行说明，但本领域技术人员应知，所述复合钝化介质层至少包括上述两层结构，也可根据实际需求设置多层结构。
上述实施例仅用来进一步说明本发明的一种空隙型复合钝化介质的氮化镓晶体管及制作方法，但本发明并不局限于实施例，凡是依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均落入本发明技术方案的保护范围内。
Claims (12)
1.一种空隙型复合钝化介质的氮化镓晶体管的制作方法，其特征在于包括以下步骤：
1)提供外延层，所述外延层包括由下至上依次层叠的衬底、氮化镓层和势垒层；
2)于势垒层表面沉积复合钝化介质层，所述复合钝化介质层至少包括层叠的下介质层和上介质层，且下介质层和上介质层具有不同的蚀刻特性；
3)蚀刻复合钝化介质层形成窗口，其中下介质层的窗口宽度大于上介质层；
4)于窗口内沉积金属，所述金属形成栅极且栅极侧壁与下介质层之间形成空隙。
2.根据权利要求1所述的制作方法，其特征在于：步骤3)中，选用对下介质层的蚀刻速率大于上介质层蚀刻速率的方法对所述下介质层和上介质层进行蚀刻，其中下介质层通过横向蚀刻作用形成所述空隙。
3.根据权利要求2所述的制作方法，其特征在于：所述下介质层和上介质层是元素相同但元素含量不同的同种类介质。
4.根据权利要求3所述的制作方法，其特征在于：所述下介质层和上介质层是x不同的SiNx、AlOx、SiOx、GaOx、HfOx、TiOx、AlOxNy或SiOxNy。
5.根据权利要求1所述的制作方法，其特征在于：所述上介质层和下介质层是元素不完全相同的不同种类介质；所述步骤3)中，首先通过第一蚀刻方法蚀刻所述上介质层，然后通过第二蚀刻方法蚀刻所述下介质层。
6.根据权利要求5所述的制作方法，其特征在于：所述上介质层和下介质层之一为Al基介质，另一为Si基介质；所述Al基介质通过含有Cl的等离子体刻蚀或碱性溶液湿法刻蚀，所述Si基介质通过F基等离子体刻蚀。
7.根据权利要求6所述的制作方法，其特征在于：所述Al基介质是AlN、AlOx、AlOxNy中的一种或多种，所述Si基介质是SiNx、SiOx、SiOxNy中的一种或多种。
8.根据权利要求1所述的制作方法，其特征在于：通过控制蚀刻时间控制所述空隙的宽度。
9.根据权利要求1所述的制作方法，其特征在于：步骤1)中，还包括于所述势垒层上形成源极和漏极的步骤。
10.根据权利要求1所述的制作方法，其特征在于：步骤2)中，还包括通过光刻技术蚀刻所述复合钝化介质层形成窗口，并沉积金属于窗口之内形成源极和漏极的步骤。
11.由权利要求1～10任一项所述方法制作的空隙型复合钝化介质的氮化镓晶体管，包括依次层叠的衬底、氮化镓层、势垒层，及设置于势垒层上的源极、漏极和栅极，其中栅极位于源极和漏极之间，其特征在于：还包括复合钝化介质层，所述复合钝化介质层覆盖裸露的势垒层表面；所述复合钝化介质层至少包括层叠的下介质层和上介质层，所述下介质层与所述栅极侧壁之间形成空隙，所述上介质层与所述栅极侧壁相接触。
12.根据权利要求11所述的空隙型复合钝化介质的氮化镓晶体管，其特征在于：所述下介质层与所述势垒层表面相接触。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810346466.5A CN108695157B (zh) | 2018-04-16 | 2018-04-16 | 一种空隙型复合钝化介质的氮化镓晶体管及制作方法 |
| PCT/CN2019/073932 WO2019201002A1 (zh) | 2018-04-16 | 2019-01-30 | 一种空隙型复合钝化介质的氮化镓晶体管及制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810346466.5A CN108695157B (zh) | 2018-04-16 | 2018-04-16 | 一种空隙型复合钝化介质的氮化镓晶体管及制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108695157A CN108695157A (zh) | 2018-10-23 |
| CN108695157B true CN108695157B (zh) | 2020-09-04 |
Family
ID=63845015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810346466.5A Active CN108695157B (zh) | 2018-04-16 | 2018-04-16 | 一种空隙型复合钝化介质的氮化镓晶体管及制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN108695157B (zh) |
| WO (1) | WO2019201002A1 (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108695157B (zh) * | 2018-04-16 | 2020-09-04 | 厦门市三安集成电路有限公司 | 一种空隙型复合钝化介质的氮化镓晶体管及制作方法 |
| CN109786233B (zh) * | 2019-01-17 | 2021-01-12 | 中国电子科技集团公司第十三研究所 | 非对称表面沟道场效应晶体管的制备方法及功率器件 |
| CN109786256B (zh) * | 2019-01-17 | 2021-05-04 | 中国电子科技集团公司第十三研究所 | 自对准表面沟道场效应晶体管的制备方法及功率器件 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102810564A (zh) * | 2012-06-12 | 2012-12-05 | 程凯 | 一种射频器件及其制作方法 |
| CN103456781A (zh) * | 2012-06-04 | 2013-12-18 | 英飞凌科技奥地利有限公司 | 具有自对准栅的化合物半导体晶体管 |
| CN107230621A (zh) * | 2016-03-25 | 2017-10-03 | 北京大学 | 氮化镓晶体管的制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100631051B1 (ko) * | 2005-09-12 | 2006-10-04 | 한국전자통신연구원 | 부정형 고 전자 이동도 트랜지스터의 제조 방법 |
| CN108695157B (zh) * | 2018-04-16 | 2020-09-04 | 厦门市三安集成电路有限公司 | 一种空隙型复合钝化介质的氮化镓晶体管及制作方法 |
-
2018
- 2018-04-16 CN CN201810346466.5A patent/CN108695157B/zh active Active
-
2019
- 2019-01-30 WO PCT/CN2019/073932 patent/WO2019201002A1/zh active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103456781A (zh) * | 2012-06-04 | 2013-12-18 | 英飞凌科技奥地利有限公司 | 具有自对准栅的化合物半导体晶体管 |
| CN102810564A (zh) * | 2012-06-12 | 2012-12-05 | 程凯 | 一种射频器件及其制作方法 |
| CN107230621A (zh) * | 2016-03-25 | 2017-10-03 | 北京大学 | 氮化镓晶体管的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2019201002A1 (zh) | 2019-10-24 |
| CN108695157A (zh) | 2018-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6999197B2 (ja) | 複合バリア層構造に基づくｉｉｉ族窒化物エンハンスメント型ｈｅｍｔ及びその製造方法 | |
| US20160218204A1 (en) | Enhancement Mode High Electron Mobility Transistor and Manufacturing Method Thereof | |
| US9111851B2 (en) | Enhancement mode gallium nitride based transistor device having a P type metal oxide layer comprising plurality of extension parts extending into the epitaxial stacked layer | |
| JP2011198837A (ja) | 半導体装置およびその製造方法 | |
| JP2010050347A (ja) | 半導体装置及びその製造方法 | |
| JP2010118556A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2007165431A (ja) | 電界効果型トランジスタおよびその製造方法 | |
| WO2013178027A1 (zh) | 绝缘栅场效应晶体管及其制造方法 | |
| CN103165445A (zh) | 原位生长的栅介质和场板介质 | |
| CN108695157B (zh) | 一种空隙型复合钝化介质的氮化镓晶体管及制作方法 | |
| CN106298887A (zh) | 一种高阈值电压高迁移率凹槽栅mosfet的制备方法 | |
| CN109103098B (zh) | 一种氮化镓绝缘栅高电子迁移率晶体管及其制作方法 | |
| CN105244377A (zh) | 一种基于硅衬底的hemt器件及其制造方法 | |
| JP6199147B2 (ja) | 電界効果型化合物半導体装置及びその製造方法 | |
| CN206441733U (zh) | 一种高阈值电压高迁移率凹槽栅mosfet结构 | |
| CN106257686A (zh) | 半导体器件及其制造方法 | |
| CN105679679B (zh) | 一种GaN基凹槽栅MISFET的制备方法 | |
| TWI725433B (zh) | 半導體裝置的製作方法 | |
| TWI693716B (zh) | 半導體裝置及其製造方法 | |
| CN111755330A (zh) | 一种半导体结构及其制造方法 | |
| CN115692184A (zh) | 基于选择性湿法腐蚀工艺的P-AlGaN栅增强型晶体管及制备方法 | |
| TW202005081A (zh) | 半導體裝置及其製造方法 | |
| KR20190112523A (ko) | 이종접합 전계효과 트랜지스터 및 그 제조 방법 | |
| CN113628962A (zh) | Ⅲ族氮化物增强型hemt器件及其制造方法 | |
| CN113889534A (zh) | 无金欧姆接触电极、半导体器件和射频器件及其制法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |