CN115763558A - 一种半导体装置及其形成方法 - Google Patents

一种半导体装置及其形成方法 Download PDF

Info

Publication number
CN115763558A
CN115763558A CN202211417078.4A CN202211417078A CN115763558A CN 115763558 A CN115763558 A CN 115763558A CN 202211417078 A CN202211417078 A CN 202211417078A CN 115763558 A CN115763558 A CN 115763558A
Authority
CN
China
Prior art keywords
nitride semiconductor
semiconductor layer
gate structure
dielectric
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211417078.4A
Other languages
English (en)
Inventor
杜卫星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innoscience Suzhou Semiconductor Co Ltd
Original Assignee
Innoscience Suzhou Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innoscience Suzhou Semiconductor Co Ltd filed Critical Innoscience Suzhou Semiconductor Co Ltd
Priority to CN202211417078.4A priority Critical patent/CN115763558A/zh
Publication of CN115763558A publication Critical patent/CN115763558A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

本揭露提供了一种半导体装置及其形成方法。半导体装置包含衬底、第一氮化物半导体层、第二氮化物半导体层、第三氮化物半导体层及栅极结构。第一氮化物半导体层设置于衬底上。第二氮化物半导体层设置于第一氮化物半导体层上并且其带隙大于第一氮化物半导体层的带隙。第三氮化物半导体层被掺杂掺杂质,且设置于第二氮化物半导体层上。栅极结构设置于第三氮化物半导体层上。栅极结构具有沿一第一方向延伸且位于一第一高度的第一部分及沿第一方向延伸且位于与第一高度不同的第二高度的第二部分。第一部分与第二部分沿第一方向具有距离。

Description

一种半导体装置及其形成方法
技术领域
本公开涉及一种半导体装置,并且更具体地涉及一种包含具有延伸部的栅极结构。
背景技术
包含直接能隙半导体的组件,例如包含III-V族材料或III-V族化合物(类别:III-V族化合物)的半导体组件可以在各种条件下或各种环境中(例如,在不同的电压和频率下)操作或工作。
半导体组件可以包含异质结双极性晶体管(HBT,heterojunction bipolartransistor)、异质结场效应晶体管(HFET,heterojunction field effect transistor)、高电子迁移率晶体管(HEMT,high-electron-mobility transistor)、调制掺杂场效应晶体管(MODFET,modulation-doped FET)等。
发明内容
根据本公开的一些实施例,一种半导体装置包含衬底、第一氮化物半导体层、第二氮化物半导体层、第三氮化物半导体层及栅极结构。第一氮化物半导体层设置于衬底上。第二氮化物半导体层设置于第一氮化物半导体层上并且其带隙大于第一氮化物半导体层的带隙。第三氮化物半导体层被掺杂掺杂质,且设置于第二氮化物半导体层上。栅极结构设置于第三氮化物半导体层上。栅极结构具有沿一第一方向延伸且位于一第一高度的第一部分及沿第一方向延伸且位于与第一高度不同的第二高度的第二部分。第一部分与第二部分沿第一方向具有距离。
根据本公开的一些实施例,一种半导体装置之制造方法包含提供衬底。方法亦包含形成第一氮化物半导体层于衬底上。方法更包含形成第二氮化物半导体层于第一氮化物半导体层上。第二氮化物半导体层的带隙大于第一氮化物半导体层的带隙。此外,方法包含形成第三氮化物半导体层于第二氮化物半导体层上,第三氮化物半导体层被掺杂掺杂质。方法亦包含形成栅极结构于第三氮化物半导体层上。栅极结构具有沿第一方向延伸且位于第一高度的第一部分及沿第一方向延伸且位于与第一高度不同的第二高度的第二部分。第一部分与第二部分沿第一方向具有距离。
根据本公开的一些实施例,一种半导体装置包含衬底、第一氮化物半导体层、第二氮化物半导体层、第三氮化物半导体层、介电结构及栅极结构。第一氮化物半导体层设置于衬底上。第二氮化物半导体层设置于第一氮化物半导体层上并且其带隙大于第一氮化物半导体层的带隙。第三氮化物半导体层被掺杂掺杂质,且设置于第二氮化物半导体层上。介电结构覆盖第三氮化物半导体层。介电结构具有第一表面沿一第一方向延伸。栅极结构覆盖第三氮化物半导体层。栅极结构具有沿所述第一方向延伸的下表面及由下表面延伸的侧面。侧面与下表面界定一交点。栅极结构与介电结构具有沿第一方向延伸的界面。其中交点与界面沿第一方向具有距离。
本揭露提供一种半导体装置,其栅极结构具有能作为场板的部分。上述场板与耗尽层之间可形成电容。上述场板与耗尽层之间可形成电场,而能避免电子集中在角落栅极结构与耗尽层之交界处,进而避免产生漏电的情况。由于场板相对于耗尽层为倾斜或具有阶梯结构,因此能在纵向距离较小的情况下,产生相对较大的电容,能更进一步防止漏电的情况。
附图说明
当与附图一起阅读以下详细描述时,可以根据以下详细描述容易地理解本公开的各方面。经审慎考虑的是,各种特征可能未按比例绘制。实际上,为了讨论的清楚起见,可以任意增大或减小各种特征的尺寸。
图1是根据本公开的一些实施例的半导体装置的截面图。
图2是根据本公开的一些实施例的半导体装置的截面图。
图3A是根据本公开的一些实施例的半导体装置的截面图。
图3B是图3A的半导体装置的局部之放大图。
图4是根据本公开的一些实施例的半导体装置的截面图。
图5是根据本公开的一些实施例的半导体装置的截面图。
图6是根据本公开的一些实施例的半导体装置的截面图。
图7是根据本公开的一些实施例的半导体装置的截面图。
图8A、图8B、图8C、图8D、图8E、图8F、图8G及图8H展示了根据本公开的一些实施例的用于制造半导体装置的方法的各个阶段。
贯穿附图和具体实施方式,使用共同的附图标记来指示相同或类似的组件。根据以下结合附图进行的详细描述,本公开将更加明显。
具体实施方式
以下公开提供了用于实施所提供主题的不同特征的许多不同实施例或实例。以下描述了组件和布置的具体实例。当然,这些仅是实例并且不旨在是限制性的。在本公开中,对在第二特征之上或上方形成或设置第一特征的引用可以包含将第一特征和第二特征被形成或设置为直接接触的实施例,并且还可以包含可以在第一特征与第二特征之间形成或设置另外的特征使得第一特征和第二特征可以不直接接触的实施例。另外,本公开可以在各个实例中重复附图标记和/或字母。这种重复是为了简单和清晰的目的并且并非用于限定所讨论的各个实施例和/或配置之间的关系。
下文详细讨论了本公开的实施例。然而,应当理解的是,本公开提供了许多可以在各种各样的特定环境下具体化的适用概念。所讨论的具体实施例仅是说明性的,而不限制本公开的范围。
本公开提供了一种半导体装置。此半导体装置可包括间隔层。间隔层可用以覆盖耗尽层与栅极结构界定的角落,以隔开晶格修复层与上述角落。在本公开实施例,可避免因电荷聚积在角落引起漏电,而能提升半导体装置的效能。本公开的半导体装置可以应用于但不限于HEMT装置,尤其是低压HEMT装置、高压HEMT装置和射频(RF,radio frequency)HEMT装置。
图1是根据本公开的一些实施例的半导体装置1a的截面图。半导体装置1a可包含衬底10、氮化物半导体层30、氮化物半导体层40、氮化物半导体层50、栅极结构60、介电结构70、电极81(例如源极)及电极82(例如漏极)。
衬底10可以包含但不限于硅(Si)、掺杂Si、碳化硅(SiC)、硅化锗(SiGe)、砷化镓(GaAs)或其它半导体材料。衬底10可以包含但不限于蓝宝石、绝缘体上硅(SOI,silicon oninsulator)或其它合适的材料。
半导体装置1a可视需要包含缓冲层20、缓冲层20可以设置在衬底10上。缓冲层20可经配置以减少因衬底10与氮化物半导体层30之间的晶格失配(lattice mismatch)所引起的缺陷。
氮化物半导体层30(或沟道层)可以设置在衬底10上。氮化物半导体层30可以设置在缓冲层20上。氮化物半导体层30可以包含III-V族层。氮化物半导体层30可以包含但不限于III族氮化物,例如化合物InaAlbGa1-a-bN,其中
Figure BDA0003938499630000031
所述III族氮化物可以包含但不限于例如化合物AlaGa(1-a)N,其中
Figure BDA0003938499630000032
氮化物半导体层30可以包含氮化镓(GaN)层。GaN的能隙为约3.4eV。
氮化物半导体层40(或阻挡层)可以设置在氮化物半导体层30上。氮化物半导体层40可以包含III-V族层。氮化物半导体层40可以包含但不限于III族氮化物,例如化合物InaAlbGa1-a-bN,其中
Figure BDA0003938499630000041
所述III族氮化物可以包含但不限于例如化合物AlaGa(1-a)N,其中
Figure BDA0003938499630000042
氮化物半导体层40的能隙可以大于氮化物半导体层30的能隙。氮化物半导体层40可以包含铝氮化镓(AlGaN)层。AlGaN的能隙为约4.0eV。
氮化物半导体层40与氮化物半导体层30之间可以形成异质结,并且异质结的极化在氮化物半导体层30中形成二维电子气(two-dimensional electron gas,2DEG)区域。
氮化物半导体层50(或耗尽层,depletion layer)可设置在氮化物半导体层40上。氮化物半导体层50可以与氮化物半导体层40直接接触。氮化物半导体层50可设置于栅极结构60与氮化物半导体层40之间。氮化物半导体层50可以掺杂有杂质(dopant)。氮化物半导体层50可以包含p型掺杂质。氮化物半导体层50可以包含p型掺杂GaN层、p型掺杂AlGaN层、p型掺杂AlN层或其它合适的III-V族层。p型掺杂质可以包含镁(Mg)、铍(Be)、锌(Zn)和镉(Cd)。氮化物半导体层50可以被配置成控制氮化物半导体层30中的2DEG的浓度。氮化物半导体层50可以用于耗尽氮化物半导体层50正下方的2DEG。氮化物半导体层50可具有表面50s1(或上表面)。氮化物半导体层50可具有表面50s2(亦可称为侧面或侧壁)。氮化物半导体层50可具有表面50s3(亦可称为侧面或侧壁)。氮化物半导体层50的表面50s2可面向电极81。氮化物半导体层50的表面50s3可面向电极82。
本文中,上表面表示面向远离衬底10方向的表面。下表面表示面向衬底10方向的表面。水平方向表示连接电极82与电极81的方向。X轴表示连接电极82与电极81的方向。垂直方向表示大体上垂直于水平方向的方向。Y轴表示大体上垂直于X轴的方向。
栅极结构60可以设置在氮化物半导体层40上。栅极结构60可以设置在氮化物半导体层50上。栅极结构60可以设置在电极82与电极81之间。栅极结构60可以包含金属。栅极结构60可以包含钛(Ti)、钽(Ta)、钨(W)、铝(Al)、钴(Co)、铜(Cu)、镍(Ni)、铂(Pt)、铅(Pb)、钼(Mo)和其化合物(如但不限于氮化钛(TiN)、氮化钽(TaN)、其它导电氮化物或导电氧化物)、金属合金(如铝铜合金(Al-Cu))或其它合适的材料。栅极结构60可具有部分601。栅极结构60可具有部分602。栅极结构60可具有部分603。
部分601可大抵上沿X轴方向(或水平方向)延伸。部分601可位于水平H1。部分601可接触氮化物半导体层50。部分601可具有表面601s1(或下表面)及相对于表面601s1的表面601s2(或上表面)。水平H1可定义为表面601s2的高度。
部分602可由部分601延伸。部分602可连接部分601及部分603。部分602可具有表面602s1(或侧面)。部分602的表面602s1相对于部分601的表面601s1为倾斜。部分602的表面602s1与部分601的表面601 s1可定义夹角θa。夹角θa可大于0度。夹角θa可小于90度。夹角θa可为20度、25度、30度、35度、40度、45度、50度、55度、60度、65度、70度或75度。部分601的表面601s1与部分602的表面602s1可定义交点60c1。
部分603可大抵上沿X轴方向延伸。部分603可位于水平H2。水平H2可高于水平H1。部分603可远离氮化物半导体层50。部分603可具有表面603s1(或下表面)及相对于表面603s1的表面603s2(或上表面)。部分603可具有表面603s3(亦可称为侧面或侧壁),其延伸于表面603s1与表面603s2之间。水平H2可被定义为表面603s2的高度。部分603的表面603s1与部分602的表面602s1可定义交点60c2。部分603的表面603s3可与氮化物半导体层50的表面50s2沿Y轴方向对齐。部分603可被称为栅极结构60的延伸部。
部分601与部分603沿X轴方向可具有距离D1。部分601的表面601s1与部分603的表面603s1沿X轴方向可具有距离D1。部分602的表面602s1相对于部分603的表面603s1为倾斜。交点60c1与部分603的表面603s1沿X轴方向可具有距离D1。交点60c2与部分601的表面601s1沿X轴方向可具有距离D1。部分603可与氮化物半导体层50隔开。部分603与氮化物半导体层50在Y轴方向重叠。部分603与氮化物半导体层50沿Y轴方向具有距离D2。部分603的表面603s1与氮化物半导体层50的表面50s1沿Y轴方向具有距离D2。部分603可覆盖氮化物半导体层50。
介电结构70可以设置在氮化物半导体层40上。介电结构70可覆盖栅极结构60。介电结构70可包含高介电(high k)常数介电材料。高介电常数介电材料的k值可大于约5。介电结构70可包含低介电常数介电材料。低介电常数介电材料的k值可小于约5。介电结构70可以包含氧化物、氮化物、氮氧化物或其它合适的材料。介电结构70可包括多层介电层。上述介电层的材料可部分相同。上述介电层的材料可部分不同。上述相邻的介电层之间可具有不完整的界线(例如一部分的界面的界线可通过扫描电子显微镜(scanning electronmicroscope,SEM)确认,另一部分的界面由SEM观察不出界线)。上述相邻的介电层之间大抵上可不具有界线。介电结构70可具有表面70s1。介电结构70的表面70s1相对于栅极结构60的表面601s1可为倾斜。介电结构70的表面70s1可位于部分601与部分603之间。栅极结构60的部分602可设置于介电结构70的表面70s1上。
电极81可以设置在氮化物半导体层40上。电极81可以与氮化物半导体层40接触。电极81可以包含例如但不限于导电材料。导电材料可以包含金属、合金、掺杂半导电材料(例如,掺杂晶体硅)或其它合适的导电材料,如Ti、Al、Ni、Cu、Au、Pt、Pd、W、TiN或其它合适的材料。电极81可以包含多层结构。例如,电极81可以包含两层不同材料的结构。电极81可作为源极。电极81可具有延伸部81e。延伸部81e可朝向栅极结构60延伸。延伸部81e与栅极结构60的部分603沿Y轴方向可未重叠。延伸部81e的水平(未标示)可高于部分603的水平H2。
电极82可以设置在氮化物半导体层40上。电极82可以与氮化物半导体层40接触。电极82可以包含例如但不限于导电材料。导电材料可以包含金属、合金、掺杂半导电材料(例如,掺杂晶体硅)或其它合适的导电材料,如Ti、Al、Ni、Cu、Au、Pt、Pd、W、TiN或其它合适的材料。电极82可以包含多层结构。例如,电极82可以包含两层不同材料的结构。电极82可作为漏极。电极82与栅极结构60之间的距离可与电极81与栅极结构60之间的距离不同。电极82与栅极结构60之间的距离可大于电极81与栅极结构60之间的距离。
栅极结构60的部分602可作为场板。栅极结构60的部分602与氮化物半导体层50之间可形成电容(栅极结构60的部分602、氮化物半导体层50与介电结构70可定义电容)。栅极结构60的部分603可作为场板。栅极结构60的部分603与氮化物半导体层50之间可形成电容(栅极结构60的部分603、氮化物半导体层50与介电结构70可定义电容)。由于栅极结构60的部分602与氮化物半导体层50形成电场,因此可避免电子集中在角落60c1,进而避免产生漏电的情况。此外,由于部分602相对于氮化物半导体层50为倾斜,因此在部分602与氮化物半导体层50之间沿Y轴方向的距离较小的情况下,即能产生相对较大的电容,能更进一步防止漏电的情况。在一比较例的半导体装置,栅极结构并未有能作为场板的部分,导致栅极结构与耗尽层的角落产生尖端放电,而导致漏电的产生。在另一比较例的半导体装置,栅极结构作为场板的部分与耗尽层的距离较大,导致尖端放电被抑制的效果相对不佳。
图2是根据本公开的一些实施例的半导体装置1b的截面图。半导体装置1b可与半导体装置1a相似,其不同处如下所述。
半导体装置1b可包含栅极结构61。栅极结构61可具有部分611、部分612、部分613及部分614。
部分611可大抵上沿X轴方向延伸。部分611可位于水平H3。部分611可接触氮化物半导体层50。部分611可具有表面611s1(或下表面)及相对于表面611s1的表面611s2(或上表面)。水平H3可被定义为表面611s2的高度。部分611的表面611s1与介电结构70的交界处可定义交点61c1。
部分612可由部分611延伸。部分612可连接部分611及部分613。部分612可具有阶梯结构61t1及阶梯结构61t2。阶梯结构61t1及阶梯结构61t2可位于不同的水平。阶梯结构61t1及阶梯结构61t2可藉由执行蚀刻工艺,使得介电结构70形成具有阶梯状的结构,栅极结构6l可保形地(conformally)形成在介电结构70上,以形成阶梯结构61t1及阶梯结构61t2。
部分613可大抵上沿X轴方向延伸。部分613可位于水平H4。水平H4可高于水平H3。部分613可远离氮化物半导体层50。部分613可具有表面613s1(或上表面)。水平H4可被定义为表面613s1的高度。部分611与部分613沿X轴方向具有距离。
部分614可大抵上沿x轴方向延伸。部分614可由部分613延伸。部分613介于部分612与部分614之间。部分614可位于水平H5。水平H4可高于水平H5。水平H5可高于水平H3。水平H5可被定义为表面614s1(或上表面)的高度。部分614与部分613可界定阶梯结构61t3。阶梯结构61t3可位于比阶梯结构61t2高的水平。阶梯结构61t1及阶梯结构61t3可位于部分613的相对两侧。阶梯结构61t2及阶梯结构61t3可位于部分613的相对两侧。部分614可超出氮化物半导体层50的表面50s2。部分614可超出氮化物半导体层50的表面50s3。部分614的表面614s2(亦可称为侧面或侧壁)可超出氮化物半导体层50的表面50s2。部分614的表面614s2可超出氮化物半导体层50的表面50s3。
栅极结构61的部分612可作为场板。栅极结构61的部分612与氮化物半导体层50之间可形成电容。栅极结构61的部分613可作为场板。栅极结构61的部分613与氮化物半导体层50之间可形成电容。由于栅极结构61的部分612与氮化物半导体层50形成电场,因此可避免电子集中在交点61c1,进而避免产生漏电的情况。此外,部分612具有阶梯结构61t1及阶梯结构61t2,可藉由调整阶梯结构61t1及阶梯结构61t2的位置,而调整栅极结构61的整体轮廓,以优化电性参数。在防止漏电的情况,同时得到所需的电性参数。
图3A是根据本公开的一些实施例的半导体装置1c的截面图。半导体装置1c可与半导体装置1b相似,其不同处如下所述。
介电结构70可包含介电层71、介电层72及介电层73。介电层71及介电层72可为相同的材料,且其中具有相对明显的界线,可由SEM观察出其界线。介电层71及介电层72可为不同的材料,可由SEM观察出其界线。
介电层71可覆盖一部分的氮化物半导体层50。介电层71可接触一部分的氮化物半导体层50。介电层72可设置于介电层71上。介电层72可覆盖另一部分的氮化物半导体层50。介电层72可接触另一部分的氮化物半导体层50。介电层72可位于介电层71与栅极结构61之间。介电层73可设置于介电层72上。
栅极结构61可与介电层71隔开。栅极结构61可接触介电层72。栅极结构61可保形地设置在介电层72上,以形成阶梯结构61t1及阶梯结构61t2。
图3B是图3A的半导体装置1c的局部R之放大图。
介电层72可定义阶梯结构72t1。阶梯结构72t1可位于氮化物半导体层50的表面50s1上方。由于栅极结构61保形地设置在阶梯结构72t1上,而定义出阶梯结构61t2。介电层72可具有部分72p。部分72p可被栅极结构61环绕。介电层72的部分72p可位于栅极结构61的部分612与部分614之间。
图4是根据本公开的一些实施例的半导体装置1d的截面图。半导体装置1d可与半导体装置1c相似,其不同处如下所述。
介电层71可具有表面71s1(亦可称为侧面或侧壁)。介电层71的表面71s1可定义容纳介电层72的开口。介电层71的表面71s1可定义容栅极结构61的开口。介电层71的表面71s1相对于氮化物半导体层50的表面50s1为倾斜。
介电层72可具有表面72s1(亦可称为侧面或侧壁)。介电层72的表面72s1可定义容纳栅极结构61的开口。介电层72的表面72s1相对于氮化物半导体层50的表面50s1为倾斜。
栅极结构61的部分612可设置在介电层72的表面72s1上。栅极结构61的部分612与氮化物半导体层50可定义出电容。栅极结构61的部分612、介电层72与氮化物半导体层50可定义出电容。栅极结构61的部分612可作为场板。由于部分612相对于氮化物半导体层50为倾斜,因此在部分612与氮化物半导体层50之间沿Y轴方向的距离较小的情况下,即能产生相对较大的电容,能防止漏电的情况。
图5是根据本公开的一些实施例的半导体装置1e的截面图。半导体装置1e可与半导体装置1c相似,其不同处如下所述。
介电层72可具有表面72s2(或上表面)。介电层72的表面72s2可为曲面。介电层72的表面72s2可朝向氮化物半导体层50凹陷。
半导体装置1e可具有栅极结构62。栅极结构62的材料可与栅极结构60相同。栅极结构62可具有部分621。部分621可设置于介电层72的表面72s2上。部分621可具有表面621s1(或下表面)及相对于表面621s1的表面621s2(或上表面)。部分621的表面621s1可为曲面。部分621的表面621s1可朝向氮化物半导体层50凹陷。部分621的表面621s2可为曲面。部分621的表面621s2可朝向氮化物半导体层50凹陷。部分621可具有不均匀的厚度。部分621的厚度可被定义为表面621s1与表面621s2沿Y轴方向的距离。部分621可在表面621s2的中心处具有相对较大的厚度。部分621可在表面621s2的周围具有相对较小的厚度。栅极结构62的部分621与氮化物半导体层50可定义出电容。由于栅极结构62的表面621s1相对于氮化物半导体层50的表面50s1为倾斜,因此在部分621与氮化物半导体层50之间沿Y轴方向的距离较小的情况下,即能产生相对较大的电容,能改善漏电的情况。
图6是根据本公开的一些实施例的半导体装置1f的截面图。半导体装置1f可与半导体装置1e相似,其不同处如下所述。
半导体装置1e可具有栅极结构63。栅极结构63的材料可与栅极结构60相同。栅极结构63可具有部分631。部分631可接触氮化物半导体层50。部分631可具有表面631s1(或上表面)。部分631的表面631s1大抵上可为平坦表面。栅极结构63的表面631 s1与氮化物半导体层50的表面50s1可大抵上平行。部分631可具有大抵上均匀的厚度。部分631的厚度可被定义为部分631的表面631s1与氮化物半导体层50的表面50s1沿Y轴方向的距离。
介电层72可具有表面72s3。表面72s3可定义出容纳栅极结构63的开口。介电层72的表面72s3在邻近氮化物半导体层50的表面50s1处具有弧度,使得部分631在介电层72的表面72s3具有弧度处与氮化物半导体层50之间形成电容,能改善漏电的情况。
图7是根据本公开的一些实施例的半导体装置1g的截面图。半导体装置1g可与半导体装置1c相似,其不同处如下所述。
介电层71可具有阶梯结构71t1。介电层72可终止于介电层71的阶梯结构71t1上。介电层71可隔开介电层72与氮化物半导体层50。介电层72未与氮化物半导体层50接触。介电层71可隔开部分的栅极结构61与氮化物半导体层50。栅极结构61的部分612可位于阶梯结构71t1上方。栅极结构61的部分612可作为场板。栅极结构61的部分612与氮化物半导体层50之间可形成电容,能改善漏电的情况。
图8A、图8B、图8C、图8D、图8E、图8F、图8G及图8H展示了根据本公开的一些实施例的用于制造半导体装置的方法的各个阶段。
参阅图8A,提供衬底10。氮化物半导体层30、氮化物半导体层40及氮化物半导体层50可形成在衬底10上。氮化物半导体层30、氮化物半导体层40及氮化物半导体层50可通过化学气相沉积(chemical vapor deposition,CVD)、物理气相沉积(physical vapordeposition,PVD)、原子层沉积(atomic layer deposition,ALD)或其他适合的技术形成。缓冲层20可视需要而形成在衬底10上。在某些情况,亦可不形成缓冲层20。
参阅图8B,可形成介电层71。介电层71可覆盖氮化物半导体层50。介电层71可通过CVD、PVD、ALD或其他适合的技术形成。
参阅图8C,可执行蚀刻工艺,图案化介电层71,以移除一部分的介电层71。氮化物半导体层50的表面50s1可通过介电层71露出。蚀刻工艺可包含干蚀刻工艺或湿蚀刻工艺。
参阅图8D,可形成介电层72。介电层72可覆盖氮化物半导体层50。介电层72可覆盖介电层71。介电层72可通过CVD、PVD、ALD或其他适合的技术形成。
参阅图8E,可执行蚀刻工艺,图案化介电层72,以移除一部分的介电层72。氮化物半导体层50的表面50s1可通过介电层72露出。可形成阶梯结构72t1于氮化物半导体层50的表面50s1上。
参阅图8F,可形成导电层611′于介电层72上。导电层611′可覆盖介电层72。导电层611′可覆盖氮化物半导体层50的表面50s1。导电层611′可保形地形成在介电层72上。导电层61′可通过CVD、PVD、ALD或其他适合的技术形成。
参阅图8G,可执行蚀刻工艺,图案化导电层611′,以形成栅极结构61。栅极结构61可定义出阶梯结构61t1、阶梯结构61t2及阶梯结构61t3。
参阅图8H,可形成介电层73、电极81及电极82,以形成如图3A所示的半导体装置1c。
经过审慎考虑,在图8A的阶段,可沉积介电层覆盖氮化物半导体层50,并藉由执行蚀刻工艺,形成具有倾斜侧壁的介电结构70,并进一步形成栅极结构60、电极81、电极82,可以得到如图1所示的半导体装置1a。
经过审慎考虑,可在图8A的阶段,可沉积复数具有相同材料或不同材料的介电层,并藉由反应离子蚀刻(reactive-ion etching)工艺,形成具有大抵上为倾斜侧壁的介电结构70,并进一步形成栅极结构60、电极81、电极82,可以得到如图1所示的半导体装置1a。
经过审慎考虑,若图8B、图8D及图8H的阶段所形成的介电层71、介电层72及介电层73为相同的材料,可以得到如图2所示的半导体装置1b。
根据本公开的一些实施例,一种半导体装置包含衬底、第一氮化物半导体层、第二氮化物半导体层、第三氮化物半导体层及栅极结构。第一氮化物半导体层设置于衬底上。第二氮化物半导体层设置于第一氮化物半导体层上并且其带隙大于第一氮化物半导体层的带隙。第三氮化物半导体层被掺杂掺杂质,且设置于第二氮化物半导体层上。栅极结构设置于第三氮化物半导体层上。栅极结构具有沿一第一方向延伸且位于一第一高度的第一部分及沿第一方向延伸且位于与第一高度不同的第二高度的第二部分。第一部分与第二部分沿第一方向具有距离。
栅极结构具有延伸于第一部分及第二部分之间的第三部分。
栅极结构的第三部分具有相对于第一方向为倾斜的一上表面。
栅极结构的第三部分具有第一阶梯结构。
栅极结构的第三部分具有第二阶梯结构,第一阶梯结构的高度与第二阶梯结构的高度不同。
栅极结构具有第三阶梯结构,且第三阶梯结构与第二部分连接。
栅极结构的第三部分位于第三高度,第二高度介于第一高度与第三高度之间。
栅极结构的第三部分与第三氮化物半导体层沿不同于第一方向的第二方向重叠。
栅极结构的第三部分与第三氮化物半导体层沿不同于第一方向的第二方向具有距离。
栅极结构的侧壁超出第三氮化物半导体层的一侧壁。
栅极结构的侧壁与第三氮化物半导体层的侧壁沿不同于第一方向的第二方向大抵上对齐。
半导体装置可更包含介电结构,其包覆栅极结构,其中介电结构具有相对于第一方向倾斜的表面延伸于栅极结构的第一部分与第二部分之间。
介电结构具有阶梯结构于栅极结构的第一部分与第二部分之间。
介电结构具有位于栅极结构与第三氮化物半导体层之间的表面,其朝向基板凹陷。
介电结构、栅极结构及第三氮化物半导体层界定一电容。
介电结构具有一部分被栅极结构环绕。
根据本公开的一些实施例,提供一种半导体装置之制造方法。方法包含提供衬底。方法亦包含形成第一氮化物半导体层于衬底上。方法更包含形成第二氮化物半导体层于第一氮化物半导体层上。第二氮化物半导体层的带隙大于第一氮化物半导体层的带隙。此外,方法包含形成第三氮化物半导体层于第二氮化物半导体层上,第三氮化物半导体层被掺杂掺杂质。方法亦包含形成栅极结构于第三氮化物半导体层上。栅极结构具有沿第一方向延伸且位于第一高度的第一部分及沿第一方向延伸且位于与第一高度不同的第二高度的第二部分。第一部分与第二部分沿第一方向具有距离。
方法可更包含:形成第一介电层于第三氮化物半导体层上;图案化第一介电层露出第三氮化物半导体层;形成第二介电层覆盖第一介电层与第三氮化物半导体层;以及图案化第二介电层露出第三氮化物半导体层。
其中图案化第二介电层后,一部分的第二介电层接触第三氮化物半导体层。
其中图案化第二介电层后,第二介电层具有一阶梯结构。
根据本公开的一些实施例,一种半导体装置包含衬底、第一氮化物半导体层、第二氮化物半导体层、第三氮化物半导体层、介电结构及栅极结构。第一氮化物半导体层设置于衬底上。第二氮化物半导体层设置于第一氮化物半导体层上并且其带隙大于第一氮化物半导体层的带隙。第三氮化物半导体层被掺杂掺杂质,且设置于第二氮化物半导体层上。介电结构覆盖第三氮化物半导体层。介电结构具有第一表面沿一第一方向延伸。栅极结构覆盖第三氮化物半导体层。栅极结构具有沿所述第一方向延伸的下表面及由下表面延伸的侧面。侧面与下表面界定一交点。栅极结构与介电结构具有沿第一方向延伸的界面。其中交点与界面沿第一方向具有距离。
栅极结构具有一延伸部,延伸部与第三氮化物半导体层隔开。
半导体装置可更包含第一电极,第一电极具有延伸部朝向栅极结构延伸,其中第一电极的延伸部位于一第一水平,栅极结构的延伸部位于一第二水平,第一水平高于第二水平。
第一电极的延伸部与栅极结构的延伸部沿纵向方向不重叠。
除非另外规定,否则如“在…上”、“在…下”、“向上”、“左”、“右”、“向下”、“顶部”、“底部”、“竖直”、“水平”、“侧”、“高于”、“低于”、“上部”、“在…上方”、“在…下方”的空间描述是相对于图式中所展示的定向指示的。应理解,本文中所使用的空间描述仅出于说明的目的,且本文中所描述的结构的实际实施方案可以任何定向或方式在空间上布置,其限制条件为本公开的实施例的优点不会因此类布置而有偏差。
如本文中所使用,术语“竖直”用以指向上和向下方向,而术语“水平”是指横向于竖直方向的方向。
如本文中所使用,术语“大约”、“大体上”、“大体”和“约”用以描述和解释小的变化。当与事件或情况结合使用时,术语可指事件或情况精确发生的例子以及事件或情况极近似地发生的例子。举例来说,当结合数值使用时,术语可指小于或等于所述数值的±10%的变化范围,如小于或等于±5%、小于或等于±4%、小于或等于±3%、小于或等于±2%、小于或等于±1%、小于或等于±0.5%、小于或等于±0.1%或小于或等于±0.05%。举例来说,如果第一数值在第二数值的小于或等于±10%的变化范围内,如小于或等于±5%、小于或等于±4%、小于或等于±3%、小于或等于±2%、小于或等于±1%、小于或等于±0.5%、小于或等于±0.1%或小于或等于±0.05%,那么第一数值可认为“大体上”相同于或等于第二数值。举例来说,“大体上”垂直可指代相对于90°的小于或等于±10°的角度变化范围,如小于或等于±5°、小于或等于±4°、小于或等于±3°、小于或等于±2°、小于或等于±1°、小于或等于±0.5°、小于或等于±0.1°或小于或等于±0.05°。
如果两个表面之间的移位不超过5μm、不超过2μm、不超过1μm或不超过0.5μm,那么可认为这两个表面是共面的或大体上共面的。如果表面的最高点与最低点之间的移位不超过5μm、不超过2μm、不超过1μm或不超过0.5μm,那么可认为表面大体上平坦。
如本文中所使用,除非上下文另外明确规定,否则单数术语“一(a/an)”和“所述”可包含多个指示物。
如本文中所使用,术语“导电(conductive)”、“导电(electrically conductive)”和“电导率”指代输送电流的能力。导电材料通常指示呈现对于电流流动的极少或零对抗的那些材料。电导率的一个量度是西门子每米(S/m)。通常,导电材料是导电性大于大约104S/m(如至少105S/m或至少106S/m)的一种材料。材料的电导率有时可随温度而变化。除非另外指定,否则材料的电导率在室温下测量。
此外,有时在本文中以范围格式呈现量、比率和其它数值。应理解,此类范围格式是为了便利和简洁而使用,且应灵活地理解,不仅包含明确地指定为范围极限的数值,而且包含涵盖于那个范围内的所有个别数值或子范围,如同明确地指定每一数值和子范围一般。
虽然已参考本公开的具体实施例描述并说明本公开,但这些描述和说明并非限制性的。所属领域的技术人员应理解,可在不脱离如由随附权利要求书定义的本公开的真实精神和范围的情况下,作出各种改变且取代等效物。图解可能未必按比例绘制。归因于制造过程和公差,本公开中的工艺再现与实际设备之间可能存在区别。可能存在并未特定说明的本公开的其它实施例。应将本说明书和图式视为说明性而非限定性的。可进行修改,以使特定情形、材料、物质组成、方法或工艺适宜于本公开的目标、精神和范围。所有此类修改是既定在随附权利要求书的范围内。虽然本文中公开的方法已参考按特定次序执行的特定操作加以描述,但应理解,可在不脱离本公开的教示的情况下组合、细分或重新排序这些操作以形成等效方法。相应地,除非本文中特别指示,否则操作的次序和分组并非本公开的限制。

Claims (24)

1.一种半导体装置,包括:
一衬底;
一第一氮化物半导体层,设置于所述衬底上;
一第二氮化物半导体层,设置于所述第一氮化物半导体层上并且其带隙大于所述第一氮化物半导体层的带隙;
一第三氮化物半导体层,其被掺杂掺杂质,且设置于所述第二氮化物半导体层上;以及
一栅极结构,设置于所述第三氮化物半导体层上,其具有沿一第一方向延伸且位于一第一高度的一第一部分及沿所述第一方向延伸且位于与所述第一高度不同的一第二高度的一第二部分,所述第一部分与所述第二部分沿所述第一方向具有一距离。
2.根据权利要求1所述的半导体装置,其中所述栅极结构具有延伸于所述第一部分及所述第二部分之间的一第三部分。
3.根据上述任一项权利要求所述的半导体装置,其中所述栅极结构的所述第三部分具有相对于所述第一方向为倾斜的一表面。
4.根据上述任一项权利要求所述的半导体装置,其中所述栅极结构的所述第三部分具有一第一阶梯结构。
5.根据上述任一项权利要求所述的半导体装置,其中所述栅极结构的所述第三部分具有一第二阶梯结构,所述第一阶梯结构的一高度与第二阶梯结构的一高度不同。
6.根据上述任一项权利要求所述的半导体装置,其中所述栅极结构具有第三阶梯结构,且所述第三阶梯结构与所述第二部分连接。
7.根据上述任一项权利要求所述的半导体装置,其中所述栅极结构的所述第三部分与所述第三氮化物半导体层定义一电容。
8.根据上述任一项权利要求所述的半导体装置,其中所述栅极结构的所述第三部分与所述第三氮化物半导体层沿不同于所述第一方向的一第二方向重叠。
9.根据上述任一项权利要求所述的半导体装置,其中所述栅极结构的所述第三部分与所述第三氮化物半导体层沿不同于所述第一方向的一第二方向具有一距离。
10.根据上述任一项权利要求所述的半导体装置,其中所述栅极结构的一侧壁超出所述第三氮化物半导体层的一侧壁。
11.根据上述任一项权利要求所述的半导体装置,其中所述栅极结构的一侧壁与所述第三氮化物半导体层的一侧壁沿不同于所述第一方向的一第二方向对齐。
12.根据上述任一项权利要求所述的半导体装置,更包括:
一介电结构,其包覆所述栅极结构,其中所述介电结构具有相对于所述第一方向倾斜的一表面延伸于所述栅极结构的所述第一部分与所述第二部分之间。
13.根据上述任一项权利要求所述的半导体装置,更包括:
一介电结构,其包覆所述栅极结构,其中所述介电结构具有一阶梯结构于所述栅极结构的所述第一部分与所述第二部分之间。
14.根据上述任一项权利要求所述的半导体装置,更包括:
一介电结构,其包覆所述栅极结构并具有一表面,其中所述介电结构的所述表面朝向所述衬底凹陷。
15.根据上述任一项权利要求所述的半导体装置,更包括:
一介电结构,其中所述介电结构,所述栅极结构及所述第三氮化物半导体层界定一电容。
16.根据上述任一项权利要求所述的半导体装置,更包括:
一介电结构,其包覆所述栅极结构,其中所述介电结构具有一部分被所述栅极结构环绕。
17.一种制造半导体装置的方法,包括:
提供一衬底;
形成一第一氮化物半导体层于所述衬底上;
形成一第二氮化物半导体层于所述第一氮化物半导体层上,且其带隙大于所述第一氮化物半导体层的带隙;
形成一第三氮化物半导体层于所述第二氮化物半导体层上,所述第三氮化物半导体层被掺杂掺杂质;以及
形成一栅极结构于所述第三氮化物半导体层上,其具有沿一第一方向延伸且位于一第一高度的一第一部分及沿所述第一方向延伸且位于与所述第一高度不同的一第二高度的一第二部分,所述第一部分与所述第二部分沿所述第一方向具有一距离。
18.根据权利要求17所述的方法,更包括:
形成一第一介电层于所述第三氮化物半导体层上;
图案化所述第一介电层露出所述第三氮化物半导体层;
形成一第二介电层覆盖所述第一介电层与所述第三氮化物半导体层;以及
图案化所述第二介电层露出所述第三氮化物半导体层。
19.根据权利要求17-18任一项所述的方法,其中图案化所述第二介电层后,一部分的所述第二介电层接触所述第三氮化物半导体层。
20.根据权利要求17-19任一项所述的方法,其中图案化所述第二介电层后,所述第二介电层具有一阶梯结构。
21.一种半导体装置,包括:
一衬底;
一第一氮化物半导体层,设置于所述衬底上;
一第二氮化物半导体层,设置于所述第一氮化物半导体层上并且其带隙大于所述第一氮化物半导体层的带隙;
一第三氮化物半导体层,其被掺杂掺杂质,且设置于所述第二氮化物半导体层上;
一介电结构,覆盖所述第三氮化物半导体层;以及
一栅极结构,覆盖所述第三氮化物半导体层,所述栅极结构具有沿所述第一方向延伸的一下表面及由所述下表面延伸的一侧面,所述侧面与所述下表面界定一交点,所述栅极结构与所述介电结构具有沿所述第一方向延伸的一界面,
其中所述交点与所述界面沿所述第一方向具有一距离。
22.根据权利要求21所述的半导体装置,所述栅极结构具有一延伸部,所述延伸部与所述第三氮化物半导体层隔开。
23.根据权利要求21-22任一项所述的半导体装置,更包括:
一第一电极,所述第一电极具有一延伸部朝向所述栅极结构延伸,其中所述第一电极的所述延伸部位于一第一水平,所述栅极结构的所述延伸部位于一第二水平,所述第一水平高于所述第二水平。
24.根据权利要求21-23任一项权利要求所述的半导体装置,其中所述第一电极的所述延伸部与所述栅极结构的所述延伸部沿纵向方向不重叠。
CN202211417078.4A 2022-11-11 2022-11-11 一种半导体装置及其形成方法 Pending CN115763558A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211417078.4A CN115763558A (zh) 2022-11-11 2022-11-11 一种半导体装置及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211417078.4A CN115763558A (zh) 2022-11-11 2022-11-11 一种半导体装置及其形成方法

Publications (1)

Publication Number Publication Date
CN115763558A true CN115763558A (zh) 2023-03-07

Family

ID=85370010

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211417078.4A Pending CN115763558A (zh) 2022-11-11 2022-11-11 一种半导体装置及其形成方法

Country Status (1)

Country Link
CN (1) CN115763558A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100117146A1 (en) * 2008-11-13 2010-05-13 Furukawa Electric Co., Ltd. Semiconductor device and method for fabricating the same
JP2015072962A (ja) * 2013-10-02 2015-04-16 トランスフォーム・ジャパン株式会社 電界効果型化合物半導体装置及びその製造方法
CN107768439A (zh) * 2016-08-23 2018-03-06 万国半导体(开曼)股份有限公司 非对称闭锁双向氮化镓开关
US11201234B1 (en) * 2020-09-08 2021-12-14 Vanguard International Semiconductor Corporation High electron mobility transistor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100117146A1 (en) * 2008-11-13 2010-05-13 Furukawa Electric Co., Ltd. Semiconductor device and method for fabricating the same
JP2015072962A (ja) * 2013-10-02 2015-04-16 トランスフォーム・ジャパン株式会社 電界効果型化合物半導体装置及びその製造方法
CN107768439A (zh) * 2016-08-23 2018-03-06 万国半导体(开曼)股份有限公司 非对称闭锁双向氮化镓开关
US11201234B1 (en) * 2020-09-08 2021-12-14 Vanguard International Semiconductor Corporation High electron mobility transistor

Similar Documents

Publication Publication Date Title
CN113016074B (zh) 半导体器件
CN111509041B (zh) 半导体器件及其制造方法
CN112204751B (zh) 半导体装置结构和其制造方法
CN109524460B (zh) 高空穴移动率晶体管
US10256332B1 (en) High hole mobility transistor
US11742397B2 (en) Semiconductor device and manufacturing method thereof
US20220399444A1 (en) Semiconductor device and fabrication method thereof
CN115621312B (zh) 一种半导体装置及其制造方法
WO2023082071A1 (en) Semiconductor device and method for manufacturing the same
CN117276333A (zh) 一种半导体装置及其形成方法
CN115602715B (zh) 一种半导体装置及其形成方法
WO2023141749A1 (en) GaN-BASED SEMICONDUCTOR DEVICE WITH REDUCED LEAKAGE CURRENT AND METHOD FOR MANUFACTURING THE SAME
US11588047B2 (en) Semiconductor component and manufacturing method thereof
US12021121B2 (en) Semiconductor device structures and methods of manufacturing the same
CN115763558A (zh) 一种半导体装置及其形成方法
WO2024026738A1 (en) Nitride-based semiconductor device and method for manufacturing the same
CN115663025B (zh) 氮化物基半导体器件及其制造方法
WO2024055276A1 (en) Nitride-based semiconductor device and method for manufacturing thereof
WO2024092543A1 (en) Nitride-based semiconductor device and method for manufacturing the same
US20220376070A1 (en) Semiconductor device and fabrication method thereof
WO2024040600A1 (en) Semiconductor device and method for manufacturing the same
WO2024065148A1 (en) Nitride-based semiconductor device and method for manufacturing thereof
US20240154012A1 (en) Semiconductor device and method for manufacturing the same
CN117410330A (zh) 一种半导体装置及其形成方法
CN115440811A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination