CN114586176A - 氮基双向开关器件及其制造方法 - Google Patents

氮基双向开关器件及其制造方法 Download PDF

Info

Publication number
CN114586176A
CN114586176A CN202180004475.6A CN202180004475A CN114586176A CN 114586176 A CN114586176 A CN 114586176A CN 202180004475 A CN202180004475 A CN 202180004475A CN 114586176 A CN114586176 A CN 114586176A
Authority
CN
China
Prior art keywords
field plate
nitrogen
gate structure
lower field
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202180004475.6A
Other languages
English (en)
Other versions
CN114586176B (zh
Inventor
赵起越
高吴昊
冼添恒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innoscience Suzhou Semiconductor Co Ltd
Original Assignee
Innoscience Suzhou Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innoscience Suzhou Semiconductor Co Ltd filed Critical Innoscience Suzhou Semiconductor Co Ltd
Publication of CN114586176A publication Critical patent/CN114586176A/zh
Application granted granted Critical
Publication of CN114586176B publication Critical patent/CN114586176B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/425—Structural combination with electronic components, e.g. electronic circuits integrated to the outside of the casing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M6/00—Primary cells; Manufacture thereof
    • H01M6/50—Methods or arrangements for servicing or maintenance, e.g. for maintaining operating temperature
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/00304—Overcurrent protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/425—Structural combination with electronic components, e.g. electronic circuits integrated to the outside of the casing
    • H01M2010/4271—Battery management systems including electronic circuits, e.g. control of current or voltage to keep battery in healthy state, cell balancing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Ceramic Products (AREA)
  • Soft Magnetic Materials (AREA)

Abstract

一种氮基双向开关器件用于与电池保护控制器一起运作。电池保护控制器具有电源输入端子、过电流放电保护(DO)端子、过电流充电保护(CO)端子、电压监测(VM)端子和接地端子。氮基双向开关器件包括双栅极晶体管。双栅极晶体管包括第一和第二源极电极以及第一和第二栅极结构。第一源极电极被配置为电连接至电池保护控制器的接地端子。第二源极电极配置为通过电压监测电阻器连接到控制器的VM端子。第一栅极结构被配置为电连接至电池保护控制器的DO端子。第二栅极结构被配置为电连接至电池保护控制器的CO端子。

Description

氮基双向开关器件及其制造方法
技术领域
本发明一般涉及氮基半导体器件。更具体地说，本发明涉及一种氮基双向开关器件，其包括双栅极晶体管，以便使其达到适合与电池保护控制器一起运作的状态。
背景技术
近年来，对高电子迁移率晶体管(high-electron-mobility transistors,HEMTs)的深入研究非常普遍，尤其是在大功率开关和高频应用方面。III族氮基HEMT利用具有不同带隙的两种材料之间的异质结界面形成类量子阱状结构(quantum well-likestructure)，其容纳二维电子气(two-dimensional electron gas,2DEG)区域，满足高功率/频率器件的要求。除了HEMT，具有异质结构的器件的示例还包括异质结双极晶体管(heterojunction bipolar transistors,HBT)、异质结场效应晶体管(heterojunctionfield effect transistor,HFET)和调制掺杂的FET(modulation-doped FETs,MODFET)。目前，需要提高HMET器件的良率，从而使其适合大规模生产。
发明内容
根据本发明的一个方面，提供了一种氮基半导体器件。氮基双向开关器件用于与电池保护控制器一起运作。电池保护控制器具有电源输入端子、过电流放电保护(discharge over-current protection,DO)端子、过电流充电保护(charge over-currentprotection,CO)端子、电压监测(voltage monitoring,VM)端子和接地端子。氮基双向开关器件包括氮基有源层、氮基势垒层、多个间隔层和双栅极晶体管。氮基有源层设置在衬底上。氮基势垒层设置在氮基有源层上，并且其具有的带隙大于氮基有源层的带隙。间隔层设置在氮基势垒层之上，并且至少包括第一间隔层和第二间隔层，其在第一间隔层之上。双栅极晶体管包括第一和第二源极电极以及第一和第二栅极结构。第一和第二源极电极设置在多个间隔层上。第一源极电极被配置为电连接至电池保护控制器的接地端子。第二源极电极被配置为通过电压监测电阻器连接到控制器的VM端子。第一和第二栅极结构设置在氮基势垒层上并且横向设置在第一和第二源极电极之间。第一栅极结构包括第一栅极电极，第一栅极电极被配置为电连接至电池保护控制器的DO端子。第二栅极结构包括第二栅极电极，第二栅极电极被配置为电连接至电池保护控制器的CO端子。
根据本发明的一个方面，提供了一种用于制造氮基双向开关器件的方法。此方法包括以下步骤。在衬底上方形成氮基有源层。在氮基有源层上形成氮基势垒层，氮基势垒层具有的带隙大于氮基有源层的带隙。在氮基势垒层上方形成第一和第二栅极电极。在第二氮基半导体层上形成第一钝化层，以覆盖第一和第二栅极电极。在第一钝化层上形成下毯覆场板。通过湿法蚀刻工艺，对下毯覆场板进行图案化，以分别在第一和第二栅极电极上方形成第一和第二下场板。在第一钝化层上形成第二钝化层以覆盖第一和第二下场板。在第二钝化层上形成上毯覆场板。通过干法蚀刻工艺，对上毯覆场板进行图案化，以在第一和第二下场板上方分别形成第一和第二上场板。
根据本发明的一个方面，提供了一种氮基半导体器件。氮基双向开关器件用于与电池保护控制器一起运作。电池保护控制器具有电源输入端子、过电流放电保护(discharge over-current protection,DO)端子、过电流充电保护(charge over-currentprotection,CO)端子、电压监测(voltage monitoring,VM)端子和接地端子。氮基双向开关器件包括氮基有源层、氮基势垒层和双栅极晶体管。氮基势垒层设置在氮基有源层上，并且氮基势垒层具有的带隙大于氮基有源层的带隙。双栅极晶体管包括第一源极电极、第二源极电极、第一栅极电极、第二栅极电极、第一下场板、第二下场板、第一上场板和第二上场板。第一源极电极电连接至电池保护控制器的接地端子。第二源极电极被配置为通过电压监测电阻器连接到控制器的VM端子。第一栅极电极被配置为电连接至电池保护控制器的DO端子。第二栅极电极被配置为电连接至电池保护控制器的CO端子。第一下场板设置在第一栅极电极上方。第二下场板设置在第二栅极电极上。第一上场板设置在第一下场板上方。第二上场板设置在第二下场板上方。从第一上场板到第二上场板的距离小于从第一下场板到第二下场板的距离。
因此，从第一上场板到第二上场板的距离小于从第一下场板到第二下场板的距离。由于场板的配置是提高耐受电压的一个因素。当双向开关器件处于关闭状态时，多个栅极结构之间的区域是否发生击穿与其所在位置的电场分布有关。这是由于多个栅极结构之间没有形成其他导电组件，因此场板的配置与关闭状态的控制情形高度相关。本发明的场板配置可以使关闭状态稳定，因此氮基双向开关器件可以与电池保护控制器很好地运作。
附图说明
当结合附图阅读时，从以下具体实施方式能容易地理解本揭露内容的各方面。应注意的是，各个特征可以不按比例绘制。实际上，为了便于论述，可任意增大或减小各种特征的尺寸。本发明的实施例在下文中可对照附图以进行更详细的描述，其中：
图1是根据本发明的一些实施例的用于与电池保护控制器一起运作的氮基双向开关器件的电路图；
图2是根据本发明的一些实施例的氮基双向开关器件的等效电路图；
图3A是根据本发明的一些实施例的双向开关器件的布局；
图3B和3C是图3A中双向开关器件的线I-I'和线II-II'的横截面图；
图4A是图3C中区块的放大图；
图4B是图3C中区块的放大图；
图5是根据本发明的一些实施例的双向开关器件的横截面图；
图6是根据本发明的一些实施例的双向开关器件的横截面图；
图7是根据本发明的一些实施例的双向开关器件的横截面图；
图8是根据本发明的一些实施例的双向开关器件的横截面图；
图9是根据本发明的一些实施例的双向开关器件的横截面图；
图10是根据本发明的一些实施例的双向开关器件的横截面图；
图11是根据本发明的一些实施例的双向开关器件的横截面图；
图12是根据本发明的一些实施例的双向开关器件的横截面图；
图13是根据本发明的一些实施例的双向开关器件的横截面图；
图14是根据本发明的一些实施例的双向开关器件的横截面图；以及
图15A、15B、15C、15D、15E、15F、15G、15H、15I、15J、15K、15L示出了根据本发明的一些实施例的用于制造半导体器件的方法的不同阶段图。
具体实施方式
于全部的附图和详细说明中，将使用相同的参考符号来表示相同或相似的部件。借由以下结合附图的详细描述，将可容易理解本揭露内容的实施方式。
于全部的附图和详细说明中，将使用相同的参考符号来表示相同或相似的部件。借由以下结合附图的详细描述，将可容易理解本揭露内容的实施方式。
于空间描述中，像是“上”、“上方”、“下”、“向上”、“左侧”、“右侧”、“下方”、“顶部”、“底部”、“纵向”、“横向”、“一侧”、“较高”、“较低”、“较上”、“之上”、“之下”等的用语，是针对某个组件或是由组件所构成的群组的某个平面定义的，对于组件的定向可如其对应图所示。应当理解，这里使用的空间描述仅用于说明目的，并且在此所描述的结构于实务上的体现可以是以任何方向或方式设置于空间中，对此的前提为，本发明内容的实施方式的优点不因如此设置而偏离。
此外，需注意的是，对于描绘为近似矩形的各种结构的实际形状，在实际器件中，其可能是弯曲的、具有圆形的边缘、或是具有一些不均匀的厚度等，这是由于设备的制造条件造成的。本发明内容中，使用直线和直角绘示仅用于方便表示层体和技术特征。
于下面的描述中，半导体器件/芯片/封装以及其制造方法等被列为优选实例。本领域技术人员将能理解到，可以在不脱离本发明的范围以及精神的情况下进行修改，包括添加以及/或替换。特定细节可以省略，目的为避免使本发明模糊不清；然而，本发明内容是为了使本领域技术人员能够在不进行过度实验的情况下，实现本发明内容中的教示。
图1是根据本发明的一些实施例的用于与电池保护控制器10一起运作的氮基双向开关器件Q1的电路图。图2是根据本发明的一些实施例的氮基双向开关器件Q1的等效电路图。电池12与电池保护控制器10电耦合。电容器C1和电阻器R1可以连接在电池12和电池保护控制器10之间，以调制其间的信号。充电器14可以电耦合到电路中。电阻器R2可以连接在充电器14和电池保护控制器10之间，以调制其间的信号。氮基双向开关器件Q1与电池保护控制器10电耦合。
氮基双向开关器件Q1可配置为在电路中提供双向开启和双向关闭的功能。在充电操作期间，电流可从充电器14的正极P+流向电池12的正极B+。在放电操作期间，电流可从电池12的正极B+流向负载16。
电池保护控制器10具有电源输入端子Vcc、接地端子Vss、过电流放电保护端子DO、过电流充电保护端子CO和电压监测端子VM。由于有两个输出端口，过电流放电保护端子DO和过电流充电保护端子CO，因此需要一个特定的开关来控制充电操作和放电操作。
双向开关器件Q1具有源极电极S1和S2以及栅极电极G1和G2。源极电极S1被配置为电连接至电池保护控制器10的接地端子Vss。源极电极S2被配置为通过R2连接到电池保护控制器10的电压监测端子VM。电阻器R2可做为电压监测电阻器。栅极电极G1被配置为电连接至电池保护控制器10的过电流放电保护端子DO。栅极电极G2被配置为电连接至电池保护控制器10的过电流充电保护端子CO。
参考图2，双向开关器件Q1包括双栅极晶体管。双栅极晶体管可通过一对串联连接的氮基晶体管元件M1和M2实现。氮基晶体管元件M1包括源极电极S1和栅极电极G1。氮基晶体管元件M2包括源极电极S2和栅极电极G2。
在栅极电极G1和G2中的任何一个被切断的条件下，相应的氮基晶体管M1或M2被关闭，从而可以终止充电操作或放电操作。在这种状态下，双向开关器件Q1可包括其中的至少一个关断晶体管元件，从而可充当耐压结构。双向开关器件Q1提供的耐压程度取决于双向开关器件Q1的性能。
例如，在双向开关器件提供的耐受电压足够的情况下，端接至此器件而进行充电操作或放电操作是顺利的。然而，在由双向开关器件提供的耐受电压(withstand voltage)差的情况下，端接至此器件而进行充电操作或放电操作可能失败。在这方面，差的耐受电压可由双向开关器件中的击穿引起。
此外，当执行充电操作或放电操作时，双向开关器件Q1可以实现低电压降。原因之一是氮基晶体管元件M1和M2可以具有低导通状态电阻。低压降可使负载16进入如原先所设计的工作状态。本发明旨在提供一种具有改进的耐受电压的双向开关器件，以便与电路中的电池保护控制器结合以适当地运作。
图3A是根据本发明的一些实施例的双向开关器件1A的布局。布局示出了双向开关器件1A的栅极电极264和284、场板122和124以及源极电极30和32之间的关系。这些组件可以构成双向开关器件1A中的双栅极晶体管。此图的布局反映双向开关器件1A的俯视图，也就是说，此布局反映k的是，栅极电极264和284、场板122、123、124和125、源极电极30和32以层的方式形成，以沿垂直于这些层的方向观看。如下提供双向开关器件1A的更多结构细节。
如图3B和3C是图3A中双向开关器件1A的线I-I'和线II-II'的横截面图。双向开关器件1A还包括衬底20、氮基半导体层22和24、栅极结构26和28、间隔层116、118、120、130、132、通孔134、136、138、140、142、图案化导电层144、146和保护层148。
衬底20可以是半导体衬底。衬底20的示例性材料可包括，例如但不限于，硅(Si)、硅锗(SiGe)、碳化硅(SiC)、砷化镓、p型掺杂的硅、n型掺杂的硅、蓝宝石、绝缘体上半导体(例如绝缘体上硅(silicon on insulator,SOI))或其他合适的衬底材料。在一些实施例中，衬底102可包括，例如但不限于，III族元素、IV族元素、V族元素或其组合(例如，III-V族化合物)。在其他实施例中，衬底20可包括，例如但不限于，一个或多个其他特征，例如掺杂区域(doped region)、埋层(buried layer)、外延层(epitaxial(epi)layer)或其组合。
氮基半导体层22设置在衬底20上。氮基半导体层22的示例性材料可包括，例如但不限于，氮化物或III-V族化合物，例如氮化镓(GaN)、氮化铝(AlN)、氮化铟(InN)、InxAlyGa(1–x–y)N，其中x+y≤1，AlyGa(1–y)N其中y≤1。氮基半导体层24设置在氮基半导体层22上。氮基半导体层24的示例性材料可包括但不限于氮化物或III-V族化合物，例如氮化镓(GaN)、氮化铝(AlN)、氮化铟(InN)、InxAlyGa(1–x–y)N，其中x+y≤1，AlyGa(1–y)N其中y≤1。
可选择氮基半导体层22和24的示例性材料，使得氮基半导体层24的带隙(即，禁带宽度(forbidden band width))大于氮基半导体层22的带隙，这使得它们的电子亲和力彼此不同，并在它们之间形成异质结(heterojunction)。例如，当氮基半导体层22是具有约3.4ev的带隙的未掺杂氮化镓层时，氮基半导体层24可被选择为具有约4.0ev的带隙的氮化铝镓(AlGaN)层。因此，氮基半导体层22和24可分别做为沟道层(channel layer)和势垒层(barrier layer)。在沟道层和势垒层之间的结合界面处产生三角阱势，使得电子在三角阱势中积聚，从而产生与异质结相邻的二维电子气(two-dimensional electron gas,2DEG)区域。因此，双向开关器件1A可包括至少一个氮化镓基(GaN-based)的高电子迁移率晶体管(high-electron-mobility transistor,HEMT)。
在一些实施例中，双向开关器件1A可进一步包括缓冲层、成核层或其组合(未示出)。缓冲层可设置在衬底20和氮基半导体层22之间。缓冲层可被配置为减少衬底20和氮基半导体层22之间的晶格和热失配，从而修复由于失配(mismatches)/差异(difference)引起的缺陷。缓冲层可包括III-V族化合物。III-V族化合物可包括但不限于铝、镓、铟、氮或其组合。因此，缓冲层的示例性材料还可以包括，例如但不限于，氮化镓(GaN)、氮化铝(AlN)、氮化铝镓(AlGaN)、氮化铝铟镓(InAlGaN)或其组合。可以在衬底20和缓冲层之间形成成核层。成核层可被配置为提供过渡以适应衬底20和缓冲层的III族氮化物层之间的失配/差异。成核层的示例性材料可包括，例如但不限于，氮化铝(AlN)或其任何合金。
栅极结构26设置在氮基半导体层24上/上方/之上。栅极结构26可以包括图3A中提到的可选p型掺杂的III-V族化合物半导体层262和栅极电极264。p型掺杂的III-V族化合物半导体层262和栅极电极264堆叠在氮基半导体层24上。p型掺杂的III-V族化合物半导体层262位于氮基半导体层24和栅极电极264之间。在一些实施例中，栅极结构26还可以包括p型掺杂的III-V族化合物半导体层262和栅极电极264之间的可选介电层(未示出)。
栅极结构28设置在氮基半导体层24上/上方/之上。栅极结构28可以包括可选的p型掺杂的III-V族化合物半导体层282和图3A中提到的栅极电极284。栅极结构26的配置可应用于栅极结构28。
在本实施例的示例性说明中，双向开关器件1A是增强模式器件(enhancementmode device)，当栅极电极264和284被施予大约零偏压(zero bias)时，其处于常闭状态(normally-off state)。具体而言，p型掺杂的III-V族化合物半导体层262和282可与氮基半导体层24形成至少一个p-n结以耗尽2DEG区域，使得对应于相应栅极结构26和28下方位置的2DEG区域的至少一个区块具有与2DEG区域的其余部分不同的特性(例如，不同的电子浓度)，因此被阻断。
由于这种机制，双向开关器件1A具有常闭特性(normally-off characteristic)。换句话说，当栅极电极264和284未被施加电压，或，施加到栅极电极264和284的电压小于阈值电压(即，在栅极结构26和28下方形成反转层所需的最小电压)时，栅极结构26或28下方的2DEG区域的区块保持被阻断，因此没有电流流过。此外，通过提供p型掺杂的III-V族化合物半导体层262和282，栅极漏电流减小，并且在关断状态期间阈值电压可增加。
p型掺杂的III-V族化合物半导体层262和282的示例性材料可包括，例如但不限于，p型掺杂的III-V族氮化物半导体材料，例如p型氮化镓、p型氮化铝镓、p型氮化铟、p型氮化铝铟、p型氮化铟镓、p型氮化铝铟镓或其组合。在一些实施例中，通过使用p型杂质(例如铍(Be)、锌(Zn)、镉(Cd)和镁(Mg))来实现p掺杂材料。
在一些实施例中，氮基半导体层22包括未掺杂氮化镓，氮基半导体层24包括氮化铝镓，并且p型掺杂的III-V族化合物半导体层262和282是p型氮化镓层，其可以向上弯曲底层能带结构并耗尽2DEG区域的相应区块，从而将双向开关器件1A置于关闭状态(an off-state condition)。
在一些实施例中，栅极电极262和284可包括金属或金属化合物。栅极电极262和284可形成为单层或相同或不同组成的多层。金属或金属化合物的示例性材料可包括，例如但不限于，钨(W)、金(Au)、钯(Pd)、钛(Ti)、钽(Ta)、钴(Co)、镍(Ni)、铂(Pt)、钼(Mo)、氮化钛(TiN)、氮化钽(TaN)、硅(Si)、金属合金或其化合物或其他金属化合物。在一些实施例中，栅极电极262和284的示例性材料可包括，例如但不限于，氮化物、氧化物、硅化物、掺杂的半导体或其组合。在一些实施例中，可选介电层可由单层或多层介电材料形成。示例性介电材料可包括，例如但不限于，一个或多个氧化物层、氧化硅层、氮化硅层、高k介电材料(例如氧化硅(SiOx)层、氮化硅(SiNx)层、高k介电材料(例如，二氧化铪(HfO2)、氧化铝(Al2O3)、二氧化钛(TiO2)、氧化铪锆(HfZrO)、三氧化二钽(Ta2O3)、硅酸铪(HfSiO4)、二氧化锆(ZrO2)、二氧化硅锆(ZrSiO2)等)或其组合。
源极电极30和32设置在氮基半导体层24上。源极电极30和32可位于栅极结构26和28的相对两侧。栅极结构26和28位于源极电极30和32之间。栅极结构26和28中的每一个横向地位于源极电极30和32之间。栅极结构26和28以及源极电极30和32可以共同做为具有2DEG区域的双栅极晶体管，其也可以被称为氮基(nitride-based)/氮化鎵基(GaN-based)的双栅极晶体管。
在本实施例的示例性说明中，源极电极30和32相对于其间的栅极结构26和28对称。在一些实施例中，源极电极30和32可以选择性地相对于其间的栅极结构26和28不对称。
在一些实施例中，源极电极30和32可包括，例如但不限于，金属、合金、掺杂半导体材料(例如掺杂的晶体硅)、化合物(例如硅化物和氮化物)、其他导体材料或其组合。源极电极30和32的示例性材料可包括，例如但不限于，钛(Ti)、铝硅(AlSi)、氮化钛(TiN)或其组合。源极电极30和32可以是单层，也可以是相同或不同组成的多层。在一些实施例中，源极电极30和32与氮基半导体层24形成欧姆接触。可通过向源极电极30和32施加钛(Ti)、铝(Al)或其他合适材料来实现欧姆接触。在一些实施例中，源极电极30和32中的每一个由至少一个保形层和导电填料形成。共形层可以包裹导电填料。共形层的示例性材料包括，例如但不限于，钛(Ti)、钽(Ta)、氮化钛(TiN)、铝(Al)、金(Au)、铝硅(AlSi)、镍(Ni)、铂(Pt)或其组合。导电填充的示例性材料可包括，例如但不限于，铝硅(AlSi)、铝铜(AlCu)或其组合。
间隔层116、118、120、130、132设置在氮基半导体层24上方。间隔层116、118、120依次堆叠在氮基半导体层24上。间隔层116、118、120可形成用于保护目的或用于增强器件的电特性(例如，通过在不同层/元件之间提供电隔离效应)。间隔层116覆盖氮基半导体层24的上表面。间隔层116可以覆盖栅极结构26和28。间隔层116可至少覆盖栅极结构26和28的相对两个侧壁。源极电极30和32可贯穿/穿过间隔层116、118、120以与氮基半导体层24接触。
间隔层116、118、120的示例性材料可包括，例如但不限于，氮化硅(SiNx)、氧化硅(SiOx)、氮化硅(Si3N4)、氮氧化硅(SiON)、碳化硅(SiC)、氮化硅硼(SiBN)、氮化碳硅硼(SiCBN)、氧化物、氮化物或其组合。在一些实施例中，间隔层116、118、120中的至少一个可以是多层结构，例如氧化铝/氮化硅(Al2O3/SiN)、氧化铝/二氧化硅(Al2O3/SiO2)、氮化铝/氮化硅(AlN/SiN)、氮化铝/二氧化硅(AlN/SiO2)或其组合的复合介电层。
场板122、123、124和125设置在栅极结构26和28上方。场板122和123位于间隔层116和118之间。场板124和125位于间隔层118和120之间。即，间隔层116、场板122和123、间隔层118、场板124和125以及间隔层120依次堆叠/形成在氮基半导体层24上。场板122、123、124和125位于源极电极30和32之间。场板122、123、124和125的示例性材料可以包括，例如但不限于，导电材料，例如钛(Ti)、钽(Ta)、氮化钛(TiN)、氮化钽(TaN)或其组合。在一些实施例中，还可以使用其他导电材料，例如铝、铜掺杂硅和包括这些材料的合金。
参考图3C，场板122和123可以做为双向开关器件1A中的下场板。场板122设置在间隔层116上，因此与栅极结构26分离。场板122横向跨越至少一部分的栅极结构26。场板122横向跨越区域，此区域与栅极结构26直接相邻且在栅极结构26和28之间。场板123设置在间隔层116上，因此与栅极结构28分离。场板123横向跨越栅极结构28的至少一部分。场板123横向跨越区域，此区域与栅极结构28直接相邻且在栅极结构26和28之间的区域。场板122和123彼此横向隔开。
场板124和125可以做为双向开关器件1A中的上场板。场板124设置在间隔层118上，因此与场板122分离。场板124横向跨越场板122的至少一部分。场板124横向跨越区域，此区域与场板122直接相邻且在场板122和123之间。场板125设置在间隔层118上，因此与场板123分离。场板125横向跨越场板123的至少一部分。场板125横向跨越区域，此区域与场板123直接相邻且在场板122和123之间。场板124和125彼此横向隔开。
因此，从场板124到场板125的距离小于从场板122到场板123的距离。场板122、123、124、125的配置做为提高耐受电压的因素。当双向开关器件1A处于关断状态时，栅极结构26和28之间的区域是否发生击穿与那里的电场分布有关。这归因于栅极结构26和28之间没有形成其他导电元件，因此场板122、123、124、125的配置与关闭状态的控制程度高度相关。
由于从场板124到场板125的距离小于从场板122到场板123的距离，因此可以抑制栅极结构26和28之间区域的电场分布，以避免出现电场峰值。在栅极结构26和28之间的区域处的电场分布可以变得平滑。在这方面，一旦电场分布集中程度变高，从而在分布中产生峰值，则可能发生击穿，然后导致关闭状态失效。为了避免关闭状态的故障，场板124和125形成为延伸到场板122和123之间的区域。
此外，形成场板122和123的过程可以不同于场板124和125的过程，这有利于改善双向开关器件1A的电气特性。其中一个原因是，这种方法可以避免具有偏离其原设计的配置的双向开关器件1A。
例如，关于包括由下间隔层、下场板、上间隔层和上场板形成的堆叠结构的半导体器件。下场板的形成过程可包括将毯覆导电层图案化以形成下场板。然而，在图案化期间，下间隔层的一些部分将被移除(靠近下间隔层的上表面的部分)，导致下间隔层的厚度减小。因此，由于下间隔层的厚度减小，在上间隔层和下间隔层上的上场板将形成在低于原先设计的位置。因此，半导体器件的稳定性受到影响，并且半导体器件的性能降低。
参考图4A，图4A是图3C中区块2A的放大图，图示显示了形成场板122和123以及形成场板124和125的不同过程所产生的详细结构特征。场板122和123的图案化可以通过湿法蚀刻工艺来实现。场板124和125的图案化工艺可通过使用干法蚀刻工艺来实现。
在这方面，湿法蚀刻工艺的化学工艺可提供高蚀刻选择性。高蚀刻选择性意味着蚀刻速率相对于目标材料更强，但相对于非目标材料较弱。相比之下，干法蚀刻工艺具有选择性低的缺点。使用干法蚀刻工艺将场板124和125图案化的原因之一是，干法蚀刻工艺涉及离子轰击，例如反应离子蚀刻(reactive-ion etching,RIE)，并且具有快速蚀刻的特点，并且相对于目标材料是可控的。尽管干法蚀刻工艺具有低选择性，但低选择性和上述优点之间的权衡终可为第二下场板(即场板124和125)提供正面效果。
因此，在场板122的图案化期间，钝化层116可以免受蚀刻，故其形态轮廓将被保留。在将场板122和123图案化之后，钝化层116的厚度可以保持相同或几乎相同(即，减少的数量可以忽略不计)。
另一方面，在场板124的图案化期间，钝化层118被场板124暴露而被蚀刻，这称为过度蚀刻(over-etching)，此将改变其形态轮廓。因此，在对场板124进行图案化之后，钝化层118的厚度显着减小。尽管过度蚀刻发生在钝化层118上，但场板122和124的位置已被决定而使得过度蚀刻不会显着影响双向开关器件1A的性能。然而，由于用于场板124的干法蚀刻工艺具有良好的可控性，因此可以提高用于制造双向开关器件1A的过程的效率(例如，加快制造过程)。
此外，湿法蚀刻和干法蚀刻之间的差异对场板122和124在其边缘/侧壁处产生了不同轮廓。场板122具有从钝化层116向上延伸的侧壁SW1。场板122的侧壁SW1向内凹陷以接收钝化层118。场板124具有从钝化层118向上延伸的倾斜侧壁SW2。产生这种差异的原因与各向同性蚀刻(isotropic etching)和各向异性蚀刻(anisotropic etching)有关，各向同性蚀刻和各向异性蚀刻分别由湿法蚀刻和干法蚀刻产生。场板122的侧壁SW1具有不同于场板124的倾斜侧壁SW2的轮廓。此外，场板122和124可以具有不同的粗糙度。在一些实施例中，倾斜侧壁SW2的表面粗糙度大于侧壁SW1的表面粗糙度。此处，表面粗糙度是指表面纹理的一个部分(即，其尺寸远小于其层厚度)。
由于场板124的侧壁SW2是通过干法蚀刻的各向异性工艺形成的，因此场板124的侧壁SW2是平坦和倾斜的。例如，场板124的倾斜侧壁SW2从钝化层118向上延伸，并且相对于钝化层118的上表面倾斜。此外，由于过度蚀刻发生于钝化层118，因此钝化层118的侧表面低于场板124的倾斜侧壁SW2。钝化层118的侧表面可以具有平坦和倾斜的轮廓。钝化层118的侧表面可以从倾斜侧壁SW2倾斜地延伸到低于钝化层118的上表面的位置。倾斜侧壁SW2和钝化层118的侧表面中的倾斜程度可能不同，这歸因于它们之间的蚀刻选择性(即，场板124和钝化层118对于同一蚀刻剂具有不同的蚀刻速率)。
在一些实施例中，场板122的厚度与场板124的厚度大致相同。在一些实施例中，场板122的厚度大于场板124的厚度。在一些实施例中，场板122的厚度小于场板124的厚度。场板122和124之间的厚度关系可取决于实际要求，例如电场分布的设计或工艺条件。在一些实施例中，场板122和124由相同的导电材料制成。在一些实施例中，场板122和124由不同的导电材料制成。
参考图4B，图4B是图3C中区块2B的放大图，图显示了形成场板123和125的不同工艺产生的详细结构特征。场板123的图案化可以通过湿法蚀刻工艺来实现；并且场板125的图案化可以通过使用干法蚀刻工艺来实现。场板122和124的结构特征可应用于场板123和125。也就是说，场板123和125之间的差异可以参考上述描述。
再参考图3B和3C，间隔层130设置在间隔层120和源极电极30和32的上方。间隔层130覆盖间隔层120和源极电极30和32。间隔层130可以做为平面化层，其具有支撑其他层/元件的水平上表面。在一些实施例中，间隔层130可以形成为更厚，并且在间隔层130上执行平坦化工艺，例如化学机械抛光(chemical mechanical polish,CMP)工艺，以移除多余部分，从而形成水平顶面。间隔层130的示例性材料可包括，例如但不限于，氮化硅(SiNx)、氮化硅(Si3N4)、氮氧化硅(SiON)、碳化硅(SiC)、氮化硅硼(SiBN)、氮化碳硅硼(SiCBN)、氧化物或其组合。在一些实施例中，间隔层130是多层结构，例如氧化铝/氮化硅(Al2O3/SiN)、氧化铝/二氧化硅(Al2O3/SiO2)、氮化铝/氮化硅(AlN/SiN)、氮化铝/二氧化硅(AlN/SiO2)或其组合的复合介电层。
接触通孔134设置在间隔层130内。接触通孔132貫穿间隔层130。接触通孔134纵向地延伸以分别与源极电极30和32电耦合。接触通孔136、138和140至少设置在间隔层130内。接触通孔136、138和140貫穿间隔层116、118、120和130中的至少一个。接触通孔136纵向地延伸以与场板124和125电耦合。接触通孔138纵向地延伸以与场板122和123电耦合。接触通孔140纵向地延伸以与栅极电极264和284电耦合。通孔134、136、138和140的示例性材料可包括，例如但不限于，导电材料，例如金属或合金。
图案化导电层144设置在间隔层130和接触通孔142上。图案化导电层144与接触通孔142接触。图案化导电层144可具有金属线、接垫、迹线或其组合，使得图案化导电层144可形成至少一个电路。图案化导电层144的示例性材料可包括，例如但不限于，导电材料。图案化导电层144可包括具有银(Ag)、铝(Al)、铜(Cu)、钼(Mo)、镍(Ni)、钛(Ti)、其合金、其氧化物、其氮化物或其组合的单层膜或多层膜。
间隔层132设置在间隔层130和图案化导电层144上方。间隔层132覆盖间隔层130和图案化导电层144。间隔层132可以用作平坦化层，其具有支撑其他层/组件的水平顶面。在一些实施例中，间隔层132可以形成为更厚，并且在间隔层132上执行平坦化处理，例如CMP处理，以移除多余部分，从而形成水平顶面。间隔层132的示例性材料可包括，例如但不限于，氮化硅(SiNx)、氮化硅(Si3N4)、氮氧化硅(SiON)、碳化硅(SiC)、氮化硅硼(SiBN)、氮化碳硅硼(SiCBN)、氧化物或其组合。在一些实施例中，间隔层132是多层结构，例如氧化铝/氮化硅(Al2O3/SiN)、氧化铝/二氧化硅(Al2O3/SiO2)、氮化铝/氮化硅(AlN/SiN)、氮化铝/二氧化硅(AlN/SiO2)或其组合的复合介电层。
接触通孔142设置在间隔层132内。接触通孔142穿透间隔层132。接触通孔142纵向延伸以与图案化导电层144电耦合。接触通孔142的上表面没有间隔层132的覆盖。接触通孔142的示例性材料可包括，例如但不限于，导电材料，例如金属或合金。
图案化导电层146设置在间隔层132和接触通孔142上。图案化导电层146与接触通孔142接触。图案化导电层146可以具有金属线(metal lines)、接垫(pads)、迹线(traces)或其组合，使得图案化导电层146可以形成至少一个电路。图案化导电层146的示例性材料可包括但不限于导电材料。图案化导电层146可包括具有银(Ag)、铝(Al)、铜(Cu)、钼(Mo)、镍(Ni)、钛(Ti)、其合金、其氧化物、其氮化物或其组合的单层膜或多层膜。
图案化导电层144或146的电路可连接结构中的不同层/元件，使这些层或元件具有相同的电势。例如，通孔136、138、140设置在栅极电极264和284以及场板122、123、124、125上并电耦合到栅极电极264和284。通过这种连接，栅极电极264和284以及场板122、123、124、125可以经由图案化导电层144的电路彼此电连接以具有相同的电势，因此场板122、123、124、125可以做为栅极场板。
保护层148设置在间隔层132和图案化导电层146上方。保护层148覆盖间隔层132和图案化导电层146。保护层148可防止图案化导电层146氧化。图案化导电层146的一些部分可以通过保护层148中的开口暴露，这些开口被配置成电连接至外部元件(例如，外部电路)。
栅极电极264和284与场板122、123、124、125之间的关系是可变的。变化可能取决于器件设计的要求。例如，对于高压器件，寄生电容可在两个导电层之间产生。因此，可能需要对导电层的轮廓进行修改，以符合结构要求。例如，为了抑制电场分布，可以形成至少一个具有大面积的场板。
图5是根据本发明的一些实施例的双向开关器件1B的横截面图。双向开关器件1B包括栅极结构26B和28B、场板122B、123B、124B和125B。栅极结构26B包括p型掺杂的III-V族化合物半导体层262B和栅极电极264B。栅极结构28B包括p型掺杂的III-V族化合物半导体层282B和栅极电极284B。
场板122B与栅极结构26B横向重叠。在本实施例的示例性图示中，场板122B与栅极结构26B横向重叠，距离D1等于栅极结构26B的整个长度。场板124B与栅极结构26B横向重叠。在本实施例的示例性图示中，场板124B与栅极结构26B横向重叠，距离D1等于栅极结构26B的整个长度。场板124B与场板122B横向重叠。在本实施例的示例性图示中，场板124B与场板122B横向重叠，距离D2等于场板122B的整个长度。
场板123B与栅极结构28B横向重叠。在本实施例的示例性图示中，场板123B与栅极结构28B横向重叠，距离D3等于栅极结构28B的整个长度。场板125B与栅极结构28B横向重叠。在本实施例的示例性图示中，场板125B与栅极结构28B横向重叠，距离D3等于栅极结构28B的整个长度。场板125B与场板123B横向重叠。在本实施例的示例性图示中，场板125B与场板123B横向重叠，距离D4等于场板123B的整个长度。
图6是根据本发明的一些实施例的双向开关器件1C的横截面图。双向开关器件1C类似于参考图5描述和图示的双向开关器件1B，不同之处在于场板124B和125B被场板124C和125C替换。
双向开关器件1C包括栅极结构26C和28C、场板122C、123C、124C和125C。栅极结构26C包括p型掺杂的III-V族化合物半导体层262C和栅极电极264C。栅极结构28C包括p型掺杂的III-V族化合物半导体层282C和栅极电极284C。
场板122C与栅极结构26C横向重叠。在本实施例的示例性图示中，场板122C与栅极结构26C横向重叠，距离D5等于栅极结构26C的整个长度。场板124C与栅极结构26C横向重叠。在本实施例的示例性图示中，场板124C与栅极结构26C横向重叠，距离D5等于栅极结构26C的整个长度。场板124C与场板122C横向重叠。在本实施例的示例性图示中，场板124C与场板122C横向重叠，距离D6小于场板122B的整个长度。
场板123C与栅极结构28C横向重叠。在本实施例的示例性图示中，场板123C与栅极结构28C横向重叠，距离D7等于栅极结构28C的整个长度。场板125C与栅极结构28C横向重叠。在本实施例的示例性图示中，场板125C与栅极结构28C横向重叠，距离D7等于栅极结构28C的整个长度。场板125C与场板123C横向重叠。在本实施例的示例性图示中，场板125C与场板123C横向重叠，距离D8小于场板123C的整个长度。
图7是根据本发明的一些实施例的双向开关器件1D的横截面图。双向开关器件1D类似于参照图5描述和图示的双向开关器件1B，不同之处在于场板124B和125B被场板124D和125D替换。
双向开关器件1D包括栅极结构26D和28D、场板122D、123D、124D和12D。栅极结构26D包括p型掺杂的III-V族化合物半导体层262D和栅极电极264D。栅极结构28D包括p型掺杂的III-V族化合物半导体层282D和栅极电极284D。
场板122D与栅极结构26D横向重叠。在本实施例的示例性图示中，场板122D与栅极结构26D横向重叠，距离D9等于栅极结构26D的整个长度。场板124D与栅极结构26D横向重叠。在本实施例的示例性图示中，场板124D与栅极结构26D横向重叠，距离D10小于栅极结构26D的整个长度。场板124D与场板122D横向重叠。在本实施例的示例性图示中，场板124D与场板122D横向重叠，距离D11小于场板122D的整个长度。
场板123D与栅极结构28D横向重叠。在本实施例的示例性图示中，场板123D与栅极结构28D横向重叠，距离D12等于栅极结构28D的整个长度。场板125D与栅极结构28D横向重叠。在本实施例的示例性图示中，场板125D与栅极结构28D横向重叠，距离D13小于栅极结构28D的整个长度。场板125D与场板123D横向重叠。在本实施例的示例性图示中，场板125D与场板123D横向重叠，距离D14小于场板123D的整个长度。
图8是根据本发明的一些实施例的双向开关器件1E的横截面图。双向开关器件1E类似于参照图5描述和图示的双向开关器件1B，不同之处在于场板124B和125B被场板124E和125E替换。
双向开关器件1E包括栅极结构26E和28E、场板122E、123E、124E和12E。栅极结构26E包括p型掺杂的III-V族化合物半导体层262E和栅极电极264E。栅极结构28E包括p型掺杂的III-V族化合物半导体层282E和栅极电极284E。
场板122E与栅极结构26E横向重叠。在本实施例的示例性图示中，场板122E与栅极结构26E横向重叠，距离D15等于栅极结构26E的整个长度。场板124E不与栅极结构26E横向重叠。场板124E与场板122E横向重叠。在本实施例的示例性图示中，场板124E与场板122E横向重叠，距离D16小于场板122E的整个长度。
场板123E与栅极结构28E横向重叠。在本实施例的示例性图示中，场板123E与栅极结构28E横向重叠，距离D17等于栅极结构28E的整个长度。场板125E不与栅极结构28E横向重叠。场板125E与场板123E横向重叠。在本实施例的示例性图示中，场板125E与场板123E横向重叠，距离D18小于场板123E的整个长度。
图9是根据本发明的一些实施例的双向开关器件1F的横截面图。双向开关器件1F类似于参考图5描述和图示的双向开关器件1B，不同之处在于场板122B、123B、124B和125B被场板122F、123F、124F和125F替换。
双向开关器件1F包括栅极结构26F和28F、场板122F、123F、124F和125F。栅极结构26F包括p型掺杂的III-V族化合物半导体层262F和栅极电极264F。栅极结构28F包括p型掺杂的III-V族化合物半导体层282F和栅极电极284F。
场板122F与栅极结构26F横向重叠。在本实施例的示例性图示中，场板122F与栅极结构26F横向重叠，距离D19小于栅极结构26F的整个长度。场板124F与栅极结构26F横向重叠。在本实施例的示例性图示中，场板124F与栅极结构26F横向重叠，距离D20等于栅极结构26F的整个长度。场板124F与场板122F横向重叠。在本实施例的示例性图示中，场板124F与场板122F横向重叠，距离D21等于场板122F的整个长度。
场板123F与栅极结构28F横向重叠。在本实施例的示例性图示中，场板123F与栅极结构28F横向重叠的距离D22小于栅极结构28F的整个长度。场板125F与栅极结构28F横向重叠。在本实施例的示例性图示中，场板125F与栅极结构28F横向重叠，距离D23等于栅极结构28F的整个长度。场板125F与场板123F横向重叠。在本实施例的示例性图示中，场板125F与场板123F横向重叠，距离D24等于场板123F的整个长度。
图10是根据本发明的一些实施例的双向开关器件1G的横截面图。双向开关器件1G类似于参照图9描述和图示的双向开关器件1F，不同之处在于场板124F和125F被场板124G和125G替换。
双向开关器件1G包括栅极结构26G和28G、场板122G、123G、124G和125G。栅极结构26G包括p型掺杂的III-V族化合物半导体层262G和栅极电极264G。栅极结构28G包括p型掺杂的III-V族化合物半导体层282G和栅极电极284G。
场板122G与栅极结构26G横向重叠。在本实施例的示例性图示中，场板122G与栅极结构26G横向重叠，距离D25小于栅极结构26G的整个长度。场板124G与栅极结构26G横向重叠。在本实施例的示例性图示中，场板124G与栅极结构26G横向重叠，距离D25小于栅极结构26G的整个长度。场板124G与场板122G横向重叠。在本实施例的示例性图示中，场板124G与场板122G横向重叠，距离D26等于场板122G的整个长度。
场板123G与栅极结构28G横向重叠。在本实施例的示例性图示中，场板123G与栅极结构28G横向重叠，距离D27小于栅极结构28G的整个长度。场板125G与栅极结构28G横向重叠。在本实施例的示例性图示中，场板125G与栅极结构28G横向重叠，距离D27小于栅极结构28G的整个长度。场与125G板横向重叠。在本实施例的示例性图示中，场板125G与场板123G横向重叠，距离D28等于场板123G的整个长度。
图11是根据本发明的一些实施例的双向开关器件1H的横截面图。双向开关器件1H类似于参照图9描述和图示的双向开关器件1F，不同之处在于场板124F和125F被场板124H和125H替换。
双向开关器件1H包括栅极结构26H和28H、场板122H、123H、124H和125H。栅极结构26H包括p型掺杂的III-V族化合物半导体层262H和栅极电极264H。栅极结构28H包括p型掺杂的III-V族化合物半导体层282H和栅极电极284H。
场板122H与栅极结构26H横向重叠。在本实施例的示例性图示中，场板122H与栅极结构26H横向重叠的距离D29小于栅极结构26H的整个长度。场板124H与栅极结构26H横向重叠。在本实施例的示例性图示中，场板124H与栅极结构26H横向重叠，距离D30小于栅极结构26H的整个长度。场板124H与场板122H横向重叠。在本实施例的示例性图示中，场板124H与场板122H横向重叠，距离D31小于场板122H的整个长度。
场板123H与栅极结构28H横向重叠。在本实施例的示例性图示中，场板123H与栅极结构28H横向重叠，距离D32小于栅极结构28H的整个长度。场板125H与栅极结构28H横向重叠。在本实施例的示例性图示中，场板125H与栅极结构28H横向重叠，距离D33小于栅极结构28H的整个长度。场板125H与场板123H横向重叠。在本实施例的示例性图示中，场板125H与场板123H横向重叠，距离D34小于场板123H的整个长度。
图12是根据本发明的一些实施例的双向开关器件1I的横截面图。双向开关器件1I类似于参照图9描述和图示的双向开关器件1F，不同之处在于场板124F和125F被场板124I和125I替换。
双向开关器件1I包括栅极结构26I和28I、场板122I、123I、124I和125I。栅极结构26I包括p型掺杂的III-V族化合物半导体层262I和栅极电极264I。栅极结构28I包括p型掺杂的III-V族化合物半导体层282I和栅极电极284I。
场板122I与栅极结构26I横向重叠。在本实施例的示例性图示中，场板122I与栅极结构26I横向重叠的距离D35小于栅极结构26I的整个长度。场板124I不与栅极结构26I横向重叠。场板124I与场板122I横向重叠。在本实施例的示例性图示中，场板124I与场板122I横向重叠的距离D36小于场板122I的整个长度。
场板123I与栅极结构28I横向重叠。在本实施例的示例性图示中，场板123I与栅极结构28I横向重叠，距离D37等于栅极结构28I的整个长度。场板125I不与栅极结构28I横向重叠。场板125I与场板123I横向重叠。在本实施例的示例性图示中，场板125I与场板123I横向重叠的距离D38小于场板123I的整个长度。
图13是根据本发明的一些实施例的双向开关器件1J的横截面图。双向开关器件1J类似于参考图3A-3C所描述和图示的双向开关器件1A，不同之处在于场板124B和125B被场板124J和125J替换。在本实施例中，场板124J和125J以及源极电极30J和32J由相同的导电材料制成。在制造阶段，场板124J和125J以及源极电极30J和32J可以形成形成由相同的毯覆导电层。
图14是根据本发明的一些实施例的双向开关器件1K的横截面图。双向开关器件1K类似于参考图3A-3C所描述和图示的双向开关器件1A。但场板122和123由场板122K和123K代替。在本实施例中，场板122K和123K以及源极电极30K和32K由相同的导电材料制成。在制造阶段，场板122K和123K以及源极电极30K和32K可以形成形成由相同的毯覆导电层。
如上所述，基于双栅极晶体管的场板设计，可以实现应用这种设计的各种结构。该设计可以兼容不同的要求。也就是说，本发明的双栅极晶体管的场板设计是灵活的，因此在HEMT器件领域具有高兼容性。
用于制造双向开关器件的方法的不同阶段图如图15A-15L所示。如下所述。在下文中，沉积技术可包括，例如但不限于，原子层沉积(atomic layer deposition,ALD)、物理气相沉积(physical vapor deposition,PVD)、化学气相沉积(chemical vapor deposition,CVD)、金属有机CVD(metal organic CVD,MOCVD)、等离子体增强CVD(plasma enhancedCVD,PECVD)、低压CVD(low-pressure CVD,LPCVD)、等离子体辅助气相沉积(plasma-assisted vapor deposition)、外延生长(epitaxial growth)，或其他合适的工艺。
参考图15A，提供衬底20。通过使用上述沉积技术，可以在衬底20上依序形成氮基半导体层22和24。通过使用上述沉积技术，可以在氮基半导体层24上方依序形成包层p型掺杂的III-V族化合物半导体层262和毯覆导电层28。
参考图3B，对毯覆p型掺杂的III-V族化合物半导体层262和毯覆导电层28进行图案化，以在氮基半导体层24上形成多个栅极结构26和28。栅极结构26和28中的每一个包括p型掺杂的III-V族化合物半导体层262/282和栅极电极264/284。图案化工艺可通过光刻(photolithography)、曝光和显影(exposure and development)、蚀刻(etching)、其他合适工艺或其组合来执行。通过使用上述沉积技术，可以形成钝化层116以覆盖栅极结构26的表面。通过覆盖栅极结构26和28，钝化层116可以在具有栅极电极264和282的氮基半导体层24上方形成多个突出部分。
参考图15C，通过使用上述沉积技术，可在钝化层116上方依序形成毯覆导电层121和掩模层150。掩模层150可在图案形成期间做为毯覆导电层121的湿法蚀刻掩模。在一些实施例中，毯覆导电层121由氮化钛(TiN)制成，掩模层150由氧化硅(SiOx)(例如二氧化硅SiO2)制成。
参考图15D，掩模层150被图案化以形成具有开口的掩模层152。毯覆导电层121的一些部分被掩模层152的开口暴露。掩模层152的轮廓可以通过执行图案化工艺转移到毯覆导电层121。
参考图15E，毯覆导电层121被图案化以在栅极电极264上方形成场板122。场板122具有与掩模层150的轮廓相似的轮廓，使得场板122可以横向跨越相应的栅极电极264。图案化工艺可以通过湿法蚀刻工艺来执行。在湿法蚀刻工艺中，掩模层152可以保护底部毯覆导电层121的部分。因此，去除被掩模层152的开口所暴露的部分毯覆导电层121。如上所述，湿法蚀刻工艺可提供高选择性，因此在钝化层116处不会发生过度蚀刻，故钝化层116的厚度可保持相同或几乎相同。在一些实施例中，毯覆导电层121由氮化钛(TiN)制成，钝化层116由氮化硅(Si3N4)制成，使得它们在湿法蚀刻工艺中对同一蚀刻剂具有高选择性。
参考图15F，去除掩模层152。然后，通过使用上述沉积技术，可以依序在钝化层116和场板122上形成钝化层118和毯覆导电层123。钝化层118可以形成为毯覆钝化层116和场板122。毯覆导电层123可形成为覆盖钝化层118。
参考图15G，通过使用上述沉积技术，可以在毯覆导电层123的上/上方/之上形成掩模层154。掩模层154可在图案形成期间做为毯覆导电层123的干法蚀刻掩模。在一些实施例中，毯覆导电层121由氮化钛(TiN)制成，掩模层154由光敏材料制成，例如聚合物(polymer)、敏化剂(sensitizer)和溶剂的组合物。
参考图15H，掩模层154被图案化以形成具有开口的掩模层156。毯覆导电层123的一些部分被掩模层156的开口所暴露。掩模层156的轮廓可以通过执行图案化工艺转移到毯覆导电层123。在图3H的示例性图示中，可以通过使用干法蚀刻工艺来执行图案化工艺。例如，干法蚀刻工艺是RIE工艺，其应用来自等离子体源的高能离子158来轰击毯覆导电层123的暴露部分并与其反应以移除该部分，从而实现图案化。在图案化之后，场板124由毯覆导电层123形成。
参考图15I，在图案化之后，去除掩模层156。场板124形成在场板122上方。场板横向横跨场板122。然后，可以通过使用上述沉积技术在钝化层118和场板124上形成钝化层120。钝化层120可形成为毯覆钝化层118和场板124。
参考图15J，通过移除钝化层116、118、120的一些部分形成接触区域160。氮基半导体层24的至少一部分被接触区域160暴露。
参考图15K，在图15J的产生的结构上方形成毯覆导电层125。毯覆导电层125与图153J的合成结构一致。毯覆导电层125形成为覆盖氮基半导体层24和钝化层116、118、120。形成毯覆导电层125以填充接触区域160，从而与氮基半导体层24接触。下一阶段是对毯覆导电层125进行图案化。根据所需的要求，可以将毯覆导电层125图案化为具有不同的轮廓。
参考图15L，图15L显示了毯覆导电层125的图案化结果之一，源极电极30和32通过对毯覆导电层125进行图案化而形成。去除毯覆导电层125的一些部分，并且接触区域160内的毯覆导电层125的其余部分保留做为源极电极30和32。在一些实施例中，源极电极30和32(即，剩余的毯覆导电层125)的整体低于钝化层120。在一些实施例中，毯覆导电层125可以形成为更厚，使得源极电极30和32(即，剩余的毯覆导电层125)处于高于钝化层120的位置。
在图15L的阶段之后，可以执行后续过程以在所得结构上形成钝化层、通孔和图案化导电层，从而获得如上所述的结构。
本发明的以上描述是为了达到说明以及描述目的而提供。本发明并非意图全面性地或是将本发明限制成上所发明的精确形式。意图详尽无遗或仅限于所发明的精确形式。对于本领域技术人员来说，显着地，可存在许多修改以及变化。
如本文所用且未另行定义的术语，像是“实质上地”、“实质的”、“近似地”以及“约”，其为用于描述以及解释小的变化。当与事件或状况一起使用时，术语可以包括事件或状况有精确发生的示例，以及事件或状况近似发生的示例。例如，当与数值一起使用时，术语可以包含小于或等于所述数值的±10％的变化范围，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％，小于或等于±0.1％，或小于或等于±0.05％。对于术语“实质共面”，其可指在数微米(μm)内沿同一平面定位的两个表面，例如在40微米(μm)内、在30μm内、在20μm内、在10μm内，或1μm内沿着同一平面定位。
如本文所使用的，除非上下文另有明确规定，否则单数术语“单个”、“一个”和“所述单个”可包括复数参考词。在一些实施方式的描述中，所提供的在另一组件“上方”或“上面”的组件可以包括的状况有，前一组件直接在后一组件上(例如，与后一组件有物理接触)的状况，以及一个或多个中介组件位于前一组件和后一组件之间的状况。
虽然已经参考本发明内容的具体实施方式来描述和说明本揭露内容，但是这些描述和说明并不受到限制。本领域技术人员应当理解，在不脱离所附权利要求所定义的本发明内容的真实精神和范围的情况下，可以进行各种修改和替换为等效物。附图并非一定是按比例绘制而成的。由于制造工艺和公差的因素，本发明内容中所呈现的工艺与实际器件之间可能存在区域别。本发明内容的其他实施方式可能没有具体说明。说明书和附图应当视为是说明性的，而不是限制性的。可作出修改以使特定情况、材料、物质组成、方法或过程能够适应本发明内容的目的、精神和范围。所有这些修改都会落在本文所附权利要求的范围内。虽然本文所揭露的方法是通过参照特定顺序执行特定操作来描述的，但是应当理解，可以进行组合、子划分或重新排序这些操作，以形成等效的方法，并且此并不会脱离本发明的教示。因此，除非在此有特别指出，否则，此些操作的顺序和分组是不受限制的。

Claims (25)

1.一种氮基双向开关器件，其用于与电池保护控制器一起运作，所述电池保护控制器具有电源输入端子、过电流放电保护(discharge over-current protection,DO)端子、过电流充电保护(charge over-current protection,CO)端子、电压监测端子(voltagemonitoring,VM)以及接地端子，其特征在于，所述氮基双向开关器件包括：
氮基有源层，其设置在衬底上；
氮基势垒层，其设置在所述氮基有源层上，并且其具有的带隙大于所述氮基有源层的带隙；
多个间隔层，设置在所述氮基势垒层之上，并且包括至少第一间隔层和第二间隔层，所述第一间隔层和所述第二间隔层在所述第一间隔层之上；以及
双栅极晶体管，包括：
第一和第二源极电极，设置在所述多个间隔层上，所述第一源极电极被配置为电连接至所述电池保护控制器的接地端子，且所述第二源极电极被配置为通过电压监测电阻器连接至所述控制器的所述VM端子；以及
第一和第二栅极结构，设置在所述氮基势垒层上并且横向地位于所述第一和所述第二源极电极之间，所述第一栅极结构包括第一栅极电极和第二栅极电极，所述第一栅极电极配置为电连接至所述电池保护控制器的所述DO端子，所述第二栅极电极配置为电连接至所述电池保护控制器的所述CO端子。
2.根据前述任一项权利要求所述的氮基双向开关器件，其特征在于，还包括：
第一下场板，设置在所述第一间隔层上，与所述第一栅极结构分离并横向跨越所述第一栅极结构的至少一部分和区域，其中所述区域直接相邻于所述第一栅极结构且在所述第一栅极结构和所述第二栅极结构之间；以及
第二下场板，设置在所述第一间隔层上，与所述第二栅极结构分离并横向跨越所述第二栅极结构的至少一部分和区域，其中所述区域直接相邻于所述第二栅极结构且在所述第一栅极结构和所述第二栅极结构之间，其中所述第一和所述第二下场板彼此横向隔开。
3.根据前述任一项权利要求所述的氮基双向开关器件，其特征在于，还包括：
第一上场板，设置在所述第二间隔层上，与所述第一下场板分离并横向跨越所述第一下场板的至少一部分和区域，其中，所述区域直接相邻于所述第一下场板且在所述第一和第二下场板之间；以及
第二上场板，设置在所述第二间隔层上，与所述第二下场板分离并横向跨越所述第二下场板的至少一部分和区域，其中所述区域直接相邻于所述第二下场板且位于所述第一和第二下场板之间，其中，所述第一和第二上场板彼此横向隔开。
4.根据前述任一项权利要求所述的氮基双向开关器件，其特征在于，其中所述第一下场板的侧壁的轮廓不同于所述第一上场板的侧壁的轮廓，其中所述第二下场板的侧壁的轮廓不同于所述第二上场板的侧壁的轮廓。
5.根据前述任一项权利要求所述氮基双向开关器件，其特征在于，其中所述第一和第二下场板的侧壁从所述第一间隔层向上延伸并向内凹陷以接收所述第二间隔层。
6.根据前述任一项权利要求所述的氮基双向开关器件，其特征在于，其中所述第一和第二上场板具有倾斜的侧壁。
7.根据前述任一项权利要求所述的氮基双向开关器件，其特征在于，其中所述第一和第二下场板的厚度与所述第一和第二上场板的厚度大致相同。
8.根据前述任一项权利要求所述的氮基双向开关器件，其特征在于，其中所述第一和第二下场板的侧壁具有第一表面粗糙度，所述第一和第二上场板的侧壁的第二表面粗糙度大于所述第一表面粗糙度。
9.根据前述任一项权利要求所述的氮基双向开关器件，其特征在于，其中所述第一下场板与所述第一栅极结构横向重叠的距离等于所述第一栅极结构的整个长度，其中所述第二下场板与所述第二栅极结构横向重叠的距离等于所述第二栅极结构的整个长度。
10.根据前述任一项权利要求所述的氮基双向开关器件，其特征在于，其中所述第一上场板与所述第一下场板横向重叠的距离等于所述第一下场板的整个长度，其中所述第二上场板与所述第二下场板横向重叠的距离等于所述第二下场板的整个长度。
11.根据前述任一项权利要求所述的氮基双向开关器件，其特征在于，其中所述第一上场板与所述第一下场板横向重叠的距离小于所述第一下场板的整个长度，其中所述第二上场板与所述第二下场板横向重叠的距离小于所述第二下场板的整个长度。
12.根据前述任一项权利要求所述的氮基双向开关器件，其特征在于，其中所述第一上场板与所述第一栅极结构横向重叠，所述距离等于所述第一栅极结构的整个长度，其中所述第二上场板与所述第二栅极结构横向重叠的距离等于所述第二栅极结构的整个长度。
13.根据前述任一项权利要求所述的氮基双向开关器件，其特征在于，其中所述第一上场板与所述第一栅极结构横向重叠的距离小于所述第一栅极结构的整个长度，其中所述第二上场板与第二栅极结构横向重叠的距离小于所述第二栅极结构的整个长度。
14.根据前述任一项权利要求所述的氮基双向开关器件，其特征在于，其中所述第一下场板与所述第一栅极结构横向重叠的距离小于所述第一栅极结构的整个长度，其中所述第二下场板与所述第二栅极结构横向重叠的距离小于所述第二栅极结构的整个长度。
15.根据前述任一项权利要求所述的氮基双向开关器件，其特征在于，其中所述第一上场板与所述第一栅极结构横向重叠的距离小于所述第一栅极结构的整个长度，其中所述第二上场板与所述第二栅极结构横向重叠的距离小于所述第二栅极结构的整个长度。
16.一种用于制造氮基双向开关器件的方法，其特征在于，包括：
在衬底上形成氮基有源层；
在所述氮基有源层上形成氮基势垒层，其中，所述氮基势垒层具有的带隙大于所述氮基有源层的带隙；
在所述氮基势垒层上方形成第一和第二栅极电极；
在第二氮基半导体层上形成第一钝化层以覆盖所述第一和第二栅极电极；
在所述第一钝化层上形成下毯覆场板；
通过湿法蚀刻工艺以图案化所述下毯覆场板，以在所述第一栅极电极和所述第二栅极电极上方分别形成第一和第二下场板；
在所述第一钝化层上形成第二钝化层以覆盖所述第一和第二下场板；
在所述第二钝化层上形成上毯覆场板；以及
使用干法蚀刻工艺以图案化所述上毯覆场板，以在所述第一和第二下场板上方分别形成第一和第二上场板。
17.根据前述任一项权利要求所述的方法，其特征在于，还包括：
形成第三钝化层以覆盖所述第一和第二上场板。
18.根据前述任一项权利要求所述的方法，其特征在于，还包括：
在所述氮基势垒层上方形成一对第一和第二源极电极，使得所述第一和第二栅极电极、所述第一和第二下场板以及所述第一和第二上场板位于所述第一和第二源极电极之间。
19.根据前述任一项权利要求所述的方法，其特征在于，其中对所述下毯覆场板进行图案化，使得：
所述第一下场板横向跨越所述第一栅极结构的至少一部分和区域，其中所述区域与所述第一栅极结构直接相邻且在所述第一栅极结构和所述第二栅极结构之间；
所述第二下场板跨越所述第二栅极结构的至少一部分和区域，其中所述区域与所述第二栅极结构直接相邻且在所述第一栅极结构和所述第二栅极结构之间；以及
所述第一和第二下场板彼此横向隔开。
20.根据前述任一项权利要求所述的方法，其特征在于，其中对所述上毯覆场板进行图案化，以便：
所述第一上场板跨越所述第一下场板的至少一部分和区域，其中所述区域与所述第一下场板直接相邻且在所述第一和第二下场板之间；
所述第二上场板跨越所述第二下场板的至少一部分和区域，其中所述区域与所述第二下场板直接相邻且在所述第一和第二下场板之间的区域；以及
所述第一和第二上场板彼此横向隔开。
21.一种氮基双向开关器件，其用于与电池保护控制器一起运作，所述电池保护控制器具有电源输入端子、过电流放电保护(discharge over-current protection,DO)端子、过电流充电保护(charge over-current protection,CO)端子、电压监测端子(voltagemonitoring,VM)以及接地端子，其特征在于，所述氮基双向开关器件包括：
氮基有源层；
氮基势垒层，其设置在所述氮基有源层上，并且其具有的带隙大于所述氮基有源层的带隙；
双栅极晶体管，包括：
第一源极电极，电连接至所述电池保护控制器的所述接地端子；
第二源极电极，被配置为用于通过电压监测电阻器连接到所述控制器的所述VM端子；
第一栅极电极，其被配置为电连接至所述电池保护控制器的所述DO端子；
第二栅极电极，其被配置为电连接至所述电池保护控制器的所述CO端子；
第一下场板，设置在所述第一栅极电极上方；
第二下场板，设置在所述第二栅极电极上方；
第一上场板，设置在所述第一下场板上方；以及
第二上场板，设置在所述第二下场板上方，其中从所述第一上场板到所述第二上场板的距离小于从所述第一下场板到所述第二下场板的距离。
22.根据前述任一项权利要求所述的氮基双向开关器件，其特征在于，其中所述第一上场板与所述第一下场板横向重叠的距离等于所述第一下场板的整个长度，其中所述第二上场板与所述第二下场板横向重叠的距离等于所述第二下场板的整个长度。
23.根据前述任一项权利要求所述的氮基双向开关器件，其特征在于，其中所述第一上场板与所述第一栅极电极横向重叠的距离等于所述第一栅极电极的整个长度，其中所述第二上场板与所述第二栅极横向重叠的距离等于所述第二栅极电极的整个长度。
24.根据前述任一项权利要求所述的氮基双向开关器件，其特征在于，其中所述第一上场板与所述第一下场板横向重叠的距离小于所述第一下场板的整个长度，其中所述第二上场板与所述第二下场板横向重叠的距离小于所述第二下场板的整个长度。
25.根据前述任一项权利要求所述的氮基双向开关器件，其特征在于，其中所述第一上场板与所述第一栅极电极横向重叠的距离小于所述第一栅极电极的整个长度，其中所述第二上场板与所述第二栅极电极横向重叠的距离小于所述第二栅极电极的整个长度。
CN202180004475.6A 2021-12-31 2021-12-31 氮基双向开关器件及其制造方法 Active CN114586176B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/143702 WO2023123363A1 (en) 2021-12-31 2021-12-31 Nitride-based bidirectional switching device and method for manufacturing the same

Publications (2)

Publication Number Publication Date
CN114586176A true CN114586176A (zh) 2022-06-03
CN114586176B CN114586176B (zh) 2024-01-23

Family

ID=81770957

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180004475.6A Active CN114586176B (zh) 2021-12-31 2021-12-31 氮基双向开关器件及其制造方法

Country Status (6)

Country Link
US (1) US20240047568A1 (zh)
EP (1) EP4226425A4 (zh)
JP (1) JP2024503763A (zh)
CN (1) CN114586176B (zh)
TW (1) TWI813135B (zh)
WO (1) WO2023123363A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115621312A (zh) * 2022-12-13 2023-01-17 英诺赛科(苏州)半导体有限公司 一种半导体装置及其制造方法
CN117080247A (zh) * 2023-10-11 2023-11-17 荣耀终端有限公司 氮化镓异质结场效应晶体管、制造方法和电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107611089A (zh) * 2017-09-19 2018-01-19 上海宝芯源功率半导体有限公司 用于锂电保护的开关器件及其制作方法
CN113016074A (zh) * 2021-02-19 2021-06-22 英诺赛科(苏州)科技有限公司 半导体器件及其制造方法
CN113519064A (zh) * 2021-06-02 2021-10-19 英诺赛科(苏州)科技有限公司 氮基半导体器件及其制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7522117B2 (en) * 2003-12-12 2009-04-21 Citizen Holdings Co., Ltd. Antenna structure and radio-controlled timepiece
US7465997B2 (en) * 2004-02-12 2008-12-16 International Rectifier Corporation III-nitride bidirectional switch
US8212290B2 (en) * 2007-03-23 2012-07-03 Cree, Inc. High temperature performance capable gallium nitride transistor
EP2887402B1 (en) * 2007-09-12 2019-06-12 Transphorm Inc. III-nitride bidirectional switches
US8829999B2 (en) * 2010-05-20 2014-09-09 Cree, Inc. Low noise amplifiers including group III nitride based high electron mobility transistors
JP5635105B2 (ja) * 2010-08-27 2014-12-03 三洋電機株式会社 電源装置およびそれを用いた電力変換装置
JP5694020B2 (ja) * 2011-03-18 2015-04-01 トランスフォーム・ジャパン株式会社 トランジスタ回路
CN102881725B (zh) * 2012-09-28 2016-05-04 无锡中感微电子股份有限公司 一种mos管及其制造方法以及该mos管在电池保护电路中的应用
EP2747142A1 (en) * 2012-12-20 2014-06-25 ABB Technology AG Insulated gate bipolar transistor and method of manufacturing the same
US9847411B2 (en) * 2013-06-09 2017-12-19 Cree, Inc. Recessed field plate transistor structures
WO2017159559A1 (ja) * 2016-03-15 2017-09-21 パナソニック株式会社 双方向スイッチ
US10388781B2 (en) * 2016-05-20 2019-08-20 Alpha And Omega Semiconductor Incorporated Device structure having inter-digitated back to back MOSFETs
JP2018026431A (ja) * 2016-08-09 2018-02-15 株式会社東芝 窒化物半導体装置
US20180076310A1 (en) * 2016-08-23 2018-03-15 David Sheridan Asymmetrical blocking bidirectional gallium nitride switch
JP7099640B2 (ja) * 2019-08-06 2022-07-12 富士電機株式会社 半導体装置
CN112420825A (zh) * 2019-08-23 2021-02-26 世界先进积体电路股份有限公司 半导体结构及其形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107611089A (zh) * 2017-09-19 2018-01-19 上海宝芯源功率半导体有限公司 用于锂电保护的开关器件及其制作方法
CN113016074A (zh) * 2021-02-19 2021-06-22 英诺赛科(苏州)科技有限公司 半导体器件及其制造方法
CN113519064A (zh) * 2021-06-02 2021-10-19 英诺赛科(苏州)科技有限公司 氮基半导体器件及其制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115621312A (zh) * 2022-12-13 2023-01-17 英诺赛科(苏州)半导体有限公司 一种半导体装置及其制造方法
CN115621312B (zh) * 2022-12-13 2023-12-05 英诺赛科(苏州)半导体有限公司 一种半导体装置及其制造方法
CN117080247A (zh) * 2023-10-11 2023-11-17 荣耀终端有限公司 氮化镓异质结场效应晶体管、制造方法和电子设备

Also Published As

Publication number Publication date
TWI813135B (zh) 2023-08-21
TW202329460A (zh) 2023-07-16
WO2023123363A1 (en) 2023-07-06
EP4226425A4 (en) 2024-01-10
US20240047568A1 (en) 2024-02-08
CN114586176B (zh) 2024-01-23
EP4226425A1 (en) 2023-08-16
JP2024503763A (ja) 2024-01-29

Similar Documents

Publication Publication Date Title
KR101992565B1 (ko) 고 전자이동도 트랜지스터 및 그 제조 방법
CN104218079B (zh) 半导体器件以及制造半导体器件的方法
US8637905B2 (en) Semiconductor device and fabrication method thereof
US11929406B2 (en) Semiconductor device and method for manufacturing the same
EP3008760B1 (en) Recessed field plate transistor structures
CA2453318C (en) Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment and methods of fabricating same
EP3522231B1 (en) Multi-gate transistor
EP3252825B1 (en) Double-channel hemt device and manufacturing method thereof
US20120126287A1 (en) Compound semiconductor device having insulation film with different film thicknesses beneath electrodes
CN114586176B (zh) 氮基双向开关器件及其制造方法
EP2741324B1 (en) III nitride transistor with source connected heat-spreading plate and method of making the same
CN211578757U (zh) 高电子迁移率晶体管
WO2019003746A1 (ja) 半導体装置
US20230095367A1 (en) Semiconductor device and method for manufacturing the same
CN112786700A (zh) 半导体器件
CN109659361B (zh) 用于异质结器件的栅极堆叠体
CN113228297A (zh) 半导体器件及其制造方法
CN115117055B (zh) 氮化物基半导体双向切换器件和其制造方法
US10475802B2 (en) Semiconductor device
CN108352408B (zh) 半导体装置、电子部件、电子设备以及半导体装置的制造方法
WO2021173810A1 (en) Iii-nitride transistor with a cap layer for rf operation
CN115832041B (zh) 半导体器件及其制造方法
WO2023133664A1 (en) Semiconductor device and method for manufacturing thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant