CN116344586A - 折叠沟道氮化镓基场效应晶体管及其制备方法 - Google Patents

折叠沟道氮化镓基场效应晶体管及其制备方法 Download PDF

Info

Publication number
CN116344586A
CN116344586A CN202310431333.9A CN202310431333A CN116344586A CN 116344586 A CN116344586 A CN 116344586A CN 202310431333 A CN202310431333 A CN 202310431333A CN 116344586 A CN116344586 A CN 116344586A
Authority
CN
China
Prior art keywords
layer
gallium nitride
effect transistor
field effect
heterojunction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310431333.9A
Other languages
English (en)
Inventor
黄森
蒋其梦
戴心玥
王鑫华
刘新宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN202310431333.9A priority Critical patent/CN116344586A/zh
Publication of CN116344586A publication Critical patent/CN116344586A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

一种折叠沟道氮化镓基场效应晶体管及其制备方法，该折叠沟道氮化镓基场效应晶体管包括：基础层；多异质结层，包括在氮化镓半绝缘层上自下而上交替堆叠形成的沟道层和势垒层；氮化镓调控层，在多异质结层上从沟道区的一侧延伸到至少一部分沟槽；电流坍塌抑制结构，在多异质结层上形成于沟道区的另一侧，并与氮化镓调控层通过另一部分沟槽隔开；源极和漏极，在氮化镓半绝缘层上分别与多异质结层的两侧接触，漏极与电流坍塌抑制结构的侧面与部分上表面接触；栅极，形成于源极与氮化镓调控层之间的异质结上；连接结构，穿过栅极的上方电连接源极与氮化镓调控层。

Description

折叠沟道氮化镓基场效应晶体管及其制备方法
技术领域
本公开的至少一种实施例涉及一种场效应管，具体涉及一种折叠沟道氮化镓基场效应晶体管及其制备方法。
背景技术
GaN材料禁带宽度大、电子饱和速率高、击穿电场高，并且具有较好的耐腐蚀性、抗辐射性以及较高的热导率，在高频、大功率、辐射、高温条件下拥有显著优势。此外，Al(In,Ga)N/GaN异质结由于存在很强的自发极化和压电极化效应，可以自发形成高浓度、高电子迁移率的二维电子气(Two-dimensional electron gas，2DEG)。
然而，在传统Al(In,Ga)N/GaN场效应晶体管中，需要构造比较长的低掺杂的N-漂移区来保证器件具有足够大的击穿电压。通常，低掺杂的N-漂移区的尺寸越大，耐压的额定值越大，但是其导通电阻也随之急剧增大，并且导通电阻还随电压增大，使得电流额定值降低。此外，在传统的Al(In,Ga)N/GaN场效应晶体管中，低掺杂的N-漂移区尺寸的增大也会增大器件的面积，进而使得器件的制作成本随之增加。
发明内容
针对上述问题，本公开的实施例提供了一种折叠沟道氮化镓基场效应晶体管及其制备方法，通过在有限的场效应晶体管结构中增大漂移区的尺寸提高场效应晶体管的击穿电压，并降低导通电阻。
本公开的第一方面的实施例提供一种折叠沟道氮化镓基场效应晶体管，包括：
基础层，包括在衬底上按自下而上的顺序依次形成的氮化物缓冲层以及氮化镓半绝缘层，上述氮化镓半绝缘层上表面形成包括至少一个平行延伸的沟槽的沟道区；
多异质结层，包括在上述氮化镓半绝缘层上自下而上交替堆叠形成的沟道层和势垒层，相邻的所述势垒层和所述沟道层之间形成异质结；
氮化镓调控层，在上述多异质结层上从上述沟道区的一侧延伸到至少一部分沟槽，以调控上述场效应晶体管在开启与关闭状态下对应的沟道区内的电荷平衡；
电流坍塌抑制结构，在上述多异质结层上形成于上述沟道区的另一侧，并与上述氮化镓调控层通过另一部分上述沟槽隔开；其中，上述电流坍塌抑制结构适用于在漏极电压较高应力后，提供空穴注入，从而有效地释放沟道表面靠近漏极附近被俘获的电子，抑制电流坍塌效应，提升器件的动态导通特性。；
源极和漏极，在上述氮化镓半绝缘层上分别与上述多异质结层的两侧接触，上述漏极与上述电流坍塌抑制结构的侧面与部分上表面接触；
栅极，形成于上述源极与上述氮化镓调控层之间的上述多异质结层上；
连接结构，穿过上述栅极的上方电连接上述源极与上述氮化镓调控层。
根据本公开的实施例，在上述多异质结层中，每个上述势垒层的厚度介于1nm～50nm；上述沟道层厚度介于5nm～500nm；
优选地，构成上述势垒层的材料是AlN、AlGaN、AlInN、以及AlInGaN中的一种。
根据本公开的实施例，上述氮化镓调控层、和上述电流坍塌抑制结构均包括按自下向上堆叠的轻掺杂P型氮化镓层和重掺杂P型氮化镓层；
优选地，上述轻掺杂P型氮化镓层的厚度介于3nm～150nm；上述重掺杂P型氮化镓层的厚度介于5nm～30nm。
根据本公开的实施例，每个上述沟槽的横截面设置为倒梯形；每个上述沟槽的底部的刻蚀角设置为介于90度与180度之间；
优选地，每个上述沟槽的深度为0.1μm～5μm；每个上述沟槽的刻蚀角为95°～175°。
根据本公开的实施例，构成上述源极和上述漏极的材料为欧姆接触金属；构成上述栅极的材料为肖特基接触金属；
优选地，上述欧姆接触金属包括Ti、Al、Ni和Au中的至少一种；
上述肖特基接触金属包括Pt、Ti、Al、Ni、TiN中的至少一种。
根据本公开的实施例，上述折叠沟道氮化镓基场效应晶体管，还包括：
栅介质，上述栅介质设置于上述栅极与上述多异质结层之间；以及上述源极、上述漏极、上述氮化镓调控层、上述电流坍塌抑制结构、和暴露的上述多异质结层上；
其中，上述栅介质包括氧化铝、氮化铝、氧化硅及氮化硅中的一种。
根据本公开的实施例，上述折叠沟道氮化镓基场效应晶体管，还包括：
钝化介质层，形成于上述栅介质、和暴露的多异质结层上；
上述钝化介质层的材料为氧化铝、氮化铝、氧化硅及氮化硅中的至少一种。
根据本公开的实施例，在上述多异质结层形成与沟槽的形状配合的辅助沟槽。
本公开的第二方面提供一种用以制备上述折叠沟道氮化镓基场效应晶体管的制备方法，包括：
按自下而上的顺序，在衬底上依次形成氮化物缓冲层以及氮化镓半绝缘层；
在上述氮化镓半绝缘层的上表面采用刻蚀工艺形成包括至少一个沟槽的沟道区；
在具有多个上述沟槽的表面上沉积包括势垒层和沟道层交替堆叠的交替材料层，在上述交替材料层上沉积氮化镓掺杂层；
对上述氮化镓掺杂层执行刻蚀工艺，暴露部分交替材料层，得到上述氮化镓调控层，上述氮化镓调控层在上述沟道区的一侧延伸到至少一部分沟槽；上述电流坍塌抑制结构，形成于上述沟道区的另一侧，并与上述氮化镓调控层通过另一部分上述沟槽隔开；
对暴露的交替材料层执行刻蚀工艺，以在上述交替材料层的两侧暴露部分氮化镓半绝缘层，得到上述多异质结层；
在上述多异质结层的两侧、暴露的上述氮化镓半绝缘层上分别沉积源极和漏极；
在暴露的上述多异质结层的上采用刻蚀工艺得到栅极槽；
在上述源极、上述漏极、上述氮化镓调控层、上述电流坍塌抑制结构、上述栅极槽和暴露的上述多异质结层上沉积栅介质；
在上述栅极槽中的上述栅介质上沉积栅极金属；
在暴露的氮化镓半绝缘层、栅极金属和栅介质上沉积钝化介质层，并在上述钝化介质层上与上述源极、栅极、氮化镓调控层、和漏极对齐的部位采用刻蚀工艺形成过孔；以及
利用上述过孔中分别形成电连接上述源极与上述氮化镓调控层的连接结构、电连接上述栅极的栅极连接部、以及电连接上述漏极的漏极连接部。
根据本公开的实施例，上述栅极槽的底部与上述氮化镓半绝缘层之间具有一层势垒层和一层沟道层，并且上述栅极槽的底部与从上至下的最后一层势垒层的上表面距离为0～20nm；或者
上述栅极槽的底部位于自上而下的最后一层势垒层内，并且上述栅极槽的底部与上述从上至下的最后一层势垒层的下表面距离为0～5nm。
根据本公开实施例的折叠沟道氮化镓基场效应晶体管，将氮化镓半绝缘层上表面构造为具有包括至少一个平行延伸的沟槽的沟道区，将叠层的多异质结层与多沟槽结合。这样，在沟道区中交替堆叠的势垒层和沟道层进行纵向折叠，由此增大栅极到漏极的间距，在场效应晶体管结构中增大了漂移区的尺寸，提高了场效应晶体管的击穿电压。
另外，通过将多异质层结构造为交替堆叠的势垒层和沟道层，实现多层二维电子气，可以保证电流在场效应晶体管中的平行传导。由于二维电子气本身具有高载流子迁移率，且沟道区的多沟槽的存在也能增加二维电子气(2DEG)的浓度，进而在相同截面内的载流子密度也相应地增加，因此，场效应晶体管在开启状态时，具有高导电性(即具有更大的导通电流)，并且高载流子密度使得导通电阻降低。
附图说明
通过以下参照附图对本公开实施例的描述，本公开的上述内容以及其他目的、特征和优点将更为清楚，在附图中：
图1示意性示出了根据本公开实施例的折叠沟道氮化镓基场效应晶体管的截面示意图；
图2示意性示出了根据本公开实施例的折叠沟道氮化镓基场效应晶体管的制备方法流程图；
图3A～3K示意性示出了根据本公开实施例的折叠沟道氮化镓基场效应晶体管的制备方法中的一些步骤被执行后得到的截面示意图；
图4示意性示出了根据本公开实施例的折叠沟道氮化镓基场效应晶体管的多异质结层的截面示意图；
图5示意性示出了根据本公开实施例的折叠沟道氮化镓基场效应晶体管的栅极槽的两种实例的截面示意图。
上述附图中，对应的附图标记的含义如下：
1：衬底；
2：氮化物缓冲层；
3：氮化镓半绝缘层；
4：多异质结层；
5：氮化镓调控层；
51：轻掺杂P型氮化镓层；
52：重掺杂P型氮化镓层；
6：电流坍塌抑制结构；
7：源极；
8：漏极；
9：栅介质；
10：栅极；
11：钝化介质层；
12：连接结构。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。在下面的详细描述中，为便于解释，阐述了许多具体的细节以提供对本公开实施例的全面理解。然而，明显地，一个或多个实施例在没有这些具体细节的情况下也可以被实施。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在此使用的术语仅仅是为了描述具体实施例，而并非意在限制本公开。在此使用的术语“包括”、“包含”等表明了所述特征、步骤、操作和/或部件的存在，但是并不排除存在或添加一个或多个其他特征、步骤、操作或部件。
在此使用的所有术语(包括技术和科学术语)具有本领域技术人员通常所理解的含义，除非另外定义。应注意，这里使用的术语应解释为具有与本说明书的上下文相一致的含义，而不应以理想化或过于刻板的方式来解释。
在使用类似于“A、B和C等中至少一个”这样的表述的情况下，一般来说应该按照本领域技术人员通常理解该表述的含义来予以解释(例如，“具有A、B和C中至少一个的系统”应包括但不限于单独具有A、单独具有B、单独具有C、具有A和B、具有A和C、具有B和C、和/或具有A、B、C的系统等)。
为使本公开的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本公开作进一步的详细说明。
图1示意性示出了根据本公开实施例的折叠沟道氮化镓基场效应晶体管的截面示意图。
如图1所示，本公开的示例性实施例提供一种折叠沟道氮化镓基场效应晶体管，包括：基础层、多异质结层4、氮化镓调控层5、电流坍塌抑制结构6、源极7、漏极8、栅极10和连接结构12。基础层包括在衬底1上按自下而上的顺序依次形成的氮化物缓冲层2以及氮化镓半绝缘层3，氮化镓半绝缘层3上表面形成包括至少一个平行延伸的沟槽的沟道区。多异质结层4包括在氮化镓半绝缘层3上自下而上交替堆叠形成的沟道层和势垒层。相邻的势垒层和沟道层之间形成异质结。自下而上，相邻的沟道层和势垒层为一组。氮化镓调控层5在多异质结层4上从沟道区的一侧延伸到至少一部分沟槽，以调控场效应晶体管在开启与关闭状态下对应的沟道区内的电荷平衡。电流坍塌抑制结构6在多异质结层4上形成于沟道区的另一侧，并与辅助耗尽结构/电荷中和结构通过另一部分沟槽隔开。电流坍塌抑制结构6适用于在漏极8电压较高时，提供空穴注入，从而有效地释放沟道表面靠近漏极附近被俘获的电子，抑制电流坍塌效应，提升器件的动态导通特性。源极7和漏极8在氮化镓半绝缘层3上分别与多异质结层4的两侧接触，漏极8与电流坍塌抑制结构6的侧面与部分上表面接触。栅极10形成于源极7与氮化镓调控层5之间的多异质结层4上。连接结构12穿过栅极10的上方电连接源极7与氮化镓调控层5，连接结构12适用于调控场效应晶体管在关闭状态下对应的氮化镓调控层5上施加的电压与源极7电压相同。
根据本公开的实施例，首先将氮化镓半绝缘层3上表面构造为具有包括至少一个平行延伸的沟槽的沟道区，其次将叠层多异质结层4与多沟槽技术结合，使得多组沟道层和势垒层沿位于栅极10到漏极8之间的耐压区的多沟槽进行纵向折叠，进而增大栅极10到漏极8的间距，使得在有限的场效应晶体管结构中增大了漂移区的尺寸(即栅极10到漏极8的间距)，提高了场效应晶体管的击穿电压。
根据本公开的实施例的折叠沟道氮化镓基场效应晶体管，将氮化镓半绝缘层3上表面构造为具有包括至少一个平行延伸的沟槽的沟道区，将叠层多异质结层4与所述多沟槽结合。这样，在沟道区中多组沟道层和势垒层进行纵向折叠，由此增大栅极10到漏极8的间距，在场效应晶体管结构中增大了漂移区的尺寸，提高了场效应晶体管的击穿电压。通过将多异质结层4构造为交替堆叠的多组沟道层和势垒层，实现多层二维电子气，可以保证电流在场效应晶体管中的平行传导。由于二维电子气本身具有高载流子迁移率，且沟道区的多沟槽的存在也能增加二维电子气的浓度，进而在相同截面内的载流子密度也相应地增加。场效应晶体管在开启状态时，具有高导电性(即具有更大的导通电流)，并且高载流子密度使得导通电阻降低。
根据本公开的实施例的折叠沟道氮化镓基场效应晶体管，通过引入多沟槽与叠层多异质结层4结合技术，在相同的耐压特性条件下，减小了场效应晶体管的尺寸，从而提高了场效应晶体管的集成度。
根据本公开的实施例，在多异质结层4中，每个势垒层的厚度介于1nm～50nm，例如为1nm、5nm、10nm、15nm、20nm、25nm、30nm、35nm、40nm、45nm、或者50nm；沟道层厚度介于5nm～500nm，例如为5nm、20nm、50nm、80nm、100nm、150nm、200nm、250nm、300nm、350nm、400nm、450nm、或者500nm；
根据本公开的实施例，构成沟道层材料是AlN、AlGaN、AlInN、以及AlInGaN中的一种。
根据本公开的实施例，受压电极化影响，每个势垒层的厚度及势垒层中Al组分的变化，将导致多异质结层4形成的二维电子气浓度相应变化。
根据本公开的实施例，氮化镓调控层5、和电流坍塌抑制结构6均包括按自下向上堆叠的轻掺杂P型氮化镓层51和重掺杂P型氮化镓层52。
优选地，轻掺杂P型氮化镓层51的厚度介于3nm～150nm，例如为3nm、10nm、20nm、30nm、40nm、50nm、60nm、70nm、80nm、90nm、100nm、110nm、120nm、130nm、140nm、或者150nm；重掺杂P型氮化镓层52的厚度介于5nm～30nm，例如为5nm、8nm、11nm、14nm、17nm、20nm、23nm、27nm或者30nm。
根据本公开的实施例，本方案中的氮化镓调控层5，利用P型掺杂的氮化镓层与沟道内的载流子相互耗尽、以及电荷中和(由此，氮化镓调控层5也称作辅助耗尽结构和电荷中和结构)，进而均匀多沟道内的电场，使得场效应晶体管的漂移区形成大范围的耗尽区，使击穿电压进一步提高；电流坍塌抑制结构6可以在高漏极电压应力后，提供空穴注入，从而有效地释放沟道表面靠近漏极8附近被俘获的电子，抑制电流坍塌效应，提升器件的动态导通特性。
根据本公开的实施例，每个沟槽的横截面设置为倒梯形；每个沟槽的底部的刻蚀角设置为介于90度与180度之间，例如，可以为95度、100度、105度、110度、115度、120度、125度、130度、135度、140度、145、150度、160度、以及170度。根据本公开的实施例，，每个沟槽的深度为0.1μm～5μm，例如0.1μm、0.5μm、1μm、1.5μm、2μm、2.5μm、3μm、3.5μm、4μm、4.5μm、以及5μm；每个沟槽的刻蚀角为95°～175°，更优选地，为120°～150°，从而保证多沟槽内的二维电子气浓度足够大。
根据本公开的实施例，构成源极7和漏极8的材料为欧姆接触金属；构成栅极10的材料为肖特基接触金属。在一些实施例中，欧姆接触金属包括Ti、Al、Ni和Au中的至少一种，例如Ti/Al、Ti/Al/Ni/Au、Ti/Al/Ti/Au等；肖特基接触金属包括Pt、Ti、Al、Ni、TiN中的至少一种，例如Ni/Au以及Ti/Au等。
根据本公开的实施例，折叠沟道氮化镓基场效应晶体管，还包括：栅介质9，栅介质9设置于栅极10与多异质结层4之间、源极7、漏极8、氮化镓调控层5、电流坍塌抑制结构6、和暴露的多异质结层4上；栅介质9包括氧化铝、氮化铝、氧化硅及氮化硅中的一种。
根据本公开的实施例，折叠沟道氮化镓基还包括形成于栅介质9、和暴露的多异质结层4上的钝化介质层11；钝化介质层11的材料为氧化铝、氮化铝、氧化硅及氮化硅中的至少一种。
根据本公开的实施例，在多异质结层4形成与沟槽的形状配合的辅助沟槽。
根据本公开的实施例，折叠沟道氮化镓基场效应晶体管的工作原理如下：利用多异质结层4产生多层二维电子气，通过调节漏极电压，使得氮化镓半绝缘层3上表面的沟道区可以产生横向电场；在横向电场作用下，多层二维电子气沿多异质结层4进行横向输运，形成漏极8输出电流；通过栅极电压调控异质中势阱的深度，进而改变多层二维电子气密度的大小，实现控制通过多沟道内的漏极8输出电流。
具体地，氮化镓基场效应晶体管工作状态分为开启(导通)和关闭(截止)状态。通常，当氮化镓基场效应晶体管的栅极电压(在源极7接地的情况下，栅极10与源极7之间的电压通常被当做栅极电压)大于其阈值电压(开启电压)时，氮化镓基场效应晶体管为导通状态；当栅极电压小于阈值电压时，氮化镓基场效应晶体管为截止状态。折叠沟道氮化镓基场效应晶体管的阈值电压大小受到势垒层厚度、栅槽刻蚀深度、栅金属组成等多方面影响。
当折叠沟道氮化镓基场效应晶体管工作状态为导通时，即栅极电压大于阈值电压时。随着漏极电压(在源极7接地的情况下，漏极8与源极7之间的电压通常被当做漏极电压)的增加，多沟道内的多层二维电子气会出现高速饱和，从而使得折叠沟道氮化镓基场效应晶体管的导通电流随着漏极电压增加先增加后饱和，呈现出和金属-氧化物半导体场效应晶体管类似的输出曲线。并且相较于传统单沟道的横向氮化镓基场效应晶体管，多沟道结构使得折叠沟道氮化镓基场效应晶体管的导通电流更大，从而获得更低的导通电阻。
当折叠沟道氮化镓基场效应晶体管工作状态为截止时，即栅极电压小于阈值电压时，随着漏极电压的增加，氮化镓调控层5由栅极10向漏极8一侧扩展，起始于固定正电荷产生的电场线集中指向栅极10边缘，使得栅极10边缘处形成高的电场峰。超过临界电场后，空间电荷区内的载流子受电场作用加速获能，最终致使电流快速增大，最终造成折叠沟道氮化镓基场效应晶体管击穿。
图2示意性示出了根据本公开实施例的折叠沟道氮化镓基场效应晶体管的制备方法流程图。
如图2所示，折叠沟道氮化镓基场效应晶体管的制备方法包括步骤S201步骤S210。图3A～3K示意性示出了根据本公开实施例的折叠沟道氮化镓基场效应晶体管的制备方法中的一些步骤被执行后得到的截面示意图。
在步骤S201，参见图3A，按自下而上的顺序，在衬底1上依次形成氮化物缓冲层2以及氮化镓半绝缘层3。具体而言，在衬底1上依次形成氮化铝成核层、氮化镓缓冲层、以及通过碳掺杂氮化镓(Carbon-doped GaN)形成的氮化镓半绝缘层3。
在步骤S202，参见图3B，在氮化镓半绝缘层3的上表面采用刻蚀工艺形成包括至少一个沟槽的沟道区。
在步骤S203，参见图3C，在具有多个沟槽的表面上沉积包括沟道层和势垒层交替堆叠的交替材料层，之后，参见图3D，在交替材料层上沉积氮化镓掺杂层。
在步骤S204，参见图3E，对氮化镓掺杂层执行刻蚀工艺，暴露部分交替材料层，得到氮化镓调控层和电流坍塌抑制结构，氮化镓调控层在沟道区的一侧延伸到至少一部分沟槽电流坍塌抑制结构，形成于沟道区的另一侧，并与氮化镓调控层通过另一部分沟槽隔开。
在步骤S205，继续参见图3E，对暴露的交替材料层执行刻蚀工艺，以在交替材料层的两侧暴露部分氮化镓半绝缘层，得到多异质结层。
根据本公开的实施例，在执行步骤S204～步骤S205时，首先参见图3D，在交替材料层上沉积自下向上堆叠的轻掺杂P型氮化镓(P--GaN)层和重掺杂P型氮化镓(P+-GaN)层；其次参见图3E，对重掺杂P型氮化镓层52上交替材料层执行刻蚀(台面隔离刻蚀)工艺，间接实现对交替材料层执行刻蚀工艺，去除部分轻掺杂P型氮化镓层51和重掺杂P型氮化镓层52，暴露部分交替材料层，得到氮化镓调控层。
在步骤S206，参见图3F，在多异质结层4的两侧、暴露的氮化镓半绝缘层上分别沉积源极和漏极。
在步骤S207，参见图3G，在暴露的多异质结层4上采用刻蚀工艺得到栅极槽。
在步骤S208，参见图3H，在源极、漏极、氮化镓调控层、电流坍塌抑制结构、栅极槽和暴露的多异质结层4上沉积栅介质。
在步骤S209，参见图3I，在栅极槽中的栅介质上沉积栅极金属，以形成栅极10。
根据本发明的实施例，在最终形成的场效应晶体管中，位于栅极10(Gate)和漏极8(Drain)之间的沟槽形成耐压区，且在介于栅极10和漏极8之间耐压区的多异质结层4部分表面覆盖有由轻掺杂P型氮化镓层51形成的氮化镓调控层5(辅助耗尽结构/电荷中和结构)。
根据本发明的实施例，源极7和漏极8通过侧面接触多异质结层4形成二维电子气(2DEG)沟道，栅极10可以为通过刻蚀(n-1)个多异质结层4后形成的金属-绝缘体-半导体(Metal–Insulator–Semiconductor,MIS)结构栅。氮化镓调控层5(所述辅助耗尽结构/电荷中和结构)位于栅极10和漏极8之间。
在步骤S210，参见图3J，在暴露的氮化镓半绝缘层3、栅极金属和栅介质9上沉积钝化介质层11，并在钝化介质层上与源极7、栅极10、氮化镓调控层5、和漏极8对齐的部位采用刻蚀工艺形成过孔。栅极10槽刻蚀后生长的栅介质9可为氧化铝Al2O3或氮化铝AlN，钝化介质层11为氧化硅SiO2或氮化硅SiNx或两者的组合。钝化介质层11上的过孔可以由F基或Cl基等离子体刻蚀形成。
根据本发明的实施例，栅极槽刻蚀后生长的栅介质9可为氧化铝Al2O3或氮化铝AlN，钝化层介质为氧化硅SiO2或氮化硅SiNx或两者的组合。钝化介质层11上的过孔可以由F基或Cl基等离子体刻蚀形成。
在步骤S211，参见图3K，利用过孔中分别形成电连接源极与氮化镓调控层的连接结构、电连接栅极的栅极连接部、以及电连接漏极的漏极连接部。这样，氮化镓调控层5中的重掺杂P型氮化镓层52(P+-GaN)通过连接结构12跨过栅极10与源极7形成电连接。
图4示意性示出了根据本公开实施例的折叠沟道氮化镓基场效应晶体管的多异质结层的截面示意图。
图5示意性示出了根据本公开实施例的折叠沟道氮化镓基场效应晶体管的栅极10槽的两种结构图。
如图4-图5所示，以Al(In，Ga)N表示势垒层，沟道层的材料选择为GaN来进行说明，栅极10槽的底部与氮化镓半绝缘层3之间具有一层势垒层和一层沟道层，并且栅极10槽的底部与最后一层势垒层的上表面之间的距离为0～20nm；或者，栅极10槽的底部位于自上而下的最后一层势垒层内，且栅极10槽的底部与自上而下的最后一层势垒层的下表面距离为0～5nm。
根据本公开的实施例，本方案的折叠沟道氮化镓基场效应晶体管将栅极10结构设计为金属-绝缘体-半导体结构，具体通过刻蚀多异质结层4中不同的材料来实现。根据栅极10槽的刻蚀深度不同，对多沟道内的二维电子气的调控作用也不同。通常认为，栅极10槽刻蚀深度越深，场效应晶体管的阈值电压会越高。
本方案提出的折叠沟道氮化镓基场效应晶体管，同时实现了氮化镓基场效应晶体管的低导通电阻、高击穿电压以及小尺寸高集成度的优点，为氮化镓基场效应晶体管的产业化发展提供了可行性方案。
以上所述的具体实施例，对本公开的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本公开的具体实施例而已，并不用于限制本公开，凡在本公开的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。

Claims (10)

1.一种折叠沟道氮化镓基场效应晶体管，包括：
基础层，包括在衬底上按自下而上的顺序依次形成的氮化物缓冲层以及氮化镓半绝缘层，所述氮化镓半绝缘层上表面形成包括至少一个平行延伸的沟槽的沟道区；
多异质结层，包括在所述氮化镓半绝缘层上自下而上交替堆叠形成的沟道层和势垒层，相邻的所述势垒层和所述沟道层之间形成异质结；
氮化镓调控层，在所述多异质结层上从所述沟道区的一侧延伸到至少一部分沟槽，以调控所述场效应晶体管在开启与关闭状态下对应的沟道区内的电荷平衡；
电流坍塌抑制结构，在所述多异质结层上形成于所述沟道区的另一侧，并与所述氮化镓调控层通过另一部分所述沟槽隔开；其中，所述电流坍塌抑制结构适用于在漏极电压较高时，对所述漏极提供空穴注入，实现所述漏极上的电荷平衡；
源极和漏极，在所述氮化镓半绝缘层上分别与所述多异质结层的两侧接触，所述漏极与所述电流坍塌抑制结构的侧面与部分上表面接触；
栅极，形成于所述源极与所述氮化镓调控层之间的所述多异质结层上；
连接结构，穿过所述栅极的上方电连接所述源极与所述氮化镓调控层。
2.根据权利要求1所述的场效应晶体管，其特征在于，
在所述多异质结层中，每个所述势垒层的厚度介于1nm～50nm；所述沟道层厚度介于5nm～500nm；
优选地，构成所述势垒层的材料是AlN、AlGaN、AlInN以及AlInGaN中的一种。
3.根据权利要求1所述的场效应晶体管，其特征在于，
所述氮化镓调控层、和所述电流坍塌抑制结构均包括按自下向上堆叠的轻掺杂P型氮化镓层和重掺杂P型氮化镓层；
优选地，所述轻掺杂P型氮化镓层的厚度介于3nm～150nm；所述重掺杂P型氮化镓层的厚度介于5nm～30nm。
4.根据权利要求1所述的场效应晶体管，其特征在于，每个所述沟槽的横截面设置为倒梯形；每个所述沟槽的底部的刻蚀角设置为介于90度与180度之间；
优选地，每个所述沟槽的深度为0.1μm～5μm；每个所述沟槽的刻蚀角为95°～175°。
5.根据权利要求1所述的场效应晶体管，其特征在于，构成所述源极和所述漏极的材料为欧姆接触金属；构成所述栅极的材料为肖特基接触金属；
优选地，所述欧姆接触金属包括Ti、Al、Ni和Au中的至少一种；
所述肖特基接触金属包括Pt、Ti、Al、Ni、TiN中的至少一种。
6.根据权利要求1所述的场效应晶体管，还包括：
栅介质，所述栅介质设置于所述栅极与所述多异质结层之间；以及所述源极、所述漏极、所述氮化镓调控层、所述电流坍塌抑制结构、和暴露的所述多异质结层上；
其中，所述栅介质包括氧化铝、氮化铝、氧化硅及氮化硅中的一种。
7.根据权利要求1所述的场效应晶体管，还包括：
钝化介质层，形成于所述栅介质、和暴露的多异质结层上；
所述钝化介质层的材料为氧化铝、氮化铝、氧化硅及氮化硅中的至少一种。
8.根据权利要求1所述的场效应晶体管，其特征在于，在所述多异质结层形成与沟槽的形状配合的辅助沟槽。
9.一种如权利要求1～8中的任一项所述的折叠沟道氮化镓基场效应晶体管的制备方法，包括：
按自下而上的顺序，在衬底上依次形成氮化物缓冲层以及氮化镓半绝缘层；
在所述氮化镓半绝缘层的上表面采用刻蚀工艺形成包括至少一个沟槽的沟道区；
在具有所述沟槽的表面上沉积包括势垒层和沟道层交替堆叠的交替材料层，在所述交替材料层上沉积氮化镓掺杂层；
对所述氮化镓掺杂层执行刻蚀工艺，暴露部分交替材料层，得到所述氮化镓调控层和所述电流坍塌抑制结构，所述氮化镓调控层在所述沟道区的一侧延伸到至少一部分沟槽，所述电流坍塌抑制结构，形成于所述沟道区的另一侧，并与所述氮化镓调控层通过另一部分所述沟槽隔开；
对暴露的交替材料层执行刻蚀工艺，以在所述交替材料层的两侧暴露部分氮化镓半绝缘层，得到所述多异质结层；
在所述异质结的两侧、暴露的所述氮化镓半绝缘层上分别沉积源极和漏极；
在暴露的所述多异质结层上采用刻蚀工艺得到栅极槽；
在所述源极、所述漏极、所述氮化镓调控层、所述电流坍塌抑制结构、所述栅极槽和暴露的所述多异质结层上沉积栅介质；
在所述栅极槽中的所述栅介质上沉积栅极金属；
在暴露的氮化镓半绝缘层、栅极金属和栅介质上沉积钝化介质层，并在所述钝化介质层上与所述源极、栅极、氮化镓调控层、和漏极对齐的部位采用刻蚀工艺形成过孔；以及
利用所述过孔中分别形成电连接所述源极与所述氮化镓调控层的连接结构、电连接所述栅极的栅极连接部、以及电连接所述漏极的漏极连接部。
10.根据权利要求9所述的制备方法，其特征在于，所述栅极槽的底部与所述氮化镓半绝缘层之间具有一层势垒层和一层沟道层，并且所述栅极槽的底部与从上至下的最后一层势垒层的上表面距离为0～20nm；或者
所述栅极槽的底部位于自上而下的最后一层势垒层内，并且所述栅极槽的底部与从上至下的最后一层势垒层的下表面距离为0～5nm。
CN202310431333.9A 2023-04-21 2023-04-21 折叠沟道氮化镓基场效应晶体管及其制备方法 Pending CN116344586A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310431333.9A CN116344586A (zh) 2023-04-21 2023-04-21 折叠沟道氮化镓基场效应晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310431333.9A CN116344586A (zh) 2023-04-21 2023-04-21 折叠沟道氮化镓基场效应晶体管及其制备方法

Publications (1)

Publication Number Publication Date
CN116344586A true CN116344586A (zh) 2023-06-27

Family

ID=86877324

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310431333.9A Pending CN116344586A (zh) 2023-04-21 2023-04-21 折叠沟道氮化镓基场效应晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN116344586A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117080255A (zh) * 2023-10-17 2023-11-17 南京大学 一种具有冲击能量释放能力的GaN HEMT晶体管及其制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117080255A (zh) * 2023-10-17 2023-11-17 南京大学 一种具有冲击能量释放能力的GaN HEMT晶体管及其制作方法
CN117080255B (zh) * 2023-10-17 2024-01-30 南京大学 一种具有冲击能量释放能力的GaN HEMT晶体管及其制作方法

Similar Documents

Publication Publication Date Title
EP3326210B1 (en) Semiconductor device and method for fabricating semiconductor device
EP2763179B1 (en) High Electron Mobility Transistor (HEMT)
CN107452791B (zh) 双沟道hemt器件及其制造方法
US20110227132A1 (en) Field-effect transistor
US9263545B2 (en) Method of manufacturing a high breakdown voltage III-nitride device
JP2019517734A (ja) 多段表面パッシベーション構造及びそれを製造するための方法
JP2004214471A (ja) 電界効果トランジスタ
WO2008021544A2 (en) High breakdown enhancement mode gallium nitride based high electron mobility transistors with integrated slant field plate
US10840353B2 (en) High electron mobility transistor with dual thickness barrier layer
JP2017073499A (ja) 窒化物半導体装置およびその製造方法
TW201838175A (zh) 高電子遷移率電晶體
US20150303292A1 (en) Nitride semiconductor device
US20240047568A1 (en) Nitride-based bidirectional switching device and method for manufacturing the same
JP2011176195A (ja) 窒化物半導体装置
US11594625B2 (en) III-N transistor structures with stepped cap layers
CN116344586A (zh) 折叠沟道氮化镓基场效应晶体管及其制备方法
TW202044356A (zh) 半導體裝置的製作方法
JP2016058721A (ja) 半導体装置
TW202326937A (zh) 具有多個區域之閘極電極的半導體裝置及其製造方法
JP2017143231A (ja) 半導体装置
CN112289859B (zh) GaN功率半导体器件及其制造方法
US11923424B2 (en) Semiconductor device with conductive elements formed over dielectric layers and method of fabrication therefor
US20240154012A1 (en) Semiconductor device and method for manufacturing the same
JP2011138973A (ja) 窒化物半導体装置
CN118352387A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination