CN117080255A - 一种具有冲击能量释放能力的GaN HEMT晶体管及其制作方法 - Google Patents

一种具有冲击能量释放能力的GaN HEMT晶体管及其制作方法 Download PDF

Info

Publication number
CN117080255A
CN117080255A CN202311343078.9A CN202311343078A CN117080255A CN 117080255 A CN117080255 A CN 117080255A CN 202311343078 A CN202311343078 A CN 202311343078A CN 117080255 A CN117080255 A CN 117080255A
Authority
CN
China
Prior art keywords
layer
gallium nitride
column
nitride layer
type gallium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202311343078.9A
Other languages
English (en)
Other versions
CN117080255B (zh
Inventor
周峰
荣玉
陆海
徐尉宗
周东
任芳芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing University
Original Assignee
Nanjing University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing University filed Critical Nanjing University
Priority to CN202311343078.9A priority Critical patent/CN117080255B/zh
Publication of CN117080255A publication Critical patent/CN117080255A/zh
Application granted granted Critical
Publication of CN117080255B publication Critical patent/CN117080255B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开一种具有冲击能量释放能力的GaN HEMT晶体管及其制作方法,属于半导体技术领域。晶体管包括自下而上依次设置的衬底层、氮化镓层、势垒层和栅极结构,势垒层两外侧的氮化镓层顶面分别设置有源极和漏极,栅极结构靠近源极一侧设置,栅极结构包括p型氮化镓层、介质层、欧姆金属柱和肖特基金属层;欧姆金属柱包括部分埋入势垒层内部的主柱、以及设置于主柱左右两侧的第一副柱和第二副柱;主柱的埋入端底面与氮化镓层顶面接触,另一端面与肖特基金属层底面接触;第一副柱相比于第二副柱在势垒层内部的最大埋入深度要浅,形成非对称栅极结构。本发明通过设计一种非对称多集成的栅极结构,解决由于开关过程中冲击能量无法释放引起的击穿问题。

Description

一种具有冲击能量释放能力的GaN HEMT晶体管及其制作方法
技术领域
本发明属于半导体技术领域,具体涉及一种具有冲击能量释放能力的GaN HEMT晶体管及其制作方法。
背景技术
氮化镓材料由于具备高频、高效、高功率、耐高压、耐高温、抗辐照能力强等优越性能而受到广泛关注并迅速发展起来。增强型氮化镓基高电子迁移率晶体管具有电子迁移率高、电子饱和速度高、击穿电压高、高温稳定性好、开关速度快、工艺步骤简单等特性,常用于大功率开关器件中。GaN HEMT器件在高电压、大电流场景中工作时,由于寄生电容和寄生电感的存在,开关过程中经常会受到电路中冲击能量的影响:在晶体管从导通状态切换到截止状态时,栅极和漏极间的电容、电感中仍存储了一定的能量,尽管晶体管已经处于关态,这些能量依旧会释放到晶体管中,极易在晶体管内部产生强电场。典型的Si基与SiC基MOSFET在面对瞬态冲击能量时,通过载流子碰撞离化和雪崩倍增能够实现冲击能量的释放。然而,由于器件的独特材料与结构特性,基于AlGaN/GaN异质结制备的GaN HEMT体内难以形成体二极管,无法利用体二极管的雪崩击穿特性维持和泄放瞬态能量冲击,GaN HEMT是一种没有雪崩能力的功率晶体管。因此当上述峰值电场强度高于临界击穿场强时,晶体管的电学性能退化甚至发生灾难性器件失效或大面积热烧毁,导致严重的可靠性问题,甚至危害整个系统。
现有技术中的增强型氮化镓基高电子迁移率晶体管如图1所示,栅极多采用肖特基接触,具有显著降低栅极漏电流的作用。然而,肖特基势垒由于具有整流作用,限制了电子从栅极向栅极上方金属的流动,使得晶体管开关过程中栅漏电容间的能量无法从栅极释放到晶体管外,而GaN HEMT没有雪崩能力,晶体管内局部极易出现强电场而引发器件失效。目前被广泛应用的商用器件中,对于栅极由于开关过程中冲击能量无法释放引起的击穿问题,目前缺乏相应的解决方案。
发明内容
以上现有技术的不足,本发明提供了一种具有冲击能量释放能力的非对称多集成栅极结构GaN HEMT晶体管及其制作方法。本发明通过设计了一种非对称多集成的栅极结构,实现了从非对称的欧姆金属柱(结构1)中释放从晶体管漏端进入的冲击能量,其中结构1中主柱以及右侧第二副柱由于埋入深度更大、更靠近GaN沟道可以释放大部分能量,左侧第一副柱只释放剩下部分能量,但左侧第一副柱对于维持AlGaN/GaN层的极化效应、尽可能减小设计对于栅源之间正向电流能力的影响具有重要作用;而栅极区域的肖特基金属/介质层/半导体(结构2,MIS)、以及肖特基金属/p型氮化镓层/半导体(结构3)能够有效降低栅极漏电,增强了栅极的鲁棒性。本发明制作方法简单,与现有工艺步骤兼容性强,可以同时实现冲击能量的释放和高栅极鲁棒性。
为实现上述目的,本发明采用的技术方案如下:
一种具有冲击能量释放能力的GaN HEMT晶体管,包括自下而上依次设置的衬底层、氮化镓层、势垒层和栅极结构,所述势垒层两外侧的所述氮化镓层顶面分别设置有源极和漏极,所述栅极结构靠近所述源极一侧设置,所述栅极结构包括p型氮化镓层、介质层、欧姆金属柱和肖特基金属层;所述欧姆金属柱包括部分埋入所述势垒层内部的主柱、以及设置于所述主柱左右两侧的第一副柱和第二副柱;所述主柱的埋入端底面与所述氮化镓层顶面接触,另一端面与所述肖特基金属层底面接触;所述第一副柱相比于所述第二副柱在所述势垒层内部的最大埋入深度要浅,形成非对称栅极结构。
优选地,所述第二副柱的埋入深度沿靠近所述漏极方向依次递减,所有第一副柱的埋入深度与右侧最浅一个第二副柱的埋入深度保持一致。
优选地,所述第二副柱的数量n的计算模型为:,/>取正整数;其中,t为势垒层的厚度,d为第二副柱的递减深度,/>取(0,/>)之间的任意整数;所述第一副柱的数量不高于所述第二副柱的数量。
优选地,所述p型氮化镓层(4)包括间隔设置的第一p型氮化镓层和第二p型氮化镓层,所述介质层沿所述栅极结构宽度方向间隔设置于所述第一p型氮化镓层、势垒层和第二p型氮化镓层顶面,所述介质层与欧姆金属柱交替布置,所述肖特基金属层覆设于所述第一p型氮化镓层、第二p型氮化镓层、介质层和欧姆金属柱的顶面并与之接触,形成多集成栅极结构:肖特基金属层/介质层/半导体、以及肖特基金属层/p型氮化镓层/半导体。
优选地,所述第一p型氮化镓层和第二p型氮化镓层的长度为0.3~0.8 μm,间距为0~5 μm;所述第一p型氮化镓层和第二p型氮化镓层的宽度之和占所述栅极结构整体宽度的比值大于20%。
优选地,所述主柱、第一副柱和第二副柱的宽度为20~100 nm,间距为50~100 nm。
优选地,所述主柱和所述第一副柱之间设有宽度为0.05~0.1 μm的第三p型氮化镓层。
一种具有冲击能量释放能力的GaN HEMT晶体管的制作方法,包括如下步骤:
步骤1:外延片自下而上依次生长衬底层、氮化镓层、势垒层、p型氮化镓层,刻蚀去除p型氮化镓层部分区域,接着生长一层略厚于p型氮化镓层的介质层;
步骤2:采用多步掩模技术,形成源极、漏极、以及不同深度的欧姆金属柱的埋入窗口;
步骤3:在步骤2形成的埋入窗口内淀积欧姆金属,形成源极、漏极和欧姆金属柱,接着再次生长介质层;
步骤4:在栅极区域的左右两侧p型氮化镓层上方以及欧姆金属柱上方刻蚀去掉介质层,然后淀积肖特基金属层;
步骤5:在整个外延片上覆盖钝化层,随后在源极、漏极以及栅极上方刻蚀并淀积互联金属层,在晶体管的源极、漏极以及栅极的焊盘区域加厚金属层,完成晶体管的制备。
优选地,步骤2中多步掩模技术为:首先,在整张外延片上涂覆光刻胶,第一层掩模版将所有欧姆金属柱及源极、漏极区域暴露出来;使用电感耦合等离子体刻蚀法,严格控制欧姆金属柱的埋入深度,形成最浅的欧姆金属柱,即左侧第一副柱和右侧最靠近漏极的第二副柱的埋入窗口;第二层掩模版的暴露区域需除去前述最浅的欧姆金属柱区域,以此类推,直至埋入势垒层底部的主柱的埋入窗口形成。
优选地,步骤1中,对刻蚀损伤的修复方法为:将外延片放入四甲基氢氧化胺溶液或使用氧等离子体与稀盐酸溶液结合处理,介质层材料为二氧化硅、氮化硅、氧化铝中的一种或两种以上的组合;
步骤2中,栅极埋入区域掩模版数量m与第二副柱n的数量的关系为m=n+1;ICP刻蚀条件为:刻蚀气体采用Cl2、Ar、BCl3,反应室压力控制在0.6~1.2 Pa之间,刻蚀功率为200~300 W,直流偏压为-60~-100 V;刻蚀后对外延片进行低温热退火处理,条件为380 ℃,200s,N2氛围,退火能够有效降低悬挂键数量,修复N空位;
步骤3中,欧姆金属层的退火条件为:氮气氛围,800~900 ℃,退火3 min;第二次淀积的介质层材料同样为二氧化硅、氮化硅、氧化铝一种或两种以上的组合;
步骤4中,采用电感耦合等离子体刻蚀的方法去除介质层,为肖特基金属层淀积提供窗口;肖特基金属层的退火条件为:氮气氛围,300~400 ℃,退火60~200 s;
步骤5中,钝化层的材质为二氧化硅、氮化硅或聚酰亚胺中的任意一种或两种以上的组合,厚度为1000~4000 nm;互联金属层包含钛金属和铝金属,厚度为1000~5000 nm。
与现有技术相比,本发明取得的有益效果有:
(1)本发明通过在晶体管中设计非对称多集成栅极结构,实现在非对称欧姆金属柱(结构1)中释放从晶体管漏端进入的冲击能量,其中结构1主柱及其第二副柱由于靠近GaN沟道释放大部分能量,结构1主柱左侧的第一副柱由于远离GaN沟道只释放剩下部分能量,但有效维持了AlGaN/GaN层的极化效应,因此并未削弱栅源之间正向电流能力。
(2)栅极区域的多集成栅极结构:肖特基金属层/介质层/半导体(结构2,MIS)、以及肖特基金属层/p型氮化镓层/半导体(结构3),有效降低了栅极漏电,增强了栅极鲁棒性。
(3)本发明对于栅极欧姆金属柱窗口的刻蚀与源漏欧姆接触的刻蚀可同时形成,欧姆金属柱与源漏的欧姆金属层同时淀积,与现有的工艺流程兼容,因此制作方法简单,具有商业推广价值。该非对称多集成栅极结构GaN HEMT晶体管制作方法简单,与现有技术中增强型氮化镓基高电子迁移率晶体管的制作工艺兼容,为提升增强型氮化镓高电子迁移率晶体管栅极的可靠性和鲁棒性提供了解决方案。
附图说明
图1为现有技术中增强型氮化镓基高电子迁移率晶体管结构原理图;
图2为本发明的具有冲击能量释放能力的非对称多集成栅极结构GaN HEMT晶体管结构原理图;
图3a为本发明制作具有冲击能量释放能力的非对称多集成栅极结构GaN HEMT晶体管的流程示意图一;
图3b为本发明制作具有冲击能量释放能力的非对称多集成栅极结构GaN HEMT晶体管的流程示意图二;
图3c为本发明制作具有冲击能量释放能力的非对称多集成栅极结构GaN HEMT晶体管的流程示意图三;
图3d为本发明制作具有冲击能量释放能力的非对称多集成栅极结构GaN HEMT晶体管的流程示意图四。
附图标记:1-衬底层;2-氮化镓层;3-势垒层;4-p型氮化镓层;5-介质层;6-欧姆金属柱;7-肖特基金属层;41-第一p型氮化镓层;42-第二p型氮化镓层;43-第三p型氮化镓层;61-主柱;62-第一副柱;63-第二副柱;81-源极;82-漏极。
具体实施方式
为了使本领域的技术人员更好地理解本发明的技术方案,下面结合具体实施例对本发明的优选实施方案进行描述,但是应当理解,附图仅用于示例性说明,不能理解为对本发明的限制;为了更好说明本实施例,附图某些部件会有省略、放大或缩小,并不代表实际产品的尺寸;对于本领域技术人员来说,附图中某些公知结构及其说明可能省略是可以理解的。附图中描述位置关系仅用于示例性说明,不能理解为对本发明的限制。
如图2所示,一种具有冲击能量释放能力的GaN HEMT晶体管,包括自下而上依次设置的衬底层1、氮化镓层2、势垒层3和栅极结构,势垒层3两外侧的氮化镓层2顶面分别设置有源极81和漏极82,其特征在于:栅极结构靠近源极81一侧设置,栅极结构包括p型氮化镓层4、介质层5、欧姆金属柱6和肖特基金属层7;欧姆金属柱6包括部分埋入势垒层3内部的主柱61、以及设置于主柱61左右两侧的第一副柱62和第二副柱63;主柱61的埋入端底面与氮化镓层2顶面接触,另一端面与肖特基金属层7底面接触;第一副柱62相比于第二副柱63在势垒层3内部的最大埋入深度要浅,形成非对称栅极结构。
第二副柱63的埋入深度沿靠近漏极82方向依次递减,所有第一副柱62的埋入深度与右侧最浅一个第二副柱63的埋入深度保持一致。
第二副柱63的数量n为:,/>取正整数;其中,t为势垒层3的厚度,d为第二副柱63的递减深度,/>取(0,/>)之间的任意整数;第一副柱62的数量不高于第二副柱63的数量。具体的:以主柱61埋入深度作为首项/>,则右侧第/>个副柱的埋入深度为;又已知/>,则右侧第/>个副柱的埋入深度为/>;直到其埋入深度不大于递减深度/>,即/>时,不再增加柱子数量。第二副柱63的埋入深度相差越小,数量越多;由于/>,即/>,那么第二副柱63的数量与递减深度d的关系为,/>取正整数。
由上述结构设计可知,本发明通过在晶体管中设计非对称栅极结构,实现在非对称欧姆金属柱(结构1)中释放从晶体管漏端进入的冲击能量,其中结构1主柱及其第二副柱由于靠近GaN沟道释放大多部分能量,结构1主柱左侧第一副柱由于远离GaN沟道只释放剩下部分能量,但同时维持了AlGaN/GaN层的极化效应,因此并未削弱栅源之间正向电流能力。
如图2所示,p型氮化镓层4包括间隔设置的第一p型氮化镓层41和第二p型氮化镓层42,介质层5沿栅极结构宽度方向间隔设置于第一p型氮化镓层41、势垒层3和第二p型氮化镓层42顶面,介质层5与欧姆金属柱6交替布置,肖特基金属层7覆设于第一p型氮化镓层41、第二p型氮化镓层42、介质层5和欧姆金属柱6的顶面并与之接触,形成多集成栅极结构:肖特基金属层7/介质层5/半导体(结构2)、以及肖特基金属层7/p型氮化镓层4/半导体(结构3)。
在一些实施例中,第一副柱62和第二副柱63数量均设置为2个,则三种结构:欧姆金属柱6(结构1)、肖特基金属层7/介质层5/半导体(结构2)、以及肖特基金属层7/p型氮化镓层4/半导体(结构3),从左到右的排序是:2/3/2/2/1/2/1/2/1/2/1/2/1/2/2/3/2。
由上述结构设计可知,栅极区域的多集成栅极结构:肖特基金属层7/介质层5/半导体(结构2,MIS)、以及肖特基金属层7/p型氮化镓层4/半导体(结构3),有效降低了栅极漏电,增强了栅极鲁棒性。其中,半导体指的是第一p型氮化镓层41、第二p型氮化镓层42、第三p型氮化镓层43、势垒层3中任意一种。
第一p型氮化镓层41和第二p型氮化镓层42的长度为0.3~0.8 μm,间距为0~5 μm;第一p型氮化镓层41和第二p型氮化镓层42的宽度之和占栅极结构整体宽度的比值大于20%,以维持第一p型氮化镓层41和第二p型氮化镓层42耗尽二维电子气的能力,实现增强型操作。
主柱61和第一副柱62之间设有宽度为0.05~0.1 μm的第三p型氮化镓层43,起到隔离非对称栅极结构的作用:在器件关态时,中间第三p型氮化镓层43耗尽了沟道中的二维电子气,从漏端进入的冲击能量受到第三p型氮化镓层43的隔离作用,大部分能量将从主柱61与第二副柱63释放出去。
主柱61、第一副柱62和第二副柱63的宽度为20~100 nm,间距为50~100 nm。
基于上述结构设计,本发明提供一种具有冲击能量释放能力的GaN HEMT晶体管的制作方法,包括如下步骤:
步骤1:如图3a所示,刻蚀p型氮化镓层4并淀积第一层介质层5:
外延片结构自下而上包括依次相接的衬底层1、氮化镓层2、势垒层3和p型氮化镓层4;其中衬底层1采用的材料为硅材料,厚度为630 μm;氮化镓层2厚度为3.3 μm;势垒层3采用的材料为AlGaN,厚度为20 nm;p型氮化镓层4采用镁掺杂,厚度为110 nm;说明:附图为示意图,并没有按照实际比例绘制;
刻蚀移除非图形区域的p型氮化镓层4,使得仅有栅极部分区域保有p型氮化镓层4;为了减小刻蚀损伤,将刻蚀后外延片放入四甲基氢氧化胺(TMAH)溶液或使用氧等离子体与稀盐酸溶液结合处理;
紧接着生长一层略厚于p型氮化镓层4的介质层5,介质层5的材料为二氧化硅;
步骤2:如图3b所示,采用多步掩模技术,形成不同深度的欧姆金属柱(包含主柱61、第一副柱62和第二副柱63)的埋入窗口:
以第二副柱63递减深度为8 nm为例,首先在整张外延片上涂覆光刻胶,第一层掩模版将所有欧姆金属柱(包含主柱61、第一副柱62和第二副柱63)及源极、漏极区域暴露出来;使用电感耦合等离子体刻蚀法,严格控制欧姆金属柱(包含主柱61、第一副柱62和第二副柱63)的埋入深度,形成最浅的4nm的欧姆金属柱6——即左侧第一副柱62和右侧最靠近漏极的第二副柱63的埋入窗口;第二层掩模版的暴露区域除去前述最浅的第一副柱62区域,刻蚀形成12nm的第二副柱63;第三层掩模版只剩下主柱61与源极、漏极区域,刻蚀形成20nm的主柱61埋入窗口;
其中,栅极埋入区域掩模版数量与第二副柱63的数量/>的关系为/>,由于第二副柱63递减深度采用了8 nm,因此根据第二副柱63的数量与递减深度的关系(/>取正整数),第二副柱63数量为2个,故而栅极埋入区域掩模版数量为3个;
ICP刻蚀条件为:刻蚀气体采用Cl2、Ar、BCl3,反应室压力控制在0.8 Pa,刻蚀功率为200 W,直流偏压为-80 V;刻蚀后对外延片进行低温热退火处理,条件为380 ℃,200 s,N2氛围,退火能够有效降低悬挂键数量,修复N空位;
步骤3:如图3c所示,淀积欧姆金属层,而后生长第二层介质层5:
在栅极欧姆金属柱(包含主柱61、第一副柱62和第二副柱63)的埋入窗口及源极81、漏极82区域依次电子束蒸发厚度为0.02 μm /0.05 μm /0.04 μm /0.04 μm的Ti/Al/Ni/Au欧姆金属层,在850℃下氮气氛围中对其进行3分钟高温退火处理,形成欧姆接触;紧接着在欧姆金属层上生长第二层介质层5,介质层材料为氮化硅;
步骤4:如图3d所示,刻蚀并淀积肖特基金属层7:
在栅极区域的左右两侧p型氮化镓层4上方以及各欧姆金属柱(包含主柱61、第一副柱62和第二副柱63)上方刻蚀去掉介质层5,依次电子束蒸发厚度为0.02 μm /0.3 μm 的TiN/Al肖特基金属层7,在350℃下氮气氛围中进行180秒低温退火处理,形成栅极肖特基接触;栅极肖特基金属层7/介质层5/半导体(结构2,MIS)、以及肖特基金属层7/p型氮化镓层4/半导体(结构3),结构2、结构3与步骤2、3中的结构1:欧姆金属柱(包含主柱61、第一副柱62和第二副柱63)一起构成多集成栅极结构。
步骤5:生长钝化层、互联金属层:
利用等离子体增强化学气相沉积方法,在整个外延片上覆盖钝化层,随后在源极、漏极以及栅极上方刻蚀并淀积500nm/4000nm的Ti/Al互联金属层,在晶体管的源极、漏极以及栅极的焊盘区域加厚金属层,完成晶体管的制备。
本发明通过在晶体管中设计非对称多集成栅极结构,实现在非对称结构1中释放从晶体管漏端进入的冲击能量,其中结构1主柱及其第二副柱由于靠近GaN沟道释放大多部分能量,结构1主柱左侧第一副柱由于远离GaN沟道只释放剩下部分能量,但同时维持了AlGaN/GaN层的极化效应,因此并未削弱栅源之间正向电流能力,而结构2和结构3有效降低了栅极漏电,增强了栅极鲁棒性。因此,本发明可以同时实现冲击能量的释放和高栅极鲁棒性。
依据本发明的描述及附图,本领域技术人员很容易制造或使用本发明的一种具有冲击能量释放能力的GaN HEMT晶体管及其制作方法,并且能够产生本发明所记载的积极效果。
如无特殊说明,本发明中,若有术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系是基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此本发明中描述方位或位置关系的用语仅用于示例性说明,不能理解为对本发明的限制,对于本领域的普通技术人员而言,可以结合附图,并根据具体情况理解上述术语的具体含义。
除非另有明确的规定和限定,本发明中,若有术语“设置”、“相连”及“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本发明中的具体含义。
以上仅是本发明的优选实施方式,应当指出的是,上述优选实施方式不应视为对本发明的限制,本发明的保护范围应当以权利要求所限定的范围为准。对于本技术领域的普通技术人员来说,在不脱离本发明的精神和范围内,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种具有冲击能量释放能力的GaN HEMT晶体管,包括自下而上依次设置的衬底层(1)、氮化镓层(2)、势垒层(3)和栅极结构,所述势垒层(3)两外侧的所述氮化镓层(2)顶面分别设置有源极(81)和漏极(82),其特征在于:所述栅极结构靠近所述源极(81)一侧设置,所述栅极结构包括p型氮化镓层(4)、介质层(5)、欧姆金属柱(6)和肖特基金属层(7);所述欧姆金属柱(6)包括部分埋入所述势垒层(3)内部的主柱(61)、以及设置于所述主柱(61)左右两侧的第一副柱(62)和第二副柱(63);所述主柱(61)的埋入端底面与所述氮化镓层(2)顶面接触,另一端面与所述肖特基金属层(7)底面接触;所述第一副柱(62)相比于所述第二副柱(63)在所述势垒层(3)内部的最大埋入深度要浅,形成非对称栅极结构。
2.根据权利要求1所述的具有冲击能量释放能力的GaN HEMT晶体管,其特征在于:所述第二副柱(63)的埋入深度沿靠近所述漏极(82)方向依次递减,所有第一副柱(62)的埋入深度与右侧最浅一个第二副柱(63)的埋入深度保持一致。
3.根据权利要求2所述的具有冲击能量释放能力的GaN HEMT晶体管,其特征在于:所述第二副柱(63)的数量n为:,/>取正整数;其中,t为势垒层(3)的厚度,d为第二副柱(63)的递减深度,/>取(0,/>)之间的任意整数;所述第一副柱(62)的数量不高于所述第二副柱(63)的数量。
4.根据权利要求1所述的具有冲击能量释放能力的GaN HEMT晶体管,其特征在于:所述p型氮化镓层(4)包括间隔设置的第一p型氮化镓层(41)和第二p型氮化镓层(42),所述介质层(5)沿所述栅极结构宽度方向间隔设置于所述第一p型氮化镓层(41)、势垒层(3)和第二p型氮化镓层(42)顶面,所述介质层(5)与欧姆金属柱(6)交替布置,所述肖特基金属层(7)覆设于所述第一p型氮化镓层(41)、第二p型氮化镓层(42)、介质层(5)和欧姆金属柱(6)的顶面并与之接触,形成多集成栅极结构:肖特基金属层(7)/介质层(5)/半导体、以及肖特基金属层(7)/p型氮化镓层(4)/半导体。
5.根据权利要求4所述的具有冲击能量释放能力的GaN HEMT晶体管,其特征在于:所述第一p型氮化镓层(41)和第二p型氮化镓层(42)的长度为0.3~0.8 μm,间距为0~5 μm;所述第一p型氮化镓层(41)和第二p型氮化镓层(42)的宽度之和占所述栅极结构整体宽度的比值大于20%。
6.根据权利要求1所述的具有冲击能量释放能力的GaN HEMT晶体管,其特征在于:所述主柱(61)、第一副柱(62)和第二副柱(63)的宽度为20~100 nm,间距为50~100 nm。
7.根据权利要求1所述的具有冲击能量释放能力的GaN HEMT晶体管,其特征在于:所述主柱(61)和第一副柱(62)之间设有宽度为0.05~0.1 μm的第三p型氮化镓层(43)。
8.一种如权利要求1-7任一项所述的具有冲击能量释放能力的GaN HEMT晶体管的制作方法,其特征在于,包括如下步骤:
步骤1:外延片自下而上依次生长衬底层(1)、氮化镓层(2)、势垒层(3)、p型氮化镓层(4),刻蚀去除p型氮化镓层(4)部分区域,接着生长一层略厚于p型氮化镓层(4)的介质层(5);
步骤2:采用多步掩模技术,形成源极(81)、漏极(82)、以及不同深度的欧姆金属柱(6)的埋入窗口;
步骤3:在步骤2形成的埋入窗口内淀积欧姆金属,形成源极(81)、漏极(82)和欧姆金属柱(6),接着再次生长介质层(5);
步骤4:在栅极区域的左右两侧p型氮化镓层(4)上方以及欧姆金属柱(6)上方刻蚀去掉介质层(5),然后淀积肖特基金属层(7);
步骤5:在整个外延片上覆盖钝化层,随后在源极、漏极以及栅极上方刻蚀并淀积互联金属层,在晶体管的源极、漏极以及栅极的焊盘区域加厚金属层,完成晶体管的制备。
9.根据权利要求8所述的具有冲击能量释放能力的GaN HEMT晶体管的制作方法,其特征在于:步骤2中多步掩模技术为:首先,在整张外延片上涂覆光刻胶,第一层掩模版将所有欧姆金属柱(6)及源极(81)、漏极(82)区域暴露出来;使用电感耦合等离子体刻蚀法,严格控制欧姆金属柱(6)的埋入深度,形成最浅的欧姆金属柱(6),即左侧第一副柱(62)和右侧最靠近漏极的第二副柱(63)的埋入窗口;第二层掩模版的暴露区域需除去前述最浅的欧姆金属柱(6)区域,以此类推,直至埋入势垒层(3)底部的主柱(61)的埋入窗口形成。
10.根据权利要求8所述的具有冲击能量释放能力的GaN HEMT晶体管的制作方法,其特征在于:
步骤1中,对刻蚀损伤的修复方法为:将外延片放入四甲基氢氧化胺溶液或使用氧等离子体与稀盐酸溶液结合处理,介质层(5)材料为二氧化硅、氮化硅、氧化铝中的一种或两种以上的组合;
步骤2中,栅极埋入区域掩模版数量m与第二副柱n的数量的关系为m=n+1;ICP刻蚀条件为:刻蚀气体采用Cl2、Ar、BCl3,反应室压力控制在0.6~1.2 Pa之间,刻蚀功率为200~300 W,直流偏压为-60~-100 V;刻蚀后对外延片进行低温热退火处理,条件为380 ℃,200 s,N2氛围,退火能够有效降低悬挂键数量,修复N空位;
步骤3中,欧姆金属层(6)的退火条件为:氮气氛围,800~900 ℃,退火3 min;第二次淀积的介质层(5)材料同样为二氧化硅、氮化硅、氧化铝一种或两种以上的组合;
步骤4中,采用电感耦合等离子体刻蚀的方法去除介质层(5),为肖特基金属层(7)淀积提供窗口;肖特基金属层(7)的退火条件为:氮气氛围,300~400 ℃,退火60~200 s;
步骤5中,钝化层的材质为二氧化硅、氮化硅或聚酰亚胺中的任意一种或两种以上的组合,厚度为1000~4000 nm;互联金属层包含钛金属和铝金属,厚度为1000~5000 nm。
CN202311343078.9A 2023-10-17 2023-10-17 一种具有冲击能量释放能力的GaN HEMT晶体管及其制作方法 Active CN117080255B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311343078.9A CN117080255B (zh) 2023-10-17 2023-10-17 一种具有冲击能量释放能力的GaN HEMT晶体管及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311343078.9A CN117080255B (zh) 2023-10-17 2023-10-17 一种具有冲击能量释放能力的GaN HEMT晶体管及其制作方法

Publications (2)

Publication Number Publication Date
CN117080255A true CN117080255A (zh) 2023-11-17
CN117080255B CN117080255B (zh) 2024-01-30

Family

ID=88710168

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311343078.9A Active CN117080255B (zh) 2023-10-17 2023-10-17 一种具有冲击能量释放能力的GaN HEMT晶体管及其制作方法

Country Status (1)

Country Link
CN (1) CN117080255B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118116915A (zh) * 2024-04-23 2024-05-31 南京大学 一种梳齿状抗辐照GaN HEMT器件结构及其制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104393045A (zh) * 2014-11-28 2015-03-04 中国科学院半导体研究所 一种新型GaN基增强型HEMT器件及其制备方法
CN111834455A (zh) * 2020-07-28 2020-10-27 西安电子科技大学 增强型高电子迁移率晶体管及其制作方法
CN112930602A (zh) * 2020-04-20 2021-06-08 华为技术有限公司 一种氮化镓器件及其驱动电路
CN113675270A (zh) * 2021-08-27 2021-11-19 电子科技大学 一种具有逆向导通能力的GaN RC-HEMT
CN116093143A (zh) * 2022-05-09 2023-05-09 南京大学 一种集成misfet栅控功能和场板功能的氮化镓肖特基二极管及其制作方法
CN116344586A (zh) * 2023-04-21 2023-06-27 中国科学院微电子研究所 折叠沟道氮化镓基场效应晶体管及其制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104393045A (zh) * 2014-11-28 2015-03-04 中国科学院半导体研究所 一种新型GaN基增强型HEMT器件及其制备方法
CN112930602A (zh) * 2020-04-20 2021-06-08 华为技术有限公司 一种氮化镓器件及其驱动电路
CN111834455A (zh) * 2020-07-28 2020-10-27 西安电子科技大学 增强型高电子迁移率晶体管及其制作方法
CN113675270A (zh) * 2021-08-27 2021-11-19 电子科技大学 一种具有逆向导通能力的GaN RC-HEMT
CN116093143A (zh) * 2022-05-09 2023-05-09 南京大学 一种集成misfet栅控功能和场板功能的氮化镓肖特基二极管及其制作方法
CN116344586A (zh) * 2023-04-21 2023-06-27 中国科学院微电子研究所 折叠沟道氮化镓基场效应晶体管及其制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
WEN-SHIUAN TSAI等: "Design of Hybrid Schottky-Ohmic Gate in Normally-Off p-GaN Gate AlGaN/GaN HEMTs", 《ECS JOURNAL OF SOLID STATE SCIENCE AND TECHNOLOGY》, vol. 10, no. 12 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118116915A (zh) * 2024-04-23 2024-05-31 南京大学 一种梳齿状抗辐照GaN HEMT器件结构及其制作方法

Also Published As

Publication number Publication date
CN117080255B (zh) 2024-01-30

Similar Documents

Publication Publication Date Title
US9559188B2 (en) Trench gate type semiconductor device and method of producing the same
US20170092752A1 (en) Iii-nitride semiconductors with recess regions and methods of manufacture
WO2016141762A1 (zh) Iii族氮化物增强型hemt及其制备方法
KR20140080574A (ko) 전계 효과 트랜지스터 및 그 제조 방법
CN117080255B (zh) 一种具有冲击能量释放能力的GaN HEMT晶体管及其制作方法
JP5144326B2 (ja) 電界効果トランジスタ
WO2022116915A1 (zh) 一种半导体器件及其应用与制造方法
CN106876256B (zh) SiC双槽UMOSFET器件及其制备方法
CN113851522B (zh) 一种氮化镓增强型器件及其制备方法
WO2020107754A1 (zh) 一种提高GaN增强型MOSFET阈值电压的外延层结构及器件制备
WO2022165884A1 (zh) 一种新型增强型GaN HEMT器件结构
CN113594036A (zh) Ⅲ族氮化物增强型hemt器件及其制造方法
CN116169169A (zh) 一种低栅泄漏电流的增强型GaN HEMTs及其制备方法
JP2009152462A (ja) 窒化物半導体素子および窒化物半導体素子の製造方法
CN110429127B (zh) 一种氮化镓晶体管结构及其制备方法
KR101078143B1 (ko) 복합 패시베이션 유전막을 갖는 이종접합 전계효과 트랜지스터 및 그 제조방법
CN108321200B (zh) 一种基于p-GaN结构的三维增强型高电子迁移率晶体管及其制造方法
CN112820648A (zh) 一种氮化镓金属氧化物半导体晶体管及其制备方法
CN116741805A (zh) 一种高击穿电压增强型氮化镓器件及其制备方法
CN111509042A (zh) 一种MIS结构GaN高电子迁移率晶体管及其制备方法
JP2010062320A (ja) 半導体装置およびその製造方法
CN217468442U (zh) 碳化硅mosfet器件
CN113628962B (zh) Ⅲ族氮化物增强型hemt器件及其制造方法
CN112885899A (zh) 一种自对准低欧姆接触电阻GaN HEMT器件及其制造方法
CN108321199B (zh) 一种基于三维复合漏极的GaN高电子迁移率晶体管及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant