CN111834455A - 增强型高电子迁移率晶体管及其制作方法 - Google Patents

增强型高电子迁移率晶体管及其制作方法 Download PDF

Info

Publication number
CN111834455A
CN111834455A CN202010735924.1A CN202010735924A CN111834455A CN 111834455 A CN111834455 A CN 111834455A CN 202010735924 A CN202010735924 A CN 202010735924A CN 111834455 A CN111834455 A CN 111834455A
Authority
CN
China
Prior art keywords
column
layer
gate
groove
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010735924.1A
Other languages
English (en)
Other versions
CN111834455B (zh
Inventor
毛维
高北鸾
马佩军
杜鸣
张春福
张金风
周弘
刘志宏
张进成
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xi'an Mingwei Huaxin Technology Co ltd
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202010735924.1A priority Critical patent/CN111834455B/zh
Publication of CN111834455A publication Critical patent/CN111834455A/zh
Application granted granted Critical
Publication of CN111834455B publication Critical patent/CN111834455B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Abstract

本发明公开了一种增强型高电子迁移率晶体管及其制作方法，主要解决现有功率开关器件存在阈值电压低和实现高击穿电压时工艺复杂的问题，其包括：衬底(1)、过渡层(2)、势垒层(3)、栅槽(4)、漏槽(5)、P型层(6)、P型漏柱(7)、栅柱(9)、源极(11)、台面(14)、栅极(15)和钝化层(16)。栅柱内部设有N型排柱(8)；栅柱左侧的势垒层内与P型漏柱右侧的势垒层内均设有阵列孔(10)；P型漏柱右侧设有欧姆接触(12)，P型漏柱与欧姆接触共同组成漏极(13)；钝化层上部设有复合板(17)；钝化层和复合板的外围设有保护层(18)。本发明工艺简单、正向阻断与反向阻断好，阈值电压高，可作为开关器件。

Description

增强型高电子迁移率晶体管及其制作方法
技术领域
本发明属于微电子技术领域，特别涉及一种功率开关器件，可用于作为电力电子系统的基本器件。
技术背景
电力电子系统广泛应用于航空航天、工业设备、电动汽车、家用电器等众多领域，功率开关器件作为电力电子系统的重要元件，是实现能量转换与控制的重要工具。因此，功率开关器件的性能和可靠性对整个电力电子系统的各项技术指标和性能有着决定性影响。当前，Si基功率开关器件性能已经趋近其理论极限，不能满足下一代电力电子系统高温、高压、高频、高效和高功率密度的要求。而以GaN为代表的第三代宽禁带半导体材料，具有禁带宽度大、饱和电子漂移速度高、临界击穿电场大、化学性质稳定的特点，在制备具有更低导通电阻、更快开关速度、更高击穿电压的功率开关器件方面，已展现出独特的优势。特别是基于GaN基异质结结构的高电子迁移率器件晶体管，即GaN基高电子迁移率晶体管HEMT功率开关器件，以其优异的功率特性，在国民经济与军事领域具有广阔和特殊的应用前景。
传统GaN基HEMT功率开关器件是基于GaN基异质结结构，其包括：衬底1、过渡层2、势垒层3、P型层4、栅柱5、源极6、漏极7、栅极8、台面9和保护层10；势垒层3上面的左侧淀积有源极6，势垒层3上面右侧淀积有漏极7，源极6和漏极7之间的势垒层3上面外延有P型层4，P型层4上淀积有栅极8，保护层10完全覆盖势垒层3、P型层4、源极6、漏极7和栅极8以上的区域，如图1所示。
然而，在传统GaN基HEMT功率开关器件中，P型层中P型杂质镁的激活率很低，难以实现高掺杂的P型层，导致器件阈值电压往往低于2V。且研究表明，过高掺杂浓度的P型层又会导致器件阈值电压的降低，参见On the physical operation and optimization ofthe p-GaN gate in normally-off GaN HEMT devices,Applied Physics Letters,Vol.110,No.12,pp.1-5,2017。此外，在传统GaN基HEMT功率开关器件中，由于器件栅极靠近漏极附近通常会形成极高电场峰，进而导致器件在施加正漏极电压时，即正向关态时，器件正向击穿电压远低于理论预期值，且存在电流崩塌、逆压电效应等可靠性问题，严重制约其实际应用。为了解决上述实际问题，研究者们提出了众多方法，而多层场板结构是其中效果最为显著的一种，参见A 130-W Boost Converter Operation Using a High-VoltageGaN-HEMT,IEEE Electron Device Letters,Vol.29,No.1,pp.8-10,2008。
在当前电动汽车、功率管理系统、S类功率放大器等许多技术领域中，往往需要功率开关器件具有很强的反向阻断，即反向关态，能力，也就是希望器件在关态下具有很高的负的漏极击穿电压，即反向击穿电压。由于传统GaN基HEMT功率开关器件的漏极为欧姆接触，不能施加反向电压。研究者提出了一种采用肖特基漏极的功率开关器件，参见AlGaN/GaN HEMT With Integrated Recessed Schottky-Drain Protection Diode,IEEEElectron Device Letters,Vol.30,No.9,pp.901-903,2009。然而，肖特基漏极在提高器件反向阻断特性方面的能力十分有限，因此为了进一步提高功率开关器件的反向阻断能力，研究者们提出了一种基于源场板和漏场板的功率开关器件，以兼顾器件的正向和反向阻断能力，参见Design optimization of high breakdown voltage AlGaN-GaN power HEMTon an insulating substrate for RONA-VB tradeoff characteristics,IEEETransactions on Electron Devices,Vol.52,No.1,pp.106-111,2005。此外，将双层场板结构与基于源场板和漏场板的功率开关器件相结合，也就是采用双层场板结构的源场板和双层场板结构的漏场板而构成源-漏复合双层场板功率开关器件，可以实现器件正向和反向击穿电压的进一步提升。但是，源-漏复合双层场板功率开关器件的工艺复杂，制造成本更高，每一层场板的制作都需要光刻、淀积金属、淀积钝化介质等工艺步骤。而且要优化各层场板下介质材料厚度以实现击穿电压最大化，必须进行繁琐的工艺调试和优化，因此大大增加了器件制造的难度，降低了器件的成品率。
发明内容
本发明的目的在于针对上述现有技术的不足，提供一种增强型高电子迁移率晶体管及其制作方法，以显著提高器件的阈值电压和双向阻断电压，有效减小器件的导通电阻，降低器件的制造难度，提高器件的可靠性。
为实现上述目的，本发明的技术方案是这样实现的：
一、器件结构
一种增强型高电子迁移率晶体管，自下而上包括：衬底1、过渡层2、势垒层3和钝化层16；势垒层3的侧面刻有台面14，势垒层3上部的两边分别设有栅柱9和P型漏柱7；栅柱9的上面淀积有栅极15，其左侧淀积有源极11；P型漏柱7的下部刻有漏槽5，其右侧淀积有欧姆接触12，其特征在于：
所述P型漏柱7和欧姆接触12电气连接，且共同组成漏极13，P型漏柱7的下端完全填充在漏槽5内；
所述栅柱9，其由栅槽4内的P型层6和栅槽4上部的P型层6组成，且P型层6的下端完全填充在栅槽4内；该栅柱9内部注入有N型排柱8，该N型排柱8是由m个等间距且大小相同的长方形N柱81组成，m>0；
所述P型漏柱7，其右侧的势垒层3内和栅柱9左侧的势垒层3内均刻蚀有阵列孔10；
所述钝化层16，其在栅柱9和P型漏柱7之间的区域上刻蚀有2n+1个大小相同的凹槽，n≥1；凹槽上设有复合板17；
所述复合板17，由左调制板、右调制板和2n-1个大小相同的独立金属块构成，且下端完全填充在2n+1个凹槽内，该左调制板与源极11电气连接，右调制板与漏极13电气连接，各独立金属块彼此悬空，左调制板与栅极15在水平方向上交叠，右调制板与P型漏柱7在水平方向上交叠，左调制板和右调制板以第n个独立金属块为中心呈左右对称分布，n≥1；该复合板17和钝化层16的外围均设有保护层18。
进一步，所述栅槽4的长度a1大于等于2nm，其深度小于势垒层3的厚度，深度z1为2～50nm。
进一步，所述漏槽5的长度a2大于等于2nm，其深度小于势垒层3的厚度，深度z2为2～50nm，漏槽5的左边缘与P型漏柱7的左边缘间距b3大于等于2nm。
进一步，所述P型层6的厚度h为20～1000nm，其掺杂浓度为1×1016～5×1020cm-3，其下端完全填充在栅槽4内。
进一步，所述N型排柱8的深度为y1，P型层6的厚度为h，y1<h，N型排柱8的掺杂浓度为1×1016～5×1020cm-3，且N型排柱(8)的掺杂浓度大于等于P型层6的掺杂浓度。
进一步，所述N型排柱8是由m个等间距且大小相同的长方形N柱81组成，m>0，每个N柱81的宽度为x1，相邻两个N柱81的间距为x2，第一个N柱81的左边缘与栅柱9的左边缘重合，第m个N柱81与栅柱9的右边缘间距为x3，栅柱9左边缘与栅槽4左边缘的间距为q1，栅柱9右边缘与栅槽4右边缘的间距为q2，栅槽4的长度为a1,x1＝x2＝x3，q1＝q2，且满足：(2m)×(x1)＝q1+a1+q2
进一步，所述栅柱9位于势垒层3以上的高度与P型漏柱7位于势垒层3以上的高度相等，栅极15的长度等于栅柱9的长度。
进一步，所述源极11与欧姆接触12的长度为LO，宽度为WO。
进一步，所述阵列孔10，由f×g个大小相同的孔组成，f>1，g>1，每个孔由上部的长方体孔柱101和下部的四棱锥102构成，相邻两个孔的间距k3为0.5～3μm，最外围孔与源极11或欧姆接触12的边界间距k1为1～4μm；孔柱101的上表面和下表面均为正方形，该正方形的边长k2为0.5～2μm，孔柱101深度r为2～20nm，且孔柱101的下表面与四棱锥102的上表面重合；四棱锥102的深度e为1～35nm，且四个侧面均相同。
进一步，所述栅极15采用多层金属组合，且最下层金属的功函数小于5eV，该最下层金属与每个N柱81接触形成的势垒高度小于其与P型层6接触形成的势垒高度。
进一步，所述钝化层16上的各凹槽大小相同，每个凹槽的深度d均大于0μm，且小于钝化层16的厚度，宽度a3为0.1～4μm。
进一步，所述复合板17，以第n个独立金属块为对称轴，在对称轴左侧，左调制板与其第一个独立金属块的间距为S1，第一个独立金属块与第二个独立金属块的间距为S2，以此类推，第n-1个独立金属块与第n个独立金属块的间距为Sn，S1<S2<...<Sn；在对称轴右侧，右调制板与第1个独立金属块的间距为U1，第1个独立金属块与第2个独立金属块的间距为U2，以此类推，第n-1个独立金属块与第n个独立金属块的间距为Un，U1<U2<...<Un,且S1＝U1，S2＝U2，...，Sn＝Un，n≥1。
进一步，所述左调制板、右调制板和每个独立金属块的厚度均相同，每个独立金属块的长度t均为0.5～5μm，左调制板右边缘与栅柱9右边缘之间的距离等于右调制板左边缘与P型漏柱7左边缘之间的距离，该距离为L。
进一步，所述各凹槽以第n+1个凹槽为对称轴，在对称轴左侧，栅柱9与第一个凹槽的间距为b1，且0μm<b1<(L-a3)，第一个凹槽与第二个凹槽的间距为c1，以此类推，第n个凹槽与第n+1个凹槽间距为cn，c1<c2<...<cn；在对称轴右侧，P型漏柱7与第1个凹槽的间距为b2，且0μm<b2<(L-a3)，第1个凹槽与第2个凹槽的间距为i1，以此类推，第n个凹槽与第n+1个凹槽间距为in，i1<i2<...<in,且b1＝b2,c1＝i1,c2＝i2,…,cn＝in,n≥1。
二、制作方法
本发明制作增强型高电子迁移率晶体管的方法，其特征在于，包括如下步骤：
A)在衬底1上采用金属有机物化学气相淀积技术外延GaN基宽禁带半导体材料，形成厚度为1～10μm的过渡层2；
B)在过渡层2上采用金属有机物化学气相淀积技术外延GaN基宽禁带半导体材料，形成厚度为4～60nm的势垒层3；
C)制作栅槽4和漏槽5：
C1)在势垒层3上第一次制作掩膜，利用该掩膜在势垒层3内进行刻蚀，形成栅槽4，该栅槽4的深度小于势垒层3的厚度；
C2)在势垒层3上第二次制作掩膜，利用该掩膜在势垒层3内进行刻蚀，形成漏槽5，该漏槽5的深度小于势垒层3的厚度；
D)在势垒层3上采用分子束外延技术外延P型GaN半导体材料，并填充栅槽4和漏槽5，形成厚度h为20～1000nm、掺杂浓度为1×1016～5×1020cm-3的P型层6；
E)在P型层6上第三次制作掩膜，利用该掩膜在P型层6的两侧进行刻蚀，且刻蚀至势垒层3的上表面为止，形成长度均大于等于4nm的P型漏柱7和栅柱9；
F)在栅柱9上第四次制作掩膜，利用该掩膜在P型层6内进行离子注入，形成m个等间距且大小相同的N柱81，该m个N柱81共同构成N型排柱8；
G)制作阵列孔10：
G1)在势垒层3、P型漏柱7、栅柱9的上部第五次制作掩膜，利用该掩模在左右两边的势垒层进行刻蚀，形成f×g个大小相同长方体孔柱101；
G2)在势垒层3、P型漏柱7、栅柱9的上部第六次制作掩膜，利用该掩模在G1)形成的f×g个大小相同长方体孔柱101内进行刻蚀，形成孔柱101下部的四棱锥102，该f×g个大小相同长方体孔柱101与其下部的四棱锥102共同构成阵列孔10；
H)制作源极11和漏极13：
H1)在势垒层3、P型漏柱7、栅柱9的上部第七次制作掩膜，利用该掩模在左右两边的势垒层3上采用电子束蒸发技术淀积金属，且完全填充阵列孔10，该金属采用Gd、Zr或Ta；
H2)继续利用H1)中的掩膜，再次采用电子束蒸发技术淀积金属，并在N2气氛中进行快速热退火，该金属采用Ti/Al/Ni/Au、Ti/Al/Mo/Au或Ti/Al/Ti/Au中的一种，形成源极11与欧姆接触12，P型漏柱7与欧姆接触12电气连接且共同组成漏极13；
I)在势垒层3、栅柱9、源极11、漏极13上第八次制作掩膜，利用该掩膜在源极11左侧与漏极13右侧的势垒层3上进行刻蚀，且刻蚀区深度大于势垒层厚度，形成台面14；
J)在势垒层3、栅柱9、源极11、漏极13、台面14的上部第九次制作掩膜，利用该掩膜在栅柱9的上部采用电子束蒸发技术淀积多层金属组合，且最下层金属的功函数小于5eV，该最下层金属与每个N柱81接触形成的势垒高度小于其与P型层6接触形成的势垒高度，制作栅极15，栅极15的长度等于栅柱9的长度；
K)在栅柱9、源极11、漏极13、栅极15的上部及其外围区域，采用等离子体增强化学气相淀积技术淀积厚度大于等于100nm的钝化层16；
L)在钝化层16上第十次制作掩膜，利用该掩膜在P型漏柱7与栅柱9之间的钝化层16上刻蚀2n+1个大小相同的凹槽，n≥1；
M)在钝化层16和凹槽的上部第十一次制作掩膜，利用该掩膜在钝化层16的上部及凹槽内采用电子束蒸发技术淀积金属，且金属下端完全填充在凹槽内，依次制作左调制板、2n-1个独立金属块、右调制板，n≥1，且左调制板与源极11电气连接，右调制板与漏极13电气连接，各独立金属块彼此悬空，左调制板与栅极15在水平方向上交叠，右调制板与P型漏柱7在水平方向上交叠，左调制板和右调制板以第n个独立金属块为中心呈左右对称分布，形成复合板17；
N)在钝化层16和复合板17的外围区域，利用绝缘介质材料采用等离子体增强化学气相淀积技术淀积保护层18，完成整个器件的制作。
本发明器件与传统GaN基HEMT功率开关器件比较，具有以下优点：
第一，本发明器件由于在栅极15下方采用了内嵌N型排柱8的栅柱9，且栅极金属与N型排柱8中每个长方形N柱81接触形成的势垒高度小于其与P型层6接触形成的势垒高度，当栅极为正向偏置时，N型排柱8中每个长方形N柱81与其临近P型层6所形成的PN结均处于反向偏置状态，这些反向偏置的PN结均会形成高阻空间电荷区，从而可分担绝大部分的栅极电压，且通过调节N型排柱的掺杂浓度和深度、N型排柱中长方形N柱81的个数、P型层6的掺杂浓度和厚度、栅槽4的长度与深度这些参数，可实现器件阈值电压的持续增加。因此，本发明器件可显著提高器件的阈值电压。
第二，本发明器件由于在源极11和欧姆接触12的下方采用阵列孔10的结构，通过调节阵列孔10中每个孔上部的长方体孔柱101和下部的四棱锥102的形貌以及每个孔的相对位置关系，可有效调制每个孔内金属与势垒层接触的电气特性，从而有效减小器件源极和漏极的欧姆接触电阻。
第三，本发明器件由于采用了P型漏柱7结构，在器件反向阻断时，即栅极偏置在0V，漏极施加小于源极电势的低电势时，P型漏柱7与其临近的半导体之间会形成反向偏置的PN结，该PN结的高阻空间电荷区会分担绝大部分的漏极电压，从而确保器件可实现高反向击穿电压；在器件正向导通时，即栅极偏置电压大于阈值电压，漏极施加大于源极电势的高电势时，P型漏柱与其临近的半导体之间所形成PN结处于正向偏置状态，导致大量空穴从P型漏柱注入器件，从而可以显著提升器件的输出电流。
第四，本发明器件由于在钝化层16的上方采用了复合板17结构，可有效调制栅柱9与P型漏柱7之间势垒层内的电势分布，在器件正向阻断时，即栅极偏置在0V，漏极施加大于源极电势的高电势时，可使势垒层内电势从栅柱9向P型漏柱7缓变增加，而在器件反向阻断时，即栅极偏置在0V，漏极施加小于源极电势的低电势时，可使势垒层内电势从P型漏柱7向栅柱9缓变增加。因此，在器件正向阻断或反向阻断时，本发明器件中采用的复合板17结构均可使栅柱9与P型漏柱7之间势垒层内实现近似均匀的电场分布，从而可充分发挥栅柱9与P型漏柱7之间势垒层的耐压能力，显著提升器件的正向击穿电压和反向击穿电压。
附图说明
图1是现有的GaN基HEMT功率开关器件的结构图；
图2是本发明增强型高电子迁移率晶体管结构图；
图3是本发明器件中栅柱沿自左向右的剖面图；
图4是本发明器件中阵列孔的俯视图；
图5是本发明器件中阵列孔沿自左向右的剖面图；
图6是本发明器件中阵列孔的立体图；
图7是本发明制作增强型高电子迁移率晶体管的整体流程示意图；
图8是对传统器件及本发明器件仿真所得的转移特性曲线图；
图9是对传统器件及本发明器件仿真所得的击穿特性曲线图。
具体实施方式
以下结合附图对本发明的实施例和效果作进一步详细描述。
参照图2，本实例给出的增强型高电子迁移率晶体管包括：衬底1、过渡层2、势垒层3、栅槽4、漏槽5、P型层6、P型漏柱7、N型排柱8、栅柱9、阵列孔10、源极11、欧姆接触12、漏极13、台面14、栅极15、钝化层16、复合板17和保护层18，其中：
所述衬底1采用蓝宝石或碳化硅或硅材料；
所述过渡层2位于衬底1的上部，由若干层相同或不同的GaN基宽禁带半导体材料组成，其厚度为1～10μm；
所述势垒层3位于过渡层2的上部，是由若干层相同或不同的GaN基宽禁带半导体材料组成，其厚度为4～60nm；
所述栅槽4和漏槽5分别位于势垒层3内的两侧，栅槽4的长度a1大于等于2nm，其深度小于势垒层3的厚度，深度z1为2～50nm；漏槽5的长度a2大于等于2nm，其深度小于势垒层3的厚度，深度z2为2～50nm，漏槽5的左边缘与P型漏柱7的左边缘间距b3大于等于2nm；
所述P型漏柱7的下端完全填充在漏槽5内，其位于势垒层3以上的高度为20～1000nm，且与欧姆接触12电气连接；
所述N型排柱8是由m个等间距且大小相同的长方形N柱81组成，m>0；每个N柱81的宽度为x1，相邻两个N柱81的间距为x2，第一个N柱81的左边缘与栅柱9的左边缘重合，第m个N柱81与栅柱9的右边缘间距为x3，栅柱9左边缘与栅槽4左边缘的间距为q1，栅柱9右边缘与栅槽4右边缘的间距为q2，栅槽4的长度为a1，x1＝x2＝x3，q1＝q2，且满足：(2m)×(x1)＝q1+a1+q2；N型排柱8的深度为y1，P型层6的厚度h为20～1000nm，y1<h，如图3；N型排柱8的掺杂浓度小于等于P型层6的掺杂浓度，本发明取N型排柱8的掺杂浓度为1×1016～5×1020cm-3，P型层6的掺杂浓度为1×1016～5×1020cm-3；
所述栅柱9由栅槽4内的P型层6和栅槽4上部的P型层6组成，其内部注入有N型排柱8，其位于势垒层3以上的高度与P型漏柱7位于势垒层3以上的高度相等，其长度为q1+a1+q2；
所述栅柱9左侧的势垒层3内和P型漏柱7右侧的势垒层3内均设有阵列孔10，阵列孔10由f×g个大小相同的孔组成，f>1，g>1，每个孔由上部的长方体孔柱101和下部的四棱锥102构成，相邻两个孔的间距k3为0.5～3μm，最外围孔与源极11或欧姆接触12的边界间距k1为1～4μm，如图4；孔柱101的上表面和下表面均为正方形，该正方形的边长k2为0.5～2μm，孔柱101的深度r为2～20nm，且孔柱101的下表面与四棱锥102的上表面重合，如图5；四棱锥102的深度e为1～35nm，四个侧面均相同，如图6；
所述源极11位于栅柱9的左侧，欧姆接触12位于P型漏柱7的右侧，源极11与欧姆接触12完全填充阵列孔10，其长度均为LO，宽度均为WO，P型漏柱7与欧姆接触12共同组成漏极13；
所述台面14位于势垒层3的两个边缘，该台面深度大于势垒层3的厚度；
所述栅极15位于栅柱9上，其长度等于栅柱9的长度，其采用多层金属组合，且最下层金属的功函数小于5eV，该最下层金属与每个N柱81接触形成的势垒高度小于其与P型层6接触形成的势垒高度；
所述钝化层16，厚度大于等于100nm，其完全覆盖P型漏柱7、栅柱9、源极11、漏极13、栅极15的上部及其外围区域，该钝化层16采用SiO2、SiN、Al2O3、Sc2O3、HfO2、TiO2中的任意一种或其它绝缘介质材料；
所述P型漏柱7与栅柱9之间的钝化层16上设有2n+1个凹槽，n≥1，各凹槽大小相同，每个凹槽的深度d均大于0μm，且小于钝化层16的厚度，宽度a3为0.1～4μm；P型漏柱7与栅柱9以第n+1个凹槽为对称轴，在对称轴左侧，栅柱9与第一个凹槽的间距为b1，且0μm<b1<(L-a3)，第一个凹槽与第二个凹槽的间距为c1，以此类推，第n个凹槽与第n+1个凹槽间距为cn，且c1<c2<...<cn；在对称轴右侧，P型漏柱7与第1个凹槽的间距为b2，且0μm<b2<(L-a3)，第1个凹槽与第2个凹槽的间距为i1，以此类推，第n个凹槽与第n+1个凹槽间距为in，i1<i2<...<in,且b1＝b2,c1＝i1,c2＝i2,…,cn＝in,n≥1；
所述复合板17位于钝化层16的上部，其由左调制板、右调制板和2n-1个大小相同的独立金属块构成，且下端完全填充在2n+1个凹槽内，该左调制板与源极11电气连接，右调制板与漏极13电气连接，各独立金属块彼此悬空；左调制板与栅极15在水平方向上交叠，右调制板与P型漏柱7在水平方向上交叠；左调制板和右调制板以第n个独立金属块为中心呈左右对称分布，n≥1。以第n个独立金属块为对称轴，在对称轴左侧，左调制板与其第一个独立金属块的间距为S1，第一个独立金属块与第二个独立金属块的间距为S2，以此类推，第n-1个独立金属块与第n个独立金属块的间距为Sn，S1<S2<...<Sn；在对称轴右侧，右调制板与第1个独立金属块的间距为U1，第1个独立金属块与第2个独立金属块的间距为U2，以此类推，第n-1个独立金属块与第n个独立金属块的间距为Un，U1<U2<...<Un,且S1＝U1，S2＝U2，...，Sn＝Un，n≥1；左调制板、右调制板和每个独立金属块的厚度均相同，每个独立金属块的长度t均为0.5～5μm，左调制板右边缘与栅柱9右边缘之间的距离等于右调制板左边缘与P型漏柱7左边缘之间的距离，该距离为L。
所述保护层18位于钝化层16和复合板17的外围区域，其采用SiO2、SiN、Al2O3、Sc2O3、HfO2、TiO2中的任意一种或其它绝缘介质材料。
参照图7，本发明制作的增强型高电子迁移率晶体管给出如下三种实施例。
实施例一：制作P型层6的厚度h为20nm，P型层6掺杂浓度为5×1020cm-3，N型排柱8深度y1为10nm、掺杂浓度为5×1020cm-3，N柱81的数目为1个，栅柱9的长度为4nm，阵列孔10由2×2个大小相同的孔组成，凹槽的数目为3个、独立金属块的数目为1个的增强型高电子迁移率晶体管。
步骤1.在蓝宝石衬底1上外延GaN材料制作过渡层2，如图7a。
1a)使用金属有机物化学气相淀积技术在蓝宝石衬底1上外延厚度为30nm的GaN材料，其工艺条件为：温度为530℃，压强为45Torr，氢气流量为4400sccm，氨气流量为4400sccm，镓源流量为22μmol/min；
1b)使用金属有机物化学气相淀积技术在GaN材料上外延厚度为0.97μm的GaN材料，形成未掺杂过渡层2，其工艺条件为：温度为960℃，压强为45Torr，氢气流量为4400sccm，氨气流量为4400sccm，镓源流量为120μmol/min。
步骤2.在未掺杂GaN过渡层2上淀积未掺杂的Al0.3Ga0.7N制作势垒层3，如图7b。
使用金属有机物化学气相淀积技术在GaN过渡层2上淀积厚度为4nm，且铝组分为0.3的未掺杂Al0.3Ga0.7N势垒层3，其工艺条件为：温度为980℃，压强为45Torr，氢气流量为4400sccm，氨气流量为4400sccm，镓源流量为35μmol/min，铝源流量为7μmol/min。
步骤3.在势垒层3上制作栅槽4和漏槽5，如图7c。
3a)在Al0.3Ga0.7N势垒层3上第一次制作掩膜，使用反应离子刻蚀技术在势垒层3内进行刻蚀，形成栅槽4，栅槽4刻蚀深度z1为3nm、长度a1为2nm。
刻蚀采用的工艺条件为：Cl2流量为15sccm，压强为10mTorr，功率为50W。
3b)在Al0.3Ga0.7N势垒层3上第二次制作掩膜，使用反应离子刻蚀技术在势垒层3内进行刻蚀，形成漏槽5，漏槽5刻蚀深度z2为3nm、长度a2为2nm。
刻蚀采用的工艺条件为：Cl2流量为15sccm，压强为10mTorr，功率为50W。
步骤4.在势垒层3上外延P型层6，如图7d。
使用分子束外延技术，在势垒层3上外延厚度为20nm、掺杂浓度为5×1020cm-3的p型GaN半导体材料，并填充栅槽4和漏槽5，形成P型层6。
分子束外延采用的工艺条件是：真空度小于等于1.0×10-10mbar，射频功率为400W，反应剂采用N2、高纯Ga源。
步骤5.制作P型漏柱7和栅柱9，如图7e。
在P型层6上第三次制作掩膜，使用反应离子刻蚀技术在P型层6的两侧进行刻蚀，且刻蚀至势垒层3的上表面为止，形成长度均为4nm的P型漏柱7和栅柱9，栅柱9左边缘与栅槽4左边缘的间距q1为1nm，其右边缘与栅槽4右边缘的间距q2为1nm，漏槽5的左边缘与P型漏柱7的左边缘间距b3为2nm。
刻蚀采用的工艺条件是：Cl2流量为15sccm，压强为10mTorr，功率为100W。
步骤6.制作N型排柱8，如图7f。
在势垒层3、P型漏柱7、栅柱9上第四次制作掩膜，使用离子注入技术在栅柱9内掺入浓度为5×1020cm-3的N型杂质，形成深度y1为10nm、宽度x1为2nm的1个N柱81，该N柱81形成N型排柱8，离子注入采用的工艺条件是：注入N型杂质为Si。
步骤7.制作阵列孔10，如图7g。
7a)在厚度为4nm的Al0.3Ga0.7N势垒层3、P型漏柱7与栅柱9上第五次制作掩膜，该掩膜图形是由2×2个边长k2为0.5μm的正方形孔组成的阵列，相邻两个孔的间距k3为0.5μm，最外围孔与源极11或欧姆接触12的边界间距k1为1μm；利用该掩膜采用反应离子刻蚀技术在Al0.3Ga0.7N势垒层3上刻蚀制作2×2个长方体孔柱101，其中每个孔柱101的深度r均为2nm。
刻蚀孔柱101采用的工艺条件是：Cl2/BCl3流量比为3:1，压强为30mTorr，功率为150W。
7b)在厚度为4nm的Al0.3Ga0.7N势垒层3、P型漏柱7与栅柱9上第六次制作掩膜，利用该掩模在7a)形成的2×2个大小相同长方体孔柱101内采用反应离子刻蚀技术刻蚀制作相同的四棱锥102，该2×2个大小相同的长方体孔柱101与其下部的四棱锥102共同构成阵列孔10。这些四棱锥的上表面与孔柱101的下表面重合，四棱锥101的深度e为1nm，且四个侧面均相同，Al0.3Ga0.7N势垒层3刻蚀后的厚度为1nm。
刻蚀四棱锥102采用的工艺条件为：BCl3流量为60sccm，压强为25mTorr，功率为150W。
步骤8.制作源极11和漏极13，如图7h。
8a)在势垒层3、P型漏柱7与栅柱9的上部第七次制作掩膜，利用该掩模在左右两边的势垒层3上使用电子束蒸发技术淀积金属，且完全填充阵列孔10，该金属采用Gd。
淀积金属采用的工艺条件为：高纯度Gd源，真空度小于1.8×10-3Pa，功率为400W，蒸发速率小于
Figure BDA0002605035330000111
8b)继续利用8a)中的掩膜，再次采用电子束蒸发技术淀积金属，并在N2气氛中进行快速热退火，制作源极11和欧姆接触12，P型漏柱7与欧姆接触12电气连接且共同组成漏极13，其中所淀积的金属为Ti/Al/Ni/Au金属组合，即自下而上分别为Ti、Al、Ni和Au，其厚度为0.018μm/0.135μm/0.046μm/0.052μm。
淀积金属采用的工艺条件为：真空度小于1.8×10-3Pa，功率为400W，蒸发速率小于
Figure BDA0002605035330000112
快速热退火采用的工艺条件为：温度为850℃，时间为35s。
步骤9.在源极11左边与漏极13右边的势垒层3上进行刻蚀制作台面14，如图7i。
在势垒层3、栅柱9、源极11和漏极13上第八次制作掩膜，利用该掩膜在源极11左边与漏极13右边的势垒层3上使用反应离子刻蚀技术进行刻蚀，形成台面14，刻蚀深度为80nm。
刻蚀采用的工艺条件为：Cl2流量为15sccm，压强为10mTorr，功率为100W。
步骤10.制作栅极15，如图7j。
在势垒层3、栅柱9、源极11、漏极13和台面14的上部第九次制作掩膜，利用该掩膜在栅柱9上使用电子束蒸发技术淀积金属，制作栅极15，栅极15的下边缘与所有N柱81的上边缘均有重合，其长度等于栅柱9的长度，其中所淀积的金属为Gd/Au金属组合，即下层为Gd、上层为Au，其厚度为0.045μm/0.20μm。
淀积金属采用的工艺条件为：真空度小于1.8×10-3Pa，功率为200W，蒸发速率小于
Figure BDA0002605035330000121
步骤11.制作钝化层16，如图7k。
在栅柱9、源极11、漏极13和栅极15的上部及其外围区域，采用等离子体增强化学气相淀积技术淀积厚度为100nm的SiO2钝化层16。
淀积钝化层14采用的工艺条件为：N2O流量为850sccm，SiH4流量为200sccm，温度为250℃，RF功率为20W，压力为1100mT。
步骤12.制作3个凹槽，如图7l。
在钝化层16上第十次制作掩膜，利用该掩膜在P型漏柱7与栅柱9之间的钝化层16内使用反应离子刻蚀技术进行刻蚀，以制作相同深度、相同宽度的3个凹槽，凹槽的宽度a3为0.1μm，深度d为80nm。P型漏柱7与栅柱9以第2个凹槽为对称轴，在对称轴左侧，栅柱9与第一个凹槽的间距b1为0.5μm，第一个凹槽与第二个凹槽的间距c1为0.5μm；在对称轴右侧，P型漏柱7与第1个凹槽的间距b2为0.5μm，第1个凹槽与第2个凹槽的间距i1为0.5μm。
刻蚀采用的工艺条件为：CF4流量为45sccm，O2流量为5sccm，压强为15mTorr，功率为250W。
步骤13.制作左调制板、1个独立金属块和右调制板，如图7m。
在钝化层16和3个凹槽的上部第十一次制作掩膜，利用该掩膜在3个凹槽内、栅柱9与P型漏柱7之间的钝化层16上使用电子束蒸发技术淀积金属制作左调制板、1个独立金属块和右调制板，并将左调制板与源极11电气连接，将右调制板与漏极13电气连接，独立金属块悬空，左调制板与栅极15在水平方向上交叠，右调制板与P型漏柱7在水平方向上交叠，左调制板和右调制板以第1个独立金属块为中心呈左右对称分布，形成复合板17，所淀积的金属为Ti/Au金属组合，即下层为Ti、上层为Au，其厚度为0.1μm/0.05μm。其中所淀积金属要完全填充3个凹槽，左调制板与其第一个独立金属块的间距S1为0.1μm，右调制板与其第1个独立金属块的间距U1为0.1μm，独立金属块的长度t为0.5μm，左调制板右边缘与栅柱9右边缘之间的距离等于右调制板左边缘与P型漏柱7左边缘之间的距离，该距离L为0.8μm。
淀积金属采用的工艺条件为：真空度小于1.8×10-3Pa，功率为200W，蒸发速率小于
Figure BDA0002605035330000131
步骤14.在钝化层16和复合板17的外围区域，淀积SiO2制作保护层18，如图7n。
使用等离子体增强化学气相淀积技术在钝化层16和复合板17的外围区域淀积SiO2以制作保护层18，其厚度为0.56μm，从而完成整个器件的制作。
淀积保护层采用的工艺条件为：N2O流量为850sccm，SiH4流量为200sccm，温度为250℃，RF功率为20W，压强为1100mTorr。
实施例二：制作P型层6的厚度h为200nm、P型层6掺杂浓度为1×1019cm-3，N型排柱8深度y1为80nm、浓度为5×1019cm-3，N柱81的数目为3个，栅柱9的长度为1800nm，阵列孔10由5×5个大小相同的孔组成，凹槽的数目为5个、独立金属块的数目为3个的增强型高电子迁移率晶体管。
步骤一.在碳化硅衬底1上自下而上外延AlN与GaN材料制作过渡层2，如图7a。
1.1)使用金属有机物化学气相淀积技术在温度为1000℃，压强为45Torr，氢气流量为4600sccm，氨气流量为4600sccm，铝源流量为5μmol/min的工艺条件下，在碳化硅衬底1上外延厚度为100nm的未掺杂的AlN材料；
1.2)使用金属有机物化学气相淀积技术在温度为1000℃，压强为45Torr，氢气流量为4600sccm，氨气流量为4600sccm，镓源流量为120μmol/min的工艺条件下，在AlN材料上外延厚度为4.9μm的GaN材料，完成过渡层2的制作。
步骤二.在GaN过渡层2上淀积未掺杂的Al0.2Ga0.8N制作势垒层3，如图7b。
使用金属有机物化学气相淀积技术在温度为980℃，压强为45Torr，氢气流量为4600sccm，氨气流量为4600sccm，镓源流量为37μmol/min，铝源流量为7μmol/min的工艺条件下，在GaN过渡层2上淀积厚度为20nm，铝组分为0.2的未掺杂Al0.2Ga0.8N势垒层3。
步骤三.在势垒层3上制作栅槽4和漏槽5，如图7c。
3.1)在Al0.2Ga0.8N势垒层3上第一次制作掩膜，使用反应离子刻蚀技术在Cl2流量为15sccm，压强为10mTorr，功率为50W的工艺条件下，势垒层3内进行刻蚀，形成栅槽4，栅槽4刻蚀深度z1为14nm、长度a1为1400nm；
3.2)在Al0.2Ga0.8N势垒层3上第二次制作掩膜，使用反应离子刻蚀技术在Cl2流量为15sccm，压强为10mTorr，功率为50W的工艺条件下，势垒层3内进行刻蚀，形成漏槽5，漏槽5刻蚀深度z2为18nm、长度a2为1000nm。
步骤四.在势垒层3上外延P型层6，如图7d。
使用分子束外延技术在真空度小于等于1.0×10-10mbar，射频功率为350W，反应剂采用N2、高纯Ga源的工艺条件下，在势垒层3上外延厚度为200nm、掺杂浓度为1×1019cm-3的p型GaN半导体材料，并填充栅槽4和漏槽5，形成P型层6。
步骤五.制作P型漏柱7和栅柱9，如图7e。
在P型层6上第三次制作掩膜，使用反应离子刻蚀技术在Cl2流量为15sccm，压强为10mTorr，功率为100W的工艺条件下，在P型层6的两侧进行刻蚀，且刻蚀至势垒层3的上表面为止，形成长度为1150nm的P型漏柱7和长度为1800nm的栅柱9，栅柱9左边缘与栅槽4左边缘的间距q1为200nm，其右边缘与栅槽4右边缘的间距q2为200nm，漏槽5的左边缘与P型漏柱7的左边缘间距b3为150nm。
步骤六.制作N型排柱8，如图7f。
在势垒层3、P型漏柱7、栅柱9上第四次制作掩膜，使用离子注入技术在注入N型杂质为Si的工艺条件下，在栅柱9内掺入浓度为5×1019cm-3的N型杂质，形成深度y1为80nm、宽度x1为300nm的3个N柱81，这3个N柱81形成N型排柱8。
步骤七.制作阵列孔10，如图7g。
7.1)在厚度为20nm的Al0.2Ga0.8N势垒层3、P型漏柱7与栅柱9上第五次制作掩膜，该掩膜图形是由5×5个边长k2为1μm的正方形孔组成的阵列，相邻两个孔的间距k3为1μm，最外围孔与源极11或欧姆接触12的边界间距k1为2μm；利用该掩膜采用反应离子刻蚀技术在Cl2/BCl3流量比为3:1，压强为30mTorr，功率为150W的工艺条件下，在Al0.2Ga0.8N势垒层3上刻蚀制作5×5个长方体孔柱101，其中每个孔柱101的深度r均为8nm；
7.2)在厚度为20nm的Al0.2Ga0.8N势垒层3、P型漏柱7与栅柱9上第六次制作掩膜，利用该掩模在7.1)形成的5×5个大小相同长方体孔柱101内采用反应离子刻蚀技术在BCl3流量为60sccm，压强为25mTorr，功率为150W的工艺条件下，刻蚀制作相同的四棱锥102，该5×5个大小相同长方体孔柱101与其下部的四棱锥102共同构成阵列孔10。这些四棱锥的上表面与孔柱101的下表面重合，四棱锥101的深度e为8nm，且四个侧面均相同，Al0.2Ga0.8N势垒层3刻蚀后的厚度为4nm。
步骤八.制作源极11和漏极13，如图7h。
8.1)在势垒层3、P型漏柱7与栅柱9的上部第七次制作掩膜，利用该掩模在左右两边的势垒层3上使用电子束蒸发技术在高纯度Zr源，真空度小于1.8×10-3Pa，功率为400W，蒸发速率小于
Figure BDA0002605035330000151
的工艺条件下，淀积金属Zr，且完全填充阵列孔10；
8.2)继续利用8.1)中的掩膜，再次采用电子束蒸发技术在真空度小于1.8×10- 3Pa，功率为400W，蒸发速率小于
Figure BDA0002605035330000152
的工艺条件下，淀积金属，并在温度为850℃，时间为35s的工艺条件下，在N2气氛中进行快速热退火，制作源极11和欧姆接触12，P型漏柱7与欧姆接触12电气连接且共同组成漏极13，其中所淀积的金属为Ti/Al/Mo/Au金属组合，即自下而上分别为Ti、Al、Mo与Au，其厚度为0.015μm/0.132μm/0.048μm/0.056μm。
步骤九.在源极11左边与漏极13右边的势垒层3上进行刻蚀制作台面14，如图7i。
在势垒层3、栅柱9、源极11和漏极13上第八次制作掩膜，利用该掩膜在源极11左边与漏极13右边的势垒层上使用反应离子刻蚀技术在Cl2流量为15sccm，压强为10mTorr，功率为100W的工艺条件下，向下垂直刻蚀200nm，以形成台面14。
步骤十.制作栅极15，如图7j。
在势垒层3、栅柱9、源极11、漏极13和台面14的上部第九次制作掩膜，利用该掩膜在栅柱9上使用电子束蒸发技术在真空度小于1.8×10-3Pa，功率为600W，蒸发速率小于
Figure BDA0002605035330000153
的工艺条件下，淀积金属，制作栅极15，栅极15的下边缘与所有N柱81的上边缘均有重合，其长度等于栅柱9的长度，其中所淀积的金属为Zr/Pt金属组合，即下层为Zr、上层为Pt，其厚度为0.18μm/0.32μm。
步骤十一.制作钝化层16，如图7k。
在栅柱9、源极11、漏极13和栅极15的上部及其外围区域，采用等离子体增强化学气相淀积技术在NH3流量为2.5sccm，N2流量为950sccm，SiH4流量为250sccm，温度为300℃，RF功率为50W和压力为950mT的工艺条件下，淀积厚度为300nm的SiN钝化层16。
步骤十二.制作5个凹槽，如图7l。
在钝化层16上第十次制作掩膜，利用该掩膜在P型漏柱7与栅柱9之间的钝化层16内使用反应离子刻蚀技术在CF4流量为45sccm，O2流量为5sccm，压强为15mT，功率为250W的工艺条件下，刻蚀制作深度相同、宽度相同的5个凹槽，凹槽的宽度a3为0.5μm，深度d为250nm。P型漏柱7与栅柱9以第3个凹槽为对称轴，在对称轴左侧，栅柱9与第一个凹槽的间距b1为1μm，第一个凹槽与第二个凹槽的间距为c1，第二个凹槽与第三个凹槽的间距为c2，且c1<c2；在对称轴右侧，P型漏柱7与第1个凹槽的间距b2为1μm，第1个凹槽与第2个凹槽的间距为i1，第2个凹槽与第3个凹槽的间距为i2，且i1<i2，c1＝i1,c2＝i2。
步骤十三.制作左调制板、3个独立金属块和右调制板，如图7m。
在钝化层16和5个凹槽的上部第十一次制作掩膜，利用该掩膜在5个凹槽内、栅柱9与P型漏柱7之间的钝化层16上使用电子束蒸发技术在真空度小于1.8×10-3Pa，功率为600W，蒸发速率小于
Figure BDA0002605035330000161
的工艺条件下，淀积金属制作左调制板、3个独立金属块和右调制板，并将左调制板与源极11电气连接，将右调制板与漏极13电气连接，3个独立金属块彼此悬空，左调制板和右调制板以第3个独立金属块为中心呈左右对称分布，形成复合板17，所淀积的金属为Ti/Au金属组合，即下层为Ti、上层为Au，其厚度为0.2μm/0.11μm。其中所淀积金属要完全填充5个凹槽，以第2个独立金属块为对称轴，在对称轴左侧，左调制板与其第一个独立金属块的间距S1为0.26μm，第一个独立金属块与第二个独立金属块的间距S2为0.52μm；右调制板与其第1个独立金属块的间距U1为0.26μm，第1个独立金属块与第2个独立金属块的间距U2为0.52μm，独立金属块的长度t为2μm，左调制板右边缘与栅柱9右边缘之间的距离等于右调制板左边缘与P型漏柱7左边缘之间的距离，该距离L为2.25μm。
步骤十四.在钝化层16和复合板17的外围区域，淀积SiO2制作保护层18，如图7n。
使用等离子体增强化学气相淀积技术在N2O流量为850sccm，SiH4流量为200sccm，温度为250℃，RF功率为50W，压强为1100mTorr的工艺条件下，在钝化层16和复合板17的外围区域淀积SiO2以制作保护层18，其厚度为0.7μm，从而完成整个器件的制作。
实施例三：制作P型层6的厚度h为300nm，P型层6掺杂浓度为1×1016cm-3，N型排柱8深度y1为250nm、掺杂浓度为1×1016cm-3，N柱81的数目为5个，栅柱9的长度为5000nm，阵列孔10由10×10个大小相同的孔组成，凹槽的数目为7个、独立金属块的数目为5个的增强型高电子迁移率晶体管。
步骤A.在硅衬底1上自下而上外延AlN与GaN材料制作过渡层2，如图7a。
首先，使用金属有机物化学气相淀积技术在硅衬底1上外延厚度为400nm的AlN材料，其工艺条件为：温度为800℃，压强为40Torr，氢气流量为4000sccm，氨气流量为4000sccm，铝源流量为25μmol/min的工艺条件；
然后，使用金属有机物化学气相淀积技术在AlN材料上外延厚度为9.6μm的GaN材料，完成过渡层2制作，其工艺条件为：温度为980℃，压强为45Torr，氢气流量为4000sccm，氨气流量为4000sccm，镓源流量为120μmol/min的工艺条件。
步骤B.在GaN过渡层2上淀积未掺杂的Al0.1Ga0.9N制作势垒层3，如图7b。
使用金属有机物化学气相淀积技术在GaN过渡层2上淀积厚度为60nm，且铝组分为0.1的未掺杂Al0.1Ga0.9N势垒层3；
其淀积的工艺条件：温度为980℃，压强为45Torr，氢气流量为4500sccm，氨气流量为4500sccm，镓源流量为36μmol/min，铝源流量为7μmol/min。
步骤C.在势垒层3上制作栅槽4和漏槽5，如图7c。
首先，在Al0.1Ga0.9N势垒层3上第一次制作掩膜，使用反应离子刻蚀技术在势垒层3内进行刻蚀，形成栅槽4，栅槽4刻蚀深度z1为55nm、长度a1为3000nm，刻蚀栅槽4采用的工艺条件为：Cl2流量为15sccm，压强为10mTorr，功率为50W。
然后，在Al0.1Ga0.9N势垒层3上第二次制作掩膜，使用反应离子刻蚀技术在势垒层3内进行刻蚀，形成漏槽5，漏槽5刻蚀深度z2为52nm、长度a2为1800nm，刻蚀漏槽5采用的工艺条件为：Cl2流量为15sccm，压强为10mTorr，功率为50W。
步骤D.在势垒层3上外延P型层6，如图7d。
使用分子束外延技术，在势垒层3上外延厚度为300nm、掺杂浓度为1×1016cm-3的p型GaN半导体材料，并填充栅槽4和漏槽5，形成P型层6；
分子束外延采用的工艺条件：真空度小于等于1.0×10-10mbar，射频功率为450W，反应剂采用N2、高纯Ga源。
步骤E.制作栅柱9和P型漏柱7，如图7e。
在P型层6上第三次制作掩膜，使用反应离子刻蚀技术在P型层6的两侧进行刻蚀，且刻蚀至势垒层3的上表面为止，形成长度为5000nm的栅柱9和长度为2050nm的P型漏柱7，栅柱9左边缘与栅槽4左边缘的间距q1为1000nm，其右边缘与栅槽4右边缘的间距q2为1000nm，漏槽5的左边缘与P型漏柱7的左边缘间距b3为250nm；
刻蚀采用的工艺条件是：Cl2流量为15sccm，压强为10mTorr，功率为100W。
步骤F.制作N型排柱8，如图7f。
在势垒层3、P型漏柱7、栅柱9上第四次制作掩膜，使用离子注入技术在栅柱9内掺入浓度为1×1016cm-3的N型杂质，形成深度y1为250nm、宽度x1为500nm的5个N柱81，这5个N柱81形成N型排柱8；
离子注入采用的工艺条件是：注入N型杂质为Si。
步骤G.制作阵列孔10，如图7g。
首先，在厚度为60nm的Al0.1Ga0.9N势垒层3、P型漏柱7与栅柱9上第五次制作掩膜，该掩膜图形是由10×10个边长k2为2μm的正方形孔组成的阵列，相邻两个孔的间距k3为3μm，最外围孔与源极11或欧姆接触12的边界间距k1为4μm；利用该掩膜采用反应离子刻蚀技术在Al0.1Ga0.9N势垒层3上刻蚀制作10×10个长方体孔柱101，其中每个孔柱101的深度r均为20nm，其刻蚀孔柱101采用的工艺条件：Cl2/BCl3流量比为3:1，压强为30mTorr，功率为150W。
然后，在厚度为60nm的Al0.1Ga0.9N势垒层3、P型漏柱7与栅柱9上第六次制作掩膜，利用该掩模在上述形成的10×10个大小相同长方体孔柱101内采用反应离子刻蚀技术刻蚀制作相同的四棱锥102，该10×10个大小相同长方体孔柱101与其下部的四棱锥102共同构成阵列孔10。这些四棱锥的上表面与孔柱101的下表面重合，四棱锥101的深度e为35nm，且四个侧面均相同，Al0.1Ga0.9N势垒层3刻蚀后的厚度为5nm。刻蚀四棱锥102采用的工艺条件：BCl3流量为60sccm，压强为25mTorr，功率为150W。
步骤H.制作源极11和漏极13，如图7h。
首先，在势垒层3、P型漏柱7与栅柱9的上部第七次制作掩膜，利用该掩模在左右两边的势垒层3上使用电子束蒸发技术淀积Ta金属，且完全填充阵列孔10。淀积金属采用的工艺条件：高纯度Ta源，真空度小于1.8×10-3Pa，功率为400W，蒸发速率小于
Figure BDA0002605035330000181
然后，继续利用第六次制作的掩膜，再次采用电子束蒸发技术淀积金属，并在N2气氛中进行快速热退火，制作源极11和欧姆接触12，P型漏柱7与欧姆接触12电气连接且共同组成漏极13，其中所淀积的金属为Ti/Al/Ti/Au金属组合，即自下而上分别为Ti、Al、Ti与Au，其厚度依次为0.012μm/0.136μm/0.041μm/0.059μm。
淀积金属采用的工艺条件：真空度小于1.8×10-3Pa，功率为1000W，蒸发速率小于
Figure BDA0002605035330000182
快速热退火采用的工艺条件为：温度为850℃，时间为35s。
步骤I.在源极11左边与漏极13右边的势垒层3上进行刻蚀制作台面14，如图7i。
在势垒层3、栅柱9、源极11和漏极13上第八次制作掩膜，利用该掩膜在源极11左边与漏极13右边的势垒层3上使用反应离子刻蚀技术进行刻蚀，形成刻蚀深度为400nm的台面14；
刻蚀采用的工艺条件：Cl2流量为15sccm，压强为10mTorr，功率为100W。
步骤J.制作栅极15，如图7j。
在势垒层3、栅柱9、源极11、漏极13和台面14的上部第九次制作掩膜，利用该掩膜在栅柱9上使用电子束蒸发技术淀积金属，制作栅极15，栅极15的下边缘与所有N柱81的上边缘均有重合，其长度等于栅柱9的长度，其中所淀积的金属为Ta/Ni金属组合，即下层为Ta、上层为Ni，其厚度为0.25μm/0.38μm；
淀积金属采用的工艺条件：真空度小于1.8×10-3Pa，功率为1000W，蒸发速率小于
Figure BDA0002605035330000183
步骤K.制作钝化层16，如图7k。
在栅柱9、源极11、漏极13和栅极15的上部及其外围区域，采用等离子体增强化学气相淀积技术淀积厚度为1000nm的SiO2钝化层16；
淀积钝化层16采用的工艺条件：N2O流量为850sccm，SiH4流量为200sccm，温度为250℃，RF功率为100W，压力为1100mT。
步骤L.制作7个凹槽，如图7l。
在钝化层16上第十次制作掩膜，利用该掩膜在P型漏柱7与栅柱9之间的钝化层16内使用反应离子刻蚀技术进行刻蚀，以制作相同深度、相同宽度的7个凹槽，凹槽的宽度a3为4μm，深度d为600nm。P型漏柱7与栅柱9以第4个凹槽为对称轴，在对称轴左侧，栅柱9与第一个凹槽的间距b1为2μm，第一个凹槽与第二个凹槽的间距为c1，第二个凹槽与第三个凹槽的间距为c2，第三个凹槽与第四个凹槽的间距为c3，且c1<c2<c3；在对称轴右侧，P型漏柱7与第1个凹槽的间距b2为2μm，第1个凹槽与第2个凹槽的间距为i1，第2个凹槽与第3个凹槽的间距为i2，第3个凹槽与第4个凹槽的间距为i3，且i1<i2<i3，c1＝i1,c2＝i2,c3＝i3。
刻蚀采用的工艺条件：CF4流量为45sccm，O2流量为5sccm，压强为15mTorr，功率为250W。
步骤M.制作左调制板、5个独立金属块和右调制板，如图7m。
在钝化层16和7个凹槽的上部第十一次制作掩膜，利用该掩膜在7个凹槽内、栅柱9与P型漏柱7之间的钝化层上使用电子束蒸发技术淀积金属制作左调制板、5个独立金属块和右调制板，并将左调制板与源极11电气连接，将右调制板与漏极13电气连接，5个独立金属块彼此悬空，左调制板和右调制板以第3个独立金属块为中心呈左右对称分布，形成复合板17，其中所淀积的金属为Ti/Au金属组合，即下层为Ti、上层为Au，其厚度依次为0.35μm/0.28μm，且所淀积的金属要完全填充7个凹槽；
独立金属块与调制板之间及这些独立金属块之间的间距为：以第3个独立金属块为对称轴，在对称轴左侧，左调制板与其第一个独立金属块的间距S1为0.35μm；第一个独立金属块与第二个独立金属块的间距S2为0.56μm；第二个独立金属块与第三个独立金属块的间距S3为0.97μm；右调制板与其第1个独立金属块的间距U1为0.35μm；第1个独立金属块与第2个独立金属块的间距U2为0.56μm；第2个独立金属块与第3个独立金属块的间距U3为0.97μm；独立金属块的长度t为5μm，左调制板右边缘与第一栅柱6右边缘之间的距离等于右调制板左边缘与第二栅柱7左边缘之间的距离，该距离L为6.5μm；
淀积金属采用的工艺条件：真空度小于1.8×10-3Pa，功率为1000W，蒸发速率小于
Figure BDA0002605035330000191
步骤N.在钝化层16和复合板17的外围区域，淀积SiO2制作保护层18，如图7n。
使用等离子体增强化学气相淀积技术在钝化层16和复合板17的外围区域淀积SiO2以制作保护层18，其厚度为1μm，从而完成整个器件的制作；
淀积保护层采用的工艺条件：N2O流量为850sccm，SiH4流量为200sccm，温度为250℃，RF功率为100W，压强为1100mTorr。
本发明的效果可通过以下仿真进一步说明。
一、仿真参数
设置传统GaN基HEMT功率开关器件与本发明器件采用相同的主体结构参数，本发明器件采用9个独立金属块，每个独立金属块长度均为1.3μm。
二、仿真内容
仿真1：对传统器件和本发明器件分别进行转移特性仿真，结果如图8。
由图8可以看出，传统器件的阈值电压为1V，而本发明器件的阈值电压为9.5V，说明本发明器件的阈值电压明显大于传统器件的阈值电压。
仿真2：对传统器件和本发明器件分别进行击穿特性仿真，结果如图9。
由图9可以看出，传统器件只能实现正向阻断，且器件发生击穿，即漏极电流迅速增加，时的漏源电压为274V，而本发明器件可实现正向阻断和反向阻断，且正向阻断时器件的击穿电压为2105V，反向阻断时器件的击穿电压为2210V，说明本发明器件可实现双向阻断特性，且击穿电压远大于传统器件。
以上描述仅是本发明的三个具体实施例，并不构成对本发明的限制，显然对于本领域的专业人员来说，在了解了本发明内容和原理后，能够在不背离本发明的原理和范围的情况下，根据本发明的方法进行形式和细节上的各种修正和改变，但是这些基于本发明的修正和改变仍在本发明的权利要求保护范围之内。

Claims (16)

1.一种增强型高电子迁移率晶体管，自下而上包括：衬底(1)、过渡层(2)、势垒层(3)和钝化层(16)；势垒层(3)的侧面刻有台面(14)，势垒层(3)上部的两边分别设有栅柱(9)和P型漏柱(7)；栅柱(9)的上面淀积有栅极(15)，其左侧淀积有源极(11)；P型漏柱(7)的下部刻有漏槽(5)，其右侧淀积有欧姆接触(12)，其特征在于：
所述P型漏柱(7)和欧姆接触(12)电气连接，且共同组成漏极(13)，P型漏柱(7)的下端完全填充在漏槽(5)内；
所述栅柱(9)由栅槽(4)内的P型层(6)和栅槽(4)上部的P型层(6)组成，且P型层(6)的下端完全填充在栅槽(4)内；该栅柱(9)内部注入有N型排柱(8)，该N型排柱(8)是由m个等间距且大小相同的长方形N柱(81)组成，m>0；
所述P型漏柱(7)，其右侧的势垒层(3)内和栅柱(9)左侧的势垒层(3)内均刻蚀有阵列孔(10)；
所述钝化层(16)，其上部在栅柱(9)和P型漏柱(7)之间的区域刻蚀有2n+1个大小相同的凹槽；凹槽上设有复合板(17)，n≥1；
所述复合板(17)，由左调制板、右调制板和2n-1个大小相同的独立金属块构成，且下端完全填充在2n+1个凹槽内，该左调制板与源极(11)电气连接，右调制板与漏极(13)电气连接，各独立金属块彼此悬空，左调制板与栅极(15)在水平方向上交叠，右调制板与P型漏柱(7)在水平方向上交叠，左调制板和右调制板以第n个独立金属块为中心呈左右对称分布；该复合板(17)和钝化层(16)的外围均设有保护层(18)。
2.根据权利要求1所述的器件，其特征在于栅槽(4)的长度a1大于等于2nm，其深度小于势垒层(3)的厚度，深度z1为2～50nm。
3.根据权利要求1所述的器件，其特征在于漏槽(5)的长度a2大于等于2nm，其深度小于势垒层(3)的厚度，深度z2为2～50nm，漏槽(5)的左边缘与P型漏柱(7)的左边缘间距b3大于等于2nm。
4.根据权利要求1所述的器件，其特征在于P型层(6)的厚度h为20～1000nm，其掺杂浓度为1×1016～5×1020cm-3，其下端完全填充在栅槽(4)内。
5.根据权利要求1所述的器件，其特征在于：所述N型排柱(8)的深度为y1，P型层(6)的厚度为h，y1<h，N型排柱(8)的掺杂浓度为1×1016～5×1020cm-3，且N型排柱(8)的掺杂浓度大于等于P型层(6)的掺杂浓度。
6.根据权利要求5所述的器件，其特征在于：N型排柱(8)是由m个等间距且大小相同的长方形N柱(81)组成，m>0，每个N柱(81)的宽度为x1，相邻两个N柱(81)的间距为x2，第一个N柱(81)的左边缘与栅柱(9)的左边缘重合，第m个N柱(81)与栅柱(9)的右边缘间距为x3，栅柱(9)左边缘与栅槽(4)左边缘的间距为q1，栅柱(9)右边缘与栅槽(4)右边缘的间距为q2，栅槽(4)的长度为a1，x1＝x2＝x3，q1＝q2，且满足：(2m)×(x1)＝q1+a1+q2。
7.根据权利要求1所述的器件，其特征在于：所述栅柱(9)位于势垒层(3)以上的高度与P型漏柱(7)位于势垒层(3)以上的高度相等，栅极(15)的长度等于栅柱(9)的长度。
8.根据权利要求1所述的器件，其特征在于源极(11)和欧姆接触(12)的长度为LO，宽度为WO。
9.根据权利要求1所述的器件，其特征在于：所述阵列孔(10)，由f×g个大小相同的孔组成，f>1，g>1，每个孔由上部的长方体孔柱(101)和下部的四棱锥(102)构成，相邻两个孔的间距k3为0.5～3μm，最外围孔与源极(11)或欧姆接触(12)的边界间距k1为1～4μm；
所述孔柱(101)的上表面和下表面均为正方形，该正方形的边长k2为0.5～2μm，孔柱(101)深度r为2～20nm，且孔柱(101)的下表面与四棱锥(102)的上表面重合；
所述四棱锥(102)的深度e为1～35nm，且四个侧面均相同。
10.根据权利要求1所述的器件，其特征在于，所述栅极(15)采用多层金属组合，且最下层金属的功函数小于5eV，该最下层金属与每个N柱(81)接触形成的势垒高度小于其与P型层(6)接触形成的势垒高度。
11.根据权利要求1所述的器件，其特征在于，钝化层(16)上的各凹槽大小相同，每个凹槽的深度d均大于0μm，且小于钝化层(16)的厚度，每个凹槽的宽度a3为0.1～4μm。
12.根据权利要求1所述的器件，其特征在于，以第n个独立金属块为对称轴，在对称轴左侧，左调制板与其第一个独立金属块的间距为S1，第一个独立金属块与第二个独立金属块的间距为S2，以此类推，第n-1个独立金属块与第n个独立金属块的间距为Sn，S1<S2<...<Sn；在对称轴右侧，右调制板与其第1个独立金属块的间距为U1，第1个独立金属块与第2个独立金属块的间距为U2，以此类推，第n-1个独立金属块与第n个独立金属块的间距为Un，U1<U2<...<Un,且S1＝U1，S2＝U2，...，Sn＝Un，n≥1。
13.根据权利要求1所述的器件，其特征在于，左调制板、右调制板和每个独立金属块的厚度均相同，每个独立金属块的长度t均为0.5～5μm，左调制板右边缘与栅柱(9)右边缘之间的距离等于右调制板左边缘与P型漏柱(7)左边缘之间的距离，该距离为L。
14.根据权利要求1所述的器件，其特征在于，以第n+1个凹槽为对称轴，在对称轴左侧，栅柱(9)与第一个凹槽的间距为b1，且0μm<b1<(L-a3)，第一个凹槽与第二个凹槽的间距为c1，以此类推，第n个凹槽与第n+1个凹槽间距为cn，c1<c2<...<cn；在对称轴右侧，P型漏柱(7)与第1个凹槽的间距为b2，且0μm<b2<(L-a3)，第1个凹槽与第2个凹槽的间距为i1，以此类推，第n个凹槽与第n+1个凹槽间距为in，i1<i2<...<in,且b1＝b2,c1＝i1,c2＝i2,…,cn＝in,n≥1。
15.一种制作增强型高电子迁移率晶体管的方法，其特征在于，包括如下步骤：
A)在衬底(1)上采用金属有机物化学气相淀积技术外延GaN基宽禁带半导体材料，形成厚度为1～10μm的过渡层(2)；
B)在过渡层(2)上采用金属有机物化学气相淀积技术外延GaN基宽禁带半导体材料，形成厚度为4～60nm的势垒层(3)；
C)制作栅槽4和漏槽5：
C1)在势垒层3上第一次制作掩膜，利用该掩膜在势垒层3内进行刻蚀，形成栅槽4，该栅槽4的深度小于势垒层3的厚度；
C2)在势垒层3上第二次制作掩膜，利用该掩膜在势垒层3内进行刻蚀，形成漏槽5，该漏槽5的深度小于势垒层3的厚度；
D)在势垒层(3)上采用分子束外延技术外延P型GaN半导体材料，并填充栅槽(4)和漏槽(5)，形成厚度h为20～1000nm、掺杂浓度为1×1016～5×1020cm-3的P型层(6)；
E)在P型层(6)上第三次制作掩膜，利用该掩膜在P型层(6)的两侧进行刻蚀，且刻蚀至势垒层(3)的上表面为止，形成长度均大于等于4nm的P型漏柱(7)和栅柱(9)；
F)在栅柱(9)上第四次制作掩膜，利用该掩膜在P型层(6)内进行离子注入，形成m个等间距且大小相同的N柱(81)，该m个N柱(81)共同构成N型排柱(8)；
G)制作阵列孔(10)：
G1)在势垒层(3)、P型漏柱(7)、栅柱(9)的上部第五次制作掩膜，利用该掩模在左右两边的势垒层进行刻蚀，形成f×g个大小相同长方体孔柱(101)；
G2)在势垒层(3)、P型漏柱(7)、栅柱(9)的上部第六次制作掩膜，利用该掩模在G1)形成的f×g个大小相同长方体孔柱(101)内进行刻蚀，形成孔柱(101)下部的四棱锥(102)，该f×g个大小相同长方体孔柱(101)与其下部的四棱锥(102)共同构成阵列孔(10)；
H)制作源极(11)和漏极(13)：
H1)在势垒层(3)、P型漏柱(7)、栅柱(9)的上部第七次制作掩膜，利用该掩模在左右两边的势垒层(3)上采用电子束蒸发技术淀积金属，且完全填充阵列孔(10)，该金属采用Gd、Zr或Ta；
H2)继续利用H1)中的掩膜，再次采用电子束蒸发技术淀积金属，并在N2气氛中进行快速热退火，该金属采用Ti/Al/Ni/Au、Ti/Al/Mo/Au或Ti/Al/Ti/Au中的一种，形成源极(11)与欧姆接触(12)，P型漏柱(7)与欧姆接触(12)电气连接且共同组成漏极(13)；
I)在势垒层(3)、栅柱(9)、源极(11)、漏极(13)上第八次制作掩膜，利用该掩膜在源极(11)左侧与漏极(13)右侧的势垒层(3)上进行刻蚀，且刻蚀区深度大于势垒层厚度，形成台面(14)；
J)在势垒层(3)、栅柱(9)、源极(11)、漏极(13)、台面(14)的上部第九次制作掩膜，利用该掩膜在栅柱(9)的上部采用电子束蒸发技术淀积多层金属组合，且最下层金属的功函数小于5eV，该最下层金属与每个N柱(81)接触形成的势垒高度小于其与P型层(6)接触形成的势垒高度，制作栅极(15)，栅极(15)的长度等于栅柱(9)的长度；
K)在栅柱(9)、源极(11)、漏极(13)、栅极(15)的上部及其外围区域，采用等离子体增强化学气相淀积技术淀积厚度大于等于100nm的钝化层(16)；
L)在钝化层(16)上第十次制作掩膜，利用该掩膜在P型漏柱(7)与栅柱(9)之间的钝化层(16)上刻蚀2n+1个大小相同的凹槽，n≥1；
M)在钝化层(16)和凹槽的上部第十一次制作掩膜，利用该掩膜在钝化层(16)的上部及凹槽内采用电子束蒸发技术淀积金属，且金属下端完全填充在凹槽内，依次制作左调制板、2n-1个独立金属块、右调制板，n≥1，且左调制板与源极(11)电气连接，右调制板与漏极(13)电气连接，各独立金属块彼此悬空，左调制板与栅极(15)在水平方向上交叠，右调制板与P型漏柱(7)在水平方向上交叠，左调制板和右调制板以第n个独立金属块为中心呈左右对称分布，形成复合板(17)；
N)在钝化层(16)和复合板(17)的外围区域，利用绝缘介质材料采用等离子体增强化学气相淀积技术淀积保护层(18)，完成整个器件的制作。
16.根据权利要求15所述的方法，其特征在于：
所述电子束蒸发技术，其工艺条件为：真空度小于1.8×10-3Pa，功率为200～1000W，蒸发速率小于
Figure FDA0002605035320000051
所述等离子体增强化学气相淀积技术，其工艺条件为N2O流量为850sccm，SiH4流量为200sccm，温度为250℃，RF功率为20～100W，压力为1100mT。
所述离子注入技术，其工艺条件为注入N型杂质Si。
CN202010735924.1A 2020-07-28 2020-07-28 增强型高电子迁移率晶体管及其制作方法 Active CN111834455B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010735924.1A CN111834455B (zh) 2020-07-28 2020-07-28 增强型高电子迁移率晶体管及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010735924.1A CN111834455B (zh) 2020-07-28 2020-07-28 增强型高电子迁移率晶体管及其制作方法

Publications (2)

Publication Number Publication Date
CN111834455A true CN111834455A (zh) 2020-10-27
CN111834455B CN111834455B (zh) 2021-04-27

Family

ID=72926456

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010735924.1A Active CN111834455B (zh) 2020-07-28 2020-07-28 增强型高电子迁移率晶体管及其制作方法

Country Status (1)

Country Link
CN (1) CN111834455B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113658921A (zh) * 2021-08-13 2021-11-16 长鑫存储技术有限公司 半导体结构的制造方法和半导体结构
CN114121945A (zh) * 2021-11-26 2022-03-01 西安电子科技大学 复合调制功率开关器件
CN117080255A (zh) * 2023-10-17 2023-11-17 南京大学 一种具有冲击能量释放能力的GaN HEMT晶体管及其制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005327827A (ja) * 2004-05-13 2005-11-24 Renesas Technology Corp 半導体装置およびその製造方法
JP3752796B2 (ja) * 1997-03-26 2006-03-08 日産自動車株式会社 温度検知回路
CN101414629A (zh) * 2008-12-03 2009-04-22 西安电子科技大学 源场板高电子迁移率晶体管
CN104393044A (zh) * 2014-11-18 2015-03-04 西安电子科技大学 绝缘栅型直角栅-漏复合场板功率器件
CN104393035A (zh) * 2014-11-18 2015-03-04 西安电子科技大学 基于介质调制的复合源场板异质结场效应晶体管
CN104393048A (zh) * 2014-11-18 2015-03-04 西安电子科技大学 介质调制复合交叠栅功率器件

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3752796B2 (ja) * 1997-03-26 2006-03-08 日産自動車株式会社 温度検知回路
JP2005327827A (ja) * 2004-05-13 2005-11-24 Renesas Technology Corp 半導体装置およびその製造方法
CN101414629A (zh) * 2008-12-03 2009-04-22 西安电子科技大学 源场板高电子迁移率晶体管
CN104393044A (zh) * 2014-11-18 2015-03-04 西安电子科技大学 绝缘栅型直角栅-漏复合场板功率器件
CN104393035A (zh) * 2014-11-18 2015-03-04 西安电子科技大学 基于介质调制的复合源场板异质结场效应晶体管
CN104393048A (zh) * 2014-11-18 2015-03-04 西安电子科技大学 介质调制复合交叠栅功率器件

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
YING WANG, LIN-AN YANG, WEI MAO: "Modulation of Multidomain in AlGaN/GaN", 《IEEE TRANSACTIONS ON ELECTRON DEVICES》 *
毛维等: "Reverse blocking characteristics and mechanisms in Schottky-drain", 《CHINESE PHYSICS B》 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113658921A (zh) * 2021-08-13 2021-11-16 长鑫存储技术有限公司 半导体结构的制造方法和半导体结构
CN113658921B (zh) * 2021-08-13 2023-10-17 长鑫存储技术有限公司 半导体结构的制造方法和半导体结构
CN114121945A (zh) * 2021-11-26 2022-03-01 西安电子科技大学 复合调制功率开关器件
CN114121945B (zh) * 2021-11-26 2024-02-06 西安电子科技大学 复合调制功率开关器件
CN117080255A (zh) * 2023-10-17 2023-11-17 南京大学 一种具有冲击能量释放能力的GaN HEMT晶体管及其制作方法
CN117080255B (zh) * 2023-10-17 2024-01-30 南京大学 一种具有冲击能量释放能力的GaN HEMT晶体管及其制作方法

Also Published As

Publication number Publication date
CN111834455B (zh) 2021-04-27

Similar Documents

Publication Publication Date Title
CN111834455B (zh) 增强型高电子迁移率晶体管及其制作方法
CN112768505B (zh) 异质结功率器件及其制作方法
CN106887467B (zh) 漏连接半超结氮化镓基垂直型异质结功率器件及制造方法
CN111863950B (zh) 结型栅-漏功率器件
CN111863953B (zh) 功率开关器件及其制作方法
CN111863961B (zh) 异质结场效应晶体管
CN107170821B (zh) 浮空型漏场板电流孔径器件及其制作方法
CN107068739B (zh) 弧形栅场板电流孔径功率器件
CN107170798B (zh) 基于栅场板和漏场板的垂直型功率器件及其制作方法
CN107170797B (zh) 基于漏场板的电流孔径异质结晶体管及其制作方法
CN108598147B (zh) 渐变组分漂移层垂直型功率二极管及其制作方法
CN103367428A (zh) 基于刻蚀的一维电子气GaN基HEMT器件及制备方法
CN107068740B (zh) 源阶梯场板垂直型功率晶体管
CN111863951A (zh) 增强型复合栅晶体管及其制作方法
CN112736130A (zh) 氮化镓基高电子迁移率晶体管及其制作方法
CN113903802A (zh) 基于阵列条的增强型开关晶体管及其制作方法
CN107170804B (zh) 复合源场板电流孔径异质结场效应晶体管
CN107170820B (zh) 弧形栅-漏复合场板电流孔径异质结器件
CN106960873B (zh) 基于弧形漏场板和肖特基漏极的垂直型功率晶体管
CN107170819B (zh) 基于浮空源场板和浮空漏场板的垂直型异质结场效应器件
CN107170795B (zh) 源-漏复合场板垂直型电力电子器件
CN107134490B (zh) 基于弧形源场板和弧形漏场板的垂直型功率器件及其制作方法
CN114121945B (zh) 复合调制功率开关器件
CN107170796B (zh) 分段栅场板垂直型电流孔径功率器件及其制作方法
CN111863952A (zh) 常关型氮化镓基器件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20240228

Address after: 710086 room 021, F902, 9 / F, block 4-C, Xixian financial port, Fengdong new city, energy gold trade zone, Xixian New District, Xi'an City, Shaanxi Province

Patentee after: Xi'an Mingwei Huaxin Technology Co.,Ltd.

Country or region after: China

Address before: 710071 No. 2 Taibai South Road, Shaanxi, Xi'an

Patentee before: XIDIAN University

Country or region before: China