CN107068740B - 源阶梯场板垂直型功率晶体管 - Google Patents

源阶梯场板垂直型功率晶体管 Download PDF

Info

Publication number
CN107068740B
CN107068740B CN201710198833.7A CN201710198833A CN107068740B CN 107068740 B CN107068740 B CN 107068740B CN 201710198833 A CN201710198833 A CN 201710198833A CN 107068740 B CN107068740 B CN 107068740B
Authority
CN
China
Prior art keywords
layer
barrier layer
ladder
mask
barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710198833.7A
Other languages
English (en)
Other versions
CN107068740A (zh
Inventor
毛维
王海永
艾治州
郝跃
张弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian University of Electronic Science and Technology
Original Assignee
Xian University of Electronic Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian University of Electronic Science and Technology filed Critical Xian University of Electronic Science and Technology
Priority to CN201710198833.7A priority Critical patent/CN107068740B/zh
Publication of CN107068740A publication Critical patent/CN107068740A/zh
Application granted granted Critical
Publication of CN107068740B publication Critical patent/CN107068740B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Abstract

本发明公开了一种源阶梯场板垂直型功率晶体管，其包括：衬底(1)、漂移层(2)、孔径层(3)、三级台阶形的阻挡层(4)、沟道层(6)、势垒层(7)和钝化层(12)，势垒层上两侧淀积有源极(9)，源极之间的势垒层上淀积有栅极(10)，衬底下淀积有漏极(11)，钝化层(12)包裹除漏极底部以外的所有区域，钝化层两边刻有阶梯，阶梯上淀积有金属，形成阶梯场板(13)，该阶梯场板与源极电气连接。本发明击穿电压高、工艺简单、导通电阻小、成品率高，可用于电力电子系统。

Description

源阶梯场板垂直型功率晶体管
技术领域
本发明属于微电子技术领域，涉及半导体器件，特别是源阶梯场板垂直型功率晶体管，可用于电力电子系统。
技术背景
功率半导体器件是电力电子技术的核心元件，随着能源和环境问题的日益突出，研发新型高性能、低损耗功率器件就成为提高电能利用率、节约能源、缓解能源危机的有效途径之一。而在功率器件研究中，高速、高压与低导通电阻之间存在着严重的制约关系，合理、有效地改进这种制约关系是提高器件整体性能的关键。随着微电子技术的发展，传统第一代Si半导体和第二代GaAs半导体功率器件性能已接近其材料本身决定的理论极限。为了能进一步减少芯片面积、提高工作频率、提高工作温度、降低导通电阻、提高击穿电压、降低整机体积、提高整机效率，以GaN为代表的宽禁带半导体材料，凭借其更大的禁带宽度、更高的临界击穿电场和更高的电子饱和漂移速度，且化学性能稳定、耐高温、抗辐射等突出优点，在制备高性能功率器件方面脱颖而出，应用潜力巨大。特别是采用GaN基异质结结构的横向高电子迁移率晶体管，即横向GaN基高电子迁移率晶体管HEMT器件，更是因其低导通电阻、高击穿电压、高工作频率等特性，成为了国内外研究和应用的热点、焦点。
然而，在横向GaN基HEMT器件中，为了获得更高的击穿电压，需要增加栅漏间距，这会增大器件尺寸和导通电阻，减小单位芯片面积上的有效电流密度和芯片性能，从而导致芯片面积和研制成本的增加。此外，在横向GaN基HEMT器件中，由高电场和表面态所引起的电流崩塌问题较为严重，尽管当前已有众多抑制措施，但电流崩塌问题依然没有得到彻底解决。为了解决上述问题，研究者们提出了垂直型GaN基电流孔径异质结场效应器件，也是一种GaN基垂直型功率晶体管，参见AlGaN/GaN current aperture vertical electrontransistors,IEEE Device Research Conference,pp.31-32,2002。GaN基电流孔径异质结场效应器件可通过增加漂移层厚度提高击穿电压，避免了牺牲器件尺寸和导通电阻的问题，因此可以实现高功率密度芯片。而且在GaN基电流孔径异质结场效应器件中，高电场区域位于半导体材料体内，这可以彻底地消除电流崩塌问题。2004年，Ilan Ben-Yaacov等人利用刻蚀后MOCVD再生长沟道技术研制出AlGaN/GaN电流孔径异质结场效应器件，该器件未采用钝化层，最大输出电流为750mA/mm，跨导为120mS/mm，两端栅击穿电压为65V，且电流崩塌效应得到显著抑制，参见AlGaN/GaN current aperture vertical electrontransistors with regrown channels,Journal of Applied Physics,Vol.95,No.4,pp.2073-2078,2004。2012年，Srabanti Chowdhury等人利用Mg离子注入电流阻挡层结合等离子辅助MBE再生长AlGaN/GaN异质结的技术，研制出基于GaN衬底的电流孔径异质结场效应器件，该器件采用3μm漂移层，最大输出电流为4kA·cm-2，导通电阻为2.2mΩ·cm2，击穿电压为250V，且抑制电流崩塌效果好，参见CAVET on Bulk GaN Substrates AchievedWith MBE-Regrown AlGaN/GaN Layers to Suppress Dispersion,IEEE Electron DeviceLetters,Vol.33,No.1,pp.41-43,2012。同年，由Masahiro Sugimoto等人提出的一种增强型GaN基电流孔径异质结场效应器件获得授权，参见Transistor,US8188514B2,2012。此外，2014年，Hui Nie等人基于GaN衬底研制出一种增强型GaN基电流孔径异质结场效应器件，该器件阈值电压为0.5V，饱和电流大于2.3A，击穿电压为1.5kV，导通电阻为2.2mΩ·cm2，参见1.5-kV and 2.2-mΩ-cm2 Vertical GaN Transistors on Bulk-GaN Substrates,IEEEElectron Device Letters,Vol.35,No.9,pp.939-941,2014。
传统GaN基电流孔径异质结场效应器件是基于GaN基宽禁带半导体异质结结构，其包括：衬底1、漂移层2、孔径层3、左、右两个对称的阻挡层4、孔径5、沟道层6、势垒层7和钝化层12；势垒层7上面的两侧淀积有源极9，源极9下方通过离子注入形成两个注入区8，源极9之间的势垒层7上面淀积有栅极10，衬底1下面淀积有漏极11，钝化层12完全包裹除了漏极底部以外的所有区域，如图1所示。
经过十多年的理论和实验研究，研究者们发现，上述传统GaN基电流孔径异质结场效应器件结构上存在固有缺陷，会导致器件中电场强度分布极不均匀，尤其是在电流阻挡层与孔径区域交界面下方附近的半导体材料中存在极高的电场峰值，从而引起器件过早击穿。这使得实际工艺中很难实现通过增加n型GaN漂移层的厚度来持续提高器件的击穿电压。因此，传统结构GaN基电流孔径异质结场效应器件的击穿电压普遍不高。为了获得更高的器件击穿电压，并可以通过增加n型GaN漂移层的厚度来持续提高器件的击穿电压，2013年，Zhongda Li等人利用数值仿真技术研究了一种基于超结的增强型GaN基电流孔径异质结场效应器件，研究结果表明超结结构可以有效调制器件内部的电场分布，使处于关态时器件内部各处电场强度趋于均匀分布，因此器件击穿电压可达5～20kV，且采用3μm半柱宽时击穿电压为12.4kV，而导通电阻仅为4.2mΩ·cm2，参见Design and Simulation of 5-20-kV GaN Enhancement-Mode Vertical Superjunction HEMT,IEEE Transactions onElectron Decices,Vol.60,No.10,pp.3230-3237,2013。采用超结的GaN基电流孔径异质结场效应器件从理论上可以获得高击穿电压，且可实现击穿电压随n型GaN漂移层厚度的增加而持续提高，是目前国内外已报道文献中击穿电压最高的一种非常有效的大功率器件结构。然而，超结结构的制造工艺难度非常大，尤其是厚n型GaN漂移层情况下，几乎无法实现高性能超结结构的制作。此外，在采用超结结构的GaN基电流孔径异质结场效应器件中，当器件导通时超结附近会产生额外的导通电阻，且该导通电阻会随着漂移层厚度的增加而不断增加，因此虽然器件的击穿电压随着漂移层厚度的增加而提高，但是器件的导通电阻也会相应的增加，器件中击穿电压与导通电阻之间的矛盾并没有彻底解决。因此，探索和研发制造工艺简单、击穿电压高、导通电阻小的新型GaN基电流孔径异质结场效应器件，非常必要、迫切，具有重要的现实意义。
场板结构已成为横向GaN基HEMT器件中用于提高器件击穿电压和可靠性的一种成熟、有效的场终端技术，且该技术可以实现器件击穿电压随场板的长度和结构变化而持续增加。近年来，通过利用场板结构已使横向GaN基HEMT器件的性能取得了突飞猛进的提升，参见High Breakdown Voltage AlGaN–GaN Power-HEMT Design and High CurrentDensity Switching Behavior,IEEE Transactions on Electron Devices,Vol.50,No.12,pp.2528-2531,2003,和High Breakdown Voltage AlGaN–GaN HEMTs Achieved byMultiple Field Plates,IEEE Electron Device Letters,Vol.25,No.4,pp.161-163,2004，以及High Breakdown Voltage Achieved on AlGaN/GaN HEMTs With IntegratedSlant Field Plates,IEEE Electron Device Letters,Vol.27,No.9,pp.713-715,2006。因此，将场板结构引入GaN基电流孔径异质结场效应器件中，以提高器件的击穿电压，具有非常重要的优势。然而，截至目前国内外仍然没有将场板结构成功应用于GaN基电流孔径异质结场效应器件中的先例，这主要是由于GaN基电流孔径异质结场效应器件结构上的固有缺陷，会导致器件漂移层中最强电场峰位于电流阻挡层与孔径层交界面下方附近，该电场峰远离漂移层两侧表面，因此场板结构几乎无法发挥有效调制器件中电场分布的作用，即使在GaN基电流孔径异质结场效应器件中采用了场板结构，器件性能也几乎没有任何提高。
发明内容
本发明的目的在于针对上述已有技术的不足，提供一种源阶梯场板垂直型功率晶体管，以减小器件的制作难度，提高器件的击穿电压，并实现击穿电压的可持续增加，缓解器件击穿电压与导通电阻之间的矛盾，改善器件的击穿特性和可靠性。
为实现上述目的，本发明的技术方案是这样实现的：
一、器件结构
一种源阶梯场板垂直型功率晶体管，包括:衬底1、漂移层2、孔径层3、两个对称的阻挡层4、沟道层6、势垒层7和钝化层12，势垒层7上的两侧淀积有两个源极9，两个源极9下方通过离子注入形成两个注入区8，源极9之间的势垒层7上面淀积有栅极10，衬底1下面淀积有漏极11，钝化层12完全包裹在除漏极11底部以外的所有区域，两个对称的阻挡层4之间形成孔径5，其特征在于：
所述两个阻挡层4，采用由第一阻挡层41、第二阻挡层42和第三阻挡层43构成的三级台阶结构，且第一阻挡层41位于第二阻挡层42的外侧，第三阻挡层43位于第二阻挡层42的内侧；
所述钝化层12，采用阶梯结构，即在钝化层的两边刻有整数个阶梯，所有阶梯上淀积有金属，形成对称的两个整体阶梯场板13，该阶梯场板13与源极9电气连接，形成阶梯源场板。
二、制作方法
本发明制作源阶梯场板垂直型功率晶体管的方法，包括如下过程：
A.在衬底1上外延n-型GaN半导体材料，形成掺杂浓度为1×1015～1×1018cm-3的漂移层2；
B.在漂移层2上外延n型GaN半导体材料，形成厚度h为0.5～3μm、掺杂浓度为1×1015～1×1018cm-3的孔径层3；
C.在孔径层3上第一次制作掩模，利用该掩模在孔径层内的两侧位置注入剂量为1×1015～1×1016cm-2的p型杂质，制作厚度a与孔径层厚度h相同，宽度d为0.2～1μm的两个第一阻挡层41；
D.在孔径层3和左右第一阻挡层41上第二次制作掩模，利用该掩模在左右第一阻挡层41之间的孔径层内的两侧注入剂量为1×1015～1×1016cm-2的p型杂质，制作厚度b为0.3～1μm，宽度e为0.5～1.4μm的两个第二阻挡层42；
E.在孔径层3、左右第一阻挡层41和左右第二阻挡层42上第三次制作掩模，利用该掩模在左右第二阻挡层42之间的孔径层内的两侧注入剂量为1×1015～1×1016cm-2的p型杂质，制作厚度c为0.2～0.5μm，宽度f为0.9～2μm的两个第三阻挡层43，两个第一阻挡层41、两个第二阻挡层42与两个第三阻挡层43构成两个对称的三级台阶结构的阻挡层4，左右阻挡层4之间形成孔径5；
F.在两个第一阻挡层41、两个第二阻挡层42、两个第三阻挡层43和孔径5上部外延GaN半导体材料，形成厚度为0.04～0.2μm的沟道层6；
G.在沟道层6上部外延GaN基宽禁带半导体材料，形成厚度为5～50nm的势垒层7；
H.在势垒层7上部第四次制作掩模，利用该掩模在势垒层内两侧注入剂量为1×1015～1×1016cm-2的n型杂质，以制作注入区8，其中，两个注入区的深度均大于势垒层厚度，且小于沟道层6与势垒层两者的总厚度；
I.在两个注入区8上部和势垒层7上部第五次制作掩模，利用该掩模在两个注入区上部淀积金属，以制作源极9；
J.在源极9上部和势垒层7上部第六次制作掩模，利用该掩模在势垒层上淀积金属，以制作栅极10，该栅极10与两个阻挡层4之间均存在水平方向上的交叠，交叠长度均大于0μm；；
K.在衬底1的背面上淀积金属，以制作漏极11；
L.在除了漏极11底部以外的其他所有区域淀积绝缘介质材料，形成包裹的钝化层(12)；
M.在钝化层12上部第七次制作掩模，利用该掩模在钝化层12的左右两侧进行刻蚀，形成第1个平台；
N.制作第1阶梯至第m阶梯，过程如下：
N1)在钝化层12上部制作一次掩模，利用本次掩模在第1个平台内进行刻蚀，形成第1阶梯，并得到第2个平台，第1阶梯的宽度为S1；
N2)在钝化层12上部制作一次掩模，利用本次掩模在第2个平台内进行刻蚀，形成第2阶梯，并得到第3个平台，第2阶梯的宽度为S2；
以此类推，直至形成第m阶梯和第m+1个平台，第m阶梯的宽度为Sm，m根据器件实际使用要求确定，其值为大于等于1的整数；
O.在带有m个阶梯的钝化层12上制作掩模，利用该掩模在左右两边的第1阶梯至第m阶梯上淀积连续的金属，形成左右对称的两个阶梯场板13，并将该两侧的阶梯场板与源极电气连接，完成整个器件的制作，其中，阶梯场板上边界所在高度高于第一阻挡层41下边界所在高度，且漂移层与阶梯场板13最小水平间距为t，t近似满足关系且e+f<3.5a，t<Si，其中，a为第一阻挡层41的厚度，e为第二阻挡层42的宽度，f为第三阻挡层43的宽度，Si为各级阶梯的宽度，i为整数且m≥i≥1。
本发明器件与传统GaN基电流孔径异质结场效应器件比较，具有以下优点：
a.实现击穿电压持续增加。
本发明采用三级台阶形式的阻挡层，使器件内部的第一阻挡层、第二阻挡层、第三阻挡层与孔径层交界面下方附近均会产生一个电场峰，且第一阻挡层对应的电场峰值大于第二阻挡层对应的电场峰值和第三阻挡层对应的电场峰值；由于第一阻挡层的电场峰非常接近漂移层两侧表面，便可以利用阶梯场板有效减弱漂移层两侧表面附近第一阻挡层对应的电场峰，并可以在阶梯场板的每个阶梯处漂移层两侧表面附近形成新的电场峰，且该电场峰数目与阶梯场板的阶梯数相等；
通过调整阶梯场板与漂移层之间钝化层的厚度、电流阻挡层的尺寸和掺杂、阶梯的宽度和高度，可以使得电流阻挡层与孔径层交界面下方附近的电场峰值与阶梯场板对应的漂移层内各电场峰值相等，且小于GaN基宽禁带半导体材料的击穿电场，从而提高了器件的击穿电压，且通过增加阶梯场板的阶梯数目可实现击穿电压的持续增加。
b.在提高器件击穿电压的同时，器件导通电阻几乎恒定。
本发明通过在器件两侧采用阶梯场板的方法来提高器件击穿电压，由于场板不会影响器件导通电阻，当器件导通时，在器件内部漂移层只存在由电流阻挡层所产生的耗尽区，即高阻区，并未引入其它耗尽区，因此，随着阶梯场板阶梯数目增加，器件的击穿电压持续增加，而导通电阻几乎保持恒定。
c.工艺简单，易于实现，提高了成品率。
本发明器件结构中，阶梯场板的制作是通过在漂移层两侧的钝化层中刻蚀阶梯并淀积金属而实现的，其工艺简单，且不会对器件中半导体材料产生损伤，避免了采用超结的GaN基电流孔径异质结场效应器件结构所带来的工艺复杂化问题，大大提高了器件的成品率。
以下结合附图和实施例进一步说明本发明的技术内容和效果。
附图说明
图1是传统GaN基电流孔径异质结场效应器件的结构图；
图2是本发明源阶梯场板垂直型功率晶体管的结构图；
图3是本发明制作源阶梯场板垂直型功率晶体管的流程图；
图4是本发明制作第1阶梯至第m阶梯的流程图；
图5是对传统器件和本发明器件仿真所得沿器件右侧电流阻挡层左边缘的纵向电场分布；
图6是对传统器件和本发明器件仿真所得沿器件漂移层右侧边缘的纵向电场分布图。
具体实施方式
参照图2，本发明源阶梯场板垂直型功率晶体管是基于GaN基宽禁带半导体异质结结构，其包括：衬底1、漂移层2、孔径层3、左右两个对称的阻挡层4、孔径5、沟道层6、势垒层7和钝化层12，该势垒层7上面两侧淀积有源极9，两个源极9下方有通过离子注入形成的两个注入区8，两个源极9之间的势垒层上淀积有栅极10，衬底1下面淀积有漏极11，钝化层12完全包裹除了漏极底部以外的所有区域。其中：
所述漂移层2，位于衬底1上部，其厚度为3～100μm、掺杂浓度为1×1015～1×1018cm-3；
所述孔径层3，位于漂移层2上部，其厚度h为0.5～3μm、掺杂浓度为1×1015～1×1018cm-3；在孔径层3内的两侧位置注入剂量为1×1015～1×1016cm-2的p型杂质，形成第一阻挡层41；在左、右第一阻挡层41之间的孔径层内的两侧位置注入剂量为1×1015～1×1016cm-2的p型杂质，形成第二阻挡层42，在左、右第二阻挡层42之间的孔径层内的两侧位置注入剂量为1×1015～1×1016cm-2的p型杂质，形成第三阻挡层43；
所述阻挡层4，是由第一阻挡层41、第二阻挡层42和第三阻挡层43构成的三级台阶结构，第一阻挡层41位于第二阻挡层42外侧，第三阻挡层43位于第二阻挡层42内侧，各阻挡层均采用p型掺杂；该第一阻挡层41的厚度a为0.5～3μm，宽度d为0.2～1μm，该第二阻挡层42的厚度b为0.3～1μm，宽度e为0.5～1.4μm，该第三阻挡层43的厚度c为0.2～0.5μm，宽度f为0.9～2μm，且a>b>c，两个对称的阻挡层4之间形成孔径5；
所述沟道层6，位于两个阻挡层4和孔径5上部，其厚度为0.04～0.2μm；
所述势垒层7，位于沟道层6上部，其由若干层相同或不同的GaN基宽禁带半导体材料组成，厚度为5～50nm；
所述栅极10，其与两个阻挡层4在水平方向上存在交叠，交叠长度均大于0μm；
所述器件两边的钝化层12，其上刻有m个阶梯，该m个阶梯上淀积有金属，形成左、右两个阶梯场板13，该阶梯场板与源极电气连接，该钝化层12中的各级阶梯自上而下依次为第1阶梯，第2阶梯至第m阶梯，m为大于零的整数，根据使用要求确定，且第1阶梯的宽度为S1和高度为L1，第2阶梯的宽度为S2和高度为L2，第i阶梯的宽度为Si和高度为Li，第m阶梯的宽度为Sm和高度为Lm，Lm＝…＝Li＝...＝L2＝L1，L1的范围为0.5～4μm，宽度Si不同，且自上而下依次增大，i为整数且m≥i≥1；第1阶梯上表面距离第一阻挡层下边界的垂直距离为W，且W＝Li；该钝化层12采用SiO2、SiN、Al2O3、Sc2O3、HfO2、TiO2中的任意一种或其它绝缘介质材料；
所述阶梯场板13，其上部与第一阻挡层41下部之间的垂直距离大于0μm，该阶梯场板13与漂移层2之间的最小水平间距为t，t近似满足关系且e+f<3.5a，t<Si，其中，a为第一阻挡层41的厚度，e为第二阻挡层42的宽度，f为第三阻挡层43的宽度，Si为各级阶梯的宽度，i为整数且m≥i≥1；各级阶梯的高度会随着t的增加而相应的增大。
参照图3，本发明制作源阶梯场板垂直型功率晶体管的过程，给出如下三种实施例：
实施例一：制作钝化层为SiN，且阶梯场板的阶梯数为1的源阶梯场板垂直型功率晶体管。
步骤1.在衬底1上外延n-型GaN，形成漂移层2，如图3a。
采用n+型GaN做衬底1，使用金属有机物化学气相淀积技术，在衬底1上外延厚度为100μm、掺杂浓度为1×1015cm-3的n-型GaN半导体材料，形成漂移层2，其中：
外延采用的工艺条件为：温度为950℃，压强为40Torr，氢气流量为4000sccm，以SiH4为掺杂源，氨气流量为4000sccm，镓源流量为100μmol/min。
步骤2.在漂移层上外延n型GaN，形成孔径层3，如图3b。
使用金属有机物化学气相淀积技术，在漂移层2上外延厚度h为0.5μm、掺杂浓度为1×1015cm-3的n型GaN半导体材料，形成孔径层3，其中：
外延采用的工艺条件为：温度为950℃，压强为40Torr，以SiH4为掺杂源，氢气流量为4000sccm，氨气流量为4000sccm，镓源流量为100μmol/min。
步骤3.制作第一阻挡层41，如图3c。
先在孔径层3上第一次制作掩模；
再使用离子注入技术，在孔径层内的两侧位置注入剂量为1×1015cm-2的p型杂质Mg，制作厚度a为0.5μm，宽度d为0.2μm的两个第一阻挡层41。
步骤4.制作第二阻挡层42，如图3d。
先在孔径层3和两个第一阻挡层41上第二次制作掩模；
再使用离子注入技术，在左、右第一阻挡层41之间的孔径层3内两侧注入剂量为1×1015cm-2的p型杂质Mg，制作厚度b为0.3μm，宽度e为0.5μm的两个第二阻挡层42。
步骤5.制作第三阻挡层43，如图3e。
先在孔径层3、两个第一阻挡层41和两个第二阻挡层42上第三次制作掩模；
再使用离子注入技术，在左、右第二阻挡层42之间的孔径层3内两侧注入剂量为1×1015cm-2的p型杂质Mg，制作厚度c为0.2μm，宽度f为0.9μm的两个第三阻挡层43，两个第一阻挡层、两个第二阻挡层与两个第三阻挡层构成两个对称的三级台阶结构的阻挡层4，左右阻挡层4之间形成孔径5。
步骤6.外延GaN材料制作沟道层6，如图3f。
使用分子束外延技术，在两个第一阻挡层41、两个第二阻挡层42、两个第三阻挡层43和孔径5的上部外延厚度为0.04μm的GaN材料，形成沟道层6；
所述分子束外延技术，其工艺条件为：真空度小于等于1.0×10-10mbar，射频功率为400W，反应剂采用N2、高纯Ga源。
步骤7.外延Al0.5Ga0.5N，制作势垒层7，如图3g。
使用分子束外延技术在沟道层6上外延厚度为5nm的Al0.5Ga0.5N材料，形成势垒层7，其中：
分子束外延的工艺条件为：真空度小于等于1.0×10-10mbar，射频功率为400W，反应剂采用N2、高纯Ga源、高纯Al源；
步骤8.制作左、右两个注入区8，如图3h。
先在势垒层7上部第四次制作掩模；
再使用离子注入技术，在势垒层内的两侧注入剂量为1×1015cm-2的n型杂质Si，形成深度为0.01μm的注入区8；
然后，在1200℃温度下进行快速热退火。
步骤9.制作源极9，如图3i。
先在两个注入区8上部和势垒层7上部第五次制作掩模；
再使用电子束蒸发技术，在两个注入区上部淀积Ti/Au/Ni组合金属，形成源极9，其中：自下而上所淀积金属Ti的厚度为0.02μm、Au的厚度为0.3μm、Ni的厚度为0.05μm；
电子束蒸发的工艺条件为：真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于
步骤10.制作栅极10，如图3j。
先在源极9上部和势垒层7上部第六次制作掩模；
再使用电子束蒸发技术，在势垒层7上淀积Ni/Au/Ni组合金属，形成栅极10，其中：自下而上所淀积金属Ni的厚度为0.02μm、Au的厚度为0.2μm、Ni的厚度为0.04μm，栅极10与两个阻挡层4之间在水平方向上的交叠长度为0.4μm；
电子束蒸发的工艺条件为：真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于
步骤11.制作漏极11，如图3k。
使用电子束蒸发技术，在整个衬底1背面依次淀积Ti、Au、Ni，形成Ti/Au/Ni组合金属，完成漏极11的制作，且Ti的厚度为0.02μm、Au的厚度为0.7μm、Ni的厚度为0.05μm；
淀积金属所采用的工艺条件为：真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于
步骤12.淀积SiN绝缘介质材料，形成包裹的钝化层12，如图3l。
使用等离子体增强化学气相淀积技术，在除了漏极11底部以外的其他所有区域淀积SiN绝缘介质材料，形成包裹的钝化层12，其中：
淀积钝化层的工艺条件是：气体为NH3、N2及SiH4，气体流量分别为2.5sccm、950sccm和250sccm，温度、射频功率和压强分别为300℃、25W和950mTorr。
步骤13.在钝化层的左、右两侧刻蚀第1个平台，如图3m。
在钝化层12上部制作第七次掩模，使用反应离子刻蚀技术在钝化层12左、右两侧进行刻蚀，形成第1个平台，其中：
反应离子刻蚀的工艺条件为：CF4流量为45sccm，O2流量为5sccm，压强为15mTorr，功率为250W。
步骤14.制作第1阶梯，如图3n。
参照图4，本步骤的具体实现如下：
在钝化层12上部制作一次掩模，使用反应离子刻蚀技术，在钝化层12左、右两边的第1个平台内进行刻蚀，形成第1阶梯，并得到第2个平台，且第1阶梯与漂移层2的最小水平间距t为0.49μm，第1阶梯宽度S1为0.5μm，第1阶梯高度L1为4μm，且第1阶梯上表面距离第一阻挡层下边界的垂直距离W为4μm，其中：
反应离子刻蚀的工艺条件为：CF4流量为45sccm，O2流量为5sccm，压强为15mTorr，功率为250W。
步骤15.制作阶梯场板13，如图3o。
15.1)在带有1个阶梯的钝化层12上制作掩模；
15.2)使用电子束蒸发技术，即在真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于的工艺条件下，在左、右两边的阶梯上淀积连续的金属Au，且所淀积金属的上边界所在高度高于第一阻挡层41下边界所在高度0.3μm，制作左、右对称的两个阶梯场板13，并将该两侧的阶梯场板与源极电气连接，完成整个器件的制作。
实施例二：制作钝化层为SiO2，且阶梯场板的阶梯数为2的源阶梯场板垂直型功率晶体管。
第一步.在衬底1上外延n-型GaN，形成漂移层2，如图3a。
在温度为1000℃，压强为45Torr，以SiH4为掺杂源，氢气流量为4400sccm，氨气流量为4400sccm，镓源流量为110μmol/min的工艺条件下，采用n+型GaN做衬底1，使用金属有机物化学气相淀积技术，在衬底1上外延厚度为10μm、掺杂浓度为5×1016cm-3的n-型GaN材料，完成漂移层2的制作。
第二步.在漂移层上外延n型GaN，形成孔径层3，如图3b。
在温度为1000℃，压强为45Torr，以SiH4为掺杂源，氢气流量为4400sccm，氨气流量为4400sccm，镓源流量为110μmol/min的工艺条件下，使用金属有机物化学气相淀积技术，在漂移层2上外延厚度为1.5μm、掺杂浓度为5×1016cm-3的n型GaN材料，完成孔径层3的制作。
第三步.制作第一阻挡层41，如图3c。
3.1)在孔径层3上第一次制作掩模；
3.2)使用离子注入技术，在孔径层内的两侧位置注入剂量为5×1015cm-2的p型杂质Mg，制作厚度a为1.5μm，宽度d为0.5μm的两个第一阻挡层41。
第四步.制作第二阻挡层42，如图3d。
4.1)在孔径层3和两个第一阻挡层41上第二次制作掩模；
4.2)使用离子注入技术，在左、右第一阻挡层41之间的孔径层3内两侧注入剂量为5×1015cm-2的p型杂质Mg，形成厚度b为0.5μm，宽度e为0.8μm的两个第二阻挡层42。
第五步.制作第三阻挡层43，如图3e。
5.1)在孔径层3、两个第一阻挡层41和两个第二阻挡层42上第三次制作掩模；
5.2)使用离子注入技术，在左、右第二阻挡层42之间的孔径层3内两侧注入剂量为5×1015cm-2的p型杂质Mg，形成厚度c为0.3μm，宽度f为1.2μm的两个第三阻挡层43，两个第一阻挡层、两个第二阻挡层与两个第三阻挡层构成两个对称的三级台阶结构的阻挡层4，左右阻挡层4之间形成孔径5。
第六步.外延GaN材料，制作沟道层6，如图3f。
在真空度小于等于1.0×10-10mbar，射频功率为400W，反应剂采用N2、高纯Ga源的工艺条件下，使用分子束外延技术，在第一阻挡层41、第二阻挡层42、第三阻挡层43和孔径5上部，外延厚度为0.1μm的GaN材料，完成沟道层6的制作。
第七步.外延Al0.3Ga0.7N，制作势垒层7，如图3g。
在真空度小于等于1.0×10-10mbar，射频功率为400W，反应剂采用N2、高纯Ga源、高纯Al源的工艺条件下，使用分子束外延技术，在沟道层6上外延厚度为30nm的Al0.3Ga0.7N材料，完成势垒层7的制作。
第八步.制作左、右两个注入区8，如图3h。
8.1)在势垒层7上部第四次制作掩模；
8.2)使用离子注入技术，在势垒层内的两侧注入剂量为6×1015cm-2的n型杂质Si，制作深度为0.05μm的注入区8；然后在1200℃温度下进行快速热退火。
第九步.制作源极9，如图3i。
9.1)在两个注入区8上部和势垒层7上部，第五次制作掩模；
9.2)在真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于的工艺条件下，使用电子束蒸发技术，在两侧的注入区上部淀积Ti/Au/Ni组合金属，完成源极9的制作，且自下而上，Ti的厚度为0.02μm、Au的厚度为0.3μm、Ni的厚度为0.05μm。
第十步.制作栅极10，如图3j。
10.1)在两个源极9上部与势垒层7上部第六次制作掩模；
10.2)在真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于的工艺条件下，使用电子束蒸发技术，在势垒层7上淀积Ni/Au/Ni组合金属，完成栅极10的制作，且自下而上，Ni的厚度为0.02μm、Au的厚度为0.2μm、Ni的厚度为0.04μm，栅极10与两个阻挡层4之间在水平方向上的交叠长度为0.55μm。
第十一步.制作漏极11，如图3k。
在真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于的工艺条件下，使用电子束蒸发技术，在整个衬底1背面依次淀积Ti、Au、Ni，形成Ti/Au/Ni组合金属，完成漏极11的制作，且Ti的厚度为0.02μm、Au的厚度为0.7μm、Ni的厚度为0.05μm。
第十二步.淀积SiO2绝缘介质材料，形成包裹的钝化层12，如图3l。
在N2O流量为850sccm，SiH4流量为200sccm，温度为250℃，射频功率为25W，压力为1100mTorr的工艺条件下，使用等离子体增强化学气相淀积技术，淀积SiO2绝缘介质材料，以包裹除了漏极11底部的其他所有区域，完成钝化层12的制作。
第十三步.在钝化层内的左、右两侧刻蚀制作第1个平台，如图3m。
13.1)在钝化层12上部第七次制作掩模；
13.2)在CF4流量为20sccm，O2流量为2sccm，压强为20mT，偏置电压为100V的工艺条件下，使用反应离子刻蚀技术，在钝化层左、右两侧进行刻蚀，完成第1个平台的制作。
第十四步.制作第1阶梯至第2阶梯，如图3n。
参照图4，本步骤的具体实现如下：
14.1)在钝化层12上部制作一次掩模，使用反应离子刻蚀技术，在钝化层12左、右两边的第1个平台内进行刻蚀，形成第1阶梯，并得到第2个平台，且第1阶梯与漂移层2的最小水平间距t为0.19μm，第1阶梯宽度S1为0.3μm，第1阶梯高度L1为1μm，且第1阶梯上表面距离第一阻挡层下边界的垂直距离W为1μm；
14.2)在钝化层12上部制作一次掩模，使用反应离子刻蚀技术，在钝化层12左、右两边的第2个平台内进行刻蚀，形成第2阶梯，并得到第3个平台，第2阶梯宽度S2为0.8μm，第2阶梯高度L2为1μm；
反应离子刻蚀的工艺条件为：CF4流量为45sccm，O2流量为5sccm，压强为15mTorr，功率为250W。
第十五步.制作阶梯场板13，如图3o。
15.1)在钝化层12上制作掩模；
15.2)在真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于的工艺条件下，使用电子束蒸发技术，在钝化层12左、右两边的第1阶梯至第2阶梯上淀积连续的金属Pt，且所淀积金属的上边界所在高度高于第一阻挡层41下边界所在高度0.5μm，完成阶梯场板13的制作，并将阶梯场板与源极电气连接，完成整个器件的制作。
实施例三：制作钝化层为SiO2，且阶梯场板的阶梯数为3的源阶梯场板垂直型功率晶体管。
步骤A.采用温度为950℃，压强为40Torr，以SiH4为掺杂源，氢气流量为4000sccm，氨气流量为4000sccm，镓源流量为100μmol/min的工艺条件，采用n+型GaN做衬底1，使用金属有机物化学气相淀积技术，在衬底上外延厚度为3μm、掺杂浓度为1×1018cm-3的n-型GaN材料，制作漂移层2，如图3a。
步骤B.采用温度为950℃，压强为40Torr，以SiH4为掺杂源，氢气流量为4000sccm，氨气流量为4000sccm，镓源流量为100μmol/min的工艺条件，使用金属有机物化学气相淀积技术，在漂移层2上外延厚度为3μm、掺杂浓度为1×1018cm-3的n型GaN材料，制作孔径层3，如图3b。
步骤C.在孔径层3上第一次制作掩模，再使用离子注入技术，在孔径层内的两侧位置注入剂量为1×1016cm-2的p型杂质Mg，制作厚度a为3μm，宽度d为1μm的两个第一阻挡层41，如图3c。
步骤D.在孔径层3和两个第一阻挡层41上第二次制作掩模，再使用离子注入技术，在左、右第一阻挡层41之间的孔径层3内两侧位置注入剂量为1×1016cm-2的p型杂质Mg，制作厚度b为1μm，宽度e为1.4μm的两个第二阻挡层42，如图3d。
步骤E.在孔径层3、两个第一阻挡层41和两个第二阻挡层42上第三次制作掩模，再使用离子注入技术，在左、右第二阻挡层42之间的孔径层3内两侧位置注入剂量为1×1016cm-2的p型杂质Mg，制作厚度c为0.5μm，宽度f为2μm的两个第三阻挡层43，两个第一阻挡层、两个第二阻挡层与两个第三阻挡层构成两个对称的三级台阶结构的阻挡层4，左右阻挡层4之间形成孔径5，如图3e。
步骤F.采用真空度小于等于1.0×10-10mbar，射频功率为400W，反应剂采用N2、高纯Ga源的工艺条件，使用分子束外延技术，在两个第一阻挡层41、两个第二阻挡层42、两个第三阻挡层43和孔径5上部外延厚度为0.2μm的GaN材质的沟道层6，如图3f。
步骤G.采用真空度小于等于1.0×10-10mbar，射频功率为400W，反应剂采用N2、高纯Ga源、高纯Al源的工艺条件，使用分子束外延技术，在沟道层6上外延厚度为50nm的Al0.1Ga0.9N材质的势垒层7，如图3g。
步骤H.在势垒层7上部第四次制作掩模，再使用离子注入技术，在势垒层内两侧注入剂量为1×1016cm-2的n型杂质Si，制作深度为0.07μm的两个注入区8；然后，在1200℃下进行快速热退火，如图3h。
步骤I.在两个注入区8上部和势垒层7上部第五次制作掩模；再采用真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于的工艺条件，使用电子束蒸发技术，在两侧的注入区上部淀积金属，制作源极9，其中所淀积的金属为Ti/Au/Ni金属组合，即自下而上分别为Ti、Au与Ni，其厚度依次为0.02μm、0.3μm、0.05μm，如图3i。
步骤J.在源极9上部和势垒层7上部，第六次制作掩模；再采用真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于的工艺条件，使用电子束蒸发技术，在势垒层上淀积金属，制作栅极10，其中所淀积的金属为Ni/Au/Ni金属组合，即自下而上分别为Ni、Au与Ni，其厚度依次为0.02μm、0.2μm、0.04μm，栅极10与两个阻挡层4之间在水平方向上的交叠长度为0.6μm，如图3j。
步骤K.采用真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于的工艺条件，使用电子束蒸发技术，在整个衬底1的背面上淀积金属，制作漏极11，其中所淀积的金属依次为Ti、Au、Ni，形成Ti/Au/Ni金属组合，且Ti的厚度为0.02μm，Au的厚度为0.7μm，Ni的厚度为0.02μm，如图3k。
步骤L.采用N2O流量为850sccm，SiH4流量为200sccm，温度为250℃，射频功率为25W，压力为1100mTorr的工艺条件，使用等离子体增强化学气相淀积技术，淀积SiO2绝缘介质材料，以包裹除了漏极11底部以外的其他所有区域，完成钝化层12的制作，如图3l。
步骤M.在钝化层12上部第七次制作掩模，再采用CF4流量为20sccm，O2流量为2sccm，压强为20mTorr，偏置电压为100V的工艺条件，使用反应离子刻蚀技术，在左、右两边钝化层内刻蚀，形成第1个平台，如图3m。
步骤N.制作第1阶梯至第3阶梯，如图3n。
参照图4，本步骤的具体实现如下：
N1)在钝化层12上部制作一次掩模，使用反应离子刻蚀技术，在钝化层12左、右两边的第1个平台内进行刻蚀，形成第1阶梯，并得到第2个平台，且第1阶梯与漂移层2的最小水平间距t为0.18μm，第1阶梯宽度S1为0.2μm，第1阶梯高度L1为0.5μm，且第1阶梯上表面距离第一阻挡层下边界的垂直距离W为0.5μm；
N2)在钝化层12上部制作一次掩模，使用反应离子刻蚀技术，在钝化层12左、右两边的第2个平台内进行刻蚀，形成第2阶梯，并得到第3个平台，第2阶梯宽度S2为0.5μm，第2阶梯高度L2为0.5μm；
N3)在钝化层12上部制作一次掩模，使用反应离子刻蚀技术，在钝化层12左、右两边的第3个平台内进行刻蚀，形成第3阶梯，并得到第4个平台，第3阶梯宽度S3为1μm，3阶梯高度L3为0.5μm；
反应离子刻蚀的工艺条件为：CF4流量为45sccm，O2流量为5sccm，压强为15mTorr，功率为250W。
步骤O.在钝化层12上制作掩模，再采用真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于的工艺条件，使用电子束蒸发技术，在左、右两边的各阶梯上淀积连续的金属Ti，且所淀积金属的上边界所在高度高于第一阻挡层41下边界所在高度0.6μm，完成阶梯场板13的制作，并将阶梯场板与源极电气连接，完成整个器件的制作，如图3o。
本发明的效果可通过以下仿真进一步说明。
仿真：对传统GaN基电流孔径异质结场效应器件和本发明器件在击穿情况下沿器件右侧电流阻挡层左边缘的纵向电场分布进行仿真，结果如图5；对传统GaN基电流孔径异质结场效应器件和本发明器件在击穿情况下沿器件漂移层右侧边缘的纵向电场分布进行仿真，结果如图6；在图5和图6中，传统器件击穿电压为400V，本发明器件采用了3个阶梯，其击穿电压为1600V。
结合图5和图6所示的纵向电场分布可以明显地看出，采用三级台阶形式的阻挡层后，本发明器件结构可以更加有效地调制器件内部和漂移层两侧表面附近的电场分布，增加器件内高场区的范围，且使得器件内部和漂移层两侧表面附近的电场分布更加平坦，因此本发明器件的击穿电压远大于传统器件的击穿电压。
以上描述仅是本发明的几个具体实施例，并不构成对本发明的限制，显然对于本领域的专业人员来说，在了解了本发明内容和原理后，能够在不背离本发明的原理和范围的情况下，根据本发明的方法进行形式和细节上的各种修正和改变，但是这些基于本发明的修正和改变仍在本发明的权利要求保护范围之内。

Claims (8)

1.一种源阶梯场板垂直型功率晶体管，包括:衬底(1)、漂移层(2)、孔径层(3)、两个对称的阻挡层(4)、沟道层(6)、势垒层(7)和钝化层(12)，势垒层(7)上的两侧淀积有两个源极(9)，两个源极(9)下方通过离子注入形成两个注入区(8)，源极(9)之间的势垒层(7)上面淀积有栅极(10)，衬底(1)下面淀积有漏极(11)，钝化层(12)完全包裹在除漏极(11)底部以外的所有区域，两个对称的阻挡层(4)之间形成孔径(5)，其特征在于：
所述两个阻挡层(4)，采用由第一阻挡层(41)、第二阻挡层(42)和第三阻挡层(43)构成的三级台阶结构，且第一阻挡层(41)位于第二阻挡层(42)的外侧，第三阻挡层(43)位于第二阻挡层(42)的内侧；
所述钝化层(12)，采用阶梯结构，即在钝化层的两边刻有整数个阶梯，所有阶梯上淀积有金属，形成对称的两个整体阶梯场板(13)，该阶梯场板(13)与源极(9)电气连接，形成阶梯源场板。
2.根据权利要求1所述的晶体管，其特征在于阶梯场板(13)的阶梯数，是根据钝化层阶梯数m确定，m根据器件实际使用要求确定，其值为大于等于1的整数。
3.根据权利要求1所述的晶体管，其特征在于第一阻挡层(41)的厚度a为0.5～3μm，宽度d为0.2～1μm，第二阻挡层(42)的厚度b为0.3～1μm，宽度e为0.5～1.4μm，第三阻挡层(43)的厚度c为0.2～0.5μm，宽度f为0.9～2μm，且a>b>c。
4.根据权利要求1所述的晶体管，其特征在于阶梯场板(13)与漂移层(2)之间的最小水平间距t近似满足关系：且e+f<3.5a，其中，a为第一阻挡层(41)的厚度，e为第二阻挡层(42)的宽度，f为第三阻挡层(43)的宽度。
5.根据权利要求1所述的晶体管，其特征在于钝化层两边的各级阶梯高度Li相同，且第1阶梯上表面距离第一阻挡层下边界的垂直距离为W，且W＝Li，每个阶梯的宽度Si不同，且自上而下依次增大，i为整数且m≥i≥1。
6.一种制作源阶梯场板垂直型功率晶体管的方法，包括如下过程：
A.在衬底(1)上外延n-型GaN半导体材料，形成漂移层(2)；
B.在漂移层(2)上外延n型GaN半导体材料，形成厚度h为0.5～3μm、掺杂浓度为1×1015～1×1018cm-3的孔径层(3)；
C.在孔径层(3)上第一次制作掩模，利用该掩模在孔径层内的两侧位置注入剂量为1×1015～1×1016cm-2的p型杂质，制作厚度a与孔径层厚度h相同，宽度d为0.2～1μm的两个第一阻挡层(41)；
D.在孔径层(3)和左右第一阻挡层(41)上第二次制作掩模，利用该掩模在左右第一阻挡层(41)之间的孔径层内的两侧注入剂量为1×1015～1×1016cm-2的p型杂质，制作厚度b为0.3～1μm，宽度e为0.5～1.4μm的两个第二阻挡层(42)；
E.在孔径层(3)、左右第一阻挡层(41)和左右第二阻挡层(42)上第三次制作掩模，利用该掩模在左右第二阻挡层(42)之间的孔径层内的两侧注入剂量为1×1015～1×1016cm-2的p型杂质，制作厚度c为0.2～0.5μm，宽度f为0.9～2μm的两个第三阻挡层(43)，两个第一阻挡层(41)、两个第二阻挡层(42)与两个第三阻挡层(43)构成两个对称的三级台阶结构的阻挡层(4)，左右阻挡层(4)之间形成孔径(5)；
F.在两个第一阻挡层(41)、两个第二阻挡层(42)、两个第三阻挡层(43)和孔径(5)上部外延GaN半导体材料，形成厚度为0.04～0.2μm的沟道层(6)；
G.在沟道层(6)上部外延GaN基宽禁带半导体材料，形成厚度为5～50nm的势垒层(7)；
H.在势垒层(7)上部第四次制作掩模，利用该掩模在势垒层内两侧注入剂量为1×1015～1×1016cm-2的n型杂质，以制作注入区(8)，其中，两个注入区的深度均大于势垒层厚度，且小于沟道层(6)与势垒层两者的总厚度；
I.在两个注入区(8)上部和势垒层(7)上部第五次制作掩模，利用该掩模在两个注入区上部淀积金属，以制作源极(9)；
J.在源极(9)上部和势垒层(7)上部第六次制作掩模，利用该掩模在势垒层上淀积金属，以制作栅极(10)；
K.在衬底(1)的背面上淀积金属，以制作漏极(11)；
L.在除了漏极(11)底部以外的其他所有区域淀积绝缘介质材料，形成包裹的钝化层(12)；
M.在钝化层(12)上部第七次制作掩模，利用该掩模在钝化层(12)的左右两侧进行刻蚀，形成第1个平台；
N.制作第1阶梯至第m阶梯，过程如下：
N1)在钝化层(12)上部制作一次掩模，利用本次掩模在第1个平台内进行刻蚀，形成第1阶梯，并得到第2个平台；
N2)在钝化层(12)上部制作一次掩模，利用本次掩模在第2个平台内进行刻蚀，形成第2阶梯，并得到第3个平台；
以此类推，直至形成第m阶梯和第m+1个平台，m根据器件实际使用要求确定，其值为大于等于1的整数；
O.在带有m个阶梯的钝化层(12)上制作掩模，利用该掩模在左右两边的第1阶梯至第m阶梯上淀积连续的金属，形成左右对称的两个阶梯场板(13)，并将该两侧的阶梯场板与源极电气连接，完成整个器件的制作。
7.根据权利要求6所述的方法，其特征在于步骤O中形成的阶梯场板(13)，其上边界所在高度高于第一阻挡层(41)下边界所在高度。
8.根据权利要求6所述的方法，其特征在于步骤N中形成的各级阶梯的宽度Si，均满足Si>t，且Si自上而下依次增大，t为漂移层与阶梯场板(13)最近处的水平间距，i为整数且m≥i≥1。
CN201710198833.7A 2017-03-29 2017-03-29 源阶梯场板垂直型功率晶体管 Active CN107068740B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710198833.7A CN107068740B (zh) 2017-03-29 2017-03-29 源阶梯场板垂直型功率晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710198833.7A CN107068740B (zh) 2017-03-29 2017-03-29 源阶梯场板垂直型功率晶体管

Publications (2)

Publication Number Publication Date
CN107068740A CN107068740A (zh) 2017-08-18
CN107068740B true CN107068740B (zh) 2019-12-03

Family

ID=59618071

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710198833.7A Active CN107068740B (zh) 2017-03-29 2017-03-29 源阶梯场板垂直型功率晶体管

Country Status (1)

Country Link
CN (1) CN107068740B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107517872B (zh) * 2017-09-18 2024-02-13 中国人民武装警察部队黑龙江省边防总队哈尔滨警犬训练基地 警犬训练用垂直爬梯
CN114207833B (zh) * 2021-11-09 2024-01-23 英诺赛科(苏州)科技有限公司 氮化物基半导体装置以及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN85106895A (zh) * 1985-09-14 1987-03-11 株式会社东芝 半导体器件
KR100192955B1 (ko) * 1995-12-30 1999-06-15 윤종용 필드 플레이트를 구비한 고전압 반도체소자
TW200828452A (en) * 2006-11-07 2008-07-01 Raytheon Co Transistor having field plate
CN101221980A (zh) * 2007-01-11 2008-07-16 富士电机电子设备技术株式会社 电力半导体装置
CN101232045A (zh) * 2007-01-24 2008-07-30 中国科学院微电子研究所 一种场效应晶体管多层场板器件及其制作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7501669B2 (en) * 2003-09-09 2009-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
JP4810072B2 (ja) * 2004-06-15 2011-11-09 株式会社東芝 窒素化合物含有半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN85106895A (zh) * 1985-09-14 1987-03-11 株式会社东芝 半导体器件
KR100192955B1 (ko) * 1995-12-30 1999-06-15 윤종용 필드 플레이트를 구비한 고전압 반도체소자
TW200828452A (en) * 2006-11-07 2008-07-01 Raytheon Co Transistor having field plate
CN101221980A (zh) * 2007-01-11 2008-07-16 富士电机电子设备技术株式会社 电力半导体装置
CN101232045A (zh) * 2007-01-24 2008-07-30 中国科学院微电子研究所 一种场效应晶体管多层场板器件及其制作方法

Also Published As

Publication number Publication date
CN107068740A (zh) 2017-08-18

Similar Documents

Publication Publication Date Title
CN106887467B (zh) 漏连接半超结氮化镓基垂直型异质结功率器件及制造方法
CN106941117B (zh) 基于悬浮超结的氮化镓基异质结电流孔径器件及其制作方法
CN112635544B (zh) 具有偶极子层的增强型AlGaN-GaN垂直型超结HEMT及其制备方法
CN103887331A (zh) 高压igbt器件的vld终端及其制备方法
CN113644129B (zh) 一种具有台阶式P型GaN漏极结构的逆阻型HEMT
CN107068739B (zh) 弧形栅场板电流孔径功率器件
CN107134491B (zh) 基于弧形源场板的垂直结构电力电子器件
CN111834455A (zh) 增强型高电子迁移率晶体管及其制作方法
CN107068740B (zh) 源阶梯场板垂直型功率晶体管
CN107170821B (zh) 浮空型漏场板电流孔径器件及其制作方法
CN107146811B (zh) 基于阻挡层调制结构的电流孔径功率晶体管及其制作方法
CN107146812B (zh) 增强型栅场板GaN基电流孔径异质结场效应器件及其制作方法
CN111863953B (zh) 功率开关器件及其制作方法
CN107154435B (zh) 阶梯电流阻挡层垂直型功率器件
CN107170797A (zh) 基于漏场板的电流孔径异质结晶体管及其制作方法
CN205564759U (zh) 一种新型增强型iii-v异质结场效应晶体管
CN111863950A (zh) 结型栅-漏功率器件
CN107170798A (zh) 基于栅场板和漏场板的垂直型功率器件及其制作方法
CN106960873B (zh) 基于弧形漏场板和肖特基漏极的垂直型功率晶体管
CN106601792A (zh) 一种氮化镓高电子迁移率晶体管及其制备方法
CN107170804B (zh) 复合源场板电流孔径异质结场效应晶体管
CN107170820B (zh) 弧形栅-漏复合场板电流孔径异质结器件
CN107170819A (zh) 基于浮空源场板和浮空漏场板的垂直型异质结场效应器件
CN107170799B (zh) 浮空栅-漏复合场板垂直型电力电子器件
CN107170795A (zh) 源‑漏复合场板垂直型电力电子器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant