JP2024503763A - 窒化物系双方向スイッチング装置とその製造方法 - Google Patents

窒化物系双方向スイッチング装置とその製造方法 Download PDF

Info

Publication number
JP2024503763A
JP2024503763A JP2022513933A JP2022513933A JP2024503763A JP 2024503763 A JP2024503763 A JP 2024503763A JP 2022513933 A JP2022513933 A JP 2022513933A JP 2022513933 A JP2022513933 A JP 2022513933A JP 2024503763 A JP2024503763 A JP 2024503763A
Authority
JP
Japan
Prior art keywords
field plate
nitride
gate structure
layer
switching device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022513933A
Other languages
English (en)
Inventor
ジャオ シーユエ
ガオ ウーハオ
シアン ティアンヘン
Original Assignee
イノサイエンス （スーチョウ） セミコンダクター カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by イノサイエンス （スーチョウ） セミコンダクター カンパニー リミテッド filed Critical イノサイエンス （スーチョウ） セミコンダクター カンパニー リミテッド
Publication of JP2024503763A publication Critical patent/JP2024503763A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/425—Structural combination with electronic components, e.g. electronic circuits integrated to the outside of the casing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M6/00—Primary cells; Manufacture thereof
    • H01M6/50—Methods or arrangements for servicing or maintenance, e.g. for maintaining operating temperature
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/00304—Overcurrent protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/425—Structural combination with electronic components, e.g. electronic circuits integrated to the outside of the casing
    • H01M2010/4271—Battery management systems including electronic circuits, e.g. control of current or voltage to keep battery in healthy state, cell balancing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)
  • Ceramic Products (AREA)
  • Soft Magnetic Materials (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

窒化物系双方向スイッチング装置はバッテリー保護制御器と共に稼働する。バッテリー保護制御器は、電源入力端子と、過電流放電保護（DO）端子と、過電流充電保護（CO）端子と、電圧監視（VM）端子と、接地端子と、を有している。窒化物系双方向スイッチング装置はデュアルゲートトランジスタを備えている。デュアルゲートトランジスタは第一及び第二ソース電極並びに第一及び第二ゲート構造を含む。第一ソース電極はバッテリー保護制御器の接地端子に電気的に接続されるように配置されている。第二ソース電極は電圧監視抵抗器を介して制御器のVM端子に接続されるように配置されている。第一ゲート構造はバッテリー保護制御器のDO端子に電気的に接続されるように配置されている。第二ゲート構造はバッテリー保護制御器のCO端子に電気的に接続されるように配置されている。【選択図】図１

Description

本発明は、窒化物系半導体装置に関する。より具体的には、本発明はバッテリー保護制御器と共に稼働する状態に適合させるためのデュアルゲートトランジスタを備えている窒化物系双方向スイッチング装置に関する。
近年、高電子移動度トランジスタ（high-electron-mobility transistors、 HEMTs）に対する精力的な研究が非常に盛んに行われており、特にハイパワースイッチング及び高周波の応用面では顕著である。III族窒化物系HEMTは異なるバンドギャップを有している２種類の材料の間にあるヘテロ接合界面により量子井戸様構造（quantum well-like structure）を形成し、これにより二次元電子ガス（two-dimensional electron gas、 2DEG）領域を収容し、高パワー／周波数装置の要求を満たしている。HEMT以外、ヘテロ構造を有している装置の例として、ヘテロ接合バイポーラトランジスタ（heterojunction bipolar transistors、 HBT）、ヘテロ接合電界効果トランジスタ（heterojunction field effect transistor、 HFET）及び変調ドープFET（modulation-doped FETs、 MODFET）を更に含む。現在、HMET装置の歩留まりを高めて、大規模生産に適合させることが求められている。
本発明の一態様によれば、窒化物系半導体装置を提供する。窒化物系双方向スイッチング装置はバッテリー保護制御器と共に稼働するために用いられている。バッテリー保護制御器は、電源入力端子と、過電流放電保護（discharge over-current protection、 DO）端子と、過電流充電保護（charge over-current protection、 CO）端子と、電圧監視（voltage monitoring、 VM）端子と、接地端子と、を有している。窒化物系双方向スイッチング装置は、窒化物系活性層と、窒化物系バリア層と、複数のスペーサー層と、デュアルゲートトランジスタと、を含む。窒化物系活性層は基板上に設置されている。窒化物系バリア層は窒化物系活性層上に設置され、且つこれが有しているバンドギャップは窒化物系活性層のバンドギャップよりも大きい。スペーサー層は窒化物系バリア層の上に設置され、且つ第一スペーサー層及び第一スペーサー層の上に位置している第二スペーサー層を少なくとも備えている。デュアルゲートトランジスタは第一及び第二ソース電極並びに第一及び第二ゲート構造を備えている。第一及び第二ソース電極は複数のスペーサー層上に設置されている。第一ソース電極はバッテリー保護制御器の接地端子に電気的に接続されるように配置されている。第二ソース電極は電圧監視抵抗器を介して制御器のVM端子に接続されるように配置されている。第一及び第二ゲート構造は窒化物系バリア層上に設置されていると共に第一及び第二ソース電極の間に横設されている。第一ゲート構造は第一ゲート電極を含み、第一ゲート電極はバッテリー保護制御器のDO端子に電気的に接続されるように配置されている。第二ゲート構造は第二ゲート電極を備え、第二ゲート電極はバッテリー保護制御器のCO端子に電気的に接続されるように配置されている。
本発明の一態様によれば、窒化物系双方向スイッチング装置の製造方法を提供する。この方法は以下のステップを含む。基板上方に窒化物系活性層を形成する。窒化物系活性層上に窒化物系バリア層を形成し、窒化物系バリア層が有しているバンドギャップは窒化物系活性層のバンドギャップより大きい。窒化物系バリア層上方に第一及び第二ゲート電極を形成する。第二窒化物系半導体層上に第一不動態層を形成し、第一及び第二ゲート電極を被覆する。第一不動態層上に下部ブランケットフィールドプレートを形成する。ウェットエッチングプロセスにより、下部ブランケットフィールドプレートに対しパターン化を行い、第一及び第二ゲート電極上方に第一及び第二下部フィールドプレートをそれぞれ形成する。第一不動態層上に第二不動態層を形成して第一及び第二下部フィールドプレートを被覆する。第二不動態層上に上部ブランケットフィールドプレートを形成する。ドライエッチングプロセスにより、上部ブランケットフィールドプレートに対しパターン化を行い、第一及び第二下部フィールドプレート上方に第一及び第二上部フィールドプレートをそれぞれ形成する。
本発明の一態様によれば、窒化物系半導体装置を提供する。窒化物系双方向スイッチング装置はバッテリー保護制御器と共に稼働するために用いられている。バッテリー保護制御器は電源入力端子と、過電流放電保護（discharge over-current protection、 DO）端子と、過電流充電保護（charge over-current protection、 CO）端子と、電圧監視（voltage monitoring、 VM）端子と、接地端子と、を有している。窒化物系双方向スイッチング装置は窒化物系活性層と、窒化物系バリア層と、デュアルゲートトランジスタと、を備えている。窒化物系バリア層は窒化物系活性層上に設置され、且つ窒化物系バリア層が有しているバンドギャップは窒化物系活性層のバンドギャップより大きい。デュアルゲートトランジスタは第一ソース電極と、第二ソース電極と、第一ゲート電極と、第二ゲート電極と、第一下部フィールドプレートと、第二下部フィールドプレートと、第一上部フィールドプレートと、第二上部フィールドプレートと、を含む。第一ソース電極はバッテリー保護制御器の接地端子に電気的に接続されている。第二ソース電極は電圧監視抵抗器を介して制御器のVM端子に接続されるように配置されている。第一ゲート電極はバッテリー保護制御器のDO端子に電気的に接続されるように配置されている。第二ゲート電極はバッテリー保護制御器のCO端子に電気的に接続されるように配置されている。第一下部フィールドプレートは第一ゲート電極上方に設置されている。第二下部フィールドプレートは第二ゲート電極上に設置されている。第一上部フィールドプレートは第一下部フィールドプレート上方に設置されている。第二上部フィールドプレートは第二下部フィールドプレート上方に設置されている。第一上部フィールドプレートから第二上部フィールドプレートまでの距離は第一下部フィールドプレートから第二下部フィールドプレートまでの距離より短い。
よって、第一上部フィールドプレートから第二上部フィールドプレートまでの距離は第一下部フィールドプレートから第二下部フィールドプレートまでの距離より短い。フィールドプレートを配置することにより耐電圧を高める要素としている。双方向スイッチング装置がターンオフ状態となると、複数のゲート構造の間にある領域に破壊が発生するかどうかはそれがある位置の電界の分布に関連する。これは複数のゲート構造の間に他の導電素子が形成されていないため、フィールドプレートの配置及びターンオフ状態の制御状況に高い相関関係があるためである。本発明のフィールドプレートの配置によりターンオフ状態が安定することにより、窒化物系双方向スイッチング装置がバッテリー保護制御器と共に良好に稼働する。
添付図面を結合して参照すると、以下の具体的な実施形態から本開示の各性質を容易に理解できる。各特徴は比率に基づいて描写しているわけではない点に留意すべきである。実際には、本開示を明確にするため、各特徴のサイズは任意で増減できる。下記明細書中では図面を参照して更に詳しく本発明の実施例を説明する。
図１は本発明の幾つかの実施例に係るバッテリー保護制御器と共に稼動する窒化物系双方向スイッチング装置を示す回路図である。
図２は本発明の幾つかの実施例に係る窒化物系双方向スイッチング装置を示す等価回路図である。
図３Ａは本発明の幾つかの実施例に係る双方向スイッチング装置を示す配置図である。
図３Ｂと図３Ｃは図３Ａ中の双方向スイッチング装置の線I-I'及び線II-II'に沿う横断面図である。
図４Ａは図３Ｃに示す区域を示す拡大図である。
図４Ｂは図３Ｃに示す区域を示す拡大図である。
図５は本発明の幾つかの実施例に係る双方向スイッチング装置を示す横断面図である。
図６は本発明の幾つかの実施例に係る双方向スイッチング装置を示す横断面図である。
図７は本発明の幾つかの実施例に係る双方向スイッチング装置を示す横断面図である。
図８は本発明の幾つかの実施例に係る双方向スイッチング装置を示す横断面図である。
図９は本発明の幾つかの実施例に係る双方向スイッチング装置を示す横断面図である。
図１０は本発明の幾つかの実施例に係る双方向スイッチング装置を示す横断面図である。
図１１は本発明の幾つかの実施例に係る双方向スイッチング装置を示す横断面図である。
図１２は本発明の幾つかの実施例に係る双方向スイッチング装置を示す横断面図である。
図１３は本発明の幾つかの実施例に係る双方向スイッチング装置を示す横断面図である。
図１４は本発明の幾つかの実施例に係る双方向スイッチング装置を示す横断面図である。
図１５Ａ乃至図１５Ｌは本発明の幾つかの実施例に係る半導体装置の製造方法を示す異なる工程図である。
本明細書を添付した図面及び詳細な説明において、同一または相似する部材には同一符号を付して表示する。以下の添付図面を結合した詳細な説明により、本開示の内容の実施形態を容易に理解できる。
本明細書を添付した図面及び詳細説明において、同一または相似する部件には同一符号を付して表示する。以下の添付図面を結合した詳細な説明により、本開示の内容の実施形態を容易に理解できる。
空間の説明において、例えば「上」、「上方」、「下」、「上向き」、「左側」、「右側」、「下方」、「上部」、「底部」、「縦方向」、「横方向」、「一側」、「高い」、「低い」、「上寄り」、「の上」、「の下」等の用語は、ある部材または部材で構成されているグループのある平面に対し定義するものであり、部材の方位は対応する図に示す。ちなみに、ここで使用する空間の描写は説明のために用いるにすぎず、ここで説明する構造は実務上の実施においてあらゆる方向または方式で空間中に設置可能であり、この前提により、本発明の内容の実施形態の利点がこのような設置により偏ることはない。
また、ここで留意すべき点は、矩形に近似するように描かれている各種構造の実際の形状については、装置の製造条件により、湾曲していたり、円形の辺縁を有していたり、僅かに不均一な厚さを有している等する点である。本発明の内容において、直線及び直角を使用した描写は層体及び技術的特徴を示すために用いているに過ぎない。
以下の説明において、半導体装置／ダイ／パッケージ及びそれらの製造方法等を優先的な実例とする。当業者ならば、本発明の範囲及び精神を逸脱せずに添加及び／または代替を含む改修が可能であることが容易に理解できる。本発明が不明確にならないようにするため、特定の細部を省略することができる。然しながら、本発明の内容は当業者が過度な実験を行わずに本発明の内容の教示を実現出来るようにしている。
図１は本発明の幾つかの実施例に係るバッテリー保護制御器１０と共に稼動する窒化物系双方向スイッチング装置Ｑ１を示す回路図である。図２は本発明の幾つかの実施例に係る窒化物系双方向スイッチング装置Ｑ１を示す等価回路図である。バッテリー１２がバッテリー保護制御器１０に電気的に接続されている。キャパシタＣ１及び抵抗器Ｒ１はバッテリー１２及びバッテリー保護制御器１０の間に接続可能であり、その間の信号を変調する。充電器１４は回路中に電気的に接続可能である。抵抗器Ｒ２は充電器１４及びバッテリー保護制御器１０の間に接続可能であり、その間の信号を変調する。窒化物系双方向スイッチング装置Ｑ１はバッテリー保護制御器１０に電気的に接続されている。
窒化物系双方向スイッチング装置Ｑ１は回路中で双方向ターンオン及び双方向ターンオフ機能を提供するように配置されている。充電操作過程では、電流が充電器１４の正極P+からバッテリー１２の正極B+に向けて流れる。放電操作過程では、電流がバッテリー１２の正極B+から負荷１６に向けて流れる。
バッテリー保護制御器１０は、電源入力端子Vccと、接地端子Vssと、過電流放電保護端子DOと、過電流充電保護端子COと、電圧監視端子VMと、を有している。２つの出力ポート、過電流放電保護端子DO及び過電流充電保護端子COを有しているため、特定のスイッチのより充電操作及び放電操作を制御する必要がある。
双方向スイッチング装置Ｑ１はソース電極Ｓ１及びＳ２並びにゲート電極Ｇ１及びＧ２を有している。ソース電極Ｓ１はバッテリー保護制御器１０の接地端子Vssに電気的に接続されるように配置されている。ソース電極Ｓ２はＲ２を介してバッテリー保護制御器１０の電圧監視端子VMに接続されるように配置されている。抵抗器Ｒ２は電圧監視抵抗器としている。ゲート電極Ｇ１はバッテリー保護制御器１０の過電流放電保護端子DOに電気的に接続されるように配置されている。ゲート電極Ｇ２はバッテリー保護制御器１０の過電流充電保護端子COに電気的に接続されるように配置されている。
図２を参照すると、双方向スイッチング装置Ｑ１はデュアルゲートトランジスタを備えている。デュアルゲートトランジスタは直列接続されている１対の窒化物系トランジスタ素子Ｍ１及びＭ２により実現している。窒化物系トランジスタ素子Ｍ１はソース電極Ｓ１及びゲート電極Ｇ１を備えている。窒化物系トランジスタ素子Ｍ２はソース電極Ｓ２及びゲート電極Ｇ２を備えている。
ゲート電極Ｇ１及びＧ２のうちの何れか１つが切断される条件において、対応する窒化物系トランジスタＭ１またはＭ２がターンオフとなることにより、充電操作または放電操作を終了することができる。この状態において、双方向スイッチング装置Ｑ１がそのうちの少なくとも１つのターンオフトランジスタ素子を備えることにより、耐圧構造とする。双方向スイッチング装置Ｑ１が提供する耐圧程度は双方向スイッチング装置Ｑ１の性能によって決まる。
一例を挙げると、双方向スイッチング装置が十分な耐電圧を提供する状況において、この装置に終端接続して行う充電操作または放電操作がスムーズになる。然しながら、双方向スイッチング装置が提供する耐電圧（withstand voltage）が低い場合、この装置に終端接続して行う充電操作または放電操作が失敗する可能性がある。この点について、低い耐電圧は双方向スイッチング装置中の破壊に起因する可能性がある。
また、充電操作または放電操作を実行する際に、双方向スイッチング装置Ｑ１が低い電圧降下を実現する。その原因の１つは、窒化物系トランジスタ素子Ｍ１及びＭ２が低い導通状態抵抗を有することをできるためである。低い電圧降下により負荷１６が予め設計した稼働状態となる。本発明は改善した耐電圧を有している双方向スイッチング装置を提供し、回路中のバッテリー保護制御器と結合して適切に稼働させる。
図３Ａは本発明の幾つかの実施例に係る双方向スイッチング装置１Ａを示す配置図である。配置図は双方向スイッチング装置１Ａのゲート電極２６４及び２８４、フィールドプレート１２２及び１２４、並びにソース電極３０及び３２の間の関係を示す。これらの部材は双方向スイッチング装置１Ａ中のデュアルゲートトランジスタを構成している。この図の配置は双方向スイッチング装置１Ａの上面図を反映し、即ち、この配置は、ゲート電極２６４及び２８４、フィールドプレート１２２、１２３、１２４及び１２５、ソース電極３０及び３２が層方式で形成され、これらの層に垂直になる方向に沿って観察したものを反映している。以下、双方向スイッチング装置１Ａの更に多くの構造の仔細を提供する。
図３Ｂ及び図３Ｃは図３Ａ中の双方向スイッチング装置１Ａの線I-I'及び線II-II'に沿う横断面図である。双方向スイッチング装置１Ａは基板２０と、窒化物系半導体層２２及び２４と、ゲート構造２６及び２８と、スペーサー層１１６、１１８、１２０、１３０、１３２と、ビア１３４、１３６、１３８、１４０、１４２と、パターン化導電層１４４、１４６と、保護層１４８と、を更に備えている。
基板２０は半導体基板でもよい。基板２０の例示材料としては、例えば、ケイ素（Si）、シリコンゲルマニウム（SiGe）、炭化ケイ素（SiC）、ヒ化ガリウム、pドープSi、nドープSi、サファイア、semiconductor on insulator（例えば、SOI （silicon on insulator、 SOI））、或いは他の適合する基板材料が挙げられるが、これらに限定されるものではない。幾つかの実施例において、基板１０２は、例えば、第３族元素、第４族元素、第５族元素、或いはそれらの組合せ（例えば、III-V族化合物）が挙げられるが、これらに限定されるものではない。他の実施例では、基板２０が、例えば１つまたは複数の他の特徴が挙げられるが、これらに限定されるものではない。例えば、ドープ領域（doped region）、埋込層（buried layer）、エピタキシャル層（epitaxial （epi） layer ）或いはそれらの組み合わせを含む。
窒化物系半導体層２２は基板２０上に設置されている。窒化物系半導体層２２の例示材料としては、例えば、窒化物またはIII-V族化合物が挙げられるが、これらに限定されるものではない。例えば、窒化ガリウム（GaN）、窒化アルミニウム（AlN）、窒化インジウム（InN）、InxAlyGa（1-x-y）N（ここでは、x+y≦1）、AlyGa（1-y）N（ここでは、y≦1）を含む。窒化物系半導体層２４は窒化物系半導体層２２上に設置されている。窒化物系半導体層２４の例示材料として、窒化物またはIII-V族化合物が挙げられるが、これらに限定されるものではない。例えば、窒化ガリウム（GaN）、窒化アルミニウム（AlN）、窒化インジウム（InN）、 InxAlyGa（1-x-y）N（ここでは、x+y≦1）、AlyGa（1-y）N（ここでは、y≦1）を含む。
窒化物系半導体層２２及び２４の例示材料を選択し、窒化物系半導体層２４のバンドギャップ（即ち、禁制帯幅（forbidden band width））を窒化物系半導体層２２のバンドギャップより大きくすることにより、これらの電子親和力を互いに相違するようにし、且つこれらの間にヘテロ接合（heterojunction）を形成する。例えば、窒化物系半導体層２２が約3.4evのバンドギャップを有している未ドープ窒化ガリウム層である場合、窒化物系半導体層２４として約4.0evのバンドギャップを有している窒化ガリウムアルミニウム（AlGaN）層を選択可能である。よって、窒化物系半導体層２２及び２４はそれぞれチャンネル層（channel layer）及びバリア層（barrier layer）とすることができる。チャンネル層及びバリア層の間の結合界面箇所に三角井戸が発生し、電子が三角井戸中に蓄積することにより、ヘテロ接合に隣接する二次元電子ガス（two-dimensional electron gas、 2DEG）領域が発生する。よって、双方向スイッチング装置１Ａが少なくとも１つの窒化ガリウム系（GaN-based）の高電子移動度トランジスタ（high-electron-mobility transistor、 HEMT）を含む。
幾つかの実施例において、双方向スイッチング装置１Ａはバッファ層、核生成層、或いはそれらの組み合わせ（図示省略）を更に備えている。バッファ層は基板２０と窒化物系半導体層２２との間に設置されている。バッファ層は基板２０と窒化物系半導体層２２との間の格子及び熱的不整合を減少させるように配置され、これにより不整合（mismatches）／差異（difference）により引き起こされた欠陥を修復する。バッファ層はIII-V族化合物を含む。III-V族化合物として、アルミニウム、ガリウム、インジウム、窒素、またはそれらの組み合わせが挙げられるが、これらに限定されるものではない。よって、バッファ層の例示材料として、例えば、窒化ガリウム（GaN）、窒化アルミニウム（AlN）、窒化ガリウムアルミニウム（AlGaN）、窒化アルミニウムインジウムガリウム（InAlGaN）、或いはそれらの組み合わせを更に含むが、これらに限定されるものではない。基板２０とバッファ層との間に核生成層を形成してもよい。核生成層は基板２０とバッファ層のIII族窒化物層との間の不整合／差異に適合するように変遷するように配置されている。核生成層の例示材料としては、例えば、窒化アルミニウム（AlN）またはそのあらゆる合金が挙げられるが、これらに限定されるものではない。
ゲート構造２６は窒化物系半導体層２４上／上方／の上に設置されている。ゲート構造２６は図３Ａで描かれているpドープIII-V族化合物半導体層２６２及びゲート電極２６４を備えてもよい。pドープIII-V族化合物半導体層２６２及びゲート電極２６４は窒化物系半導体層２４上に積層されている。pドープIII-V族化合物半導体層２６２は窒化物系半導体層２４とゲート電極２６４との間に位置している。幾つかの実施例において、ゲート構造２６はpドープIII-V族化合物半導体層２６２とゲート電極２６４との間に選択可能な誘電層（図示省略）を更に備えてもよい。
ゲート構造２８は窒化物系半導体層２４上／上方／の上に設置されている。ゲート構造２８は選択可能なpドープIII-V族化合物半導体層２８２及び図３Ａで描かれているゲート電極２８４を備えている。ゲート構造２６の配置はゲート構造２８に応用可能である。
本実施例の例示説明において、双方向スイッチング装置１Ａはエンハンスモード装置（enhancement mode device）であり、ゲート電極２６４及び２８４に約ゼロバイアス（zero bias）が印加されると、ノーマリーオフ状態（normally-off state）となる。具体的には、pドープIII-V族化合物半導体層２６２及び２８２が窒化物系半導体層２４と共に少なくとも１つのp-n接合を形成して2DEG領域を消耗させ、対応するゲート構造２６及び２８の下方の位置に対応する2DEG領域の少なくとも１つの区域が2DEG領域の残りの部分とは異なる特性（例えば、異なる電子濃度）を有しているため、ブロックされる。
このようなメカニズムにより、双方向スイッチング装置１Ａがノーマリーオフ特性（normally-off characteristic）を有している。換言すれば、ゲート電極２６４及び２８４に電圧が印加されていない場合、または、ゲート電極２６４及び２８４に印加された電圧が閾値電圧（即ち、ゲート構造２６及び２８下方に反転層を形成するのに必要な最小電圧）より低い場合、ゲート構造２６または２８下方にある2DEG領域の区域がブロックされた状態に保持され、これにより電流が流れなくなっている。また、pドープIII-V族化合物半導体層２６２及び２８２を提供することにより、ゲートの漏電が減少し、且つオフ状態過程における閾値電圧が増加する。
pドープIII-V族化合物半導体層２６２及び２８２の例示材料としては、例えば、pドープIII-V族窒化物半導体材料が挙げられるが、これに限定されるものではない。例えば、p型窒化ガリウム、p型窒化ガリウムアルミニウム、p型窒化インジウム、p型窒化アルミニウムインジウム、p型窒化インジウムガリウム、p型窒化アルミニウムインジウムガリウム、或いはそれらの組み合わせを含む。幾つかの実施例において、p型不純物（例えば、ベリリウム（Be）、亜鉛（Zn）、カドミウム（Cd）、及びマグネシウム（Mg））を使用してpドープ材料を実現している。
幾つかの実施例において、窒化物系半導体層２２は未ドープ窒化ガリウムを含み、窒化物系半導体層２４は窒化ガリウムアルミニウムを含み、且つpドープIII-V族化合物半導体層２６２及び２８２はp型窒化ガリウム層であり、底層バンド構造を上向きに湾曲すると共に2DEG領域の対応する区域を消耗させることにより、双方向スイッチング装置１Ａをオフ状態（an off-state condition）にする。
幾つかの実施例において、ゲート電極２６２及び２８４は金属または金属化合物を含む。ゲート電極２６２及び２８４は単層、或いは、同じまたは異なる組成の多層として形成されてもよい。金属または金属化合物の例示材料としては、例えば、タングステン（W）、金（Au）、パラジウム（Pd）、チタン（Ti）、タンタル（Ta）、コバルト（Co）、ニッケル（Ni）、プラチナ（Pt）、モリブデン（Mo）、窒化チタン（TiN）、窒化タンタル（TaN）、ケイ素（Si）、金属合金またはその化合物、或いは他の金属化合物が挙げられるが、これらに限定されるものではない。幾つかの実施例において、ゲート電極２６２及び２８４の例示材料としては、例えば、窒化物、酸化物、ケイ化物、ドープ半導体、或いはそれらの組み合わせが挙げられるが、これらに限定されるものではない。幾つかの実施例において、選択可能な誘電層は単層または多層の誘電材料で形成されている。例示誘電材料として、例えば、１つまたは複数の酸化物層、酸化ケイ素層、窒化ケイ素層、高k誘電材料（例えば、酸化ケイ素（SiOx）層、窒化ケイ素（SiNx）層、高k誘電材料（例えば、二酸化ハフニウム（HfO2）、酸化アルミニウム（Al2O3）、二酸化チタン（TiO2）、酸化ハフニウムジルコニウム（HfZrO）、三酸化二タンタル（Ta2O3）、ケイ酸ハフニウム（HfSiO4）、二酸化ジルコニウム（ZrO2）、二酸化ケイ素ジルコニウム（ZrSiO2）等）、或いはそれらの組み合わせが挙げられるが、これらに限定されるものではない。
ソース電極３０及び３２は窒化物系半導体層２４上に設置されている。ソース電極３０及び３２はゲート構造２６及び２８の対応する両側に位置している。ゲート構造２６及び２８はソース電極３０及び３２の間に位置している。各ゲート構造２６及び２８はソース電極３０及び３２の間に横方向に位置している。ゲート構造２６及び２８並びにソース電極３０及び３２は共に2DEG領域を有しているデュアルゲートトランジスタとしてもよく、窒化物系（nitride-based）／窒化ガリウム系（GaN-based）のデュアルゲートトランジスタと称してもよい。
本実施例の例示説明において、ソース電極３０及び３２はその間にあるゲート構造２６及び２８に対し対称になっている。幾つかの実施例において、ソース電極３０及び３２は選択的にその間にあるゲート構造２６及び２８に対し非対称になっていてもよい。
幾つかの実施例において、ソース電極３０及び３２は、例えば、金属、合金、ドープ半導体材料（例えばドープ結晶ケイ素）、化合物（例えばケイ化物及び窒化物）、他の導体材料、或いはそれらの組み合わせを含むが、これらに限定されるものではない。ソース電極３０及び３２の例示材料としては、例えば、チタン（Ti）、アルミニウムケイ素（AlSi）、窒化チタン（TiN）、或いはそれらの組み合わせが挙げられるが、これらに限定されるものではない。ソース電極３０及び３２は単層でもよく、同じまたは異なる組成による多層でもよい。幾つかの実施例において、ソース電極３０及び３２は窒化物系半導体層２４とのオーミック接触を形成している。ソース電極３０及び３２にチタン（Ti）、アルミニウム（Al）、或いは他の適合する材料を付加してオーミック接触を実現している。幾つかの実施例において、各ソース電極３０及び３２は少なくとも１つの保形層及び導電充填材料で形成されている。保形層は導電充填材料を被覆可能である。保形層の例示材料として、例えば、チタン（Ti）、タンタル（Ta）、窒化チタン（TiN）、アルミニウム（Al）、金（Au）、アルミニウムケイ素（AlSi）、ニッケル（Ni）、プラチナ（Pt）、或いはそれらの組み合わせが挙げられるが、これらに限定されるものではない。導電充填の例示材料としては、例えば、アルミニウムケイ素（AlSi）、アルミニウム銅（AlCu）、或いはそれらの組み合わせが挙げられるが、これらに限定されるものではない。
スペーサー層１１６、１１８、１２０、１３０、１３２は窒化物系半導体層２４上方に設置されている。スペーサー層１１６、１１８、１２０は窒化物系半導体層２４上に順に積層されている。スペーサー層１１６、１１８、１２０は保護ためにまたは装置の電気的特性（例えば、異なる層／素子の間に絶縁効果を提供する）を増強するために形成されている。スペーサー層１１６は窒化物系半導体層２４の上面を被覆している。スペーサー層１１６はゲート構造２６及び２８を被覆してもよい。スペーサー層１１６はゲート構造２６及び２８の対向する２つの側壁を少なくとも被覆している。ソース電極３０及び３２はスペーサー層１１６、１１８、１２０を貫通／通過して窒化物系半導体層２４と接触している。
スペーサー層１１６、１１８、１２０の例示材料としては、例えば、窒化ケイ素（SiNx）、酸化ケイ素（SiOx）、窒化ケイ素（Si3N4）、窒化酸化ケイ素（SiON）、炭化ケイ素（SiC）、窒化ケイ素ホウ素SiBN）、窒化炭素ケイ素ホウ素（SiCBN）、酸化物、窒化物、或いはそれらの組み合わせが挙げられるが、これらに限定されるものではない。幾つかの実施例において、スペーサー層１１６、１１８、１２０のうちの少なくとも１つは多層構造でもよく、例えば、酸化アルミニウム／窒化ケイ素（Al2O3／SiN）、酸化アルミニウム／二酸化ケイ素（Al2O3／SiO2）、窒化アルミニウム／窒化ケイ素（AlN／SiN）、窒化アルミニウム／二酸化ケイ素（AlN／SiO2）、或いはそれらを組み合わせた複合誘電層でもよい。
フィールドプレート１２２、１２３、１２４、及び１２５はゲート構造２６及び２８上方に設置されている。フィールドプレート１２２及び１２３はスペーサー層１１６及び１１８の間に位置している。フィールドプレート１２４及び１２５はスペーサー層１１８及び１２０の間に位置している。即ち、スペーサー層１１６、フィールドプレート１２２及び１２３、スペーサー層１１８、フィールドプレート１２４及び１２５、並びにスペーサー層１２０は窒化物系半導体層２４上に順に積層／形成されている。フィールドプレート１２２、１２３、１２４、及び１２５はソース電極３０及び３２の間に位置している。フィールドプレート１２２、１２３、１２４、及び１２５の例示材料として、例えば、導電材料が挙げられるが、これに限定されるものではない。例えば、チタン（Ti）、タンタル（Ta）、窒化チタン（TiN）、窒化タンタル（TaN）、或いはそれらの組み合わせを含む。幾つかの実施例において、他の導電材料を更に使用してもよく、例えば、アルミニウム、銅ドープケイ素、及びこれらの材料を含む合金を使用してもよい。
図３Ｃを参照すると、フィールドプレート１２２及び１２３は双方向スイッチング装置１Ａ中の下部フィールドプレートとしてもよい。フィールドプレート１２２はスペーサー層１１６上に設置されているため、ゲート構造２６と分離している。フィールドプレート１２２は少なくとも一部分のゲート構造２６を横方向に跨いでいる。フィールドプレート１２２は領域を横方向に跨ぎ、この領域はゲート構造２６に直接隣接していると共にゲート構造２６及び２８の間に位置している。フィールドプレート１２３はスペーサー層１１６上に設置されているため、ゲート構造２８と分離している。フィールドプレート１２３はゲート構造２８の少なくとも一部分を横方向に跨いでいる。フィールドプレート１２３は領域を横方向に跨ぎ、この領域はゲート構造２８に直接隣接していると共にゲート構造２６及び２８の間に位置している領域である。フィールドプレート１２２及び１２３は互いに横方向に間隔を空けている。
フィールドプレート１２４及び１２５は双方向スイッチング装置１Ａ中の上部フィールドプレートとしてもよい。フィールドプレート１２４はスペーサー層１１８上に設置されているため、フィールドプレート１２２と分離している。フィールドプレート１２４はフィールドプレート１２２の少なくとも一部分を横方向に跨いでいる。フィールドプレート１２４は領域を横方向に跨ぎ、この領域はフィールドプレート１２２に直接隣接していると共にフィールドプレート１２２及び１２３の間に位置している。フィールドプレート１２５はスペーサー層１１８上に設置されているため、フィールドプレート１２３と分離している。フィールドプレート１２５はフィールドプレート１２３の少なくとも一部分を横方向に跨いでいる。フィールドプレート１２５は領域を横方向に跨ぎ、この領域はフィールドプレート１２３に直接隣接していると共にフィールドプレート１２２及び１２３の間に位置している。フィールドプレート１２４及び１２５は互いに横方向に間隔を空けている。
よって、フィールドプレート１２４からフィールドプレート１２５までの距離はフィールドプレート１２２からフィールドプレート１２３までの距離より短い。フィールドプレート１２２、１２３、１２４、１２５の配置は耐電圧を高める要素としている。双方向スイッチング装置１Ａがターンオフ状態にある場合、ゲート構造２６及び２８の間の領域に破壊が生じているかどうかは、その部分の電界の分布に関連している。これはゲート構造２６及び２８の間に他の導電素子が形成されていないためであり、よって、フィールドプレート１２２、１２３、１２４、１２５の配置はターンオフ状態の制御程度と高い相関関係がある。
フィールドプレート１２４からフィールドプレート１２５までの距離がフィールドプレート１２２からフィールドプレート１２３までの距離より短いため、ゲート構造２６及び２８の間の領域の電界の分布を抑制でき、電界のピーク値の出現を回避している。ゲート構造２６及び２８の間の領域箇所の電界の分布が平滑に変化する。この点について、一旦電界の分布の集中程度が高まると、分布中にピーク値が発生し、破壊が生じる可能性があり、その後ターンオフ状態が失効することになる。ターンオフ状態の失効を回避するため、フィールドプレート１２４及び１２５をフィールドプレート１２２及び１２３の間の領域まで延伸するように形成している。
また、フィールドプレート１２２及び１２３の形成過程はフィールドプレート１２４及び１２５の過程と異なっていてもよく、これは双方向スイッチング装置１Ａの電気的特性を改善するのに利する。その理由の１つは、このような方法により双方向スイッチング装置１Ａが原設計の配置から偏るのを回避している点である。
例えば、下部スペーサー層、下部フィールドプレート、上部スペーサー層、及び上部フィールドプレートで形成されている積層構造を備えている半導体装置に関連する。下部フィールドプレートの形成過程はブランケット導電層をパターン化して下部フィールドプレートを形成することを含む。然しながら、パターン化過程に、下部スペーサー層の幾つかの部分を除去することにより（下部スペーサー層の上面に近接する部分）、下部スペーサー層の厚さが減少する。このため、下部スペーサー層の厚さが減少することで、上部スペーサー層及び下部スペーサー層上にある上部フィールドプレートが原先設計よりも低い位置に形成される。これにより、半導体装置の安定性が影響を受け、且つ半導体装置の性能が低下する。
図４Ａを参照すると、図４Ａは図３Ｃの区域２Ａを示す拡大図であり、フィールドプレート１２２及び１２３の形成及びフィールドプレート１２４及び１２５の形成の異なる過程により発生する詳細な構造の特徴を図示する。フィールドプレート１２２及び１２３のパターン化は、ウェットエッチングプロセスにより実現している。フィールドプレート１２４及び１２５のパターン化技術は、ドライエッチングプロセスを使用して実現している。
この点について、ウェットエッチングプロセスの化学技術はエッチングの選択性を高めている。エッチングの選択性が高まることは、エッチング速度が目標材料に対しより強化され、但し、非目標材料に対しては弱まることを意味している。比較すると、ドライエッチングプロセスは選択性が低いという欠点を有している。ドライエッチングプロセスを使用してフィールドプレート１２４及び１２５をパターン化する理由の１つは、ドライエッチングプロセスがイオン衝撃に関連し、例えば、反応性イオンエッチング（reactive-ion etching、 RIE）は、エッチングが高速になるという特徴を有し、且つ目標材料に対し制御可能である点である。ドライエッチングプロセスの選択性が低くとも、低い選択性と上述の利点のトレードオフにより、第二下部フィールドプレート（即ち、フィールドプレート１２４及び１２５）にポジティブな効果を提供している。
このため、フィールドプレート１２２のパターン化過程において、不動態層１１６がエッチングを受けず、その形態の輪郭を保留している。フィールドプレート１２２及び１２３のパターン化後に、不動態層１１６の厚さが同じまたは略同じに保持される（即ち、減少する数量が略無視できる）。
一方では、フィールドプレート１２４のパターン化過程において、不動態層１１８がフィールドプレート１２４により露出されてエッチングが施され、これはオーバーエッチング（over-etching）と呼ばれ、これによりその形態の輪郭が改変されている。このため、フィールドプレート１２４に対しパターン化を行った後には、不動態層１１８の厚さが顕著に減少する。不動態層１１８上にオーバーエッチングが発生しても、フィールドプレート１２２及び１２４の位置がすでに決定しているため、オーバーエッチングが双方向スイッチング装置１Ａの性能に顕著な影響を与えない。然しながら、フィールドプレート１２４に用いるドライエッチングプロセスは良好な可制御性を有しているため、双方向スイッチング装置１Ａの製造過程の効率を高めている（例えば、製造過程を加速する）。
また、ウェットエッチング及びドライエッチングの間の差異がフィールドプレート１２２及び１２４の辺縁／側壁箇所に対し異なる輪郭を発生させる。フィールドプレート１２２は不動態層１１６から上向きに延伸されている側壁ＳＷ１を有している。フィールドプレート１２２の側壁ＳＷ１は内向きに凹設されて不動態層１１８を受け止めている。フィールドプレート１２４は不動態層１１８から上向きに延伸されている傾斜側壁ＳＷ２を有している。この差異の発生原因は等方性エッチング（isotropic etching）及び異方性エッチング（anisotropic etching）に関連し、等方性エッチング及び異方性エッチングはそれぞれウェットエッチング及びドライエッチングにより発生する。フィールドプレート１２２の側壁ＳＷ１はフィールドプレート１２４の傾斜側壁ＳＷ２とは異なる輪郭を有している。また、フィールドプレート１２２及び１２４は異なる粗度を有していてもよい。幾つかの実施例において、傾斜側壁ＳＷ２の表面粗度は側壁ＳＷ１の表面粗度より大きい。ここでは、表面粗度とは表面の質感の一部分を指している（即ち、そのサイズがその層の厚さよりずっと小さい）。
フィールドプレート１２４の側壁ＳＷ２はドライエッチングの異方性技術により形成されているため、フィールドプレート１２４の側壁ＳＷ２は平坦で傾斜している。例えば、フィールドプレート１２４の傾斜側壁ＳＷ２は不動態層１１８から上向きに延伸され、且つ不動態層１１８の上面に対し傾斜している。また、不動態層１１８にオーバーエッチングが発生すると、不動態層１１８の側面がフィールドプレート１２４の傾斜側壁ＳＷ２より低くなる。不動態層１１８の側面は平坦で傾斜している輪郭を有していてもよい。不動態層１１８の側面は不動態層１１８の上面の位置よりも低くなるように傾斜側壁ＳＷ２から傾斜するように延伸されている。傾斜側壁ＳＷ２及び不動態層１１８の側面中の傾斜程度が異なる可能性があるが、これはこれらの間のエッチングの選択性に起因する（即ち、フィールドプレート１２４及び不動態層１１８が同一のエッチング剤に対し異なるエッチング速度を有している）。
幾つかの実施例において、フィールドプレート１２２の厚さはフィールドプレート１２４の厚さと略同じである。幾つかの実施例において、フィールドプレート１２２の厚さはフィールドプレート１２４の厚さより厚い。幾つかの実施例において、フィールドプレート１２２の厚さはフィールドプレート１２４の厚さより薄い。フィールドプレート１２２及び１２４の間の厚さの関係は実際の要求によって決定し、例えば、電界の分布の設計または技術条件によって決定している。幾つかの実施例において、フィールドプレート１２２及び１２４は同じ導電材料で製造されている。幾つかの実施例において、フィールドプレート１２２及び１２４は異なる導電材料で製造されている。
図４Ｂを参照すると、図４Ｂは図３Ｃにおける区域２Ｂを示す拡大図であり、フィールドプレート１２３及び１２５を形成するための異なる技術が発生させる詳細な構造の特徴を図示している。フィールドプレート１２３のパターン化はウェットエッチングプロセスにより実現してもよい。また、フィールドプレート１２５のパターン化はドライエッチングプロセスを使用して実現してもよい。フィールドプレート１２２及び１２４の構造の特徴はフィールドプレート１２３及び１２５に応用可能である。即ち、フィールドプレート１２３及び１２５の間の差異は上述の説明を参照する。
図３Ｂ及び図３Ｃを再度参照すると、スペーサー層１３０はスペーサー層１２０並びにソース電極３０及び３２の上方に設置されている。スペーサー層１３０はスペーサー層１２０並びにソース電極３０及び３２を被覆している。スペーサー層１３０は平面化層としてもよく、他の層／素子を支持するための水平上面を有している。幾つかの実施例において、スペーサー層１３０は更に厚く形成されてもよく、且つスペーサー層１３０上に平坦化技術を実行し、例えば、化学機械研磨（chemical mechanical polish、 CMP）技術により余剰部分を除去し、水平上面を形成してもよい。スペーサー層１３０の例示材料としては、例えば、窒化ケイ素（SiNx）、窒化ケイ素（Si3N4）、窒化酸化ケイ素（SiON）、炭化ケイ素（SiC）、窒化ケイ素ホウ素（SiBN）、窒化炭素ケイ素ホウ素（SiCBN）、酸化物、或いはそれらの組み合わせが挙げられるが、これらに限定されるものではない。幾つかの実施例において、スペーサー層１３０は多層構造であり、例えば、酸化アルミニウム／窒化ケイ素（Al2O3/SiN）、酸化アルミニウム／二酸化ケイ素（Al2O3/SiO2）、窒化アルミニウム／窒化ケイ素（AlN/SiN）、窒化アルミニウム／二酸化ケイ素（AlN/SiO2）、或いはそれらが組み合わせられた複合誘電層である。
接触ビア１３４はスペーサー層１３０に内設されている。接触ビア１３２はスペーサー層１３０を貫通している。接触ビア１３４は縦方向に延伸されてソース電極３０及び３２にそれぞれ電気的に接続されている。接触ビア１３６、１３８及び１４０は少なくともスペーサー層１３０に内設されている。接触ビア１３６、１３８及び１４０はスペーサー層１１６、１１８、１２０及び１３０のうちの少なくとも１つを貫通している。接触ビア１３６は縦方向に延伸されてフィールドプレート１２４及び１２５に電気的に接続されている。接触ビア１３８は縦方向に延伸されてフィールドプレート１２２及び１２３に電気的に接続されている。接触ビア１４０は縦方向に延伸されてゲート電極２６４及び２８４に電気的に接続されている。ビア１３４、１３６、１３８及び１４０の例示材料としては、例えば、金属や合金のような導電材料が挙げられるが、これに限定されるものではない。
パターン化導電層１４４はスペーサー層１３０及び接触ビア１４２上に設置されている。パターン化導電層１４４は接触ビア１４２に接触している。パターン化導電層１４４は金属線、パッド、トレース、或いはそれらの組み合わせを有し、パターン化導電層１４４が少なくとも１つの回路を形成している。パターン化導電層１４４の例示材料としては、例えば、導電材料が挙げられるが、これに限定されるものではない。パターン化導電層１４４は銀（Ag）、アルミニウム（Al）、銅（Cu）、モリブデン（Mo）、ニッケル（Ni）、チタン（Ti）、それらの合金、それらの酸化物、それらの窒化物、或いはそれらが組み合わせられた単層フィルムまたは多層フィルムを含む。
スペーサー層１３２はスペーサー層１３０及びパターン化導電層１４４上方に設置されている。スペーサー層１３２はスペーサー層１３０及びパターン化導電層１４４を被覆している。スペーサー層１３２は平坦化層として用いられ、他の層／素子を支持するための水平上面を有している。幾つかの実施例において、スペーサー層１３２は更に厚く形成されてもよく、且つスペーサー層１３２上でCMP処理のような平坦化処理を実行し、余剰部分を除去することにより、水平上面を形成している。スペーサー層１３２の例示材料としては、例えば、窒化ケイ素（SiNx）、窒化ケイ素（Si3N4）、窒化酸化ケイ素（SiON）、炭化ケイ素（SiC）、窒化ケイ素ホウ素SiBN）、窒化炭素ケイ素ホウ素（SiCBN）、酸化物、或いはそれらの組み合わせが挙げられるが、これらに限定されるものではない。幾つかの実施例において、スペーサー層１３２は多層構造であり、例えば、酸化アルミニウム／窒化ケイ素（Al2O3/SiN）、酸化アルミニウム／二酸化ケイ素（Al2O3/SiO2）、窒化アルミニウム／窒化ケイ素（AlN/SiN）、窒化アルミニウム／二酸化ケイ素（AlN/SiO2）、或いはそれらが組み合わせられた複合誘電層である。
接触ビア１４２はスペーサー層１３２に内設されている。接触ビア１４２はスペーサー層１３２を貫通している。接触ビア１４２は縦方向に延伸されてパターン化導電層１４４に電気的に接続されている。接触ビア１４２の上面はスペーサー層１３２により被覆されていない。接触ビア１４２の例示材料としては、例えば、金属や合金のような導電材料が挙げられるが、これに限定されるものではない。
パターン化導電層１４６はスペーサー層１３２及び接触ビア１４２上に設置されている。パターン化導電層１４６は接触ビア１４２に接触している。パターン化導電層１４６は金属線（metal lines）、パッド（pads）、トレース（traces）、或いはそれらの組み合わせを有し、パターン化導電層１４６が少なくとも１つの回路を形成している。パターン化導電層１４６の例示材料として導電材料が挙げられるが、これに限定されるものではない。パターン化導電層１４６は銀（Ag）、アルミニウム（Al）、銅（Cu）、モリブデン（Mo）、ニッケル（Ni）、チタン（Ti）、それらの合金、それらの酸化物、それらの窒化物、或いはそれらが組み合わせられた単層フィルムまたは多層フィルムを含む。
パターン化導電層１４４または１４６の回路は構造中の異なる層／素子に接続され、これら層または素子が同じ電位を有している。例えば、ビア１３６、１３８、１４０はゲート電極２６４及び２８４並びにフィールドプレート１２２、１２３、１２４、１２５上に設置されていると共にゲート電極２６４及び２８４に電気的に接続されている。このような接続により、ゲート電極２６４及び２８４並びにフィールドプレート１２２、１２３、１２４、１２５がパターン化導電層１４４の回路を介して相互に電気的に接続されて同じ電位を有することで、フィールドプレート１２２、１２３、１２４、１２５をゲートフィールドプレートとしている。
保護層１４８はスペーサー層１３２及びパターン化導電層１４６上方に設置されている。保護層１４８はスペーサー層１３２及びパターン化導電層１４６を被覆している。保護層１４８はパターン化導電層１４６の酸化を防止している。パターン化導電層１４６の幾つかの部分は保護層１４８中の開口部から露出され、これら開口部は外部素子（例えば、外部回路）に電気的に接続されるように配置されている。
ゲート電極２６４及び２８４とフィールドプレート１２２、１２３、１２４、１２５との間の関係は可変である。変化は装置の設計の要求によって決定する。例えば、高圧装置に対し、寄生容量が２つの導電層の間で発生する。このため、導電層の輪郭に対して改修を行い、構造の要求に適合させる必要がある。例えば、電界の分布を抑制するため、大面積を有している少なくとも１つのフィールドプレートを形成する。
図５は本発明の幾つかの実施例に係る双方向スイッチング装置１Ｂを示す横断面図である。双方向スイッチング装置１Ｂは、ゲート構造２６Ｂ及び２８Ｂと、フィールドプレート１２２Ｂ、１２３Ｂ、１２４Ｂ、及び１２５Ｂと、を備えている。ゲート構造２６ＢはpドープIII-V族化合物半導体層２６２Ｂ及びゲート電極２６４Ｂを含む。ゲート構造２８ＢはpドープIII-V族化合物半導体層２８２Ｂ及びゲート電極２８４Ｂを含む。
フィールドプレート１２２Ｂ及びゲート構造２６Ｂは横方向に重複している。本実施例の例示図において、フィールドプレート１２２Ｂ及びゲート構造２６Ｂは横方向に重複する、距離Ｄ１がゲート構造２６Ｂの全長に等しい。フィールドプレート１２４Ｂ及びゲート構造２６Ｂは横方向に重複している。本実施例の例示図において、フィールドプレート１２４Ｂ及びゲート構造２６Ｂは横方向に重複する、距離Ｄ１がゲート構造２６Ｂの全長に等しい。フィールドプレート１２４Ｂ及びフィールドプレート１２２Ｂは横方向に重複している。本実施例の例示図において、フィールドプレート１２４Ｂ及びフィールドプレート１２２Ｂは横方向に重複する、距離Ｄ２がフィールドプレート１２２Ｂの全長に等しい。
フィールドプレート１２３Ｂ及びゲート構造２８Ｂは横方向に重複している。本実施例の例示図において、フィールドプレート１２３Ｂ及びゲート構造２８Ｂは横方向に重複する、距離Ｄ３がゲート構造２８Ｂの全長に等しい。フィールドプレート１２５Ｂ及びゲート構造２８Ｂは横方向に重複している。本実施例の例示図において、フィールドプレート１２５Ｂ及びゲート構造２８Ｂは横方向に重複する、距離Ｄ３がゲート構造２８Ｂの全長に等しい。フィールドプレート１２５Ｂ及びフィールドプレート１２３Ｂは横方向に重複している。本実施例の例示図において、フィールドプレート１２５Ｂ及びフィールドプレート１２３Ｂは横方向に重複する、距離Ｄ４がフィールドプレート１２３Ｂの全長に等しい。
図６は本発明の幾つかの実施例に係る双方向スイッチング装置１Ｃを示す横断面図である。双方向スイッチング装置１Ｃは図５に描写及び図示する双方向スイッチング装置１Ｂに類似し、当該相違点については、フィールドプレート１２４Ｂ及び１２５Ｂがフィールドプレート１２４Ｃ及び１２５Ｃにより代替されている点である。
双方向スイッチング装置１Ｃはゲート構造２６Ｃ及び２８Ｃと、フィールドプレート１２２Ｃ、１２３Ｃ、１２４Ｃ、及び１２５Ｃと、を備えている。ゲート構造２６ＣはpドープIII-V族化合物半導体層２６２Ｃ及びゲート電極２６４Ｃを含む。ゲート構造２８ＣはpドープIII-V族化合物半導体層２８２Ｃ及びゲート電極２８４Ｃを含む。
フィールドプレート１２２Ｃ及びゲート構造２６Ｃは横方向に重複している。本実施例の例示図において、フィールドプレート１２２Ｃ及びゲート構造２６Ｃは横方向に重複する、距離Ｄ５がゲート構造２６Ｃの全長に等しい。フィールドプレート１２４Ｃ及びゲート構造２６Ｃは横方向に重複している。本実施例の例示図において、フィールドプレート１２４Ｃ及びゲート構造２６Ｃは横方向に重複する、距離Ｄ５はゲート構造２６Ｃの全長に等しい。フィールドプレート１２４Ｃ及びフィールドプレート１２２Ｃは横方向に重複している。本実施例の例示図において、フィールドプレート１２４Ｃ及びフィールドプレート１２２Ｃは横方向に重複する、距離Ｄ６がフィールドプレート１２２Ｂの全長より短い。
フィールドプレート１２３Ｃ及びゲート構造２８Ｃは横方向に重複している。本実施例の例示図において、フィールドプレート１２３Ｃ及びゲート構造２８Ｃは横方向に重複するされ、距離Ｄ７がゲート構造２８Ｃの全長に等しい。フィールドプレート１２５Ｃ及びゲート構造２８Ｃは横方向に重複している。本実施例の例示図において、フィールドプレート１２５Ｃ及びゲート構造２８Ｃは横方向に重複する、距離Ｄ７がゲート構造２８Ｃの全長に等しい。フィールドプレート１２５Ｃ及びフィールドプレート１２３Ｃは横方向に重複している。本実施例の例示図において、フィールドプレート１２５Ｃ及びフィールドプレート１２３Ｃは横方向に重複する、距離Ｄ８がフィールドプレート１２３Ｃの全長より短い。
図７は本発明の幾つかの実施例に係る双方向スイッチング装置１Ｄを示す横断面図である。双方向スイッチング装置１Ｄは図５に描写及び図示する双方向スイッチング装置１Ｂに類似し、当該相違点については、フィールドプレート１２４Ｂ及び１２５Ｂがフィールドプレート１２４Ｄ及び１２５Ｄにより代替されている点である。
双方向スイッチング装置１Ｄはゲート構造２６Ｄ及び２８Ｄと、フィールドプレート１２２Ｄ、１２３Ｄ、１２４Ｄ、及び１２Ｄと、を備えている。ゲート構造２６ＤはpドープIII-V族化合物半導体層２６２Ｄ及びゲート電極２６４Ｄを含む。ゲート構造２８ＤはpドープIII-V族化合物半導体層２８２Ｄ及びゲート電極２８４Ｄを含む。
フィールドプレート１２２Ｄ及びゲート構造２６Ｄは横方向に重複している。本実施例の例示図において、フィールドプレート１２２Ｄ及びゲート構造２６Ｄは横方向に重複する、距離Ｄ９がゲート構造２６Ｄの全長に等しい。フィールドプレート１２４Ｄ及びゲート構造２６Ｄは横方向に重複している。本実施例の例示図において、フィールドプレート１２４Ｄ及びゲート構造２６Ｄは横方向に重複する、距離Ｄ１０がゲート構造２６Ｄの全長より短い。フィールドプレート１２４Ｄ及びフィールドプレート１２２Ｄは横方向に重複している。本実施例の例示図において、フィールドプレート１２４Ｄ及びフィールドプレート１２２Ｄは横方向に重複する、距離Ｄ１１はフィールドプレート１２２Ｄの全長より短い。
フィールドプレート１２３Ｄ及びゲート構造２８Ｄは横方向に重複している。本実施例の例示図において、フィールドプレート１２３Ｄ及びゲート構造２８Ｄは横方向に重複する、距離Ｄ１２がゲート構造２８Ｄの全長に等しい。フィールドプレート１２５Ｄ及びゲート構造２８Ｄは横方向に重複している。本実施例の例示図において、フィールドプレート１２５Ｄ及びゲート構造２８Ｄは横方向に重複する、距離Ｄ１３がゲート構造２８Ｄの全長より短い。フィールドプレート１２５Ｄ及びフィールドプレート１２３Ｄは横方向に重複している。本実施例の例示図において、フィールドプレート１２５Ｄ及びフィールドプレート１２３Ｄは横方向に重複する、距離Ｄ１４がフィールドプレート１２３Ｄの全長より短い。
図８は本発明の幾つかの実施例に係る双方向スイッチング装置１Ｅを示す横断面図である。双方向スイッチング装置１Ｅは図５に描写及び図示する双方向スイッチング装置１Ｂに類似し、当該相違点については、フィールドプレート１２４Ｂ及び１２５Ｂがフィールドプレート１２４Ｅ及び１２５Ｅにより代替されている点である。
双方向スイッチング装置１Ｅはゲート構造２６Ｅ及び２８Ｅと、フィールドプレート１２２Ｅ、１２３Ｅ、１２４Ｅ、及び１２Ｅと、を備えている。ゲート構造２６ＥはpドープIII-V族化合物半導体層２６２Ｅ及びゲート電極２６４Ｅを含む。ゲート構造２８ＥはpドープIII-V族化合物半導体層２８２Ｅ及びゲート電極２８４Ｅを含む。
フィールドプレート１２２Ｅ及びゲート構造２６Ｅは横方向に重複している。本実施例の例示図において、フィールドプレート１２２Ｅ及びゲート構造２６Ｅは横方向に重複する、距離Ｄ１５がゲート構造２６Ｅの全長に等しい。フィールドプレート１２４Ｅ及びゲート構造２６Ｅは横方向に重複していない。フィールドプレート１２４Ｅ及びフィールドプレート１２２Ｅは横方向に重複している。本実施例の例示図において、フィールドプレート１２４Ｅ及びフィールドプレート１２２Ｅは横方向に重複する、距離Ｄ１６がフィールドプレート１２２Ｅの全長より短い。
フィールドプレート１２３Ｅ及びゲート構造２８Ｅは横方向に重複している。本実施例の例示図において、フィールドプレート１２３Ｅ及びゲート構造２８Ｅは横方向に重複する、距離Ｄ１７がゲート構造２８Ｅの全長に等しい。フィールドプレート１２５Ｅ及びゲート構造２８Ｅは横方向に重複していない。フィールドプレート１２５Ｅ及びフィールドプレート１２３Ｅは横方向に重複している。本実施例の例示図において、フィールドプレート１２５Ｅ及びフィールドプレート１２３Ｅは横方向に重複する、距離Ｄ１８がフィールドプレート１２３Ｅの全長より短い。
図９は本発明の幾つかの実施例に係る双方向スイッチング装置１Ｆを示す横断面図である。双方向スイッチング装置１Ｆは図５に描写及び図示する双方向スイッチング装置１Ｂに類似し、当該相違点については、フィールドプレート１２２Ｂ、１２３Ｂ、１２４Ｂ及び１２５Ｂがフィールドプレート１２２Ｆ、１２３Ｆ、１２４Ｆ及び１２５Ｆにより代替されている点である。
双方向スイッチング装置１Ｆはゲート構造２６Ｆ及び２８Ｆと、フィールドプレート１２２Ｆ、１２３Ｆ、１２４Ｆ、及び１２５Ｆと、を備えている。ゲート構造２６ＦはpドープIII-V族化合物半導体層２６２Ｆ及びゲート電極２６４Ｆを含む。ゲート構造２８ＦはpドープIII-V族化合物半導体層２８２Ｆ及びゲート電極２８４Ｆを含む。
フィールドプレート１２２Ｆ及びゲート構造２６Ｆは横方向に重複している。本実施例の例示図において、フィールドプレート１２２Ｆ及びゲート構造２６Ｆは横方向に重複する、距離Ｄ１９がゲート構造２６Ｆの全長より短い。フィールドプレート１２４Ｆ及びゲート構造２６Ｆは横方向に重複している。本実施例の例示図において、フィールドプレート１２４Ｆ及びゲート構造２６Ｆは横方向に重複する、距離Ｄ２０がゲート構造２６Ｆの全長に等しい。フィールドプレート１２４Ｆ及びフィールドプレート１２２Ｆは横方向に重複している。本実施例の例示図において、フィールドプレート１２４Ｆ及びフィールドプレート１２２Ｆは横方向に重複する、距離Ｄ２１がフィールドプレート１２２Ｆの全長に等しい。
フィールドプレート１２３Ｆ及びゲート構造２８Ｆは横方向に重複している。本実施例の例示図において、フィールドプレート１２３Ｆ及びゲート構造２８Ｆが横方向に重複している距離Ｄ２２はゲート構造２８Ｆの全長より短い。フィールドプレート１２５Ｆ及びゲート構造２８Ｆは横方向に重複している。本実施例の例示図において、フィールドプレート１２５Ｆ及びゲート構造２８Ｆは横方向に重複する、距離Ｄ２３がゲート構造２８Ｆの全長に等しい。フィールドプレート１２５Ｆ及びフィールドプレート１２３Ｆは横方向に重複している。本実施例の例示図において、フィールドプレート１２５Ｆ及びフィールドプレート１２３Ｆは横方向に重複する、距離Ｄ２４がフィールドプレート１２３Ｆの全長に等しい。
図１０は本発明の幾つかの実施例に係る双方向スイッチング装置１Ｇを示す横断面図である。双方向スイッチング装置１Ｇは図９に描写及び図示する双方向スイッチング装置１Ｆに類似し、当該相違点については、フィールドプレート１２４Ｆ及び１２５Ｆがフィールドプレート１２４Ｇ及び１２５Ｇにより代替されている点である。
双方向スイッチング装置１Ｇはゲート構造２６Ｇ及び２８Ｇと、フィールドプレート１２２Ｇ、１２３Ｇ、１２４Ｇ、及び１２５Ｇと、を備えている。ゲート構造２６ＧはpドープIII-V族化合物半導体層２６２Ｇ及びゲート電極２６４Ｇを含む。ゲート構造２８ＧはpドープIII-V族化合物半導体層２８２Ｇ及びゲート電極２８４Ｇを含む。
フィールドプレート１２２Ｇ及びゲート構造２６Ｇは横方向に重複している。本実施例の例示図において、フィールドプレート１２２Ｇ及びゲート構造２６Ｇは横方向に重複する、距離Ｄ２５がゲート構造２６Ｇの全長より短い。フィールドプレート１２４Ｇ及びゲート構造２６Ｇは横方向に重複している。本実施例の例示図において、フィールドプレート１２４Ｇ及びゲート構造２６Ｇは横方向に重複する、距離Ｄ２５がゲート構造２６Ｇの全長より短い。フィールドプレート１２４Ｇ及びフィールドプレート１２２Ｇは横方向に重複している。本実施例の例示図において、フィールドプレート１２４Ｇ及びフィールドプレート１２２Ｇは横方向に重複する、距離Ｄ２６はフィールドプレート１２２Ｇの全長に等しい。
フィールドプレート１２３Ｇ及びゲート構造２８Ｇは横方向に重複している。本実施例の例示図において、フィールドプレート１２３Ｇ及びゲート構造２８Ｇは横方向に重複する、距離Ｄ２７がゲート構造２８Ｇの全長より短い。フィールドプレート１２５Ｇ及びゲート構造２８Ｇは横方向に重複している。本実施例の例示図において、フィールドプレート１２５Ｇ及びゲート構造２８Ｇは横方向に重複する、距離Ｄ２７がゲート構造２８Ｇの全長より短い。フィールドプレート１２５Ｇ板は横方向に重複している。本実施例の例示図において、フィールドプレート１２５Ｇ及びフィールドプレート１２３Ｇは横方向に重複する、距離Ｄ２８がフィールドプレート１２３Ｇの全長に等しい。
図１１は本発明の幾つかの実施例に係る双方向スイッチング装置１Ｈを示す横断面図である。双方向スイッチング装置１Ｈは図９に描写及び図示する双方向スイッチング装置１Ｆに類似し、当該相違点については、フィールドプレート１２４Ｆ及び１２５Ｆがフィールドプレート１２４Ｈ及び１２５Ｈにより代替されている点である。
双方向スイッチング装置１Ｈはゲート構造２６Ｈ及び２８Ｈと、フィールドプレート１２２Ｈ、１２３Ｈ、１２４Ｈ、及び１２５Ｈと、を備えている。ゲート構造２６ＨはpドープIII-V族化合物半導体層２６２Ｈ及びゲート電極２６４Ｈを含む。ゲート構造２８ＨはpドープIII-V族化合物半導体層２８２Ｈ及びゲート電極２８４Ｈを含む。
フィールドプレート１２２Ｈ及びゲート構造２６Ｈは横方向に重複している。本実施例の例示図において、フィールドプレート１２２Ｈ及びゲート構造２６Ｈが横方向に重複している距離Ｄ２９はゲート構造２６Ｈの全長より短い。フィールドプレート１２４Ｈ及びゲート構造２６Ｈは横方向に重複している。本実施例の例示図において、フィールドプレート１２４Ｈ及びゲート構造２６Ｈは横方向に重複する、距離Ｄ３０がゲート構造２６Ｈの全長より短い。フィールドプレート１２４Ｈ及びフィールドプレート１２２Ｈは横方向に重複している。本実施例の例示図において、フィールドプレート１２４Ｈ及びフィールドプレート１２２Ｈは横方向に重複する、距離Ｄ３１がフィールドプレート１２２Ｈの全長より短い。
フィールドプレート１２３Ｈ及びゲート構造２８Ｈは横方向に重複している。本実施例の例示図において、フィールドプレート１２３Ｈ及びゲート構造２８Ｈは横方向に積層され、距離Ｄ３２がゲート構造２８Ｈの全長より短い。フィールドプレート１２５Ｈ及びゲート構造２８Ｈは横方向に重複している。本実施例の例示図において、フィールドプレート１２５Ｈ及びゲート構造２８Ｈは横方向に重複する、距離Ｄ３３がゲート構造２８Ｈの全長より短い。フィールドプレート１２５Ｈ及びフィールドプレート１２３Ｈは横方向に重複している。本実施例の例示図において、フィールドプレート１２５Ｈ及びフィールドプレート１２３Ｈは横方向に重複する、距離Ｄ３４がフィールドプレート１２３Ｈの全長より短い。
図１２は本発明の幾つかの実施例に係る双方向スイッチング装置１Ｉを示す横断面図である。双方向スイッチング装置１Ｉは図９に描写及び図示する双方向スイッチング装置１Ｆに類似し、当該相違点については、フィールドプレート１２４Ｆ及び１２５Ｆがフィールドプレート１２４Ｉ及び１２５Ｉにより代替されている点である。
双方向スイッチング装置１Ｉはゲート構造２６Ｉ及び２８Ｉと、フィールドプレート１２２Ｉ、１２３Ｉ、１２４Ｉ、及び１２５Ｉと、を備えている。ゲート構造２６ＩはpドープIII-V族化合物半導体層２６２Ｉ及びゲート電極２６４Ｉを含む。ゲート構造２８ＩはpドープIII-V族化合物半導体層２８２Ｉ及びゲート電極２８４Ｉを含む。
フィールドプレート１２２Ｉ及びゲート構造２６Ｉは横方向に重複している。本実施例の例示図において、フィールドプレート１２２Ｉ及びゲート構造２６Ｉが横方向に重複している距離Ｄ３５はゲート構造２６Ｉの全長より短い。フィールドプレート１２４Ｉ及びゲート構造２６Ｉは横方向に重複していない。フィールドプレート１２４Ｉ及びフィールドプレート１２２Ｉは横方向に重複している。本実施例の例示図において、フィールドプレート１２４Ｉ及びフィールドプレート１２２Ｉが横方向に重複している距離Ｄ３６はフィールドプレート１２２Ｉの全長より短い。
フィールドプレート１２３Ｉ及びゲート構造２８Ｉは横方向に重複している。本実施例の例示図において、フィールドプレート１２３Ｉ及びゲート構造２８Ｉは横方向に重複する、距離Ｄ３７がゲート構造２８Ｉの全長に等しい。フィールドプレート１２５Ｉ及びゲート構造２８Ｉは横方向に重複していない。フィールドプレート１２５Ｉ及びフィールドプレート１２３Ｉは横方向に重複している。本実施例の例示図において、フィールドプレート１２５Ｉ及びフィールドプレート１２３Ｉが横方向に重複している距離Ｄ３８はフィールドプレート１２３Ｉの全長より短い。
図１３は本発明の幾つかの実施例に係る双方向スイッチング装置１Ｊを示す横断面図である。双方向スイッチング装置１Ｊは図３Ａ～図３Ｃに描写及び図示する双方向スイッチング装置１Ａに類似し、当該相違点については、フィールドプレート１２４Ｂ及び１２５Ｂがフィールドプレート１２４Ｊ及び１２５Ｊにより代替されている点である。本実施例において、フィールドプレート１２４Ｊ及び１２５Ｊ並びにソース電極３０Ｊ及び３２Ｊは同じ導電材料で製造されている。製造工程において、フィールドプレート１２４Ｊ及び１２５Ｊ並びにソース電極３０Ｊ及び３２Ｊは同じブランケット導電層で形成されて形成されてもよい。
図１４は本発明の幾つかの実施例に係る双方向スイッチング装置１Ｋを示す横断面図である。双方向スイッチング装置１Ｋは図３Ａ～図３Ｃに描写及び図示する双方向スイッチング装置１Ａに類似している。但し、フィールドプレート１２２及び１２３がフィールドプレート１２２Ｋ及び１２３Ｋにより代替されている。本実施例において、フィールドプレート１２２Ｋ及び１２３Ｋ並びにソース電極３０Ｋ及び３２Ｋは同じ導電材料で製造されている。製造工程において、フィールドプレート１２２Ｋ及び１２３Ｋ並びにソース電極３０Ｋ及び３２Ｋは同じブランケット導電層で形成されて形成されてもよい。
上述したように、デュアルゲートトランジスタのフィールドプレートの設計に基づいて、このような設計を応用した各種構造を実現している。前記設計は異なる要求に適合する。即ち、本発明のデュアルゲートトランジスタのフィールドプレートの設計はフレキシブルであり、よって、HEMT装置分野において高い互換性を有している。
双方向スイッチング装置の製造方法を示す異なる工程図は図１５Ａ～図１５Ｌに示す。下述する。下記説明において、積層技術として、例えば、原子層堆積法（atomic layer deposition、 ALD）、物理気相成長法（physical vapor deposition、 PVD）、化学気相成長法（chemical vapor deposition、 CVD）、有機金属CVD（metal organic CVD、 MOCVD）、プラズマエンハンスCVD（plasma enhanced CVD、 PECVD）、減圧CVD（low-pressure CVD、 LPCVD）、プラズマアシスト気相成長（plasma-assisted vapor deposition）、エピタキシャル成長（epitaxial growth）、或いは他の適合する技術が挙げられるが、これらに限定されるものではない。
図１５Ａを参照すると、基板２０を提供する。上述の積層技術を使用し、基板２０上に窒化物系半導体層２２及び２４を順に形成可能である。上述の積層技術を使用し、窒化物系半導体層２４上方にブランケットpドープIII-V族化合物半導体層２６２及びブランケット導電層２８を順に形成可能である。
図３Ｂを参照すると、ブランケットpドープIII-V族化合物半導体層２６２及びブランケット導電層２８に対しパターン化を行い、窒化物系半導体層２４上に複数のゲート構造２６及び２８を形成している。各ゲート構造２６及び２８はpドープIII-V族化合物半導体層２６２／２８２及びゲート電極２６４／２８４を備えている。パターン化技術はフォトリソグラフィ（photolithography）、露光及び現像（exposure and development）、エッチング（etching）、他の適合する技術、或いはそれらの組み合わせにより実行する。上述の積層技術を使用し、不動態層１１６を形成してゲート構造２６の表面を被覆することができる。ゲート構造２６及び２８を被覆することで、不動態層１１６がゲート電極２６４及び２８２を有している窒化物系半導体層２４上方に複数の突出部分を形成可能である。
図１５Ｃを参照すると、上述の積層技術を使用し、不動態層１１６上方にブランケット導電層１２１及びマスク層１５０を順に形成可能である。マスク層１５０はパターン形成過程でブランケット導電層１２１のウェットエッチングマスクとしている。幾つかの実施例において、ブランケット導電層１２１は窒化チタン（TiN）で製造され、マスク層１５０は酸化ケイ素（SiOx）（例えば二酸化ケイ素SiO2）で製造されている。
図１５Ｄを参照すると、マスク層１５０がパターン化されて開口部を有しているマスク層１５２が形成されている。ブランケット導電層１２１の幾つかの部分がマスク層１５２の開口部から露出されている。マスク層１５２の輪郭はパターン化技術を実行することでブランケット導電層１２１に転移可能である。
図１５Ｅを参照すると、ブランケット導電層１２１がパターン化されてゲート電極２６４上方にフィールドプレート１２２が形成されている。フィールドプレート１２２はマスク層１５０の輪郭と相似する輪郭を有し、フィールドプレート１２２が対応するゲート電極２６４を横方向に跨いでいる。パターン化技術はウェットエッチングプロセスにより実行している。ウェットエッチングプロセスにおいて、マスク層１５２は底部ブランケット導電層１２１の部分を保護している。これにより、マスク層１５２の開口部から露出されている部分的なブランケット導電層１２１を除去している。上述したように、ウェットエッチングプロセスが高い選択性を提供するため、不動態層１１６箇所にオーバーエッチングが発生せず、不動態層１１６の厚さが同じまたは略同じに保持されている。幾つかの実施例において、ブランケット導電層１２１は窒化チタン（TiN）で製造され、不動態層１１６は窒化ケイ素（Si3N4）で製造され、これらがウェットエッチングプロセス中に同一のエッチング剤に対し高い選択性を有している。
図１５Ｆを参照すると、マスク層１５２を除去する。その後、上述の積層技術を使用し、不動態層１１６及びフィールドプレート１２２上に不動態層１１８及びブランケット導電層１２３を順に形成している。不動態層１１８はブランケット不動態層１１６及びフィールドプレート１２２として形成してもよい。ブランケット導電層１２３は不動態層１１８を被覆するように形成できる。
図１５Ｇを参照すると、上述の積層技術を使用し、ブランケット導電層１２３上／上方／の上にマスク層１５４を形成している。マスク層１５４はパターン形成過程においてブランケット導電層１２３のドライエッチングマスクとしている。幾つかの実施例において、ブランケット導電層１２１は窒化チタン（TiN）で製造され、マスク層１５４は、例えば、ポリマー（polymer）、感光剤（sensitizer）、及び溶剤の混合物のような光感応材料で製造されている。
図１５Ｈを参照すると、マスク層１５４がパターン化されて開口部を有しているマスク層１５６が形成されている。ブランケット導電層１２３の幾つかの部分はマスク層１５６の開口部から露出されている。マスク層１５６の輪郭はパターン化技術を実行することによりブランケット導電層１２３に転移可能である。図３Ｈの例示図において、ドライエッチングプロセスを使用してパターン化技術を実行している。例えば、ドライエッチングプロセスはRIE技術であり、その応用はプラズマ源からの高エネルギーイオン１５８によりブランケット導電層１２３の露出部分を攻撃すると共にその反応により前記部分を除去することにより、パターン化を実現している。パターン化後に、ブランケット導電層１２３によりフィールドプレート１２４が形成されている。
図１５Ｉを参照すると、パターン化後にマスク層１５６を除去している。フィールドプレート１２４はフィールドプレート１２２上方に形成されている。フィールドプレートはフィールドプレート１２２を横方向に跨いでいる。その後、上述の積層技術を使用し、不動態層１１８及びフィールドプレート１２４上に不動態層１２０が形成されている。不動態層１２０はブランケット不動態層１１８及びフィールドプレート１２４として形成してもよい。
図１５Ｊを参照すると、不動態層１１６、１１８、１２０の幾つかの部分を除去することにより接触領域１６０が形成されている。窒化物系半導体層２４の少なくとも一部分は接触領域１６０から露出されている。
図１５Ｋを参照すると、図１５Ｊで発生した構造上方にブランケット導電層１２５が形成されている。ブランケット導電層１２５は図１５３Ｊの合成構造と一致している。ブランケット導電層１２５は窒化物系半導体層２４及び不動態層１１６、１１８、１２０を被覆するように形成されている。ブランケット導電層１２５を形成して接触領域１６０を充填することにより、窒化物系半導体層２４と接触している。次の工程ではブランケット導電層１２５に対しパターン化を行っている。需要に応じて、ブランケット導電層１２５を異なる輪郭を有するようにパターン化してもよい。
図１５Ｌを参照すると、図１５Ｌはブランケット導電層１２５のパターン化結果の１つを示し、ソース電極３０及び３２はブランケット導電層１２５に対してパターン化を行うことで形成されている。ブランケット導電層１２５の幾つかの部分を除去し、且つ接触領域１６０内にあるブランケット導電層１２５の残りの部分をソース電極３０及び３２として保留している。幾つかの実施例において、ソース電極３０及び３２（即ち、余剰のブランケット導電層１２５）の全体は不動態層１２０より低い。幾つかの実施例において、ブランケット導電層１２５を更に厚く形成し、ソース電極３０及び３２（即ち、余剰のブランケット導電層１２５）を不動態層１２０よりも高い位置にしてもよい。
図１５Ｌの工程後に、後続の工程を実行して獲得した構造上に不動態層、ビア及びパターン化導電層を形成し、上述したような構造を獲得している。
本発明の以上の説明は説明及び描写した目的を達成するために提供している。本発明は全面的に、または本発明を発明した精確な形式に制限することを意図していない。発明した精確な形式に徹底するか限定することを意図している。当業者にとっては、多くの改修及び変化の余地があることは明らかである。
本明細書で使用される別途定義のない「実質上」、「実質的」、「近似する」及び「約」等の用語は、小さな変化を説明及び解釈するために用いている。事象や状况と共に使用する場合、用語は事象や状况の精確に発生した例、及び事象や状况が発生しそうな例を含む。例えば、数値と共に使用する場合、用語は前記数値の±10%以下の変化範囲を含み、例えば、±5%以下、±4%以下、±3%以下、±2%以下、±1%以下、±0.5%以下、0.1%以下、或いは±0.05%以下の変化範囲を含む。「実質的な共面」という用語については、数マイクロメートル（μm）以内で同一の平面に沿って位置決めされている２つの表面を指し、例えば、40マイクロメートル（μm）以内、30μm以内、20μm以内、10μm以内、或いは1μm以内で同一の平面に沿って位置決めされている。
本明細書で使用される前後の文中に別途明確な規定のない「単一」、「１つ」及び「前記単一」という単数の用語は、複数の指示物を含んでもよい。幾つかの実施形態の説明において提供する他の部材「上方」または「上面」にある部材とは、前の部材が後の部材上に直接位置する（例えば、後の部材と物理的に接触する）状况、及び１つまたは複数の中間部材が前の部材と後の部材との間に位置する状况を含む。
本発明の内容の具体的な実施形態を参照して本開示の内容を描写及び説明しているが、但し、これらの描写及び説明は制限されない。当業者ならば、添付する請求項に定義する本発明の内容の実際の精神及び範囲を逸脱せずに、各種改修を行って等価物により代替することができる。添付図面は必ずしも比率に基づいて描画しているわけではない。製造技術及び公差の要因により、本発明の内容に示す技術と実際の装置との間には違いが存在する可能性がある。本発明の内容の他の実施形態については具体的に説明していない。明細書及び添付図面は説明のためのものであり、制限するためのものではない。改修により特定の状況、材料、物質の組成、方法、或いは過程を本発明の内容の目的、精神及び範囲に適合させることができる。全てのこれらの改修は本明細書に添付する請求項の範囲内に含まれる。本明細書に記載の方法は特定の順序を参照して特定の操作を実行することを説明しているが、但し、本発明の教示を逸脱せずにこれら操作を組み合せ、細分化し、或いは再配列することにより同等の効果を発生させる方法を形成することができることを理解すべきである。よって、特別に指摘がない限り、これらの操作の順序及びグループ化には制限がない。
本発明は、窒化物系半導体装置に関する。より具体的には、本発明はバッテリー保護制御器と共に稼働する状態に適合させるためのデュアルゲートトランジスタを備えている窒化物系双方向スイッチング装置に関する。
近年、高電子移動度トランジスタ（high-electron-mobility transistors、 HEMTs）に対する精力的な研究が非常に盛んに行われており、特にハイパワースイッチング及び高周波の応用面では顕著である。III族窒化物系HEMTは異なるバンドギャップを有している２種類の材料の間にあるヘテロ接合界面により量子井戸様構造（quantum well-like structure）を形成し、これにより二次元電子ガス（two-dimensional electron gas、 2DEG）領域を収容し、高パワー／周波数装置の要求を満たしている。HEMT以外、ヘテロ構造を有している装置の例として、ヘテロ接合バイポーラトランジスタ（heterojunction bipolar transistors、 HBT）、ヘテロ接合電界効果トランジスタ（heterojunction field effect transistor、 HFET）及び変調ドープFET（modulation-doped FETs、 MODFET）を更に含む。現在、HMET装置の歩留まりを高めて、大規模生産に適合させることが求められている。
本発明の一態様によれば、窒化物系半導体装置を提供する。窒化物系双方向スイッチング装置はバッテリー保護制御器と共に稼働するために用いられている。バッテリー保護制御器は、電源入力端子と、過電流放電保護（discharge over-current protection、 DO）端子と、過電流充電保護（charge over-current protection、 CO）端子と、電圧監視（voltage monitoring、 VM）端子と、接地端子と、を有している。窒化物系双方向スイッチング装置は、窒化物系活性層と、窒化物系バリア層と、複数のスペーサー層と、デュアルゲートトランジスタと、を含む。窒化物系活性層は基板上に設置されている。窒化物系バリア層は窒化物系活性層上に設置され、且つこれが有しているバンドギャップは窒化物系活性層のバンドギャップよりも大きい。スペーサー層は窒化物系バリア層の上に設置され、且つ第一スペーサー層及び第一スペーサー層の上に位置している第二スペーサー層を少なくとも備えている。デュアルゲートトランジスタは第一及び第二ソース電極並びに第一及び第二ゲート構造を備えている。第一及び第二ソース電極は複数のスペーサー層上に設置されている。第一ソース電極はバッテリー保護制御器の接地端子に電気的に接続されるように配置されている。第二ソース電極は電圧監視抵抗器を介して制御器のVM端子に接続されるように配置されている。第一及び第二ゲート構造は窒化物系バリア層上に設置されていると共に第一及び第二ソース電極の間に横設されている。第一ゲート構造は第一ゲート電極を含み、第一ゲート電極はバッテリー保護制御器のDO端子に電気的に接続されるように配置されている。第二ゲート構造は第二ゲート電極を備え、第二ゲート電極はバッテリー保護制御器のCO端子に電気的に接続されるように配置されている。
本発明の一態様によれば、窒化物系双方向スイッチング装置の製造方法を提供する。この方法は以下のステップを含む。基板上方に窒化物系活性層を形成する。窒化物系活性層上に窒化物系バリア層を形成し、窒化物系バリア層が有しているバンドギャップは窒化物系活性層のバンドギャップより大きい。窒化物系バリア層上方に第一及び第二ゲート電極を形成する。第二窒化物系半導体層上に第一不動態層を形成し、第一及び第二ゲート電極を被覆する。第一不動態層上に下部ブランケットフィールドプレートを形成する。ウェットエッチングプロセスにより、下部ブランケットフィールドプレートに対しパターン化を行い、第一及び第二ゲート電極上方に第一及び第二下部フィールドプレートをそれぞれ形成する。第一不動態層上に第二不動態層を形成して第一及び第二下部フィールドプレートを被覆する。第二不動態層上に上部ブランケットフィールドプレートを形成する。ドライエッチングプロセスにより、上部ブランケットフィールドプレートに対しパターン化を行い、第一及び第二下部フィールドプレート上方に第一及び第二上部フィールドプレートをそれぞれ形成する。
本発明の一態様によれば、窒化物系半導体装置を提供する。窒化物系双方向スイッチング装置はバッテリー保護制御器と共に稼働するために用いられている。バッテリー保護制御器は電源入力端子と、過電流放電保護（discharge over-current protection、 DO）端子と、過電流充電保護（charge over-current protection、 CO）端子と、電圧監視（voltage monitoring、 VM）端子と、接地端子と、を有している。窒化物系双方向スイッチング装置は窒化物系活性層と、窒化物系バリア層と、デュアルゲートトランジスタと、を備えている。窒化物系バリア層は窒化物系活性層上に設置され、且つ窒化物系バリア層が有しているバンドギャップは窒化物系活性層のバンドギャップより大きい。デュアルゲートトランジスタは第一ソース電極と、第二ソース電極と、第一ゲート電極と、第二ゲート電極と、第一下部フィールドプレートと、第二下部フィールドプレートと、第一上部フィールドプレートと、第二上部フィールドプレートと、を含む。第一ソース電極はバッテリー保護制御器の接地端子に電気的に接続されている。第二ソース電極は電圧監視抵抗器を介して制御器のVM端子に接続されるように配置されている。第一ゲート電極はバッテリー保護制御器のDO端子に電気的に接続されるように配置されている。第二ゲート電極はバッテリー保護制御器のCO端子に電気的に接続されるように配置されている。第一下部フィールドプレートは第一ゲート電極上方に設置されている。第二下部フィールドプレートは第二ゲート電極上に設置されている。第一上部フィールドプレートは第一下部フィールドプレート上方に設置されている。第二上部フィールドプレートは第二下部フィールドプレート上方に設置されている。第一上部フィールドプレートから第二上部フィールドプレートまでの距離は第一下部フィールドプレートから第二下部フィールドプレートまでの距離より短い。
よって、第一上部フィールドプレートから第二上部フィールドプレートまでの距離は第一下部フィールドプレートから第二下部フィールドプレートまでの距離より短い。フィールドプレートを配置することにより耐電圧を高める要素としている。双方向スイッチング装置がターンオフ状態となると、複数のゲート構造の間にある領域に破壊が発生するかどうかはそれがある位置の電界の分布に関連する。これは複数のゲート構造の間に他の導電素子が形成されていないため、フィールドプレートの配置及びターンオフ状態の制御状況に高い相関関係があるためである。本発明のフィールドプレートの配置によりターンオフ状態が安定することにより、窒化物系双方向スイッチング装置がバッテリー保護制御器と共に良好に稼働する。
添付図面を結合して参照すると、以下の具体的な実施形態から本開示の各性質を容易に理解できる。各特徴は比率に基づいて描写しているわけではない点に留意すべきである。実際には、本開示を明確にするため、各特徴のサイズは任意で増減できる。下記明細書中では図面を参照して更に詳しく本発明の実施例を説明する。
図１は本発明の幾つかの実施例に係るバッテリー保護制御器と共に稼動する窒化物系双方向スイッチング装置を示す回路図である。
図２は本発明の幾つかの実施例に係る窒化物系双方向スイッチング装置を示す等価回路図である。
図３Ａは本発明の幾つかの実施例に係る双方向スイッチング装置を示す配置図である。
図３Ｂと図３Ｃは図３Ａ中の双方向スイッチング装置の線I-I'及び線II-II'に沿う横断面図である。
図４Ａは図３Ｃに示す区域を示す拡大図である。
図４Ｂは図３Ｃに示す区域を示す拡大図である。
図５は本発明の幾つかの実施例に係る双方向スイッチング装置を示す横断面図である。
図６は本発明の幾つかの実施例に係る双方向スイッチング装置を示す横断面図である。
図７は本発明の幾つかの実施例に係る双方向スイッチング装置を示す横断面図である。
図８は本発明の幾つかの実施例に係る双方向スイッチング装置を示す横断面図である。
図９は本発明の幾つかの実施例に係る双方向スイッチング装置を示す横断面図である。
図１０は本発明の幾つかの実施例に係る双方向スイッチング装置を示す横断面図である。
図１１は本発明の幾つかの実施例に係る双方向スイッチング装置を示す横断面図である。
図１２は本発明の幾つかの実施例に係る双方向スイッチング装置を示す横断面図である。
図１３は本発明の幾つかの実施例に係る双方向スイッチング装置を示す横断面図である。
図１４は本発明の幾つかの実施例に係る双方向スイッチング装置を示す横断面図である。
図１５Ａ乃至図１５Ｌは本発明の幾つかの実施例に係る半導体装置の製造方法を示す異なる工程図である。
本明細書を添付した図面及び詳細説明において、同一または相似する部件には同一符号を付して表示する。以下の添付図面を結合した詳細な説明により、本開示の内容の実施形態を容易に理解できる。
空間の説明において、例えば「上」、「上方」、「下」、「上向き」、「左側」、「右側」、「下方」、「上部」、「底部」、「縦方向」、「横方向」、「一側」、「高い」、「低い」、「上寄り」、「の上」、「の下」等の用語は、ある部材または部材で構成されているグループのある平面に対し定義するものであり、部材の方位は対応する図に示す。ちなみに、ここで使用する空間の描写は説明のために用いるにすぎず、ここで説明する構造は実務上の実施においてあらゆる方向または方式で空間中に設置可能であり、この前提により、本発明の内容の実施形態の利点がこのような設置により偏ることはない。
また、ここで留意すべき点は、矩形に近似するように描かれている各種構造の実際の形状については、装置の製造条件により、湾曲していたり、円形の辺縁を有していたり、僅かに不均一な厚さを有している等する点である。本発明の内容において、直線及び直角を使用した描写は層体及び技術的特徴を示すために用いているに過ぎない。
以下の説明において、半導体装置／ダイ／パッケージ及びそれらの製造方法等を優先的な実例とする。当業者ならば、本発明の範囲及び精神を逸脱せずに添加及び／または代替を含む改修が可能であることが容易に理解できる。本発明が不明確にならないようにするため、特定の細部を省略することができる。然しながら、本発明の内容は当業者が過度な実験を行わずに本発明の内容の教示を実現出来るようにしている。
図１は本発明の幾つかの実施例に係るバッテリー保護制御器１０と共に稼動する窒化物系双方向スイッチング装置Ｑ１を示す回路図である。図２は本発明の幾つかの実施例に係る窒化物系双方向スイッチング装置Ｑ１を示す等価回路図である。バッテリー１２がバッテリー保護制御器１０に電気的に接続されている。キャパシタＣ１及び抵抗器Ｒ１はバッテリー１２及びバッテリー保護制御器１０の間に接続可能であり、その間の信号を変調する。充電器１４は回路中に電気的に接続可能である。抵抗器Ｒ２は充電器１４及びバッテリー保護制御器１０の間に接続可能であり、その間の信号を変調する。窒化物系双方向スイッチング装置Ｑ１はバッテリー保護制御器１０に電気的に接続されている。
窒化物系双方向スイッチング装置Ｑ１は回路中で双方向ターンオン及び双方向ターンオフ機能を提供するように配置されている。充電操作過程では、電流が充電器１４の正極P+からバッテリー１２の正極B+に向けて流れる。放電操作過程では、電流がバッテリー１２の正極B+から負荷１６に向けて流れる。
バッテリー保護制御器１０は、電源入力端子Vccと、接地端子Vssと、過電流放電保護端子DOと、過電流充電保護端子COと、電圧監視端子VMと、を有している。２つの出力ポート、過電流放電保護端子DO及び過電流充電保護端子COを有しているため、特定のスイッチのより充電操作及び放電操作を制御する必要がある。
双方向スイッチング装置Ｑ１はソース電極Ｓ１及びＳ２並びにゲート電極Ｇ１及びＧ２を有している。ソース電極Ｓ１はバッテリー保護制御器１０の接地端子Vssに電気的に接続されるように配置されている。ソース電極Ｓ２は抵抗器Ｒ２を介してバッテリー保護制御器１０の電圧監視端子VMに接続されるように配置されている。抵抗器Ｒ２は電圧監視抵抗器としている。ゲート電極Ｇ１はバッテリー保護制御器１０の過電流放電保護端子DOに電気的に接続されるように配置されている。ゲート電極Ｇ２はバッテリー保護制御器１０の過電流充電保護端子COに電気的に接続されるように配置されている。
図２を参照すると、双方向スイッチング装置Ｑ１はデュアルゲートトランジスタを備えている。デュアルゲートトランジスタは直列接続されている１対の窒化物系トランジスタ素子Ｍ１及びＭ２により実現している。窒化物系トランジスタ素子Ｍ１はソース電極Ｓ１及びゲート電極Ｇ１を備えている。窒化物系トランジスタ素子Ｍ２はソース電極Ｓ２及びゲート電極Ｇ２を備えている。
ゲート電極Ｇ１及びＧ２のうちの何れか１つが切断される条件において、対応する窒化物系トランジスタＭ１またはＭ２がターンオフとなることにより、充電操作または放電操作を終了することができる。この状態において、双方向スイッチング装置Ｑ１がそのうちの少なくとも１つのターンオフトランジスタ素子を備えることにより、耐圧構造とする。双方向スイッチング装置Ｑ１が提供する耐圧程度は双方向スイッチング装置Ｑ１の性能によって決まる。
一例を挙げると、双方向スイッチング装置が十分な耐電圧を提供する状況において、この装置に終端接続して行う充電操作または放電操作がスムーズになる。然しながら、双方向スイッチング装置が提供する耐電圧（withstand voltage）が低い場合、この装置に終端接続して行う充電操作または放電操作が失敗する可能性がある。この点について、低い耐電圧は双方向スイッチング装置中の破壊に起因する可能性がある。
また、充電操作または放電操作を実行する際に、双方向スイッチング装置Ｑ１が低い電圧降下を実現する。その原因の１つは、窒化物系トランジスタ素子Ｍ１及びＭ２が低い導通状態抵抗を有することをできるためである。低い電圧降下により負荷１６が予め設計した稼働状態となる。本発明は改善した耐電圧を有している双方向スイッチング装置を提供し、回路中のバッテリー保護制御器と結合して適切に稼働させる。
図３Ａは本発明の幾つかの実施例に係る双方向スイッチング装置１Ａを示す配置図である。配置図は双方向スイッチング装置１Ａのゲート電極２６４及び２８４、フィールドプレート１２２及び１２４、並びにソース電極３０及び３２の間の関係を示す。これらの部材は双方向スイッチング装置１Ａ中のデュアルゲートトランジスタを構成している。この図の配置は双方向スイッチング装置１Ａの上面図を反映し、即ち、この配置は、ゲート電極２６４及び２８４、フィールドプレート１２２、１２３、１２４及び１２５、ソース電極３０及び３２が層方式で形成され、これらの層に垂直になる方向に沿って観察したものを反映している。以下、双方向スイッチング装置１Ａの更に多くの構造の仔細を提供する。
図３Ｂ及び図３Ｃは図３Ａ中の双方向スイッチング装置１Ａの線I-I'及び線II-II'に沿う横断面図である。双方向スイッチング装置１Ａは基板２０と、窒化物系半導体層２２及び２４と、ゲート構造２６及び２８と、スペーサー層１１６、１１８、１２０、１３０、１３２と、ビア１３４、１３６、１３８、１４０、１４２と、パターン化導電層１４４、１４６と、保護層１４８と、を更に備えている。
基板２０は半導体基板でもよい。基板２０の例示材料としては、例えば、ケイ素（Si）、シリコンゲルマニウム（SiGe）、炭化ケイ素（SiC）、ヒ化ガリウム、pドープSi、nドープSi、サファイア、semiconductor on insulator（例えば、SOI （silicon on insulator、 SOI））、或いは他の適合する基板材料が挙げられるが、これらに限定されるものではない。幾つかの実施例において、基板１０２は、例えば、第３族元素、第４族元素、第５族元素、或いはそれらの組合せ（例えば、III-V族化合物）が挙げられるが、これらに限定されるものではない。他の実施例では、基板２０が、例えば１つまたは複数の他の特徴が挙げられるが、これらに限定されるものではない。例えば、ドープ領域（doped region）、埋込層（buried layer）、エピタキシャル層（epitaxial （epi） layer ）或いはそれらの組み合わせを含む。
窒化物系半導体層２２は基板２０上に設置されている。窒化物系半導体層２２の例示材料としては、例えば、窒化物またはIII-V族化合物が挙げられるが、これらに限定されるものではない。例えば、窒化ガリウム（GaN）、窒化アルミニウム（AlN）、窒化インジウム（InN）、InxAlyGa（1-x-y）N（ここでは、x+y≦1）、AlyGa（1-y）N（ここでは、y≦1）を含む。窒化物系半導体層２４は窒化物系半導体層２２上に設置されている。窒化物系半導体層２４の例示材料として、窒化物またはIII-V族化合物が挙げられるが、これらに限定されるものではない。例えば、窒化ガリウム（GaN）、窒化アルミニウム（AlN）、窒化インジウム（InN）、 InxAlyGa（1-x-y）N（ここでは、x+y≦1）、AlyGa（1-y）N（ここでは、y≦1）を含む。
窒化物系半導体層２２及び２４の例示材料を選択し、窒化物系半導体層２４のバンドギャップ（即ち、禁制帯幅（forbidden band width））を窒化物系半導体層２２のバンドギャップより大きくすることにより、これらの電子親和力を互いに相違するようにし、且つこれらの間にヘテロ接合（heterojunction）を形成する。例えば、窒化物系半導体層２２が約3.4evのバンドギャップを有している未ドープ窒化ガリウム層である場合、窒化物系半導体層２４として約4.0evのバンドギャップを有している窒化ガリウムアルミニウム（AlGaN）層を選択可能である。よって、窒化物系半導体層２２及び２４はそれぞれチャンネル層（channel layer）及びバリア層（barrier layer）とすることができる。チャンネル層及びバリア層の間の結合界面箇所に三角井戸が発生し、電子が三角井戸中に蓄積することにより、ヘテロ接合に隣接する二次元電子ガス（two-dimensional electron gas、 2DEG）領域が発生する。よって、双方向スイッチング装置１Ａが少なくとも１つの窒化ガリウム系（GaN-based）の高電子移動度トランジスタ（high-electron-mobility transistor、 HEMT）を含む。
幾つかの実施例において、双方向スイッチング装置１Ａはバッファ層、核生成層、或いはそれらの組み合わせ（図示省略）を更に備えている。バッファ層は基板２０と窒化物系半導体層２２との間に設置されている。バッファ層は基板２０と窒化物系半導体層２２との間の格子及び熱的不整合を減少させるように配置され、これにより不整合（mismatches）／差異（difference）により引き起こされた欠陥を修復する。バッファ層はIII-V族化合物を含む。III-V族化合物として、アルミニウム、ガリウム、インジウム、窒素、またはそれらの組み合わせが挙げられるが、これらに限定されるものではない。よって、バッファ層の例示材料として、例えば、窒化ガリウム（GaN）、窒化アルミニウム（AlN）、窒化ガリウムアルミニウム（AlGaN）、窒化アルミニウムインジウムガリウム（InAlGaN）、或いはそれらの組み合わせを更に含むが、これらに限定されるものではない。基板２０とバッファ層との間に核生成層を形成してもよい。核生成層は基板２０とバッファ層のIII族窒化物層との間の不整合／差異に適合するように変遷するように配置されている。核生成層の例示材料としては、例えば、窒化アルミニウム（AlN）またはそのあらゆる合金が挙げられるが、これらに限定されるものではない。
ゲート構造２６は窒化物系半導体層２４上／上方／の上に設置されている。ゲート構造２６は図３Ａで描かれているpドープIII-V族化合物半導体層２６２及びゲート電極２６４を備えてもよい。pドープIII-V族化合物半導体層２６２及びゲート電極２６４は窒化物系半導体層２４上に積層されている。pドープIII-V族化合物半導体層２６２は窒化物系半導体層２４とゲート電極２６４との間に位置している。幾つかの実施例において、ゲート構造２６はpドープIII-V族化合物半導体層２６２とゲート電極２６４との間に選択可能な誘電層（図示省略）を更に備えてもよい。
ゲート構造２８は窒化物系半導体層２４上／上方／の上に設置されている。ゲート構造２８は選択可能なpドープIII-V族化合物半導体層２８２及び図３Ａで描かれているゲート電極２８４を備えている。ゲート構造２６の配置はゲート構造２８に応用可能である。
本実施例の例示説明において、双方向スイッチング装置１Ａはエンハンスモード装置（enhancement mode device）であり、ゲート電極２６４及び２８４に約ゼロバイアス（zero bias）が印加されると、ノーマリーオフ状態（normally-off state）となる。具体的には、pドープIII-V族化合物半導体層２６２及び２８２が窒化物系半導体層２４と共に少なくとも１つのp-n接合を形成して2DEG領域を消耗させ、対応するゲート構造２６及び２８の下方の位置に対応する2DEG領域の少なくとも１つの区域が2DEG領域の残りの部分とは異なる特性（例えば、異なる電子濃度）を有しているため、ブロックされる。
このようなメカニズムにより、双方向スイッチング装置１Ａがノーマリーオフ特性（normally-off characteristic）を有している。換言すれば、ゲート電極２６４及び２８４に電圧が印加されていない場合、または、ゲート電極２６４及び２８４に印加された電圧が閾値電圧（即ち、ゲート構造２６及び２８下方に反転層を形成するのに必要な最小電圧）より低い場合、ゲート構造２６または２８下方にある2DEG領域の区域がブロックされた状態に保持され、これにより電流が流れなくなっている。また、pドープIII-V族化合物半導体層２６２及び２８２を提供することにより、ゲートの漏電が減少し、且つオフ状態過程における閾値電圧が増加する。
pドープIII-V族化合物半導体層２６２及び２８２の例示材料としては、例えば、pドープIII-V族窒化物半導体材料が挙げられるが、これに限定されるものではない。例えば、p型窒化ガリウム、p型窒化ガリウムアルミニウム、p型窒化インジウム、p型窒化アルミニウムインジウム、p型窒化インジウムガリウム、p型窒化アルミニウムインジウムガリウム、或いはそれらの組み合わせを含む。幾つかの実施例において、p型不純物（例えば、ベリリウム（Be）、亜鉛（Zn）、カドミウム（Cd）、及びマグネシウム（Mg））を使用してpドープ材料を実現している。
幾つかの実施例において、窒化物系半導体層２２は未ドープ窒化ガリウムを含み、窒化物系半導体層２４は窒化ガリウムアルミニウムを含み、且つpドープIII-V族化合物半導体層２６２及び２８２はp型窒化ガリウム層であり、底層バンド構造を上向きに湾曲すると共に2DEG領域の対応する区域を消耗させることにより、双方向スイッチング装置１Ａをオフ状態（an off-state condition）にする。
幾つかの実施例において、ゲート電極２６２及び２８４は金属または金属化合物を含む。ゲート電極２６２及び２８４は単層、或いは、同じまたは異なる組成の多層として形成されてもよい。金属または金属化合物の例示材料としては、例えば、タングステン（W）、金（Au）、パラジウム（Pd）、チタン（Ti）、タンタル（Ta）、コバルト（Co）、ニッケル（Ni）、プラチナ（Pt）、モリブデン（Mo）、窒化チタン（TiN）、窒化タンタル（TaN）、金属合金またはその化合物、或いは他の金属化合物が挙げられるが、これらに限定されるものではない。幾つかの実施例において、ゲート電極２６２及び２８４の例示材料としては、例えば、窒化物、酸化物、ケイ化物、ドープ半導体、或いはそれらの組み合わせが挙げられるが、これらに限定されるものではない。幾つかの実施例において、選択可能な誘電層は単層または多層の誘電材料で形成されている。例示誘電材料として、例えば、１つまたは複数の酸化物層、酸化ケイ素層、窒化ケイ素層、高k誘電材料（例えば、酸化ケイ素（SiOx）層、窒化ケイ素（SiNx）層、高k誘電材料（例えば、二酸化ハフニウム（HfO2）、酸化アルミニウム（Al2O3）、二酸化チタン（TiO2）、酸化ハフニウムジルコニウム（HfZrO）、三酸化二タンタル（Ta2O3）、ケイ酸ハフニウム（HfSiO4）、二酸化ジルコニウム（ZrO2）、二酸化ケイ素ジルコニウム（ZrSiO2）等）、或いはそれらの組み合わせが挙げられるが、これらに限定されるものではない。
ソース電極３０及び３２は窒化物系半導体層２４上に設置されている。ソース電極３０及び３２はゲート構造２６及び２８の対応する両側に位置している。ゲート構造２６及び２８はソース電極３０及び３２の間に位置している。各ゲート構造２６及び２８はソース電極３０及び３２の間に横方向に位置している。ゲート構造２６及び２８並びにソース電極３０及び３２は共に2DEG領域を有しているデュアルゲートトランジスタとしてもよく、窒化物系（nitride-based）／窒化ガリウム系（GaN-based）のデュアルゲートトランジスタと称してもよい。
本実施例の例示説明において、ソース電極３０及び３２はその間にあるゲート構造２６及び２８に対し対称になっている。幾つかの実施例において、ソース電極３０及び３２は選択的にその間にあるゲート構造２６及び２８に対し非対称になっていてもよい。
幾つかの実施例において、ソース電極３０及び３２は、例えば、金属、合金、ドープ半導体材料（例えばドープ結晶ケイ素）、化合物（例えばケイ化物及び窒化物）、他の導体材料、或いはそれらの組み合わせを含むが、これらに限定されるものではない。ソース電極３０及び３２の例示材料としては、例えば、チタン（Ti）、アルミニウムケイ素（AlSi）、窒化チタン（TiN）、或いはそれらの組み合わせが挙げられるが、これらに限定されるものではない。ソース電極３０及び３２は単層でもよく、同じまたは異なる組成による多層でもよい。幾つかの実施例において、ソース電極３０及び３２は窒化物系半導体層２４とのオーミック接触を形成している。ソース電極３０及び３２にチタン（Ti）、アルミニウム（Al）、或いは他の適合する材料を付加してオーミック接触を実現している。幾つかの実施例において、各ソース電極３０及び３２は少なくとも１つの保形層及び導電充填材料で形成されている。保形層は導電充填材料を被覆可能である。保形層の例示材料として、例えば、チタン（Ti）、タンタル（Ta）、窒化チタン（TiN）、アルミニウム（Al）、金（Au）、アルミニウムケイ素（AlSi）、ニッケル（Ni）、プラチナ（Pt）、或いはそれらの組み合わせが挙げられるが、これらに限定されるものではない。導電充填の例示材料としては、例えば、アルミニウムケイ素（AlSi）、アルミニウム銅（AlCu）、或いはそれらの組み合わせが挙げられるが、これらに限定されるものではない。
スペーサー層１１６、１１８、１２０、１３０、１３２は窒化物系半導体層２４上方に設置されている。スペーサー層１１６、１１８、１２０は窒化物系半導体層２４上に順に積層されている。スペーサー層１１６、１１８、１２０は保護ためにまたは装置の電気的特性（例えば、異なる層／素子の間に絶縁効果を提供する）を増強するために形成されている。スペーサー層１１６は窒化物系半導体層２４の上面を被覆している。スペーサー層１１６はゲート構造２６及び２８を被覆してもよい。スペーサー層１１６はゲート構造２６及び２８の対向する２つの側壁を少なくとも被覆している。ソース電極３０及び３２はスペーサー層１１６、１１８、１２０を貫通／通過して窒化物系半導体層２４と接触している。
スペーサー層１１６、１１８、１２０の例示材料としては、例えば、窒化ケイ素（SiNx）、酸化ケイ素（SiOx）、窒化ケイ素（Si3N4）、窒化酸化ケイ素（SiON）、炭化ケイ素（SiC）、窒化ケイ素ホウ素SiBN）、窒化炭素ケイ素ホウ素（SiCBN）、酸化物、窒化物、或いはそれらの組み合わせが挙げられるが、これらに限定されるものではない。幾つかの実施例において、スペーサー層１１６、１１８、１２０のうちの少なくとも１つは多層構造でもよく、例えば、酸化アルミニウム／窒化ケイ素（Al2O3／SiN）、酸化アルミニウム／二酸化ケイ素（Al2O3／SiO2）、窒化アルミニウム／窒化ケイ素（AlN／SiN）、窒化アルミニウム／二酸化ケイ素（AlN／SiO2）、或いはそれらを組み合わせた複合誘電層でもよい。
フィールドプレート１２２、１２３、１２４、及び１２５はゲート構造２６及び２８上方に設置されている。フィールドプレート１２２及び１２３はスペーサー層１１６及び１１８の間に位置している。フィールドプレート１２４及び１２５はスペーサー層１１８及び１２０の間に位置している。即ち、スペーサー層１１６、フィールドプレート１２２及び１２３、スペーサー層１１８、フィールドプレート１２４及び１２５、並びにスペーサー層１２０は窒化物系半導体層２４上に順に積層／形成されている。フィールドプレート１２２、１２３、１２４、及び１２５はソース電極３０及び３２の間に位置している。フィールドプレート１２２、１２３、１２４、及び１２５の例示材料として、例えば、導電材料が挙げられるが、これに限定されるものではない。例えば、チタン（Ti）、タンタル（Ta）、窒化チタン（TiN）、窒化タンタル（TaN）、或いはそれらの組み合わせを含む。幾つかの実施例において、他の導電材料を更に使用してもよく、例えば、アルミニウム、銅ドープケイ素、及びこれらの材料を含む合金を使用してもよい。
図３Ｃを参照すると、フィールドプレート１２２及び１２３は双方向スイッチング装置１Ａ中の下部フィールドプレートとしてもよい。フィールドプレート１２２はスペーサー層１１６上に設置されているため、ゲート構造２６と分離している。フィールドプレート１２２は少なくとも一部分のゲート構造２６を横方向に跨いでいる。フィールドプレート１２２は領域を横方向に跨ぎ、この領域はゲート構造２６に直接隣接していると共にゲート構造２６及び２８の間に位置している。フィールドプレート１２３はスペーサー層１１６上に設置されているため、ゲート構造２８と分離している。フィールドプレート１２３はゲート構造２８の少なくとも一部分を横方向に跨いでいる。フィールドプレート１２３は領域を横方向に跨ぎ、この領域はゲート構造２８に直接隣接していると共にゲート構造２６及び２８の間に位置している領域である。フィールドプレート１２２及び１２３は互いに横方向に間隔を空けている。
フィールドプレート１２４及び１２５は双方向スイッチング装置１Ａ中の上部フィールドプレートとしてもよい。フィールドプレート１２４はスペーサー層１１８上に設置されているため、フィールドプレート１２２と分離している。フィールドプレート１２４はフィールドプレート１２２の少なくとも一部分を横方向に跨いでいる。フィールドプレート１２４は領域を横方向に跨ぎ、この領域はフィールドプレート１２２に直接隣接していると共にフィールドプレート１２２及び１２３の間に位置している。フィールドプレート１２５はスペーサー層１１８上に設置されているため、フィールドプレート１２３と分離している。フィールドプレート１２５はフィールドプレート１２３の少なくとも一部分を横方向に跨いでいる。フィールドプレート１２５は領域を横方向に跨ぎ、この領域はフィールドプレート１２３に直接隣接していると共にフィールドプレート１２２及び１２３の間に位置している。フィールドプレート１２４及び１２５は互いに横方向に間隔を空けている。
よって、フィールドプレート１２４からフィールドプレート１２５までの距離はフィールドプレート１２２からフィールドプレート１２３までの距離より短い。フィールドプレート１２２、１２３、１２４、１２５の配置は耐電圧を高める要素としている。双方向スイッチング装置１Ａがターンオフ状態にある場合、ゲート構造２６及び２８の間の領域に破壊が生じているかどうかは、その部分の電界の分布に関連している。これはゲート構造２６及び２８の間に他の導電素子が形成されていないためであり、よって、フィールドプレート１２２、１２３、１２４、１２５の配置はターンオフ状態の制御程度と高い相関関係がある。
フィールドプレート１２４からフィールドプレート１２５までの距離がフィールドプレート１２２からフィールドプレート１２３までの距離より短いため、ゲート構造２６及び２８の間の領域の電界の分布を抑制でき、電界のピーク値の出現を回避している。ゲート構造２６及び２８の間の領域箇所の電界の分布が平滑に変化する。この点について、一旦電界の分布の集中程度が高まると、分布中にピーク値が発生し、破壊が生じる可能性があり、その後ターンオフ状態が失効することになる。ターンオフ状態の失効を回避するため、フィールドプレート１２４及び１２５をフィールドプレート１２２及び１２３の間の領域まで延伸するように形成している。
また、フィールドプレート１２２及び１２３の形成過程はフィールドプレート１２４及び１２５の過程と異なっていてもよく、これは双方向スイッチング装置１Ａの電気的特性を改善するのに利する。その理由の１つは、このような方法により双方向スイッチング装置１Ａが原設計の配置から偏るのを回避している点である。
例えば、下部スペーサー層、下部フィールドプレート、上部スペーサー層、及び上部フィールドプレートで形成されている積層構造を備えている半導体装置に関連する。下部フィールドプレートの形成過程はブランケット導電層をパターン化して下部フィールドプレートを形成することを含む。然しながら、パターン化過程に、下部スペーサー層の幾つかの部分を除去することにより（下部スペーサー層の上面に近接する部分）、下部スペーサー層の厚さが減少する。このため、下部スペーサー層の厚さが減少することで、上部スペーサー層及び下部スペーサー層上にある上部フィールドプレートが原先設計よりも低い位置に形成される。これにより、半導体装置の安定性が影響を受け、且つ半導体装置の性能が低下する。
図４Ａを参照すると、図４Ａは図３Ｃの区域２Ａを示す拡大図であり、フィールドプレート１２２及び１２３の形成及びフィールドプレート１２４及び１２５の形成の異なる過程により発生する詳細な構造の特徴を図示する。フィールドプレート１２２及び１２３のパターン化は、ウェットエッチングプロセスにより実現している。フィールドプレート１２４及び１２５のパターン化技術は、ドライエッチングプロセスを使用して実現している。
この点について、ウェットエッチングプロセスの化学技術はエッチングの選択性を高めている。エッチングの選択性が高まることは、エッチング速度が目標材料に対しより強化され、但し、非目標材料に対しては弱まることを意味している。比較すると、ドライエッチングプロセスは選択性が低いという欠点を有している。ドライエッチングプロセスを使用してフィールドプレート１２４及び１２５をパターン化する理由の１つは、ドライエッチングプロセスがイオン衝撃に関連し、例えば、反応性イオンエッチング（reactive-ion etching、 RIE）は、エッチングが高速になるという特徴を有し、且つ目標材料に対し制御可能である点である。ドライエッチングプロセスの選択性が低くとも、低い選択性と上述の利点のトレードオフにより、上部フィールドプレート（即ち、フィールドプレート１２４及び１２５）にポジティブな効果を提供している。
このため、フィールドプレート１２２のパターン化過程において、不動態層１１６がエッチングを受けず、その形態の輪郭を保留している。フィールドプレート１２２及び１２３のパターン化後に、不動態層１１６の厚さが同じまたは略同じに保持される（即ち、減少する数量が略無視できる）。
一方では、フィールドプレート１２４のパターン化過程において、不動態層１１８がフィールドプレート１２４により露出されてエッチングが施され、これはオーバーエッチング（over-etching）と呼ばれ、これによりその形態の輪郭が改変されている。このため、フィールドプレート１２４に対しパターン化を行った後には、不動態層１１８の厚さが顕著に減少する。不動態層１１８上にオーバーエッチングが発生しても、フィールドプレート１２２及び１２４の位置がすでに決定しているため、オーバーエッチングが双方向スイッチング装置１Ａの性能に顕著な影響を与えない。然しながら、フィールドプレート１２４に用いるドライエッチングプロセスは良好な可制御性を有しているため、双方向スイッチング装置１Ａの製造過程の効率を高めている（例えば、製造過程を加速する）。
また、ウェットエッチング及びドライエッチングの間の差異がフィールドプレート１２２及び１２４の辺縁／側壁箇所に対し異なる輪郭を発生させる。フィールドプレート１２２は不動態層１１６から上向きに延伸されている側壁ＳＷ１を有している。フィールドプレート１２２の側壁ＳＷ１は内向きに凹設されて不動態層１１８を受け止めている。フィールドプレート１２４は不動態層１１８から上向きに延伸されている傾斜側壁ＳＷ２を有している。この差異の発生原因は等方性エッチング（isotropic etching）及び異方性エッチング（anisotropic etching）に関連し、等方性エッチング及び異方性エッチングはそれぞれウェットエッチング及びドライエッチングにより発生する。フィールドプレート１２２の側壁ＳＷ１はフィールドプレート１２４の傾斜側壁ＳＷ２とは異なる輪郭を有している。また、フィールドプレート１２２及び１２４は異なる粗度を有していてもよい。幾つかの実施例において、傾斜側壁ＳＷ２の表面粗度は側壁ＳＷ１の表面粗度より大きい。ここでは、表面粗度とは表面の質感の一部分を指している（即ち、そのサイズがその層の厚さよりずっと小さい）。
フィールドプレート１２４の側壁ＳＷ２はドライエッチングの異方性技術により形成されているため、フィールドプレート１２４の側壁ＳＷ２は平坦で傾斜している。例えば、フィールドプレート１２４の傾斜側壁ＳＷ２は不動態層１１８から上向きに延伸され、且つ不動態層１１８の上面に対し傾斜している。また、不動態層１１８にオーバーエッチングが発生すると、不動態層１１８の側面がフィールドプレート１２４の傾斜側壁ＳＷ２より低くなる。不動態層１１８の側面は平坦で傾斜している輪郭を有していてもよい。不動態層１１８の側面は不動態層１１８の上面の位置よりも低くなるように傾斜側壁ＳＷ２から傾斜するように延伸されている。傾斜側壁ＳＷ２及び不動態層１１８の側面中の傾斜程度が異なる可能性があるが、これはこれらの間のエッチングの選択性に起因する（即ち、フィールドプレート１２４及び不動態層１１８が同一のエッチング剤に対し異なるエッチング速度を有している）。
幾つかの実施例において、フィールドプレート１２２の厚さはフィールドプレート１２４の厚さと略同じである。幾つかの実施例において、フィールドプレート１２２の厚さはフィールドプレート１２４の厚さより厚い。幾つかの実施例において、フィールドプレート１２２の厚さはフィールドプレート１２４の厚さより薄い。フィールドプレート１２２及び１２４の間の厚さの関係は実際の要求によって決定し、例えば、電界の分布の設計または技術条件によって決定している。幾つかの実施例において、フィールドプレート１２２及び１２４は同じ導電材料で製造されている。幾つかの実施例において、フィールドプレート１２２及び１２４は異なる導電材料で製造されている。
図４Ｂを参照すると、図４Ｂは図３Ｃにおける区域２Ｂを示す拡大図であり、フィールドプレート１２３及び１２５を形成するための異なる技術が発生させる詳細な構造の特徴を図示している。フィールドプレート１２３のパターン化はウェットエッチングプロセスにより実現してもよい。また、フィールドプレート１２５のパターン化はドライエッチングプロセスを使用して実現してもよい。フィールドプレート１２２及び１２４の構造の特徴はフィールドプレート１２３及び１２５に応用可能である。即ち、フィールドプレート１２３及び１２５の間の差異は上述の説明を参照する。
図３Ｂ及び図３Ｃを再度参照すると、スペーサー層１３０はスペーサー層１２０並びにソース電極３０及び３２の上方に設置されている。スペーサー層１３０はスペーサー層１２０並びにソース電極３０及び３２を被覆している。スペーサー層１３０は平面化層としてもよく、他の層／素子を支持するための水平上面を有している。幾つかの実施例において、スペーサー層１３０は更に厚く形成されてもよく、且つスペーサー層１３０上に平坦化技術を実行し、例えば、化学機械研磨（chemical mechanical polish、 CMP）技術により余剰部分を除去し、水平上面を形成してもよい。スペーサー層１３０の例示材料としては、例えば、窒化ケイ素（SiNx）、窒化ケイ素（Si3N4）、窒化酸化ケイ素（SiON）、炭化ケイ素（SiC）、窒化ケイ素ホウ素（SiBN）、窒化炭素ケイ素ホウ素（SiCBN）、酸化物、或いはそれらの組み合わせが挙げられるが、これらに限定されるものではない。幾つかの実施例において、スペーサー層１３０は多層構造であり、例えば、酸化アルミニウム／窒化ケイ素（Al2O3/SiN）、酸化アルミニウム／二酸化ケイ素（Al2O3/SiO2）、窒化アルミニウム／窒化ケイ素（AlN/SiN）、窒化アルミニウム／二酸化ケイ素（AlN/SiO2）、或いはそれらが組み合わせられた複合誘電層である。
接触ビア１３４はスペーサー層１３０に内設されている。接触ビア１３２はスペーサー層１３０を貫通している。接触ビア１３４は縦方向に延伸されてソース電極３０及び３２にそれぞれ電気的に接続されている。接触ビア１３６、１３８及び１４０は少なくともスペーサー層１３０に内設されている。接触ビア１３６、１３８及び１４０はスペーサー層１１６、１１８、１２０及び１３０のうちの少なくとも１つを貫通している。接触ビア１３６は縦方向に延伸されてフィールドプレート１２４及び１２５に電気的に接続されている。接触ビア１３８は縦方向に延伸されてフィールドプレート１２２及び１２３に電気的に接続されている。接触ビア１４０は縦方向に延伸されてゲート電極２６４及び２８４に電気的に接続されている。ビア１３４、１３６、１３８及び１４０の例示材料としては、例えば、金属や合金のような導電材料が挙げられるが、これに限定されるものではない。
パターン化導電層１４４はスペーサー層１３０及び接触ビア１４２上に設置されている。パターン化導電層１４４は接触ビア１４２に接触している。パターン化導電層１４４は金属線、パッド、トレース、或いはそれらの組み合わせを有し、パターン化導電層１４４が少なくとも１つの回路を形成している。パターン化導電層１４４の例示材料としては、例えば、導電材料が挙げられるが、これに限定されるものではない。パターン化導電層１４４は銀（Ag）、アルミニウム（Al）、銅（Cu）、モリブデン（Mo）、ニッケル（Ni）、チタン（Ti）、それらの合金、それらの酸化物、それらの窒化物、或いはそれらが組み合わせられた単層フィルムまたは多層フィルムを含む。
スペーサー層１３２はスペーサー層１３０及びパターン化導電層１４４上方に設置されている。スペーサー層１３２はスペーサー層１３０及びパターン化導電層１４４を被覆している。スペーサー層１３２は平坦化層として用いられ、他の層／素子を支持するための水平上面を有している。幾つかの実施例において、スペーサー層１３２は更に厚く形成されてもよく、且つスペーサー層１３２上でCMP処理のような平坦化処理を実行し、余剰部分を除去することにより、水平上面を形成している。スペーサー層１３２の例示材料としては、例えば、窒化ケイ素（SiNx）、窒化ケイ素（Si3N4）、窒化酸化ケイ素（SiON）、炭化ケイ素（SiC）、窒化ケイ素ホウ素SiBN）、窒化炭素ケイ素ホウ素（SiCBN）、酸化物、或いはそれらの組み合わせが挙げられるが、これらに限定されるものではない。幾つかの実施例において、スペーサー層１３２は多層構造であり、例えば、酸化アルミニウム／窒化ケイ素（Al2O3/SiN）、酸化アルミニウム／二酸化ケイ素（Al2O3/SiO2）、窒化アルミニウム／窒化ケイ素（AlN/SiN）、窒化アルミニウム／二酸化ケイ素（AlN/SiO2）、或いはそれらが組み合わせられた複合誘電層である。
接触ビア１４２はスペーサー層１３２に内設されている。接触ビア１４２はスペーサー層１３２を貫通している。接触ビア１４２は縦方向に延伸されてパターン化導電層１４４に電気的に接続されている。接触ビア１４２の上面はスペーサー層１３２により被覆されていない。接触ビア１４２の例示材料としては、例えば、金属や合金のような導電材料が挙げられるが、これに限定されるものではない。
パターン化導電層１４６はスペーサー層１３２及び接触ビア１４２上に設置されている。パターン化導電層１４６は接触ビア１４２に接触している。パターン化導電層１４６は金属線（metal lines）、パッド（pads）、トレース（traces）、或いはそれらの組み合わせを有し、パターン化導電層１４６が少なくとも１つの回路を形成している。パターン化導電層１４６の例示材料として導電材料が挙げられるが、これに限定されるものではない。パターン化導電層１４６は銀（Ag）、アルミニウム（Al）、銅（Cu）、モリブデン（Mo）、ニッケル（Ni）、チタン（Ti）、それらの合金、それらの酸化物、それらの窒化物、或いはそれらが組み合わせられた単層フィルムまたは多層フィルムを含む。
パターン化導電層１４４または１４６の回路は構造中の異なる層／素子に接続され、これら層または素子が同じ電位を有している。例えば、ビア１３６、１３８、１４０はゲート電極２６４及び２８４並びにフィールドプレート１２２、１２３、１２４、１２５上に設置されていると共にゲート電極２６４及び２８４に電気的に接続されている。このような接続により、ゲート電極２６４及び２８４並びにフィールドプレート１２２、１２３、１２４、１２５がパターン化導電層１４４の回路を介して相互に電気的に接続されて同じ電位を有することで、フィールドプレート１２２、１２３、１２４、１２５をゲートフィールドプレートとしている。
保護層１４８はスペーサー層１３２及びパターン化導電層１４６上方に設置されている。保護層１４８はスペーサー層１３２及びパターン化導電層１４６を被覆している。保護層１４８はパターン化導電層１４６の酸化を防止している。パターン化導電層１４６の幾つかの部分は保護層１４８中の開口部から露出され、これら開口部は外部素子（例えば、外部回路）に電気的に接続されるように配置されている。
ゲート電極２６４及び２８４とフィールドプレート１２２、１２３、１２４、１２５との間の関係は可変である。変化は装置の設計の要求によって決定する。例えば、高圧装置に対し、寄生容量が２つの導電層の間で発生する。このため、導電層の輪郭に対して改修を行い、構造の要求に適合させる必要がある。例えば、電界の分布を抑制するため、大面積を有している少なくとも１つのフィールドプレートを形成する。
図５は本発明の幾つかの実施例に係る双方向スイッチング装置１Ｂを示す横断面図である。双方向スイッチング装置１Ｂは、ゲート構造２６Ｂ及び２８Ｂと、フィールドプレート１２２Ｂ、１２３Ｂ、１２４Ｂ、及び１２５Ｂと、を備えている。ゲート構造２６ＢはpドープIII-V族化合物半導体層２６２Ｂ及びゲート電極２６４Ｂを含む。ゲート構造２８ＢはpドープIII-V族化合物半導体層２８２Ｂ及びゲート電極２８４Ｂを含む。
フィールドプレート１２２Ｂ及びゲート構造２６Ｂは横方向に重複している。本実施例の例示図において、フィールドプレート１２２Ｂ及びゲート構造２６Ｂは横方向に重複する、距離Ｄ１がゲート構造２６Ｂの全長に等しい。フィールドプレート１２４Ｂ及びゲート構造２６Ｂは横方向に重複している。本実施例の例示図において、フィールドプレート１２４Ｂ及びゲート構造２６Ｂは横方向に重複する、距離Ｄ１がゲート構造２６Ｂの全長に等しい。フィールドプレート１２４Ｂ及びフィールドプレート１２２Ｂは横方向に重複している。本実施例の例示図において、フィールドプレート１２４Ｂ及びフィールドプレート１２２Ｂは横方向に重複する、距離Ｄ２がフィールドプレート１２２Ｂの全長に等しい。
フィールドプレート１２３Ｂ及びゲート構造２８Ｂは横方向に重複している。本実施例の例示図において、フィールドプレート１２３Ｂ及びゲート構造２８Ｂは横方向に重複する、距離Ｄ３がゲート構造２８Ｂの全長に等しい。フィールドプレート１２５Ｂ及びゲート構造２８Ｂは横方向に重複している。本実施例の例示図において、フィールドプレート１２５Ｂ及びゲート構造２８Ｂは横方向に重複する、距離Ｄ３がゲート構造２８Ｂの全長に等しい。フィールドプレート１２５Ｂ及びフィールドプレート１２３Ｂは横方向に重複している。本実施例の例示図において、フィールドプレート１２５Ｂ及びフィールドプレート１２３Ｂは横方向に重複する、距離Ｄ４がフィールドプレート１２３Ｂの全長に等しい。
図６は本発明の幾つかの実施例に係る双方向スイッチング装置１Ｃを示す横断面図である。双方向スイッチング装置１Ｃは図５に描写及び図示する双方向スイッチング装置１Ｂに類似し、当該相違点については、フィールドプレート１２４Ｂ及び１２５Ｂがフィールドプレート１２４Ｃ及び１２５Ｃにより代替されている点である。
双方向スイッチング装置１Ｃはゲート構造２６Ｃ及び２８Ｃと、フィールドプレート１２２Ｃ、１２３Ｃ、１２４Ｃ、及び１２５Ｃと、を備えている。ゲート構造２６ＣはpドープIII-V族化合物半導体層２６２Ｃ及びゲート電極２６４Ｃを含む。ゲート構造２８ＣはpドープIII-V族化合物半導体層２８２Ｃ及びゲート電極２８４Ｃを含む。
フィールドプレート１２２Ｃ及びゲート構造２６Ｃは横方向に重複している。本実施例の例示図において、フィールドプレート１２２Ｃ及びゲート構造２６Ｃは横方向に重複する、距離Ｄ５がゲート構造２６Ｃの全長に等しい。フィールドプレート１２４Ｃ及びゲート構造２６Ｃは横方向に重複している。本実施例の例示図において、フィールドプレート１２４Ｃ及びゲート構造２６Ｃは横方向に重複する、距離Ｄ５はゲート構造２６Ｃの全長に等しい。フィールドプレート１２４Ｃ及びフィールドプレート１２２Ｃは横方向に重複している。本実施例の例示図において、フィールドプレート１２４Ｃ及びフィールドプレート１２２Ｃは横方向に重複する、距離Ｄ６がフィールドプレート１２２Ｂの全長より短い。
フィールドプレート１２３Ｃ及びゲート構造２８Ｃは横方向に重複している。本実施例の例示図において、フィールドプレート１２３Ｃ及びゲート構造２８Ｃは横方向に重複するされ、距離Ｄ７がゲート構造２８Ｃの全長に等しい。フィールドプレート１２５Ｃ及びゲート構造２８Ｃは横方向に重複している。本実施例の例示図において、フィールドプレート１２５Ｃ及びゲート構造２８Ｃは横方向に重複する、距離Ｄ７がゲート構造２８Ｃの全長に等しい。フィールドプレート１２５Ｃ及びフィールドプレート１２３Ｃは横方向に重複している。本実施例の例示図において、フィールドプレート１２５Ｃ及びフィールドプレート１２３Ｃは横方向に重複する、距離Ｄ８がフィールドプレート１２３Ｃの全長より短い。
図７は本発明の幾つかの実施例に係る双方向スイッチング装置１Ｄを示す横断面図である。双方向スイッチング装置１Ｄは図５に描写及び図示する双方向スイッチング装置１Ｂに類似し、当該相違点については、フィールドプレート１２４Ｂ及び１２５Ｂがフィールドプレート１２４Ｄ及び１２５Ｄにより代替されている点である。
双方向スイッチング装置１Ｄはゲート構造２６Ｄ及び２８Ｄと、フィールドプレート１２２Ｄ、１２３Ｄ、１２４Ｄ、及び１２Ｄと、を備えている。ゲート構造２６ＤはpドープIII-V族化合物半導体層２６２Ｄ及びゲート電極２６４Ｄを含む。ゲート構造２８ＤはpドープIII-V族化合物半導体層２８２Ｄ及びゲート電極２８４Ｄを含む。
フィールドプレート１２２Ｄ及びゲート構造２６Ｄは横方向に重複している。本実施例の例示図において、フィールドプレート１２２Ｄ及びゲート構造２６Ｄは横方向に重複する、距離Ｄ９がゲート構造２６Ｄの全長に等しい。フィールドプレート１２４Ｄ及びゲート構造２６Ｄは横方向に重複している。本実施例の例示図において、フィールドプレート１２４Ｄ及びゲート構造２６Ｄは横方向に重複する、距離Ｄ１０がゲート構造２６Ｄの全長より短い。フィールドプレート１２４Ｄ及びフィールドプレート１２２Ｄは横方向に重複している。本実施例の例示図において、フィールドプレート１２４Ｄ及びフィールドプレート１２２Ｄは横方向に重複する、距離Ｄ１１はフィールドプレート１２２Ｄの全長より短い。
フィールドプレート１２３Ｄ及びゲート構造２８Ｄは横方向に重複している。本実施例の例示図において、フィールドプレート１２３Ｄ及びゲート構造２８Ｄは横方向に重複する、距離Ｄ１２がゲート構造２８Ｄの全長に等しい。フィールドプレート１２５Ｄ及びゲート構造２８Ｄは横方向に重複している。本実施例の例示図において、フィールドプレート１２５Ｄ及びゲート構造２８Ｄは横方向に重複する、距離Ｄ１３がゲート構造２８Ｄの全長より短い。フィールドプレート１２５Ｄ及びフィールドプレート１２３Ｄは横方向に重複している。本実施例の例示図において、フィールドプレート１２５Ｄ及びフィールドプレート１２３Ｄは横方向に重複する、距離Ｄ１４がフィールドプレート１２３Ｄの全長より短い。
図８は本発明の幾つかの実施例に係る双方向スイッチング装置１Ｅを示す横断面図である。双方向スイッチング装置１Ｅは図５に描写及び図示する双方向スイッチング装置１Ｂに類似し、当該相違点については、フィールドプレート１２４Ｂ及び１２５Ｂがフィールドプレート１２４Ｅ及び１２５Ｅにより代替されている点である。
双方向スイッチング装置１Ｅはゲート構造２６Ｅ及び２８Ｅと、フィールドプレート１２２Ｅ、１２３Ｅ、１２４Ｅ、及び１２Ｅと、を備えている。ゲート構造２６ＥはpドープIII-V族化合物半導体層２６２Ｅ及びゲート電極２６４Ｅを含む。ゲート構造２８ＥはpドープIII-V族化合物半導体層２８２Ｅ及びゲート電極２８４Ｅを含む。
フィールドプレート１２２Ｅ及びゲート構造２６Ｅは横方向に重複している。本実施例の例示図において、フィールドプレート１２２Ｅ及びゲート構造２６Ｅは横方向に重複する、距離Ｄ１５がゲート構造２６Ｅの全長に等しい。フィールドプレート１２４Ｅ及びゲート構造２６Ｅは横方向に重複していない。フィールドプレート１２４Ｅ及びフィールドプレート１２２Ｅは横方向に重複している。本実施例の例示図において、フィールドプレート１２４Ｅ及びフィールドプレート１２２Ｅは横方向に重複する、距離Ｄ１６がフィールドプレート１２２Ｅの全長より短い。
フィールドプレート１２３Ｅ及びゲート構造２８Ｅは横方向に重複している。本実施例の例示図において、フィールドプレート１２３Ｅ及びゲート構造２８Ｅは横方向に重複する、距離Ｄ１７がゲート構造２８Ｅの全長に等しい。フィールドプレート１２５Ｅ及びゲート構造２８Ｅは横方向に重複していない。フィールドプレート１２５Ｅ及びフィールドプレート１２３Ｅは横方向に重複している。本実施例の例示図において、フィールドプレート１２５Ｅ及びフィールドプレート１２３Ｅは横方向に重複する、距離Ｄ１８がフィールドプレート１２３Ｅの全長より短い。
図９は本発明の幾つかの実施例に係る双方向スイッチング装置１Ｆを示す横断面図である。双方向スイッチング装置１Ｆは図５に描写及び図示する双方向スイッチング装置１Ｂに類似し、当該相違点については、フィールドプレート１２２Ｂ、１２３Ｂ、１２４Ｂ及び１２５Ｂがフィールドプレート１２２Ｆ、１２３Ｆ、１２４Ｆ及び１２５Ｆにより代替されている点である。
双方向スイッチング装置１Ｆはゲート構造２６Ｆ及び２８Ｆと、フィールドプレート１２２Ｆ、１２３Ｆ、１２４Ｆ、及び１２５Ｆと、を備えている。ゲート構造２６ＦはpドープIII-V族化合物半導体層２６２Ｆ及びゲート電極２６４Ｆを含む。ゲート構造２８ＦはpドープIII-V族化合物半導体層２８２Ｆ及びゲート電極２８４Ｆを含む。
フィールドプレート１２２Ｆ及びゲート構造２６Ｆは横方向に重複している。本実施例の例示図において、フィールドプレート１２２Ｆ及びゲート構造２６Ｆは横方向に重複する、距離Ｄ１９がゲート構造２６Ｆの全長より短い。フィールドプレート１２４Ｆ及びゲート構造２６Ｆは横方向に重複している。本実施例の例示図において、フィールドプレート１２４Ｆ及びゲート構造２６Ｆは横方向に重複する、距離Ｄ２０がゲート構造２６Ｆの全長に等しい。フィールドプレート１２４Ｆ及びフィールドプレート１２２Ｆは横方向に重複している。本実施例の例示図において、フィールドプレート１２４Ｆ及びフィールドプレート１２２Ｆは横方向に重複する、距離Ｄ２１がフィールドプレート１２２Ｆの全長に等しい。
フィールドプレート１２３Ｆ及びゲート構造２８Ｆは横方向に重複している。本実施例の例示図において、フィールドプレート１２３Ｆ及びゲート構造２８Ｆが横方向に重複している距離Ｄ２２はゲート構造２８Ｆの全長より短い。フィールドプレート１２５Ｆ及びゲート構造２８Ｆは横方向に重複している。本実施例の例示図において、フィールドプレート１２５Ｆ及びゲート構造２８Ｆは横方向に重複する、距離Ｄ２３がゲート構造２８Ｆの全長に等しい。フィールドプレート１２５Ｆ及びフィールドプレート１２３Ｆは横方向に重複している。本実施例の例示図において、フィールドプレート１２５Ｆ及びフィールドプレート１２３Ｆは横方向に重複する、距離Ｄ２４がフィールドプレート１２３Ｆの全長に等しい。
図１０は本発明の幾つかの実施例に係る双方向スイッチング装置１Ｇを示す横断面図である。双方向スイッチング装置１Ｇは図９に描写及び図示する双方向スイッチング装置１Ｆに類似し、当該相違点については、フィールドプレート１２４Ｆ及び１２５Ｆがフィールドプレート１２４Ｇ及び１２５Ｇにより代替されている点である。
双方向スイッチング装置１Ｇはゲート構造２６Ｇ及び２８Ｇと、フィールドプレート１２２Ｇ、１２３Ｇ、１２４Ｇ、及び１２５Ｇと、を備えている。ゲート構造２６ＧはpドープIII-V族化合物半導体層２６２Ｇ及びゲート電極２６４Ｇを含む。ゲート構造２８ＧはpドープIII-V族化合物半導体層２８２Ｇ及びゲート電極２８４Ｇを含む。
フィールドプレート１２２Ｇ及びゲート構造２６Ｇは横方向に重複している。本実施例の例示図において、フィールドプレート１２２Ｇ及びゲート構造２６Ｇは横方向に重複する、距離Ｄ２５がゲート構造２６Ｇの全長より短い。フィールドプレート１２４Ｇ及びゲート構造２６Ｇは横方向に重複している。本実施例の例示図において、フィールドプレート１２４Ｇ及びゲート構造２６Ｇは横方向に重複する、距離Ｄ２５がゲート構造２６Ｇの全長より短い。フィールドプレート１２４Ｇ及びフィールドプレート１２２Ｇは横方向に重複している。本実施例の例示図において、フィールドプレート１２４Ｇ及びフィールドプレート１２２Ｇは横方向に重複する、距離Ｄ２６はフィールドプレート１２２Ｇの全長に等しい。
フィールドプレート１２３Ｇ及びゲート構造２８Ｇは横方向に重複している。本実施例の例示図において、フィールドプレート１２３Ｇ及びゲート構造２８Ｇは横方向に重複する、距離Ｄ２７がゲート構造２８Ｇの全長より短い。フィールドプレート１２５Ｇ及びゲート構造２８Ｇは横方向に重複している。本実施例の例示図において、フィールドプレート１２５Ｇ及びゲート構造２８Ｇは横方向に重複する、距離Ｄ２７がゲート構造２８Ｇの全長より短い。フィールドプレート１２５Ｇ板は横方向に重複している。本実施例の例示図において、フィールドプレート１２５Ｇ及びフィールドプレート１２３Ｇは横方向に重複する、距離Ｄ２８がフィールドプレート１２３Ｇの全長に等しい。
図１１は本発明の幾つかの実施例に係る双方向スイッチング装置１Ｈを示す横断面図である。双方向スイッチング装置１Ｈは図９に描写及び図示する双方向スイッチング装置１Ｆに類似し、当該相違点については、フィールドプレート１２４Ｆ及び１２５Ｆがフィールドプレート１２４Ｈ及び１２５Ｈにより代替されている点である。
双方向スイッチング装置１Ｈはゲート構造２６Ｈ及び２８Ｈと、フィールドプレート１２２Ｈ、１２３Ｈ、１２４Ｈ、及び１２５Ｈと、を備えている。ゲート構造２６ＨはpドープIII-V族化合物半導体層２６２Ｈ及びゲート電極２６４Ｈを含む。ゲート構造２８ＨはpドープIII-V族化合物半導体層２８２Ｈ及びゲート電極２８４Ｈを含む。
フィールドプレート１２２Ｈ及びゲート構造２６Ｈは横方向に重複している。本実施例の例示図において、フィールドプレート１２２Ｈ及びゲート構造２６Ｈが横方向に重複している距離Ｄ２９はゲート構造２６Ｈの全長より短い。フィールドプレート１２４Ｈ及びゲート構造２６Ｈは横方向に重複している。本実施例の例示図において、フィールドプレート１２４Ｈ及びゲート構造２６Ｈは横方向に重複する、距離Ｄ３０がゲート構造２６Ｈの全長より短い。フィールドプレート１２４Ｈ及びフィールドプレート１２２Ｈは横方向に重複している。本実施例の例示図において、フィールドプレート１２４Ｈ及びフィールドプレート１２２Ｈは横方向に重複する、距離Ｄ３１がフィールドプレート１２２Ｈの全長より短い。
フィールドプレート１２３Ｈ及びゲート構造２８Ｈは横方向に重複している。本実施例の例示図において、フィールドプレート１２３Ｈ及びゲート構造２８Ｈは横方向に積層され、距離Ｄ３２がゲート構造２８Ｈの全長より短い。フィールドプレート１２５Ｈ及びゲート構造２８Ｈは横方向に重複している。本実施例の例示図において、フィールドプレート１２５Ｈ及びゲート構造２８Ｈは横方向に重複する、距離Ｄ３３がゲート構造２８Ｈの全長より短い。フィールドプレート１２５Ｈ及びフィールドプレート１２３Ｈは横方向に重複している。本実施例の例示図において、フィールドプレート１２５Ｈ及びフィールドプレート１２３Ｈは横方向に重複する、距離Ｄ３４がフィールドプレート１２３Ｈの全長より短い。
図１２は本発明の幾つかの実施例に係る双方向スイッチング装置１Ｉを示す横断面図である。双方向スイッチング装置１Ｉは図９に描写及び図示する双方向スイッチング装置１Ｆに類似し、当該相違点については、フィールドプレート１２４Ｆ及び１２５Ｆがフィールドプレート１２４Ｉ及び１２５Ｉにより代替されている点である。
双方向スイッチング装置１Ｉはゲート構造２６Ｉ及び２８Ｉと、フィールドプレート１２２Ｉ、１２３Ｉ、１２４Ｉ、及び１２５Ｉと、を備えている。ゲート構造２６ＩはpドープIII-V族化合物半導体層２６２Ｉ及びゲート電極２６４Ｉを含む。ゲート構造２８ＩはpドープIII-V族化合物半導体層２８２Ｉ及びゲート電極２８４Ｉを含む。
フィールドプレート１２２Ｉ及びゲート構造２６Ｉは横方向に重複している。本実施例の例示図において、フィールドプレート１２２Ｉ及びゲート構造２６Ｉが横方向に重複している距離Ｄ３５はゲート構造２６Ｉの全長より短い。フィールドプレート１２４Ｉ及びゲート構造２６Ｉは横方向に重複していない。フィールドプレート１２４Ｉ及びフィールドプレート１２２Ｉは横方向に重複している。本実施例の例示図において、フィールドプレート１２４Ｉ及びフィールドプレート１２２Ｉが横方向に重複している距離Ｄ３６はフィールドプレート１２２Ｉの全長より短い。
フィールドプレート１２３Ｉ及びゲート構造２８Ｉは横方向に重複している。本実施例の例示図において、フィールドプレート１２３Ｉ及びゲート構造２８Ｉは横方向に重複する、距離Ｄ３７がゲート構造２８Ｉの全長に等しい。フィールドプレート１２５Ｉ及びゲート構造２８Ｉは横方向に重複していない。フィールドプレート１２５Ｉ及びフィールドプレート１２３Ｉは横方向に重複している。本実施例の例示図において、フィールドプレート１２５Ｉ及びフィールドプレート１２３Ｉが横方向に重複している距離Ｄ３８はフィールドプレート１２３Ｉの全長より短い。
図１３は本発明の幾つかの実施例に係る双方向スイッチング装置１Ｊを示す横断面図である。双方向スイッチング装置１Ｊは図３Ａ～図３Ｃに描写及び図示する双方向スイッチング装置１Ａに類似し、当該相違点については、フィールドプレート１２４Ｂ及び１２５Ｂがフィールドプレート１２４Ｊ及び１２５Ｊにより代替されている点である。本実施例において、フィールドプレート１２４Ｊ及び１２５Ｊ並びにソース電極３０Ｊ及び３２Ｊは同じ導電材料で製造されている。製造工程において、フィールドプレート１２４Ｊ及び１２５Ｊ並びにソース電極３０Ｊ及び３２Ｊは同じブランケット導電層で形成されてもよい。
図１４は本発明の幾つかの実施例に係る双方向スイッチング装置１Ｋを示す横断面図である。双方向スイッチング装置１Ｋは図３Ａ～図３Ｃに描写及び図示する双方向スイッチング装置１Ａに類似している。但し、フィールドプレート１２２及び１２３がフィールドプレート１２２Ｋ及び１２３Ｋにより代替されている。本実施例において、フィールドプレート１２２Ｋ及び１２３Ｋ並びにソース電極３０Ｋ及び３２Ｋは同じ導電材料で製造されている。製造工程において、フィールドプレート１２２Ｋ及び１２３Ｋ並びにソース電極３０Ｋ及び３２Ｋは同じブランケット導電層で形成されて形成されてもよい。
上述したように、デュアルゲートトランジスタのフィールドプレートの設計に基づいて、このような設計を応用した各種構造を実現している。前記設計は異なる要求に適合する。即ち、本発明のデュアルゲートトランジスタのフィールドプレートの設計はフレキシブルであり、よって、HEMT装置分野において高い互換性を有している。
双方向スイッチング装置の製造方法を示す異なる工程図は図１５Ａ～図１５Ｌに示す。下述する。下記説明において、積層技術として、例えば、原子層堆積法（atomic layer deposition、 ALD）、物理気相成長法（physical vapor deposition、 PVD）、化学気相成長法（chemical vapor deposition、 CVD）、有機金属CVD（metal organic CVD、 MOCVD）、プラズマエンハンスCVD（plasma enhanced CVD、 PECVD）、減圧CVD（low-pressure CVD、 LPCVD）、プラズマアシスト気相成長（plasma-assisted vapor deposition）、エピタキシャル成長（epitaxial growth）、或いは他の適合する技術が挙げられるが、これらに限定されるものではない。
図１５Ａを参照すると、基板２０を提供する。上述の積層技術を使用し、基板２０上に窒化物系半導体層２２及び２４を順に形成可能である。上述の積層技術を使用し、窒化物系半導体層２４上方にブランケットpドープIII-V族化合物半導体層２６２及びブランケット導電層２８を順に形成可能である。
図３Ｂを参照すると、ブランケットpドープIII-V族化合物半導体層２６２及びブランケット導電層２８に対しパターン化を行い、窒化物系半導体層２４上に複数のゲート構造２６及び２８を形成している。各ゲート構造２６及び２８はpドープIII-V族化合物半導体層２６２／２８２及びゲート電極２６４／２８４を備えている。パターン化技術はフォトリソグラフィ（photolithography）、露光及び現像（exposure and development）、エッチング（etching）、他の適合する技術、或いはそれらの組み合わせにより実行する。上述の積層技術を使用し、不動態層１１６を形成してゲート構造２６の表面を被覆することができる。ゲート構造２６及び２８を被覆することで、不動態層１１６がゲート電極２６４及び２８２を有している窒化物系半導体層２４上方に複数の突出部分を形成可能である。
図１５Ｃを参照すると、上述の積層技術を使用し、不動態層１１６上方にブランケット導電層１２１及びマスク層１５０を順に形成可能である。マスク層１５０はパターン形成過程でブランケット導電層１２１のウェットエッチングマスクとしている。幾つかの実施例において、ブランケット導電層１２１は窒化チタン（TiN）で製造され、マスク層１５０は酸化ケイ素（SiOx）（例えば二酸化ケイ素SiO2）で製造されている。
図１５Ｄを参照すると、マスク層１５０がパターン化されて開口部を有しているマスク層１５２が形成されている。ブランケット導電層１２１の幾つかの部分がマスク層１５２の開口部から露出されている。マスク層１５２の輪郭はパターン化技術を実行することでブランケット導電層１２１に転移可能である。
図１５Ｅを参照すると、ブランケット導電層１２１がパターン化されてゲート電極２６４上方にフィールドプレート１２２が形成されている。フィールドプレート１２２はマスク層１５０の輪郭と相似する輪郭を有し、フィールドプレート１２２が対応するゲート電極２６４を横方向に跨いでいる。パターン化技術はウェットエッチングプロセスにより実行している。ウェットエッチングプロセスにおいて、マスク層１５２は底部ブランケット導電層１２１の部分を保護している。これにより、マスク層１５２の開口部から露出されている部分的なブランケット導電層１２１を除去している。上述したように、ウェットエッチングプロセスが高い選択性を提供するため、不動態層１１６箇所にオーバーエッチングが発生せず、不動態層１１６の厚さが同じまたは略同じに保持されている。幾つかの実施例において、ブランケット導電層１２１は窒化チタン（TiN）で製造され、不動態層１１６は窒化ケイ素（Si3N4）で製造され、これらがウェットエッチングプロセス中に同一のエッチング剤に対し高い選択性を有している。
図１５Ｆを参照すると、マスク層１５２を除去する。その後、上述の積層技術を使用し、不動態層１１６及びフィールドプレート１２２上に不動態層１１８及びブランケット導電層１２３を順に形成している。不動態層１１８はブランケット不動態層１１６及びフィールドプレート１２２として形成してもよい。ブランケット導電層１２３は不動態層１１８を被覆するように形成できる。
図１５Ｇを参照すると、上述の積層技術を使用し、ブランケット導電層１２３上／上方／の上にマスク層１５４を形成している。マスク層１５４はパターン形成過程においてブランケット導電層１２３のドライエッチングマスクとしている。幾つかの実施例において、ブランケット導電層１２１は窒化チタン（TiN）で製造され、マスク層１５４は、例えば、ポリマー（polymer）、感光剤（sensitizer）、及び溶剤の混合物のような光感応材料で製造されている。
図１５Ｈを参照すると、マスク層１５４がパターン化されて開口部を有しているマスク層１５６が形成されている。ブランケット導電層１２３の幾つかの部分はマスク層１５６の開口部から露出されている。マスク層１５６の輪郭はパターン化技術を実行することによりブランケット導電層１２３に転移可能である。図３Ｈの例示図において、ドライエッチングプロセスを使用してパターン化技術を実行している。例えば、ドライエッチングプロセスはRIE技術であり、その応用はプラズマ源からの高エネルギーイオン１５８によりブランケット導電層１２３の露出部分を攻撃すると共にその反応により前記部分を除去することにより、パターン化を実現している。パターン化後に、ブランケット導電層１２３によりフィールドプレート１２４が形成されている。
図１５Ｉを参照すると、パターン化後にマスク層１５６を除去している。フィールドプレート１２４はフィールドプレート１２２上方に形成されている。フィールドプレートはフィールドプレート１２２を横方向に跨いでいる。その後、上述の積層技術を使用し、不動態層１１８及びフィールドプレート１２４上に不動態層１２０が形成されている。不動態層１２０はブランケット不動態層１１８及びフィールドプレート１２４として形成してもよい。
図１５Ｊを参照すると、不動態層１１６、１１８、１２０の幾つかの部分を除去することにより接触領域１６０が形成されている。窒化物系半導体層２４の少なくとも一部分は接触領域１６０から露出されている。
図１５Ｋを参照すると、図１５Ｊで発生した構造上方にブランケット導電層１２５が形成されている。ブランケット導電層１２５は図１５３Ｊの合成構造と一致している。ブランケット導電層１２５は窒化物系半導体層２４及び不動態層１１６、１１８、１２０を被覆するように形成されている。ブランケット導電層１２５を形成して接触領域１６０を充填することにより、窒化物系半導体層２４と接触している。次の工程ではブランケット導電層１２５に対しパターン化を行っている。需要に応じて、ブランケット導電層１２５を異なる輪郭を有するようにパターン化してもよい。
図１５Ｌを参照すると、図１５Ｌはブランケット導電層１２５のパターン化結果の１つを示し、ソース電極３０及び３２はブランケット導電層１２５に対してパターン化を行うことで形成されている。ブランケット導電層１２５の幾つかの部分を除去し、且つ接触領域１６０内にあるブランケット導電層１２５の残りの部分をソース電極３０及び３２として保留している。幾つかの実施例において、ソース電極３０及び３２（即ち、余剰のブランケット導電層１２５）の全体は不動態層１２０より低い。幾つかの実施例において、ブランケット導電層１２５を更に厚く形成し、ソース電極３０及び３２（即ち、余剰のブランケット導電層１２５）を不動態層１２０よりも高い位置にしてもよい。
図１５Ｌの工程後に、後続の工程を実行して獲得した構造上に不動態層、ビア及びパターン化導電層を形成し、上述したような構造を獲得している。
本発明の以上の説明は説明及び描写した目的を達成するために提供している。本発明は全面的に、または本発明を発明した精確な形式に制限することを意図していない。発明した精確な形式に徹底するか限定することを意図している。当業者にとっては、多くの改修及び変化の余地があることは明らかである。
本明細書で使用される別途定義のない「実質上」、「実質的」、「近似する」及び「約」等の用語は、小さな変化を説明及び解釈するために用いている。事象や状况と共に使用する場合、用語は事象や状况の精確に発生した例、及び事象や状况が発生しそうな例を含む。例えば、数値と共に使用する場合、用語は前記数値の±10%以下の変化範囲を含み、例えば、±5%以下、±4%以下、±3%以下、±2%以下、±1%以下、±0.5%以下、0.1%以下、或いは±0.05%以下の変化範囲を含む。「実質的な共面」という用語については、数マイクロメートル（μm）以内で同一の平面に沿って位置決めされている２つの表面を指し、例えば、40マイクロメートル（μm）以内、30μm以内、20μm以内、10μm以内、或いは1μm以内で同一の平面に沿って位置決めされている。
本明細書で使用される前後の文中に別途明確な規定のない「単一」、「１つ」及び「前記単一」という単数の用語は、複数の指示物を含んでもよい。幾つかの実施形態の説明において提供する他の部材「上方」または「上面」にある部材とは、前の部材が後の部材上に直接位置する（例えば、後の部材と物理的に接触する）状况、及び１つまたは複数の中間部材が前の部材と後の部材との間に位置する状况を含む。
本発明の内容の具体的な実施形態を参照して本開示の内容を描写及び説明しているが、但し、これらの描写及び説明は制限されない。当業者ならば、添付する請求項に定義する本発明の内容の実際の精神及び範囲を逸脱せずに、各種改修を行って等価物により代替することができる。添付図面は必ずしも比率に基づいて描画しているわけではない。製造技術及び公差の要因により、本発明の内容に示す技術と実際の装置との間には違いが存在する可能性がある。本発明の内容の他の実施形態については具体的に説明していない。明細書及び添付図面は説明のためのものであり、制限するためのものではない。改修により特定の状況、材料、物質の組成、方法、或いは過程を本発明の内容の目的、精神及び範囲に適合させることができる。全てのこれらの改修は本明細書に添付する請求項の範囲内に含まれる。本明細書に記載の方法は特定の順序を参照して特定の操作を実行することを説明しているが、但し、本発明の教示を逸脱せずにこれら操作を組み合せ、細分化し、或いは再配列することにより同等の効果を発生させる方法を形成することができることを理解すべきである。よって、特別に指摘がない限り、これらの操作の順序及びグループ化には制限がない。

Claims (25)

  1. バッテリー保護制御器と共に稼働し、前記バッテリー保護制御器は、電源入力端子と、過電流放電保護（discharge over-current protection、 DO）端子と、過電流充電保護（charge over-current protection、 CO）端子と、電圧監視端子（voltage monitoring、 VM）と、接地端子と、を有している窒化物系双方向スイッチング装置であって、
    基板上に設置されている窒化物系活性層と、
    前記窒化物系活性層上に設置され、且つ前記窒化物系活性層のバンドギャップより大きいバンドギャップを有している窒化物系バリア層と、
    前記窒化物系バリア層の上に設置され、且つ少なくとも第一スペーサー層及び第二スペーサー層を含み、前記第一スペーサー層及び前記第二スペーサー層は前記第一スペーサー層の上に位置している複数のスペーサー層と、
    デュアルゲートトランジスタと、を備え
    前記デュアルゲートトランジスタは、
    前記複数のスペーサー層上に設置されている第一及び第二ソース電極であって、前記第一ソース電極は前記バッテリー保護制御器の接地端子に電気的に接続されるように配置され、且つ前記第二ソース電極は電圧監視抵抗器を介して前記制御器の前記VM端子に接続されるように配置されている第一及び第二ソース電極と、
    前記窒化物系バリア層上に設置されていると共に前記第一及び前記第二ソース電極の間に横方向に位置している第一及び第二ゲート構造であって、前記第一ゲート構造は第一ゲート電極及び第二ゲート電極を含み、前記第一ゲート電極は前記バッテリー保護制御器の前記DO端子に電気的に接続されるように配置され、前記第二ゲート電極は前記バッテリー保護制御器の前記CO端子に電気的に接続されるように配置されている第一及び第二ゲート構造と、を含むことを特徴とする窒化物系双方向スイッチング装置。
  2. 前記第一スペーサー層上に設置され、前記第一ゲート構造と分離していると共に前記第一ゲート構造の少なくとも一部分及び領域を横方向に跨ぎ、前記第一ゲート構造に直接隣接していると共に前記第一ゲート構造及び前記第二ゲート構造の間に位置している第一下部フィールドプレートと、
    前記第一スペーサー層上に設置され、前記第二ゲート構造と分離していると共に前記第二ゲート構造の少なくとも一部分及び領域を横方向に跨ぎ、前記領域は前記第二ゲート構造に直接隣接していると共に前記第一ゲート構造及び前記第二ゲート構造の間に位置し、前記第一及び前記第二下部フィールドプレートは相互に横方向に間隔を空けている第二下部フィールドプレートと、を更に備えむことを特徴とする前述の何れかの請求項に記載の窒化物系双方向スイッチング装置。
  3. 前記第二スペーサー層上に設置され、前記第一下部フィールドプレートと分離していると共に前記第一下部フィールドプレートの少なくとも一部分及び領域を横方向に跨ぎ、前記領域は前記第一下部フィールドプレートに直接隣接していると共に前記第一及び第二下部フィールドプレートの間に位置している第一上部フィールドプレートと、
    前記第二スペーサー層上に設置され、前記第二下部フィールドプレートと分離していると共に前記第二下部フィールドプレートの少なくとも一部分及び領域を横方向に跨ぎ、前記領域は前記第二下部フィールドプレートに直接隣接していると共に前記第一及び第二下部フィールドプレートの間に位置している第二上部フィールドプレートであって、前記第一及び第二上部フィールドプレートは相互に横方向に間隔を空けている第二上部フィールドプレートと、を更に備えていることを特徴とする前述の何れかの請求項に記載の窒化物系双方向スイッチング装置。
  4. 前記第一下部フィールドプレートの側壁の輪郭は前記第一上部フィールドプレートの側壁の輪郭とは異なり、前記第二下部フィールドプレートの側壁の輪郭は前記第二上部フィールドプレートの側壁の輪郭とは異なることを特徴とする前述の何れかの請求項に記載の窒化物系双方向スイッチング装置。
  5. 前記第一及び第二下部フィールドプレートの側壁は前記第一スペーサー層から上向きに延伸されていると共に前記第二スペーサー層を受け止めるように内向きに凹設されていることを特徴とする前述の何れかの請求項に記載の窒化物系双方向スイッチング装置。
  6. 前記第一及び第二上部フィールドプレートは傾斜する側壁を有していることを特徴とする前述の何れかの請求項に記載の窒化物系双方向スイッチング装置。
  7. 前記第一及び第二下部フィールドプレートの厚さ及び前記第一及び第二上部フィールドプレートの厚さは略同じであることを特徴とする前述の何れかの請求項に記載の窒化物系双方向スイッチング装置。
  8. 前記第一及び第二下部フィールドプレートの側壁は第一表面粗度を有し、前記第一及び第二上部フィールドプレートの側壁の第二表面粗度は前記第一表面粗度より大きいことを特徴とする前述の何れかの請求項に記載の窒化物系双方向スイッチング装置。
  9. 前記第一下部フィールドプレート及び前記第一ゲート構造が横方向に重複している距離は前記第一ゲート構造の全長に等しく、前記第二下部フィールドプレート及び前記第二ゲート構造が横方向に重複している距離は前記第二ゲート構造の全長に等しいことを特徴とする前述の何れかの請求項に記載の窒化物系双方向スイッチング装置。
  10. 前記第一上部フィールドプレート及び前記第一下部フィールドプレートが横方向に重複している距離は前記第一下部フィールドプレートの全長に等しく、前記第二上部フィールドプレート及び前記第二下部フィールドプレートが横方向に重複している距離は前記第二下部フィールドプレートの全長に等しいことを特徴とする前述の何れかの請求項に記載の窒化物系双方向スイッチング装置。
  11. 前記第一上部フィールドプレート及び前記第一下部フィールドプレートが横方向に重複している距離は前記第一下部フィールドプレートの全長より短く、前記第二上部フィールドプレート及び前記第二下部フィールドプレートが横方向に重複している距離は前記第二下部フィールドプレートの全長より短いことを特徴とする前述の何れかの請求項に記載の窒化物系双方向スイッチング装置。
  12. 前記第一上部フィールドプレート及び前記第一ゲート構造は横方向に重複する、前記距離が前記第一ゲート構造の全長に等しく、前記第二上部フィールドプレート及び前記第二ゲート構造が横方向に重複している距離は前記第二ゲート構造の全長に等しいことを特徴とする前述の何れかの請求項に記載の窒化物系双方向スイッチング装置。
  13. 前記第一上部フィールドプレート及び前記第一ゲート構造が横方向に重複している距離は前記第一ゲート構造の全長より短く、前記第二上部フィールドプレート及び第二ゲート構造が横方向に重複している距離は前記第二ゲート構造の全長より短いことを特徴とする前述の何れかの請求項に記載の窒化物系双方向スイッチング装置。
  14. 前記第一下部フィールドプレート及び前記第一ゲート構造が横方向に重複している距離は前記第一ゲート構造の全長より短く、前記第二下部フィールドプレート及び前記第二ゲート構造が横方向に重複している距離は前記第二ゲート構造の全長より短いことを特徴とする前述の何れかの請求項に記載の窒化物系双方向スイッチング装置。
  15. 前記第一上部フィールドプレート及び前記第一ゲート構造が横方向に重複している距離は前記第一ゲート構造の全長より短く、前記第二上部フィールドプレート及び前記第二ゲート構造が横方向に重複している距離は前記第二ゲート構造の全長より短いことを特徴とする前述の何れかの請求項に記載の窒化物系双方向スイッチング装置。
  16. 基板上に窒化物系活性層を形成することと、
    前記窒化物系活性層上に窒化物系バリア層を形成し、前記窒化物系バリア層が有しているバンドギャップは前記窒化物系活性層のバンドギャップより大きいことと、
    前記窒化物系バリア層上方に第一及び第二ゲート電極を形成することと、
    第二窒化物系半導体層上に第一不動態層を形成して前記第一及び第二ゲート電極を被覆することと、
    前記第一不動態層上に下部ブランケットフィールドプレートを形成することと、
    ウェットエッチングプロセスにより前記下部ブランケットフィールドプレートをパターン化し、前記第一ゲート電極及び前記第二ゲート電極上方に第一及び第二下部フィールドプレートをそれぞれ形成することと、
    前記第一不動態層上に第二不動態層を形成して前記第一及び第二下部フィールドプレートを被覆することと、
    前記第二不動態層上に上部ブランケットフィールドプレートを形成することと、
    ドライエッチングプロセスを使用して前記上部ブランケットフィールドプレートをパターン化し、前記第一及び第二下部フィールドプレート上方に第一及び第二上部フィールドプレートをそれぞれ形成することと、を含むことを特徴とする窒化物系双方向スイッチング装置の製造方法。
  17. 第三不動態層を形成して前記第一及び第二上部フィールドプレートを被覆することと、を更に含むことを特徴とする前述の何れかの請求項に記載の窒化物系双方向スイッチング装置の製造方法。
  18. 前記窒化物系バリア層上方に１対の第一及び第二ソース電極を形成し、前記第一及び第二ゲート電極、前記第一及び第二下部フィールドプレート、並びに前記第一及び第二上部フィールドプレートを前記第一及び第二ソース電極の間に位置させることを更に含むことを特徴とする前述の何れかの請求項に記載の窒化物系双方向スイッチング装置の製造方法。
  19. 前記下部ブランケットフィールドプレートに対しパターン化を行うことにより、
    前記第一下部フィールドプレートが前記第一ゲート構造の少なくとも一部分及び領域を横方向に跨ぎ、前記領域及び前記第一ゲート構造が直接隣接すると共に前記第一ゲート構造及び前記第二ゲート構造の間に位置し、
    前記第二下部フィールドプレートが前記第二ゲート構造の少なくとも一部分及び領域を跨ぎ、前記領域及び前記第二ゲート構造が直接隣接すると共に前記第一ゲート構造及び前記第二ゲート構造の間に位置し
    前記第一及び第二下部フィールドプレートが相互に横方向に間隔を空けていることを特徴とする前述の何れかの請求項に記載の窒化物系双方向スイッチング装置の製造方法。
  20. 前記上部ブランケットフィールドプレートに対しパターン化を行うことにより、
    前記第一上部フィールドプレートが前記第一下部フィールドプレートの少なくとも一部分及び領域を跨ぎ、前記領域与前記第一下部フィールドプレートが直接隣接すると共に前記第一及び第二下部フィールドプレートの間に位置し、
    前記第二上部フィールドプレートが前記第二下部フィールドプレートの少なくとも一部分及び領域を跨ぎ、前記領域及び前記第二下部フィールドプレートが直接隣接すると共に前記第一及び第二下部フィールドプレートとの間の領域に位置し、
    前記第一及び第二上部フィールドプレートが相互に横方向に間隔を空けていることを特徴とする前述の何れかの請求項に記載の窒化物系双方向スイッチング装置の製造方法。
  21. バッテリー保護制御器と共に稼働し、前記バッテリー保護制御器は、電源入力端子と、過電流放電保護（discharge over-current protection、DO）端子と、過電流充電保護（charge over-current protection、CO）端子と、電圧監視端子（voltage monitoring、VM）と、接地端子と、を有している窒化物系双方向スイッチング装置であって、
    窒化物系活性層と、
    前記窒化物系活性層上に設置され、且つ前記窒化物系活性層のバンドギャップより大きいバンドギャップを有している窒化物系バリア層と、
    デュアルゲートトランジスタと、を備え、
    前記デュアルゲートトランジスタは、
    前記バッテリー保護制御器の前記接地端子に電気的に接続されている第一ソース電極と、
    電圧監視抵抗器を介して前記制御器の前記VM端子に接続されるように配置されている第二ソース電極と、
    前記バッテリー保護制御器の前記DO端子に電気的に接続されるように配置されている第一ゲート電極と、
    前記バッテリー保護制御器の前記CO端子に電気的に接続されるように配置されている第二ゲート電極と、
    前記第一ゲート電極上方に設置されている第一下部フィールドプレートと、
    前記第二ゲート電極上方に設置されている第二下部フィールドプレートと、
    前記第一下部フィールドプレート上方に設置されている第一上部フィールドプレートと、
    前記第二下部フィールドプレート上方に設置されている第二上部フィールドプレートであって、前記第一上部フィールドプレートから前記第二上部フィールドプレートまでの距離が前記第一下部フィールドプレートから前記第二下部フィールドプレートまでの距離より短い第二上部フィールドプレートと、を含むことを特徴とする窒化物系双方向スイッチング装置。
  22. 前記第一上部フィールドプレート及び前記第一下部フィールドプレートが横方向に重複している距離は前記第一下部フィールドプレートの全長に等しく、前記第二上部フィールドプレート及び前記第二下部フィールドプレートが横方向に重複している距離は前記第二下部フィールドプレートの全長に等しいことを特徴とする前述の何れかの請求項に記載の窒化物系双方向スイッチング装置。
  23. 前記第一上部フィールドプレート及び前記第一ゲート電極が横方向に重複している距離は前記第一ゲート電極の全長に等しく、前記第二上部フィールドプレート及び前記第二ゲートが横方向に重複している距離は前記第二ゲート電極の全長に等しいことを特徴とする前述の何れかの請求項に記載の窒化物系双方向スイッチング装置。
  24. 前記第一上部フィールドプレート及び前記第一下部フィールドプレートが横方向に重複している距離は前記第一下部フィールドプレートの全長より短く、前記第二上部フィールドプレート及び前記第二下部フィールドプレートが横方向に重複している距離は前記第二下部フィールドプレートの全長より短いことを特徴とする前述の何れかの請求項に記載の窒化物系双方向スイッチング装置。
  25. 前記第一上部フィールドプレート及び前記第一ゲート電極が横方向に重複している距離は前記第一ゲート電極の全長より短く、前記第二上部フィールドプレート及び前記第二ゲート電極が横方向に重複している距離は前記第二ゲート電極の全長より短いことを特徴とする前述の何れかの請求項に記載の窒化物系双方向スイッチング装置。

JP2022513933A 2021-12-31 2021-12-31 窒化物系双方向スイッチング装置とその製造方法 Pending JP2024503763A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/143702 WO2023123363A1 (en) 2021-12-31 2021-12-31 Nitride-based bidirectional switching device and method for manufacturing the same

Publications (1)

Publication Number Publication Date
JP2024503763A true JP2024503763A (ja) 2024-01-29

Family

ID=81770957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022513933A Pending JP2024503763A (ja) 2021-12-31 2021-12-31 窒化物系双方向スイッチング装置とその製造方法

Country Status (6)

Country Link
US (1) US20240047568A1 (ja)
EP (1) EP4226425A4 (ja)
JP (1) JP2024503763A (ja)
CN (1) CN114586176B (ja)
TW (1) TWI813135B (ja)
WO (1) WO2023123363A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240171169A1 (en) * 2022-11-23 2024-05-23 Wisconsin Alumni Research Foundation High-Voltage Bidirectional Field Effect Transistor
CN115621312B (zh) * 2022-12-13 2023-12-05 英诺赛科(苏州)半导体有限公司 一种半导体装置及其制造方法
CN117080247A (zh) * 2023-10-11 2023-11-17 荣耀终端有限公司 氮化镓异质结场效应晶体管、制造方法和电子设备

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4297909B2 (ja) * 2003-12-12 2009-07-15 シチズンホールディングス株式会社 アンテナ構造体及び電波修正時計
US7465997B2 (en) * 2004-02-12 2008-12-16 International Rectifier Corporation III-nitride bidirectional switch
US8212290B2 (en) * 2007-03-23 2012-07-03 Cree, Inc. High temperature performance capable gallium nitride transistor
EP2188842B1 (en) * 2007-09-12 2015-02-18 Transphorm Inc. Iii-nitride bidirectional switches
US8829999B2 (en) * 2010-05-20 2014-09-09 Cree, Inc. Low noise amplifiers including group III nitride based high electron mobility transistors
JP5635105B2 (ja) * 2010-08-27 2014-12-03 三洋電機株式会社 電源装置およびそれを用いた電力変換装置
JP5694020B2 (ja) * 2011-03-18 2015-04-01 トランスフォーム・ジャパン株式会社 トランジスタ回路
CN102881725B (zh) * 2012-09-28 2016-05-04 无锡中感微电子股份有限公司 一种mos管及其制造方法以及该mos管在电池保护电路中的应用
EP2747142A1 (en) * 2012-12-20 2014-06-25 ABB Technology AG Insulated gate bipolar transistor and method of manufacturing the same
US9847411B2 (en) * 2013-06-09 2017-12-19 Cree, Inc. Recessed field plate transistor structures
JP6738407B2 (ja) * 2016-03-15 2020-08-12 パナソニック株式会社 双方向スイッチ
US10388781B2 (en) * 2016-05-20 2019-08-20 Alpha And Omega Semiconductor Incorporated Device structure having inter-digitated back to back MOSFETs
JP2018026431A (ja) * 2016-08-09 2018-02-15 株式会社東芝 窒化物半導体装置
US20180076310A1 (en) * 2016-08-23 2018-03-15 David Sheridan Asymmetrical blocking bidirectional gallium nitride switch
CN107611089B (zh) * 2017-09-19 2024-03-26 宁波宝芯源功率半导体有限公司 用于锂电保护的开关器件及其制作方法
WO2021024643A1 (ja) * 2019-08-06 2021-02-11 富士電機株式会社 半導体装置
CN112420825A (zh) * 2019-08-23 2021-02-26 世界先进积体电路股份有限公司 半导体结构及其形成方法
WO2022174400A1 (en) * 2021-02-19 2022-08-25 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
CN113519064B (zh) * 2021-06-02 2023-03-17 英诺赛科(苏州)科技有限公司 氮基半导体器件及其制造方法

Also Published As

Publication number Publication date
CN114586176A (zh) 2022-06-03
EP4226425A1 (en) 2023-08-16
EP4226425A4 (en) 2024-01-10
TW202329460A (zh) 2023-07-16
US20240047568A1 (en) 2024-02-08
CN114586176B (zh) 2024-01-23
TWI813135B (zh) 2023-08-21
WO2023123363A1 (en) 2023-07-06

Similar Documents

Publication Publication Date Title
KR101992565B1 (ko) 고 전자이동도 트랜지스터 및 그 제조 방법
US11929406B2 (en) Semiconductor device and method for manufacturing the same
JP2024503763A (ja) 窒化物系双方向スイッチング装置とその製造方法
WO2013065243A1 (ja) 半導体装置およびその製造方法
WO2017015225A1 (en) Field-plate structures for semiconductor devices
CN211578757U (zh) 高电子迁移率晶体管
US20230095367A1 (en) Semiconductor device and method for manufacturing the same
CN112786700A (zh) 半导体器件
KR20200126877A (ko) 반도체 소자 및 그 제조 방법
CN113228297A (zh) 半导体器件及其制造方法
KR20230138822A (ko) 파워 소자 및 그 제조방법
CN115117055B (zh) 氮化物基半导体双向切换器件和其制造方法
CN114207835A (zh) 半导体装置及其制造方法
CN116344586A (zh) 折叠沟道氮化镓基场效应晶体管及其制备方法
US20240222423A1 (en) GaN-BASED SEMICONDUCTOR DEVICE WITH REDUCED LEAKAGE CURRENT AND METHOD FOR MANUFACTURING THE SAME
WO2023102744A1 (en) Nitride-based semiconductor device and method for manufacturing the same
TWI775276B (zh) 高電子遷移率電晶體及其製作方法
US11695052B2 (en) III-Nitride transistor with a cap layer for RF operation
CN111613666B (zh) 半导体组件及其制造方法
US20220293779A1 (en) High electron mobility transistor and fabrication method thereof
WO2024040600A1 (en) Semiconductor device and method for manufacturing the same
US20240063218A1 (en) Nitride-based semiconductor device and method for manufacturing the same
CN118251773A (zh) 氮化物基半导体器件及其制造方法
CN117882196A (zh) 半导体装置及其制造方法
CN115832041A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220323

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220323

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20230530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240209

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20240501

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240502