CN103178107A - 具有改进的击穿电压性能的高电子迁移率晶体管结构 - Google Patents

具有改进的击穿电压性能的高电子迁移率晶体管结构 Download PDF

Info

Publication number
CN103178107A
CN103178107A CN2012105538187A CN201210553818A CN103178107A CN 103178107 A CN103178107 A CN 103178107A CN 2012105538187 A CN2012105538187 A CN 2012105538187A CN 201210553818 A CN201210553818 A CN 201210553818A CN 103178107 A CN103178107 A CN 103178107A
Authority
CN
China
Prior art keywords
layer
supplying layer
drain electrode
supplying
grid structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012105538187A
Other languages
English (en)
Other versions
CN103178107B (zh
Inventor
姚福伟
许竣为
游承儒
余俊磊
杨富智
熊志文
黄敬源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN103178107A publication Critical patent/CN103178107A/zh
Application granted granted Critical
Publication of CN103178107B publication Critical patent/CN103178107B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

一种HEMT包括：硅衬底；位于硅衬底上方的非故意掺杂氮化镓(UIDGaN)层；位于UID GaN层上方的供给层；位于供给层上方的栅极结构、漏极、和源极；以及具有一个或多个接触或者几乎接触UID GaN层的掩埋部的钝化材料层。在供给层和UID GaN层的界面处的载流子沟道层在栅极和漏极之间的漂移区中具有不导电块。还提供了一种制造HEMT的方法。本发明提供了具有改进的击穿电压性能的高电子迁移率晶体管结构。

Description

具有改进的击穿电压性能的高电子迁移率晶体管结构
相关申请的交叉参考
本申请要求于2011年12月23日提交的美国临时专利申请序列号61/579,903号的优先权，其全部内容结合于此作为参考。
技术领域
一般而言，本发明涉及半导体电路制造工艺，更具体而言，涉及基于III族V族(III-V)化合物半导体的晶体管。
背景技术
近年来，由于在电子器件和光电器件中的应用前景，已经加大对诸如氮化镓(GaN)及其相关合金的III族V族化合物半导体(通常称为III-V族化合物半导体)研究的力度。许多III-V族化合物半导体具有的大带隙和高电子饱和速率也使其成为应用于高温、高压、和高速电力电子设备的优秀候选物。应用III-V族化合物半导体的潜在电子器件的具体实例包括高电子迁移率晶体管(HEMT)和其他异质结双极晶体管。
在操作过程中，HEMT在栅极边缘周围形成大的表面电场，该表面电场影响栅极结构和漏极之间的漂移区的耗尽区曲线。虽然大的电场是HEMT应用于电力用途中的益处之一，但在操作过程中耗尽区的形状和尺寸可以对器件的击穿电压产生负面的影响。当对HEMT的栅极施加负偏压时，在栅极下方直接形成耗尽区曲线并引起栅极周围的高表面电场。栅极周围的电场浓度降低了击穿电压。
为了提高击穿电压，有时在栅极结构和漏极之间的钝化层上方的栅极结构的上方或者靠近栅极结构添加金属场板。场板调制表面电场分布并增强击穿电压。然而，仍在继续寻找用于基于III-V族化合物半导体的晶体管的具有高击穿电压的新结构及其形成方法。
发明内容
一方面，本发明提供了一种高电子迁移率晶体管(HEMT)，包括：硅衬底；非故意掺杂氮化镓(UID GaN)层，位于所述衬底上方；供给层，位于所述UID GaN层上方；载流子沟道层，位于所述UID GaN层和所述供给层的界面处；栅极结构、漏极、和源极，都位于所述供给层上方，所述栅极结构设置在所述漏极和所述源极之间；钝化层，位于所述栅极结构和所述漏极之间的所述供给层的上方，所述钝化层的介电常数小于所述供给层的介电常数；其中，所述载流子沟道层具有比位于所述栅极结构和所述漏极之间的漂移区中的所述UID GaN层更小的表面积。
在所述的HEMT中，所述载流子沟道层的最小宽度是所述UID GaN层的宽度的50％或者大于所述UID GaN层的宽度的50％。
在所述的HEMT中，所述供给层在所述漂移区中是不连续的。
在所述的HEMT中，所述钝化层具有一个或多个第一部分，所述一个或多个第一部分通过所述供给层中的一处或多处不连续接触所述UID GaN层；以及第二部分，所述第二部分位于所述第一部分和所述供给层的上方。
在所述的HEMT中，从顶部向下观察时，所述钝化层的所述一个或多个第一部分是四边形。
在所述的HEMT中，所述钝化层的所述一个或多个第一部分都没有邻接所述栅极。
在所述的HEMT中，所述供给层在所述漂移区的一个或多个部分的厚度为约3纳米或者小于3纳米。
在所述的HEMT中，所述钝化层具有位于所述供给层中的一个或多个第一部分以及位于所述第一部分和所述供给层上方的第二部分。
在所述的HEMT中，所述钝化层包含氧化硅、氮化硅、氮氧化硅、碳掺杂氧化硅、碳掺杂氮化硅或者碳掺杂氮氧化硅。
所述的HEMT还包括邻接栅极边缘的埋氧层，所述埋氧层被所述供给层包围。
所述的HEMT还包括位于所述栅极结构上方的场板。
在所述的HEMT中，所述供给层包含未掺杂氮化铝或者未掺杂氮化镓铝。
另一方面，本发明还提供了一种高电子迁移率晶体管(HEMT)，包括：硅衬底；非故意掺杂氮化镓(UID GaN)层，位于所述衬底上方；供给层，位于所述UID GaN层上方；载流子沟道层，位于所述UID GaN层和所述供给层的界面处；栅极结构、漏极、和源极，都位于所述供给层上方，所述栅极结构设置在所述漏极和所述源极之间；其中，所述供给层在所述栅极结构和所述漏极之间的漂移区中具有一个或多个通孔；以及钝化层，位于所述供给层上方并填充所述一个或多个通孔。
在所述的HEMT中，所述载流子沟道层的最小宽度是所述UID GaN层的宽度的约50％至约90％。
在所述的HEMT中，所述钝化层的介电常数小于约9。
又一方面，本发明提供了一种方法，包括：提供硅衬底；在所述硅衬底上方外延生长氮化镓(GaN)层；在所述GaN层上方外延生长供给层；蚀刻所述供给层的一部分；在所述供给层上方沉积钝化层并且填充所述供给层的经蚀刻的所述部分；在所述供给层上形成源极和漏极；在所述源极和所述供给层的经蚀刻的所述部分之间形成栅极结构；在所述栅极结构、所述源极、和所述漏极上方沉积接触件。
在所述的方法中，蚀刻所述供给层的一部分完全去除所述供给层的所述一部分以暴露出所述GaN层。
在所述的方法中，所述GaN层包含非故意掺杂氮化镓，以及所述供给层包含AlxGa(1-X)N，其中，x介于0.1和1之间。
在所述的方法中，在所述供给层上形成源极和漏极包括：在所述钝化层中蚀刻源极开口和漏极开口；在所述钝化层上方以及在所述源极开口和所述漏极开口中沉积多个金属层；覆盖所述多个金属层的源极区和漏极区；蚀刻多个所述金属层至源极和漏极中；去除所述源极和所述漏极上方的覆盖物；以及退火所述源极和所述漏极。
在所述的方法中，所述钝化层是选自由氧化锌、氧化锆、氧化铪、和氧化钛组成的组的一层或多层。
附图说明
为了更充分地理解本发明及其优点，现在将结合附图所进行的以下描述作为参考，其中：
图1A至图1D是根据本发明各个实施例的高电子迁移率晶体管(HEMT)结构的剖视图。
图2A至图2B是根据本发明各个实施例的从图1A的视平面110观察的图1A的HEMT结构的一部分的俯视图。
图3是根据本发明某些实施例的用于形成HEMT结构的方法的流程图。
图4是根据本发明某些实施例的用于形成HEMT结构的方法的流程图。
图5A至图5E是根据本发明的方法实施例在各个形成阶段的HEMT的剖面示意图。
图6A和图6B是对比HEMT和根据本发明的HEMT的电场对距离的标绘图。
具体实施方式
在下文详细地论述本发明实施例的制造和使用。然而，应当理解，本发明提供了许多可以在各种具体环境中实现的可应用的发明概念。所论述的具体实施例仅仅是制造和使用本发明的示例性具体方式，而不是用于限制本发明的范围。
提供了用于基于III族V族(下文称为III-V族)半导体的晶体管的新结构和形成该结构的方法。在整个说明书中，术语“III-V族化合物半导体”指的是包含至少一种III族元素和一种V族元素的化合物半导体材料。术语“III-N族化合物半导体”指的是其中V族元素为氮的III-V族化合物半导体。公开了制造本发明的示例性实施例的示例阶段。本领域技术人员将了解，为了生产完整的器件，在所述阶段之前或之后可能需要进行其他制造步骤。可以对可替换其中一些示例阶段的其他制造阶段进行论述。本领域技术人员将了解可以使用其他替换阶段或程序。在本发明的所有各个视图和示例性实施例中，相同的参考标号用于表示相同的元件。
本发明提供了一种用于形成具有高击穿电压的基于III-V族化合物半导体的晶体管的结构和方法。图1A至图1D示出了根据本发明各个实施例的各个示例功率晶体管器件100a至100d。功率晶体管器件可以是高电子迁移率晶体管(HEMT)。这些功率晶体管器件应用限制载流子沟道层(restricted carrier channel layer)，降低器件的漂移区中的电流。通过选择性地去除供给层的一个或多个部分并且用钝化材料填充间隔形成限制载流子沟道，从而使载流子沟道层不直接形成在去除部分的下方。这些一个或多个部分可以是通孔或者保留的不足以形成载流子沟道层的供给层材料。钝化材料具有比其所替换的材料更低的介电常数。在大多数情况下，钝化材料的介电常数小于约9。该结构比不包含限制载流子沟道层的对比结构具有更高的击穿电压阈值。
参考图1A，在硅衬底101上方形成功率晶体管器件100a。采用外延工艺在衬底101上方生长若干层。这些层包括可选的氮化铝层成核层(未示出)、可选的缓冲层(未示出)、以及体氮化镓层103，该体氮化镓层103可以在缓冲层上方或者直接在衬底上生长。体氮化镓(GaN)层103是用于HEMT 100a的沟道层。
图1A示出了位于体GaN层103顶部上的有源层105。有源层105(也被称为供给层)生长在沟道层103上。在沟道层103和供给层105之间限定出界面。二维电子气(2-DEG)的载流子沟道107位于界面处。在至少一个实施例中，供给层105是氮化镓铝(AlGaN)层(也被称为AlGaN层105)。AlGaN层105的分子式为AlxGa(1-x)N，其中x在约10％至100％之间变化。该层的厚度处于约5纳米至约50纳米的范围内。在其他实施例中，供给层105可以包括AlGaAs层或AlInP层。
在AlGaN层105和GaN层103之间存在带隙不连续性(band gapdiscontinuity)。AlGaN层105中的来自压电效应的电子进入到GaN层103中，在GaN层103中形成具有高迁移导电电子的极薄层107。该薄层107被称为二维电子气(2-DEG)，形成载流子沟道(也被称为载流子沟道107)。2-DEG的薄层107位于AlGaN层105和GaN层103的界面处。因此，载流子沟道具有高电子迁移率，因为GaN层103是未掺杂的或者非故意掺杂的，因而电子可以自由移动而不与杂质碰撞或者基本上减少与杂质的碰撞。
源极部件111和漏极部件113设置在AlGaN层105上并且被配置用于电连接至载流子沟道107。源极部件和漏极部件每一个都包括相应的金属间化合物。该金属间化合物可以嵌入在AlGaN层105中并且可以进一步嵌入在GaN层103的顶部中。在一个实例中，金属间化合物包含Al、Ti、或者Cu。在另一个实例中，金属间化合物包含AlN、TiN、Al3Ti或者AlTiN。
半导体结构100a还包括设置在源极部件111和漏极部件113之间的AlGaN层105上的栅极结构117。该栅极117包括导电材料层，其作为被配置用于电压偏置并与载流子沟道107电连接的栅电极起作用。在各个实例中，导电材料层可以包括难熔金属或者其化合物，例如钨(W)、氮化钛(TiN)和钽(Ta)。在导电材料层中常用的其他金属包括镍(Ni)和金(Au)。栅极结构可以包括一层或多层。
根据本发明的各个实施例，钝化材料109覆盖栅极结构117和漏极113之间的供给层105的漂移区。钝化材料109包括第一部分109a，也被称为掩埋部(buried portion)109a；以及第二部分109b，也被称为顶部109b。掩埋部109a填充供给层105中的一个或多个通孔或者接近通孔的地方。在图1A中，掩埋部109a接触下面的体GaN层103。钝化材料109的顶部109b具有相对不变的高度，该高度也可以被称为顶部厚度。载流子沟道107在钝化材料的掩埋部109a接触体GaN层103的地方具有不导电块(patch)。因此，在操作过程中功率晶体管器件的总电流降低了而漏极和源极之间的电阻增加了，但是击穿电压阈值增加了。
钝化材料109可以是氧化硅、氮化硅、氮氧化硅、碳掺杂氧化硅、碳掺杂氮化硅、碳掺杂氮氧化硅、氧化锌、氧化锆、氧化铪或氧化钛。采用诸如化学汽相沉积(CVD)的工艺沉积介电层。位于钝化材料109上方的介电材料119覆盖源极111和漏极113。
在其他实施例中，诸如图1B中示出的功率晶体管器件100b，掩埋部109a没有接触下面的体GaN层103。在体GaN层103上方仍保留只有极薄层的供给层，如图1B中的105b所示。在这些实施例中，供给层105的极薄层105b的厚度为约3nm或者小于3nm，从而使得掩埋部109a几乎接触到下面的体GaN层103。该极薄层105b与下面的体GaN层103不足以形成载流子沟道层107，并且如图1B中所示，载流子沟道层107也是不连续的。
在又一些实施例中，功率晶体管器件可以包括调制栅极边缘处的表面电场的另外的部件。如图1C中器件100c示出的，在栅极117边缘的下方沉积另外的钝化材料121。与掩埋钝化材料109a结合使用，同样降低了通常在栅极边缘处出现的最大表面电场。栅极边缘表面电场调制的另一实例是使用场板。图1D示出在栅极117边缘上方形成有场板123的示例功率器件100d。该场板由金属形成并且其接近栅极边缘降低了栅极边缘处的最大表面电场。
虽然图1A至图1D示出了一个掩埋部109a，但是如图2A中所示，钝化材料109可以包括一个或多个掩埋部109a。图2A和图2B是根据本发明各个实施例的各种掩埋部209的示例俯视图。俯视图示出了从线110切开的图1A的HEMT 100a。线110将钝化材料109分成顶部和掩埋部。
图2A示出了在漂移区中共有5个掩埋部209。5个掩埋部209分散在栅极结构217和漏极213之间，然而可以使用更少或者更多的掩埋部。掩埋部209在下面的载流子沟道层的导电表面中形成不导电块。掩埋部209的表面积大于约10％且不大于约50％的栅极217和漏极213之间的总表面积。虽然可以形成并使用更大表面积的掩埋部209，但是导通电流可以显著降低以致于任何击穿电压增益都不足以弥补晶体管性能的损失。检查这种限制的另一种方法是载流子沟道层的有效宽度。因为插入了非导电块，所以有效宽度减小了掩埋部209的总宽度。换句话说，载流子沟道层的最小宽度是体GaN层的宽度的约50％至约90％。
图2B示出了作为另一实例的位于漂移区中心的单个掩埋部209。根据器件的整体几何结构，这种设计实施起来更简单并且可以更易于填充。掩埋部和不包括掩埋部的邻近漂移区的比率可以是约1∶1至约1∶9。
图2A和图2B中示出的各种掩埋部仅仅是实例。掩埋部可以是多边形，诸如附图中示出的四边形。掩埋部可以具有多于四条的边或者可以是圆形或者不规则形。对于具有不同的载流子沟道宽度的几何结构来说，应用最小宽度规则，该最小宽度规则是具有体GaN层宽度的约50％至约90％。换句话说，钝化材料的掩埋部209能够使载流子沟道宽度仅减少约10％至约50％。
图3和图4是示出形成本发明HEMT的方法的各个操作的工艺流程图。结合示出了在各个制造阶段的部分制造的HEMT的图5A至图5E论述图3和图4。图3示出描述根据本发明各个实施例制造HEMT的操作的工艺流程300。在第一操作301中，提供了硅衬底。图5A至图5E示出了硅衬底501。注意到附图中的各个元件没有按比例绘制。虽然HEMT通常在除了硅衬底外的衬底(诸如蓝宝石和碳化硅)上制造，但本文所公开的方法和结构是特殊的硅制造工艺和基于硅的结构。
参考图3，在操作303中，在硅衬底上方外延生长未掺杂氮化镓(UIDGaN)的体层。图5A至图5E中示出的UID GaN层为位于硅衬底501上方的层509。在硅衬底501上方外延生长未掺杂氮化镓509的体层，其可以包括中介层，诸如成核层和/或缓冲层。氮化镓509的体层不包括任何掺杂剂，但是可以包括非故意结合到膜中的污染物或者杂质。氮化镓的体层可以被称为非故意掺杂氮化镓(UID GaN)层。该UID氮化镓层可以厚约0.5微米至约1微米。在高温条件下生长体GaN层。工艺可以是金属有机CVD(MOCVD)、金属有机汽相外延(MOVPE)、等离子体增强CVD(PECVD)、远程等离子体增强CVD(RP-CVD)、分子束外延(MBE)、氢化物汽相外延(HVPE)、氯化物汽相外延(Cl-VPE)、和/或液相外延(LPE)。采用金属有机汽相外延(MOVPE)涉及到含镓前体和含氮前体。含镓前体包括三甲基镓(TMG)、三乙基镓(TEG)、或其他合适的化学物质。含氮前体包括氨(NH3)、叔丁胺(TBAm)、苯肼、或其他合适的化学物质。
参考图3，在操作305中，在UID GaN层上方生长供给层。图5A至图5E中示出的供给层为位于UID GaN层509上方的层511。可以使用含铝前体、含镓前体、和含氮前体，通过MOVPE在GaN层509上外延生长供给层511。含铝前体包括TMA、TEA、或其他合适的化学物质。含镓前体包括TMG、TEG、或其他适合的化学物质。含氮前体包括氨、叔丁胺(TBAm)、苯肼、或其他合适的化学物质。
供给层511和UID GaN层509之间的带隙不连续性在层511和层509两层之间的界面处形成载流子沟道513。该载流子沟道513也被称为二维电子气(2-DEG)，当晶体管导通时在其中电子具有高迁移率。
参考图3，在操作307中，蚀刻供给层511的一部分至UID GaN层509的顶面处的水平面、略微低于UID GaN层509的顶面的水平面，或者略微高于UID GaN层509的顶面的水平面，留下剩余的小部分供给层511。如本文中结合图1A和图1B所论述的，本发明的各个实施例包括通过去除足够量的供给层511以致于未形成2-DEG载流子沟道513在载流子沟道层中具有非导电块的器件。如图5A中所示，因为去除了开口503中的全部供给层511，载流子沟道层513在所示的横截面中是不连续的。
可以首先沉积光刻胶层并且使其图案化以保护部分供给层不被蚀刻。蚀刻图案可以是图2A和图2B中的各种结构中的一种，或者如本领域技术人员依据本发明的发明概念所论述的或者设计的其他蚀刻图案。一旦去除了足够量的供给层511，额外的蚀刻不改变最终器件的电气性质。因此，可以采用带有少量过蚀刻的快蚀刻工艺。虽然采用埋氧层的其他方法和结构涉及到不过蚀刻供给层的细致蚀刻，但是根据本发明各个实施例的方法不需要这种细致蚀刻。因此，本发明各个实施例的优点之一是用于制造功率器件的方法的工艺窗口更大。在一些实施例中，在等离子体中使用基于氟的蚀刻剂或者基于氯的蚀刻剂来蚀刻开口。在一些实施例中，蚀刻工艺起初可以是非常快速的，但是当所蚀刻的开口的底部接近UID GaN层509时，可以使工艺减慢，例如，可以降低腔室中的等离子体功率和压力。图5A示出了在供给层511中具有开口503的部分制造的HEMT。虽然仅示出了一个开口503，但是如结合图2A和图2B所论述的，各个实施例包括至少一个的任何数量的开口。
一旦在供给层中形成了开口或者腔(cavity)，去除供给层的光刻胶保护部分。在操作309中，在供给层上方以及在开口中沉积钝化材料层。如图5B中所示，沉积钝化材料505。钝化材料505填充在图3的操作307中蚀刻的开口并且完全覆盖供给层。钝化层可以是氧化硅、氮化硅、氮氧化硅、碳掺杂氧化硅、碳掺杂氮化硅、碳掺杂氮氧化硅、氧化锌、氧化锆、氧化铪或者氧化钛。采用诸如化学汽相沉积(CVD)的工艺沉积钝化层。
在一个操作中沉积钝化材料505并且形成单个材料层。钝化材料505的第一部分505a位于供给层的蚀刻部分中并且填充开口503。第一部分505a的底面可以接触UID GaN层509或者接触供给层511剩余的小部分(例如，约3nm或者小于3nm)。钝化材料505的第二部分505b位于供给层511的上方。第二部分505b的顶面甚至在开口的上方也是相对平坦的，因为经蚀刻的开口503具有低纵横比。
在操作311中，在供给层上形成源极和漏极。图5C示出了位于供给层511上的源极515和漏极517。在一些实施例中，源极515和漏极517是金属间化合物或者合金。金属间化合物可以通过在供给层511上方或者全部或部分地在供给层511的腔中构建经图案化的金属层来形成。然后可以对经图案化的金属层进行退火，以使金属层、供给层511和可选的GaN层509反应从而形成金属间化合物。因为退火，金属间化合物中的金属元素可以扩散到供给层511和GaN层509中。金属间化合物接触位于供给层511和GaN层509的界面处的载流子沟道513。金属间化合物可以改进电连接并且在源极/漏极部件和载流子沟道513之间形成欧姆接触。在一个实例中，在供给层511的腔中以及围绕该腔的一部分供给层中形成金属间化合物，从而使得金属间化合物遵循供给层511的轮廓并且具有非平坦的顶面。在另一个实例中，金属间化合物位于AlGaN层511的一部分的上面。
图4进一步将操作311分成详细的子操作。在操作421中，在钝化材料层中蚀刻源极开口和漏极开口。首先沉积光刻胶或者蚀刻掩模以保护部分钝化层不被蚀刻。可以采用干法蚀刻工艺以形成源极开口和漏极开口。
在操作423中，在供给层上方以及在供给层中蚀刻用于源极和漏极的开口中沉积若干金属层。金属层可以包括钛、铝、和铜。在一个实例中，金属层是钛、铝、和钛堆叠件。采用物理汽相沉积(PVD)工艺沉积金属层。在接近含有待被沉积的金属的靶体(target)的腔室中形成等离子体。等离子体中的离子轰击靶体而引起金属微粒溅射出来。被溅射出来的金属微粒沉积在衬底上从而形成金属层。金属层符合供给层和开口的表面形貌(surface topography)。
在操作425中，覆盖金属层的源极区和漏极区。通常，采用光刻工艺覆盖待加以保护的金属层。沉积光刻胶并且使其暴露于更改光刻胶特性的光图案。根据光刻胶的类型，通过显影光刻胶去除暴露部分或者未暴露部分，仅留下位于金属层上的一些光刻胶。在后续工艺中该覆盖物用作掩模。也可以使用其他材料，诸如经图案化的硬掩模。首先沉积、图案化、以及蚀刻硬掩模以限定出源极和漏极。
在操作427中，蚀刻金属层。操作425中的掩模或者光刻胶是保护源极和漏极不被去除的蚀刻掩模。采用等离子体的干法蚀刻去除没有受到保护的金属层，向下直到供给层。合适的等离子体蚀刻技术包括反应离子蚀刻(RIE)和电感耦合等离子体(ICP)蚀刻。根据位于下面的钝化材料层上方的金属的蚀刻选择性，可以略微过蚀刻金属层以确保完全去除钝化材料层505上方的金属层。
在操作429中，去除源极和漏极上方的覆盖物。如果覆盖物是光刻胶，则去除工艺是灰化和剥离。如果覆盖物是硬掩模，则去除工艺可以包括使用与操作427不同的等离子体蚀刻剂的蚀刻。此时，部分制造的结构与图5C的结构相似。此后在操作431中，源极和漏极可以以快速热退火(PTA)工艺进行退火。退火可以形成金属间化合物或者合金。在一个实施例中，在约800℃至900℃的惰性环境中形成合金。在另一个实施例中，在氮气环境中形成含氮的金属间化合物。其他退火环境包括用于形成一些导电氧化物的氧气环境和周围环境。如所述，退火源极和漏极也可以允许金属层与下面的来自供给层的材料相互反应。结果可以是源极和漏极包含来自下面层的材料。事实上，因为一些金属扩散到供给层中并且一些铝、镓、和氮扩散到源极和漏极中，形成了比金属层更大的源极和/或漏极。
如图5D中所示，在形成源极515和漏极517之后，可以在源极、漏极、和钝化材料上方沉积介电层507。但是，介电层507是可选的并且在一些情况下可以含有与钝化材料层505相同的材料。
参考图3，在操作313中，在源极和漏极之间形成栅极结构。与源极/漏极形成工艺类似，通过许多步骤形成栅极结构。根据一些实施例，可以首先通过穿过钝化材料505和电介质507的光刻工艺限定出栅极结构。然后以CVD工艺或者金属CVD工艺在供给层上方沉积栅极材料。如所述，栅极材料可以包括钨(W)、氮化钛(TiN)和钽(Ta)中的一种或多种。然后蚀刻掉多余的栅极材料以实现图5E的结构。图5E的结构包括位于供给层511上方源极515和漏极517之间的栅极结构519。
参考图3，在操作315中，在栅极、源极和漏极上方沉积接触件。沉积光刻胶并且使其图案化以暴露出源极、漏极和栅极结构。采用蚀刻工艺去除源极、漏极和栅极结构上方的介电层。在基础HEMT结构形成之后，后续操作包括采用合适的半导体工艺和设计沉积接触件和第一层金属互连件以及金属间介电(IMD)材料。
图6A和图6B表示根据本发明各个实施例的表面电场作为HEMT结构上的距离的函数。电场一般用对数刻度的伏特每厘米表示并且针对跨过HEMT的沿线距离进行标绘。图6A和图6B中的表面电场是针对虚线所示的器件元件示出的。图6A中的线601表示没有本文所公开的掩埋部的对比HEMT。点603表示最靠近栅极的源极边缘。点605对应于最靠近漏极的栅极结构边缘。点607对应于最靠近栅极的漏极边缘。图6A示出了表面电场在最靠近漏极的栅极边缘处是最高的。
图6B表示根据本发明各个实施例的具有掩埋部的HEMT。线611是表面电场。点613表示最靠近栅极的源极边缘。点615对应于最靠近漏极的栅极结构边缘。点617表示最靠近栅极的掩埋部的边缘。点619表示最靠近漏极的掩埋部的边缘。点621对应于最靠近栅极的漏极边缘。比较图6A和图6B，峰值表面电场都位于最靠近漏极的栅极边缘处，分别是点605和点615。峰值表面电场的强度是近乎相同的，因为掩埋部不影响栅极边缘处的表面电场。换句话说，具有本文所公开的掩埋部不改变击穿电压阈值，因为击穿电压阈值受栅极边缘表面电场影响。但是，掩埋部影响栅极和漏极之间的漂移区的表面电场。如图6B中所示，在掩埋部所位于的漂移区部分的上方，HEMT之间的表面电场增加了。因此，器件的表面处的总电场增加了而没有影响峰值电场。
本发明的实施例可以有其他变化。例如，掩埋部可以包含多于一种的材料，诸如位于氮化镓层上方的氧化镍层。本发明的某些实施例具有若干有利特征。各种掺杂种类的使用允许微调掩埋部，并因而允许微调击穿电压，与此同时最小化对诸如最大正向电流或漏电流的其他电气性质的不利影响。
尽管已经详细地描述了本发明及其优势，但应该理解，可以在不背离所附权利要求限定的本发明的精神和范围的情况下，在其中进行各种改变、替换和更改。而且，本申请的范围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员根据本发明将很容易理解，根据本发明可以利用现有的或今后开发的用于执行与本文所述相应实施例基本上相同的功能或者获得基本上相同的结果的工艺、机器、制造、材料组分、装置、方法或步骤。因此，所附权利要求预期在其范围内包括这样的工艺、机器、制造、材料组分、装置、方法或步骤。

Claims (10)

1.一种高电子迁移率晶体管(HEMT)，包括：
硅衬底；
非故意掺杂氮化镓(UID GaN)层，位于所述衬底上方；
供给层，位于所述UID GaN层上方；
载流子沟道层，位于所述UID GaN层和所述供给层的界面处；
栅极结构、漏极、和源极，都位于所述供给层上方，所述栅极结构设置在所述漏极和所述源极之间；
钝化层，位于所述栅极结构和所述漏极之间的所述供给层的上方，所述钝化层的介电常数小于所述供给层的介电常数；
其中，所述载流子沟道层具有比位于所述栅极结构和所述漏极之间的漂移区中的所述UID GaN层更小的表面积。
2.根据权利要求1所述的HEMT，其中，所述载流子沟道层的最小宽度是所述UID GaN层的宽度的50％或者大于所述UID GaN层的宽度的50％。
3.根据权利要求1所述的HEMT，其中，所述供给层在所述漂移区中是不连续的。
4.根据权利要求1所述的HEMT，其中，所述供给层在所述漂移区的一个或多个部分的厚度为约3纳米或者小于3纳米。
5.根据权利要求1所述的HEMT，其中，所述钝化层包含氧化硅、氮化硅、氮氧化硅、碳掺杂氧化硅、碳掺杂氮化硅或者碳掺杂氮氧化硅。
6.根据权利要求1所述的HEMT，还包括邻接栅极边缘的埋氧层，所述埋氧层被所述供给层包围。
7.根据权利要求1所述的HEMT，还包括位于所述栅极结构上方的场板。
8.根据权利要求1所述的HEMT，其中，所述供给层包含未掺杂氮化铝或者未掺杂氮化镓铝。
9.一种高电子迁移率晶体管(HEMT)，包括：
硅衬底；
非故意掺杂氮化镓(UID GaN)层，位于所述衬底上方；
供给层，位于所述UID GaN层上方；
载流子沟道层，位于所述UID GaN层和所述供给层的界面处；
栅极结构、漏极、和源极，都位于所述供给层上方，所述栅极结构设置在所述漏极和所述源极之间；其中，所述供给层在所述栅极结构和所述漏极之间的漂移区中具有一个或多个通孔；以及
钝化层，位于所述供给层上方并填充所述一个或多个通孔。
10.一种方法，包括：
提供硅衬底；
在所述硅衬底上方外延生长氮化镓(GaN)层；
在所述GaN层上方外延生长供给层；
蚀刻所述供给层的一部分；
在所述供给层上方沉积钝化层并且填充所述供给层的经蚀刻的所述部分；
在所述供给层上形成源极和漏极；
在所述源极和所述供给层的经蚀刻的所述部分之间形成栅极结构；
在所述栅极结构、所述源极、和所述漏极上方沉积接触件。
CN201210553818.7A 2011-12-23 2012-12-18 具有改进的击穿电压性能的高电子迁移率晶体管结构 Active CN103178107B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201161579903P 2011-12-23 2011-12-23
US61/579,903 2011-12-23
US13/354,768 2012-01-20
US13/354,768 US8680535B2 (en) 2011-12-23 2012-01-20 High electron mobility transistor structure with improved breakdown voltage performance

Publications (2)

Publication Number Publication Date
CN103178107A true CN103178107A (zh) 2013-06-26
CN103178107B CN103178107B (zh) 2016-04-06

Family

ID=48653644

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210553818.7A Active CN103178107B (zh) 2011-12-23 2012-12-18 具有改进的击穿电压性能的高电子迁移率晶体管结构

Country Status (3)

Country Link
US (5) US8680535B2 (zh)
KR (1) KR101441199B1 (zh)
CN (1) CN103178107B (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103745990A (zh) * 2014-01-22 2014-04-23 西安电子科技大学 耗尽型AlGaN/GaN MISHEMT高压器件及其制作方法
CN103745993A (zh) * 2014-01-22 2014-04-23 西安电子科技大学 基于超结的AlGaN/GaN MISHEMT高压器件及其制作方法
CN104659082A (zh) * 2015-03-12 2015-05-27 苏州能屋电子科技有限公司 垂直结构AlGaN/GaN HEMT器件及其制作方法
CN104681611A (zh) * 2013-11-26 2015-06-03 台湾积体电路制造股份有限公司 具有穿过埋氧层的漏极侧接触件的半导体器件
CN104701359A (zh) * 2015-03-10 2015-06-10 苏州能屋电子科技有限公司 垂直结构AlGaN/GaN HEMT器件及其制作方法
CN106328700A (zh) * 2016-08-22 2017-01-11 东南大学 一种增强型绝缘埋层AlGaN‑GaN高电子迁移率晶体管
CN106449746A (zh) * 2016-10-19 2017-02-22 大连芯冠科技有限公司 可改善电流崩塌效应的GaN HEMT
CN110970423A (zh) * 2018-09-28 2020-04-07 台湾积体电路制造股份有限公司 半导体器件、高压器件和形成高压器件的方法
CN111758167A (zh) * 2020-04-13 2020-10-09 英诺赛科（珠海）科技有限公司 半导体装置和其制作方法
CN112864015A (zh) * 2021-01-27 2021-05-28 浙江集迈科微电子有限公司 GaN器件及制备方法
US11522078B2 (en) 2017-07-07 2022-12-06 Indian Institute Of Science High electron mobility transistor (HEMT) with RESURF junction
CN115799331A (zh) * 2023-01-30 2023-03-14 南京理工大学 一种基于蓝宝石衬底的多凹槽AlGaN/GaN HEMT器件

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8680535B2 (en) 2011-12-23 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor structure with improved breakdown voltage performance
US9171946B2 (en) * 2013-03-05 2015-10-27 Seoul Semiconductor Co., Ltd. Nitride semiconductor device and method of manufacturing the same
JP6291997B2 (ja) * 2013-06-13 2018-03-14 富士通株式会社 半導体装置の製造方法
US8969882B1 (en) * 2013-08-26 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor having an ohmic contact by screen layer and method of making the same
US8975641B1 (en) * 2013-08-26 2015-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor having an ohmic contact by gradient layer and method of making the same
CN103779412B (zh) * 2014-01-22 2016-08-17 西安电子科技大学 一种基于耗尽型高压器件及其制作方法
CN103745992B (zh) * 2014-01-22 2016-05-25 西安电子科技大学 基于复合漏极的AlGaN/GaN MISHEMT高压器件及其制作方法
CN103839996B (zh) * 2014-01-22 2016-08-17 西安电子科技大学 基于复合漏极的槽栅高压器件及其制作方法
CN105097776B (zh) * 2014-04-29 2018-03-16 无锡华润上华科技有限公司 绝缘体上硅器件及其金属间介质层结构和制造方法
US9941384B2 (en) * 2015-08-29 2018-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method for fabricating the same
JP6304199B2 (ja) * 2015-11-05 2018-04-04 トヨタ自動車株式会社 スイッチング素子
US10056478B2 (en) * 2015-11-06 2018-08-21 Taiwan Semiconductor Manufacturing Company Ltd. High-electron-mobility transistor and manufacturing method thereof
TWI648858B (zh) * 2016-06-14 2019-01-21 黃知澍 Ga-face III族/氮化物磊晶結構及其主動元件與其製作方法
US9954092B2 (en) * 2016-07-22 2018-04-24 Kabushiki Kaisha Toshiba Semiconductor device, power circuit, and computer
US10700188B2 (en) 2017-11-02 2020-06-30 Rohm Co., Ltd. Group III nitride semiconductor device with first and second conductive layers
TWI785236B (zh) * 2018-04-23 2022-12-01 愛爾蘭商納維達斯半導體有限公司 具有改良終端結構之氮化鎵電晶體
DE102019121417B4 (de) * 2018-09-28 2023-01-19 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung und Hochspannungsvorrichtung mit einer zwischen zwei HEMT-Vorrichtungen als Diode geschalteten Transistorvorrichtung und Verfahren zum Ausbilden derselben
TWI685969B (zh) * 2018-11-27 2020-02-21 立積電子股份有限公司 雙載子電晶體
US10937873B2 (en) 2019-01-03 2021-03-02 Cree, Inc. High electron mobility transistors having improved drain current drift and/or leakage current performance
US11658233B2 (en) 2019-11-19 2023-05-23 Wolfspeed, Inc. Semiconductors with improved thermal budget and process of making semiconductors with improved thermal budget
TWI727872B (zh) * 2020-07-30 2021-05-11 世界先進積體電路股份有限公司 半導體裝置
CN114765215A (zh) 2021-01-12 2022-07-19 联华电子股份有限公司 半导体装置
CN114823888A (zh) 2021-01-22 2022-07-29 联华电子股份有限公司 高电子迁移率晶体管及其制作方法
CN113078204B (zh) * 2021-03-25 2022-05-17 电子科技大学 一种氮化镓3d-resurf场效应晶体管及其制造方法
KR20220138756A (ko) * 2021-04-06 2022-10-13 삼성전자주식회사 파워 소자 및 그 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010251370A (ja) * 2009-04-10 2010-11-04 Nec Corp 半導体装置及びその製造方法
CN101897029A (zh) * 2007-12-10 2010-11-24 特兰斯夫公司 绝缘栅e模式晶体管
US20110089468A1 (en) * 2008-06-13 2011-04-21 Naiqian Zhang HEMT Device and a Manufacturing of the HEMT Device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8309987B2 (en) 2008-07-15 2012-11-13 Imec Enhancement mode semiconductor device
JP5597921B2 (ja) * 2008-12-22 2014-10-01 サンケン電気株式会社 半導体装置
JP2010272728A (ja) * 2009-05-22 2010-12-02 Furukawa Electric Co Ltd:The ＧａＮ系半導体素子およびその製造方法
US20110006837A1 (en) * 2009-06-02 2011-01-13 Feng Wang Graphene Device, Method of Investigating Graphene, and Method of Operating Graphene Device
JP5589329B2 (ja) * 2009-09-24 2014-09-17 豊田合成株式会社 Ｉｉｉ族窒化物半導体からなる半導体装置、電力変換装置
KR101626463B1 (ko) * 2010-02-26 2016-06-02 삼성전자주식회사 고 전자 이동도 트랜지스터의 제조방법
KR101103774B1 (ko) * 2010-03-18 2012-01-06 페어차일드코리아반도체 주식회사 리세스 게이트 에지 구조의 질화물계 반도체 소자 및 그 제조 방법
KR20110122525A (ko) * 2010-05-04 2011-11-10 삼성전자주식회사 Ｌｄｄ 영역을 갖는 고 전자 이동도 트랜지스터(ｈｅｍｔ) 및 그 제조방법
US8742460B2 (en) * 2010-12-15 2014-06-03 Transphorm Inc. Transistors with isolation regions
US9111904B2 (en) * 2011-11-29 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate breakdown voltage improvement for group III-nitride on a silicon substrate
US8884308B2 (en) * 2011-11-29 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor structure with improved breakdown voltage performance
US8680535B2 (en) 2011-12-23 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor structure with improved breakdown voltage performance

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101897029A (zh) * 2007-12-10 2010-11-24 特兰斯夫公司 绝缘栅e模式晶体管
US20110089468A1 (en) * 2008-06-13 2011-04-21 Naiqian Zhang HEMT Device and a Manufacturing of the HEMT Device
JP2010251370A (ja) * 2009-04-10 2010-11-04 Nec Corp 半導体装置及びその製造方法

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104681611B (zh) * 2013-11-26 2017-10-13 台湾积体电路制造股份有限公司 具有穿过埋氧层的漏极侧接触件的半导体器件
CN104681611A (zh) * 2013-11-26 2015-06-03 台湾积体电路制造股份有限公司 具有穿过埋氧层的漏极侧接触件的半导体器件
CN103745993A (zh) * 2014-01-22 2014-04-23 西安电子科技大学 基于超结的AlGaN/GaN MISHEMT高压器件及其制作方法
CN103745990B (zh) * 2014-01-22 2016-03-02 西安电子科技大学 耗尽型AlGaN/GaN MISHEMT高压器件及其制作方法
CN103745993B (zh) * 2014-01-22 2016-04-13 西安电子科技大学 基于超结的AlGaN/GaN MISHEMT高压器件及其制作方法
CN103745990A (zh) * 2014-01-22 2014-04-23 西安电子科技大学 耗尽型AlGaN/GaN MISHEMT高压器件及其制作方法
CN104701359B (zh) * 2015-03-10 2018-02-02 苏州能屋电子科技有限公司 垂直结构AlGaN/GaN HEMT器件及其制作方法
CN104701359A (zh) * 2015-03-10 2015-06-10 苏州能屋电子科技有限公司 垂直结构AlGaN/GaN HEMT器件及其制作方法
CN104659082B (zh) * 2015-03-12 2018-02-02 苏州能屋电子科技有限公司 垂直结构AlGaN/GaN HEMT器件及其制作方法
CN104659082A (zh) * 2015-03-12 2015-05-27 苏州能屋电子科技有限公司 垂直结构AlGaN/GaN HEMT器件及其制作方法
CN106328700A (zh) * 2016-08-22 2017-01-11 东南大学 一种增强型绝缘埋层AlGaN‑GaN高电子迁移率晶体管
CN106328700B (zh) * 2016-08-22 2019-03-12 东南大学 一种增强型绝缘埋层AlGaN-GaN高电子迁移率晶体管
CN106449746A (zh) * 2016-10-19 2017-02-22 大连芯冠科技有限公司 可改善电流崩塌效应的GaN HEMT
US11522078B2 (en) 2017-07-07 2022-12-06 Indian Institute Of Science High electron mobility transistor (HEMT) with RESURF junction
CN110970423A (zh) * 2018-09-28 2020-04-07 台湾积体电路制造股份有限公司 半导体器件、高压器件和形成高压器件的方法
CN110970423B (zh) * 2018-09-28 2022-08-09 台湾积体电路制造股份有限公司 半导体器件、高压器件和形成高压器件的方法
CN111758167A (zh) * 2020-04-13 2020-10-09 英诺赛科（珠海）科技有限公司 半导体装置和其制作方法
CN111758167B (zh) * 2020-04-13 2024-04-05 英诺赛科（珠海）科技有限公司 半导体装置和其制作方法
CN112864015A (zh) * 2021-01-27 2021-05-28 浙江集迈科微电子有限公司 GaN器件及制备方法
CN112864015B (zh) * 2021-01-27 2022-07-05 浙江集迈科微电子有限公司 GaN器件及制备方法
CN115799331A (zh) * 2023-01-30 2023-03-14 南京理工大学 一种基于蓝宝石衬底的多凹槽AlGaN/GaN HEMT器件

Also Published As

Publication number Publication date
US9728613B2 (en) 2017-08-08
US20190245046A1 (en) 2019-08-08
US10283599B2 (en) 2019-05-07
US20130161638A1 (en) 2013-06-27
US8680535B2 (en) 2014-03-25
KR20130073815A (ko) 2013-07-03
US20160005823A1 (en) 2016-01-07
US20170338316A1 (en) 2017-11-23
KR101441199B1 (ko) 2014-09-17
US10522630B2 (en) 2019-12-31
CN103178107B (zh) 2016-04-06
US20140170819A1 (en) 2014-06-19
US9147743B2 (en) 2015-09-29

Similar Documents

Publication Publication Date Title
CN103178107B (zh) 具有改进的击穿电压性能的高电子迁移率晶体管结构
US10096690B2 (en) Circuit structure, transistor and semiconductor device
CN103137681B (zh) 具有位于源极和漏极之间的岛状件的电路结构
JP6066933B2 (ja) 半導体デバイスの電極構造
US10868135B2 (en) High electron mobility transistor structure
US20200111876A1 (en) Algan/gan heterojunction hemt device compatible with si-cmos process and manufacturing method therefor
EP2920817B1 (en) Gan-based schottky diode having partially recessed anode and method of manufacturing the same
CN102148157A (zh) 制作带有自对准场板的增强型hemt的方法
EP3561879A2 (en) High electron mobility transistor with dual thickness barrier layer
CN113178480B (zh) 具有栅漏复合阶梯场板结构的增强型hemt射频器件及其制备方法
CN110875386A (zh) 一种增强型GaN基HEMT器件的外延结构、器件及其器件的制备方法
JP2019003991A (ja) 窒化物半導体トランジスタの製造方法及び窒化物半導体トランジスタ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant