CN103779412B - 一种基于耗尽型高压器件及其制作方法 - Google Patents
一种基于耗尽型高压器件及其制作方法 Download PDFInfo
- Publication number
- CN103779412B CN103779412B CN201410029885.8A CN201410029885A CN103779412B CN 103779412 B CN103779412 B CN 103779412B CN 201410029885 A CN201410029885 A CN 201410029885A CN 103779412 B CN103779412 B CN 103779412B
- Authority
- CN
- China
- Prior art keywords
- layer
- algan
- gan
- linear
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 10
- 229910002704 AlGaN Inorganic materials 0.000 claims abstract description 112
- 238000005036 potential barrier Methods 0.000 claims abstract description 26
- 150000001875 compounds Chemical class 0.000 claims abstract description 21
- 238000002161 passivation Methods 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 238000000926 separation method Methods 0.000 claims abstract description 3
- 238000001259 photo etching Methods 0.000 claims description 24
- 239000000470 constituent Substances 0.000 claims description 20
- 238000001312 dry etching Methods 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 17
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 12
- 230000008569 process Effects 0.000 claims description 12
- 238000005566 electron beam evaporation Methods 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 10
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 6
- 239000008367 deionised water Substances 0.000 claims description 6
- 229910021641 deionized water Inorganic materials 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 229910052757 nitrogen Inorganic materials 0.000 claims description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 6
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 3
- 229910052786 argon Inorganic materials 0.000 claims description 3
- 239000007789 gas Substances 0.000 claims description 3
- 238000004151 rapid thermal annealing Methods 0.000 claims description 3
- 229910052594 sapphire Inorganic materials 0.000 claims description 3
- 239000010980 sapphire Substances 0.000 claims description 3
- 238000005406 washing Methods 0.000 claims description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims 1
- 229910052593 corundum Inorganic materials 0.000 claims 1
- 238000001704 evaporation Methods 0.000 claims 1
- 230000008020 evaporation Effects 0.000 claims 1
- 229910001845 yogo sapphire Inorganic materials 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 17
- 230000009467 reduction Effects 0.000 abstract description 5
- 229910002601 GaN Inorganic materials 0.000 description 59
- 230000005684 electric field Effects 0.000 description 10
- 230000003628 erosive effect Effects 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000005533 two-dimensional electron gas Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开了一种基于耗尽型高压器件及其制作方法，自下而上依次包括衬底、GaN缓冲层、GaN沟道层、AlN隔离层、本征AlGaN层和AlGaN势垒层，所述AlGaN势垒层上间隔设有源极、栅极和复合漏极，所述栅极和复合漏极之间还设有线性AlGaN势垒层，AlGaN势垒层的部分区域上方外延有线性AlGaN层，线性AlGaN层的部分区域上方外延有p‑GaN层，P‑GaN层上设有基极，上述结构的顶层还间隔淀积有钝化层，所述钝化层的间隔内淀积有加厚电极。本发明在器件导通时的导通电阻得到减小，而在截止状态时的击穿电压得到提高，兼顾了器件击穿电压的提高与导通电阻的减小。
Description
技术领域
本发明涉及微电子技术领域，尤其是涉及一种基于耗尽型高压器件及其制作方法。
背景技术
近年来以SiC和GaN为代表的第三带宽禁带隙半导体以其禁带宽度大、击穿电场高、热导率高、饱和电子速度大和异质结界面二维电子气浓度高等特性，使其受到广泛关注。在理论上，利用这些材料制作的高电子迁移率晶体管HEMT、发光二极管LED、激光二极管LD等器件比现有器件具有明显的优越特性，因此近些年来国内外研究者对其进行了广泛而深入的研究，并取得了令人瞩目的研究成果。
AlGaN/GaN异质结高电子迁移率晶体管HEMT在高温器件及大功率微波器件方面已显示出了得天独厚的优势，追求器件高频率、高压、高功率吸引了众多的研究。近年来，制作更高频率高压AlGaN/GaN HEMT成为关注的又一研究热点。由于AlGaN/GaN异质结生长完成后，异质结界面就存在大量二维电子气2DEG，并且其迁移率很高，因此我们能够获得较高的器件频率特性。在提高AlGaN/GaN异质结电子迁移率晶体管击穿电压方面，人们进行了大量的研究，发现AlGaN/GaN HEMT器件的击穿主要发生在栅靠漏端，因此要提高器件的击穿电压，必须使栅漏区域的电场重新分布，尤其是降低栅靠漏端的电场，为此，人们提出了采用场板结构的方法：
1.采用场板结构。参见Yuji Ando,Akio Wakejima,Yasuhiro Okamoto等的NovelAlGaN/GaN dual-field-plate FET with high gain,increased linearity andstability,IEDM 2005,pp.576-579,2005。在AlGaN/GaN HEMT器件中同时采用栅场板和源场板结构，将器件的击穿电压从单独采用栅场板的125V提高到采用双场板后的250V，并且降低了栅漏电容，提高了器件的线性度和稳定性
2.采用超级结结构。参见Akira Nakajima,Yasunobu Sumida,Mahesh H的GaNbased super heterojunction field effect transistors using thepolarizationjunction concept。在该器件结构中同时拥有2DEG和2DEH，当栅极正向偏置时，2DEG的浓度不发生任何变化，因此器件的导通电阻不会增加，当栅极反向偏置时，沟道中的2DEG会由于放电而耗尽，从而提高了器件的击穿电压(从110V提高至560V)，而导通电阻为6.1mΩ·cm2.
发明内容
本发明为了克服上述的不足，提供了一种兼顾了击穿电压的增加和导通电阻的减小，且提高了器件的频率性能的一种基于耗尽型高压器件。
本发明的技术方案如下：
一种基于耗尽型高压器件，自下而上依次包括衬底、GaN缓冲层、GaN沟道层、AlN隔离层、本征AlGaN层和AlGaN势垒层，所述AlGaN势垒层上间隔设有源极、栅极和复合漏极，所述栅极和复合漏极之间还设有AlGaN势垒层，AlGaN势垒层的部分区域上方外延有线性AlGaN层，线性AlGaN层的部分区域上方外延有p-GaN层，p-GaN层上设有基极，上述结构的顶层还间隔淀积有钝化层，所述钝化层的间隔内淀积有加厚电极。
所述衬底为蓝宝石、碳化硅、GaN和MgO中的一种或多种。
所述AlGaN势垒层中Al的组分含量在0～1之间，Ga的组分含量与Al的组分含量之和为1。
所述线性AlGaN层中Al的组份含量在0～1之间，且从x线性增加到y，线性AlGaN层的厚度为L，其中任一厚度L1处的Al组分含量为(y-x)×L1/L。
所述钝化层内包括SiN、Al2O3和HFO2中的一种或多种。
所述栅极和复合漏极之间的p-GaN层和线性AlGaN层同时存在的区域宽度d1＞0，仅有线性AlGaN层的区域宽度d2＞0,p-GaN层和线性AlGaN层均不存在的区域宽度为d3≥0.5μm。
其中，GaN沟道层可以用AlGaN沟道层代替，用AlGaN沟道层时，AlGaN沟道层中Al的组分含量小于AlGaN势垒层中Al的组分含量。p-GaN层可以用InGaN层代替，用InGaN层时，In的组分含量恒定或者In组分逐渐增加。
本发明一种基于耗尽型高压器件，在栅极与漏极之间的AlGaN势垒层的部分区域上方外延有线性AlGaN层，而在线性AlGaN层的部分区域上方外延有p-GaN层，并且在p-GaN层上制备有电极。将栅极和漏极之间p-GaN外延层和线性AlGaN层同时存在的区域称之为第一区域，仅有线性AlGaN层的区域称之为第二区域，只有AlGaN势垒层的区域称为第三区域。这样的结构可以使得器件在导通状态时，即栅电极电压≥0V时，第一区域正下方的AlGaN/GaN界面处2DEG浓度的增加与第二区域正下方的AlGaN/GaN界面处的2DEG浓度的增加几乎完全相同，均大于第三区域的2DEG浓度，因此第一区域与第二区域的电阻均有所减小，器件的导通电阻也得到了降低；当器件处于截止状态时，即栅电极电压≤阈值电压时，栅下沟道内的2DEG被耗尽，与此同时由于基电极与栅电极电连接，因此第一区域正下方的2DEG浓度有所减小，甚至减小为50％，使得器件的耗尽区有所加宽，所能承担高电场的区域得到加宽，器件击穿电压得到提高；此外，第二区域正下方的2DEG浓度与导通状态时完全相同，有利于电场的重新分布，第三区域确保电场峰值不会出现在漏极，使得器件击穿电压再次得到提高。因此该结构在器件导通时的导通电阻得到减小，而在截止状态时的击穿电压得到提高，兼顾了器件击穿电压的提高与导通电阻的减小。
上述一种基于耗尽型高压器件的制作步骤如下：
(1)对外延生长的p-GaN/线性AlGaN/AlGaN/GaN材料进行有机清洗的步骤；
(2)对清洗干净的p-GaN/线性AlGaN/AlGaN/GaN材料进行光刻和干法刻蚀，形成有源区台面的步骤；
(3)对制备好台面的p-GaN/线性AlGaN/AlGaN/GaN材料进行光刻，形成p-GaN和线性AlGaN层的刻蚀区，再放入ICP干法刻蚀反应室中，将栅极和源极之间全部区域以及栅极、源极和复合漏极上方的p-GaN层以及线性AlGaN层均刻蚀掉的步骤；
(4)对器件进行光刻，然后放入电子束蒸发台中淀积欧姆接触金属Ti/Al/Ni/Au，并进行剥离，最后在氮气环境中进行850℃，35s的快速热退火，形成欧姆接触的步骤；
(5)对制备好欧姆接触的器件进行光刻，形成p-GaN层的刻蚀区，再放入ICP干法刻蚀反应室中，将栅极和复合漏极之间部分区域的p-GaN层刻蚀掉，同时形成栅极和复合漏极之间的第一区域和第二区域的步骤；
(6)对器件进行光刻，形成基极区域，然后放入电子束蒸发台中淀积Ni/Au并进行剥离，最后在大气环境中进行550℃，10min的退火，形成基极欧姆接触的步骤；
(7)对完成基极制备的器件进行光刻，形成栅极金属以及漏极场板区域，然后放入电子束蒸发台中淀积Ni/Au并进行剥离，完成栅电极以及漏极场板制备的步骤；
(8)对完成栅电极及漏极场板制备的器件放入PECVD反应室淀积SiN钝化膜的步骤；
(9)对器件进行清洗、光刻显影，放入ICP干法刻蚀反应室中，将源极、栅极和复合漏极上面覆盖的SiN薄膜刻蚀掉的步骤；
(10)对器件再次进行清洗、光刻显影，并放入电子束蒸发台中淀积Ti/Au加厚电极，完成整体器件的制备。
其中，步骤(1)中，采用流动的去离子水清洗并放入HCl:H2O＝1:1的溶液中进行腐蚀30～60s，最后用流动的去离子水清洗并用高纯氮气吹干；
步骤(3)中，在ICP干法刻蚀反应室中的工艺条件为：上电极功率为200W，下电极功率为20W，反应室压力为1.5Pa，Cl2的流量为10sccm,N2的流量为10sccm，刻蚀时间为5min～8min；
步骤(5)中，ICP干法刻蚀反应室中的工艺条件为：上电极功率为200W，下电极功率为20W，反应室压力为1.5Pa，Cl2的流量为10sccm,N2的流量为10sccm，刻蚀时间为3min～5min；该步骤中，第一区域为p-GaN层和线性AlGaN层同时存在的区域，第二区域为仅有线性AlGaN层的区域；
步骤(8)中，PECVD反应室的工艺条件为：SiH4的流量为40sccm，NH3的流量为10sccm，反应室压力为1～2Pa,射频功率为40W，淀积200nm～300nm厚的SiN钝化膜；
步骤(9)中，ICP干法刻蚀反应室中的工艺条件为：上电极功率为200W，下电极功率为20W，反应室压力为1.5Pa，CF4的流量为20sccm,氩气的流量为10sccm，刻蚀时间为10min。
本发明的有益效果如下：
1.本发明采用器件栅漏间第一区域、第二区域和第三区域的形成使得器件导通时第一区域和第二区域的2DEG浓度增加，电阻得到减小，达到降低器件导通电阻的目的；
2.本发明采用器件栅漏间第一区域、第二区域和第三区域的形成使得器件截止时第一区域的2DEG得到减小，第二区域和第三区域的2DEG与器件导通时相同，增加了器件耗尽区的宽度，改变了电场分布，达到提高器件击穿电压的目的
3.本发明采用槽栅结构，增强了栅极对沟道2DEG的控制作用，提高了器件的频率性能。
附图说明
图1是本发明中一种基于耗尽型高压器件的结构示意图；
图2是本发明的制作流程图。
具体实施方式
为了使本发明的目的及优点更加清楚明白，以下结合附图和实施例对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
如图1所示的一种基于耗尽型高压器件，自下而上依次包括衬底1、GaN缓冲层2、GaN沟道层3、AlN隔离层4、本征AlGaN层5和AlGaN势垒层6，所述AlGaN势垒层6上间隔设有源极7、栅极8和复合漏极9，所述栅极8和复合漏极9之间还设有AlGaN势垒层6，AlGaN势垒层6的部分区域上方外延有线性AlGaN层10，线性AlGaN层10的部分区域上方外延有p-GaN 11，p-GaN层11上设有基极12，上述结构的顶层还间隔淀积有钝化层13，所述钝化层13的间隔内淀积有加厚电极14。其中，所述衬底1为蓝宝石、碳化硅、GaN和MgO中的一种或多种。所述AlGaN势垒层6中Al的组分含量在0～1之间，Ga的组分含量与Al的组分含量之和为1。所述线性AlGaN层中Al的组份含量在0～1之间，且从x线性增加到y，线性AlGaN层的厚度为L，其中任一厚度L1处的Al组分含量为(y-x)×L1/L。所述钝化层13内包括SiN、Al2O3和HFO2中的一种或多种。所述栅极8和复合漏极9之间的p-GaN层11和线性AlGaN层10同时存在的区域宽度d1＞0，p-GaN层和线性AlGaN层均不存在的区域宽度为d3≥0.5μm。
上述结构中，GaN沟道层3可以用AlGaN沟道层代替，用AlGaN沟道层时，AlGaN沟道层中Al的组分含量小于AlGaN势垒层6中Al的组分含量。p-GaN层11可以用InGaN层代替，用InGaN层时，In的组分含量恒定或者In组分逐渐增加。
本发明在栅极与漏极之间的AlGaN势垒层的部分区域上方外延有线性AlGaN层，而在线性AlGaN层的部分区域上方外延有p-GaN层，并且在p-GaN层上制备有电极。将栅极和漏极之间p-GaN外延层和线性AlGaN层同时存在的区域称之为第一区域，仅有线性AlGaN层的区域称之为第二区域，只有AlGaN势垒层的区域称为第三区域。这样的结构可以使得器件在导通状态时，即栅电极电压≥0V时，第一区域正下方的AlGaN/GaN界面处2DEG浓度的增加与第二区域正下方的AlGaN/GaN界面处的2DEG浓度的增加几乎完全相同，均大于第三区域的2DEG浓度，因此第一区域与第二区域的电阻均有所减小，器件的导通电阻也得到了降低；当器件处于截止状态时，即栅电极电压≤阈值电压时，栅下沟道内的2DEG被耗尽，与此同时由于基电极与栅电极电连接，因此第一区域正下方的2DEG浓度有所减小，甚至减小为50％，使得器件的耗尽区有所加宽，所能承担高电场的区域得到加宽，器件击穿电压得到提高；此外，第二区域正下方的2DEG浓度与导通状态时完全相同，有利于电场的重新分布，第三区域确保电场峰值不会出现在漏极，使得器件击穿电压再次得到提高。因此该结构在器件导通时的导通电阻得到减小，而在截止状态时的击穿电压得到提高，兼顾了器件击穿电压的提高与导通电阻的减小。
如图2所示，本发明的的制作步骤如下：
(1)对外延生长的p-GaN/线性AlGaN/AlGaN/GaN材料进行有机清洗的步骤，该步骤中采用流动的去离子水清洗并放入HCl:H2O＝1:1的溶液中进行腐蚀30～60s，最后用流动的去离子水清洗并用高纯氮气吹干；
(2)对清洗干净的p-GaN/线性AlGaN/AlGaN/GaN材料进行光刻和干法刻蚀，形成有源区台面的步骤；
(3)对制备好台面的p-GaN/线性AlGaN/AlGaN/GaN材料进行光刻，形成p-GaN和线性AlGaN层的刻蚀区，再放入ICP干法刻蚀反应室中，将栅极和源极之间全部区域以及栅极、源极和复合漏极上方的p-GaN层以及线性AlGaN层均刻蚀掉的步骤，该步骤中在ICP干法刻蚀反应室中的工艺条件为：上电极功率为200W，下电极功率为20W，反应室压力为1.5Pa，Cl2的流量为10sccm,N2的流量为10sccm，刻蚀时间为5min～8min；
(4)对器件进行光刻，然后放入电子束蒸发台中淀积欧姆接触金属Ti/Al/Ni/Au＝20/120/45/50nm，并进行剥离，最后在氮气环境中进行850℃，35s的快速热退火，形成欧姆接触的步骤；
(5)对制备好欧姆接触的器件进行光刻，形成p-GaN层的刻蚀区，再放入ICP干法刻蚀反应室中，将栅极和复合漏极之间部分区域的p-GaN层刻蚀掉，同时形成栅极和复合漏极之间的第一区域和第二区域的步骤，第一区域为p-GaN层和线性AlGaN层同时存在的区域，第二区域为仅有线性AlGaN层的区域，该步骤中ICP干法刻蚀反应室中的工艺条件为：上电极功率为200W，下电极功率为20W，反应室压力为1.5Pa，Cl2的流量为10sccm,N2的流量为10sccm，刻蚀时间为3min～5min；
(6)对器件进行光刻，形成基极区域，然后放入电子束蒸发台中淀积Ni/Au＝20/20nm并进行剥离，最后在大气环境中进行550℃，10min的退火，形成基极欧姆接触的步骤；
(7)对完成基极制备的器件进行光刻，形成栅极金属以及漏极场板区域，然后放入电子束蒸发台中淀积Ni/Au＝20/200nm并进行剥离，完成栅电极以及漏极场板制备的步骤；
(8)对完成栅电极及漏极场板制备的器件放入PECVD反应室淀积SiN钝化膜的步骤，该步骤中PECVD反应室的工艺条件为：SiH4的流量为40sccm，NH3的流量为10sccm，反应室压力为1～2Pa,射频功率为40W，淀积200nm～300nm厚的SiN钝化膜；
(9)对器件进行清洗、光刻显影，将源极、栅极和复合漏极上面覆盖的SiN薄膜刻蚀掉的步骤，该步骤中ICP干法刻蚀反应室中的工艺条件为：上电极功率为200W，下电极功率为20W，反应室压力为1.5Pa，CF4的流量为20sccm,氩气的流量为10sccm，刻蚀时间为10min；
(10)对器件再次进行清洗、光刻显影，并放入电子束蒸发台中淀积Ti/Au＝20/200nm的加厚电极，完成整体器件的制备。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (9)
1.一种基于耗尽型高压器件，其特征在于，自下而上依次包括衬底、GaN缓冲层、GaN沟道层、AlN隔离层、本征AlGaN层和AlGaN势垒层，所述AlGaN势垒层上间隔设有源极、栅极和复合漏极，所述栅极和复合漏极之间还设有线性AlGaN势垒层，AlGaN势垒层的部分区域上方外延有线性AlGaN层，线性AlGaN层的部分区域上方外延有p-GaN层，p-GaN层上设有基极，上述结构的顶层还间隔淀积有钝化层，所述钝化层的间隔内淀积有加厚电极，所述栅极和复合漏极之间的p-GaN层和线性AlGaN层同时存在的区域宽度d1＞0，仅有线性AlGaN层的区域宽度d2＞0,p-GaN层和线性AlGaN层均不存在的区域宽度为d3≥0.5μm。
2.根据权利要求1所述的一种基于耗尽型高压器件，其特征在于，所述衬底为蓝宝石、碳化硅、GaN和MgO中的一种或多种。
3.根据权利要求1所述的一种基于耗尽型高压器件，其特征在于，所述AlGaN势垒层中Al的组分含量在0～1之间，Ga的组分含量与Al的组分含量之和为1。
4.根据权利要求1所述的一种基于耗尽型高压器件，其特征在于，所述线性AlGaN层中Al的组份含量在0～1之间，且从x线性增加到y，线性AlGaN层的厚度为L，其中任一厚度L1处的Al组分含量为(y-x)×L1/L。
5.根据权利要求1所述的一种基于耗尽型高压器件，其特征在于，所述钝化层内包括SiN、Al2O3和HFO2中的一种或多种。
6.根据权利要求1至5中任一项所述的一种基于耗尽型高压器件，其特征在于，用AlGaN沟道层代替GaN沟道层，AlGaN沟道层中Al的组分含量小于AlGaN势垒层中Al的组分含量。
7.根据权利要求6所述的一种基于耗尽型高压器件，其特征在于，用InGaN层代替p-GaN层。
8.一种基于耗尽型高压器件的制作方法，其特征在于，包括：
(1)对外延生长的p-GaN/线性AlGaN/AlGaN/GaN材料进行有机清洗的步骤；
(2)对清洗干净的p-GaN/线性AlGaN/AlGaN/GaN材料进行光刻和干法刻蚀，形成有源区台面的步骤；
(3)对制备好台面的p-GaN/线性AlGaN/AlGaN/GaN材料进行光刻，形成p-GaN和线性AlGaN层的刻蚀区，再放入ICP干法刻蚀反应室中，将栅极和源极之间全部区域以及栅极、源极和复合漏极上方的p-GaN层以及线性AlGaN层均刻蚀掉的步骤；所述栅极和复合漏极之间的p-GaN层和线性AlGaN层同时存在的区域宽度d1＞0，仅有线性AlGaN层的区域宽度d2＞0,p-GaN层和线性AlGaN层均不存在的区域宽度为d3≥0.5μm；
(4)对器件进行光刻，然后放入电子束蒸发台中淀积欧姆接触金属Ti/Al/Ni/Au，并进行剥离，最后在氮气环境中进行850℃，35s的快速热退火，形成欧姆接触的步骤；
(5)对制备好欧姆接触的器件进行光刻，形成p-GaN层的刻蚀区，再放入ICP干法刻蚀反应室中，将栅极和复合漏极之间部分区域的p-GaN层刻蚀掉，同时形成栅极和复合漏极之间的第一区域和第二区域的步骤；
(6)对器件进行光刻，形成基极区域，然后放入电子束蒸发台中淀积Ni/Au并进行剥离，最后在大气环境中进行550℃，10min的退火，形成基极欧姆接触的步骤；
(7)对完成基极制备的器件进行光刻，形成栅极金属以及漏极场板区域，然后放入电子束蒸发台中淀积Ni/Au并进行剥离，完成栅电极以及漏极场板制备的步骤；
(8)对完成栅电极及漏极场板制备的器件放入PECVD反应室淀积SiN钝化膜的步骤；
(9)对器件进行清洗、光刻显影，放入ICP干法刻蚀反应室中，将源极、栅极和复合漏极上面覆盖的SiN薄膜刻蚀掉的步骤；
(10)对器件再次进行清洗、光刻显影，并放入电子束蒸发台中淀积Ti/Au加厚电极，完成整体器件的制备。
9.根据权利要求8所述的一种基于耗尽型高压器件的制作方法，其特征在于，
步骤(1)中，采用流动的去离子水清洗并放入HCl:H2O＝1:1的溶液中进行腐蚀30～60s，最后用流动的去离子水清洗并用高纯氮气吹干；
步骤(3)中，在ICP干法刻蚀反应室中的工艺条件为：上电极功率为200W，下电极功率为20W，反应室压力为1.5Pa，Cl2的流量为10sccm,N2的流量为10sccm，刻蚀时间为5min～8min；
步骤(5)中，ICP干法刻蚀反应室中的工艺条件为：上电极功率为200W，下电极功率为20W，反应室压力为1.5Pa，Cl2的流量为10sccm,N2的流量为10sccm，刻蚀时间为3min～5min；该步骤中，第一区域为p-GaN层和线性AlGaN层同时存在的区域，第二区域为仅有线性AlGaN层的区域；
步骤(8)中，PECVD反应室的工艺条件为：SiH4的流量为40sccm，NH3的流量为10sccm，反应室压力为1～2Pa,射频功率为40W，淀积200nm～300nm厚的SiN钝化膜；
步骤(9)中，ICP干法刻蚀反应室中的工艺条件为：上电极功率为200W，下电极功率为20W，反应室压力为1.5Pa，CF4的流量为20sccm,氩气的流量为10sccm，刻蚀时间为10min。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410029885.8A CN103779412B (zh) | 2014-01-22 | 2014-01-22 | 一种基于耗尽型高压器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410029885.8A CN103779412B (zh) | 2014-01-22 | 2014-01-22 | 一种基于耗尽型高压器件及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103779412A CN103779412A (zh) | 2014-05-07 |
| CN103779412B true CN103779412B (zh) | 2016-08-17 |
Family
ID=50571464
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410029885.8A Expired - Fee Related CN103779412B (zh) | 2014-01-22 | 2014-01-22 | 一种基于耗尽型高压器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103779412B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1973163A2 (en) * | 2007-03-23 | 2008-09-24 | Cree, Inc. | High temperature performance capable gallium nitride transistor |
| CN101312207A (zh) * | 2007-05-21 | 2008-11-26 | 张乃千 | 一种增强型氮化镓hemt器件结构 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7795642B2 (en) * | 2007-09-14 | 2010-09-14 | Transphorm, Inc. | III-nitride devices with recessed gates |
| US8680535B2 (en) * | 2011-12-23 | 2014-03-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | High electron mobility transistor structure with improved breakdown voltage performance |
-
2014
- 2014-01-22 CN CN201410029885.8A patent/CN103779412B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1973163A2 (en) * | 2007-03-23 | 2008-09-24 | Cree, Inc. | High temperature performance capable gallium nitride transistor |
| CN101312207A (zh) * | 2007-05-21 | 2008-11-26 | 张乃千 | 一种增强型氮化镓hemt器件结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103779412A (zh) | 2014-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104037218B (zh) | 一种基于极化效应的高性能AlGaN/GaN HEMT高压器件结构及制作方法 | |
| CN104037221B (zh) | 一种基于极化效应的复合场板高性能AlGaN/GaN HEMT器件结构及制作方法 | |
| CN105355659A (zh) | 槽栅AlGaN/GaN HEMT器件结构及制作方法 | |
| CN103745992B (zh) | 基于复合漏极的AlGaN/GaN MISHEMT高压器件及其制作方法 | |
| CN105448964A (zh) | 复合阶梯场板槽栅AlGaN/GaN HEMT高压器件结构及其制作方法 | |
| CN103904111B (zh) | 基于增强型AlGaN/GaN HEMT器件结构及其制作方法 | |
| CN105448975A (zh) | 复合阶梯场板槽栅hemt高压器件及其制作方法 | |
| CN104064595B (zh) | 一种基于槽栅结构的增强型AlGaN/GaN MISHEMT器件结构及其制作方法 | |
| CN103745990B (zh) | 耗尽型AlGaN/GaN MISHEMT高压器件及其制作方法 | |
| CN103794643B (zh) | 一种基于槽栅高压器件及其制作方法 | |
| CN104037217B (zh) | 一种基于复合偶极层的AlGaN/GaN HEMT开关器件结构及制作方法 | |
| CN103762234B (zh) | 基于超结漏场板的AlGaN/GaN MISHEMT高压器件及其制作方法 | |
| CN104037215B (zh) | 一种基于聚合物的增强型AlGaN/GaN MISHEMT器件结构及其制作方法 | |
| CN104037222B (zh) | 一种基于有机聚合物极化效应的高压槽栅AlGaN/GaN HEMT器件结构及制作方法 | |
| CN103779411B (zh) | 基于超结槽栅的高压器件及其制作方法 | |
| CN103839996B (zh) | 基于复合漏极的槽栅高压器件及其制作方法 | |
| CN103779410B (zh) | 基于超结漏场板的槽栅高压器件及其制作方法 | |
| CN103996707B (zh) | 加栅场板增强型AlGaN/GaN HEMT器件结构及其制作方法 | |
| CN103779412B (zh) | 一种基于耗尽型高压器件及其制作方法 | |
| CN103779409B (zh) | 基于耗尽型AlGaN/GaN HEMT器件结构及其制作方法 | |
| CN104037216B (zh) | 一种基于偶极层的高压AlGaN/GaN MISHEMT器件结构及其制作方法 | |
| CN103745991B (zh) | 基于超结的AlGaN/GaN高压器件及其制作方法 | |
| CN103762235B (zh) | 基于超结漏场板的AlGaN/GaN高压器件及其制作方法 | |
| CN103745993B (zh) | 基于超结的AlGaN/GaN MISHEMT高压器件及其制作方法 | |
| CN103779417B (zh) | 一种基于复合漏极的高压器件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160817 Termination date: 20210122 |