CN103745991B - 基于超结的AlGaN/GaN高压器件及其制作方法 - Google Patents
基于超结的AlGaN/GaN高压器件及其制作方法 Download PDFInfo
- Publication number
- CN103745991B CN103745991B CN201410029857.6A CN201410029857A CN103745991B CN 103745991 B CN103745991 B CN 103745991B CN 201410029857 A CN201410029857 A CN 201410029857A CN 103745991 B CN103745991 B CN 103745991B
- Authority
- CN
- China
- Prior art keywords
- algan
- layer
- grid
- gan
- high tension
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910002704 AlGaN Inorganic materials 0.000 title claims abstract description 120
- 238000002360 preparation method Methods 0.000 title claims abstract description 11
- 230000004888 barrier function Effects 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 238000000926 separation method Methods 0.000 claims abstract description 4
- 229910002601 GaN Inorganic materials 0.000 claims description 83
- 238000001259 photo etching Methods 0.000 claims description 24
- 229910052733 gallium Inorganic materials 0.000 claims description 15
- 229910052757 nitrogen Inorganic materials 0.000 claims description 15
- 229910052782 aluminium Inorganic materials 0.000 claims description 14
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 12
- 238000001312 dry etching Methods 0.000 claims description 12
- 238000005566 electron beam evaporation Methods 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 7
- 238000002161 passivation Methods 0.000 claims description 7
- 239000008367 deionised water Substances 0.000 claims description 6
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims description 3
- 238000004140 cleaning Methods 0.000 claims description 3
- 229910052593 corundum Inorganic materials 0.000 claims description 3
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 claims description 3
- 125000001967 indiganyl group Chemical group [H][In]([H])[*] 0.000 claims description 3
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 claims description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 3
- 238000004151 rapid thermal annealing Methods 0.000 claims description 3
- 229910052594 sapphire Inorganic materials 0.000 claims description 3
- 239000010980 sapphire Substances 0.000 claims description 3
- 229910001845 yogo sapphire Inorganic materials 0.000 claims description 3
- 230000008859 change Effects 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims description 2
- 238000005406 washing Methods 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract description 9
- 230000005684 electric field Effects 0.000 abstract description 9
- 238000009826 distribution Methods 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 3
- 230000007812 deficiency Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910016920 AlzGa1−z Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开了一种基于超结的AlGaN/GaN高压器件及其制作方法，高压器件的结构从下至上依次包括：衬底、GaN缓冲层、本征GaN（或AlGaN）沟道层、AlN隔离层和AlGaN势垒层，AlGaN势垒层上依次有：源极、栅极和漏极，在源极与栅极之间、栅极与漏极之间还形成有线性AlGaN层、柵源场板、P型GaN（或InGaN）层、基极。本发明的有益之处在于：器件导通时第一区域、第二区域和第四区域的2DEG浓度增加，电阻减小，达到了降低器件导通电阻的目的；器件截止时第一区域的2DEG减小，第二区域和第三区域的2DEG与器件导通时相同，增加了器件耗尽区的宽度，改变了电场分布，达到了提高器件击穿电压的目的；本发明采用栅源场板，确保了电场峰值不会出现在栅靠近源的边界处，达到了提高击穿电压的目的。
Description
技术领域
本发明涉及一种高压器件及其制作方法，具体涉及一种基于超结的AlGaN/GaN高压、低导通电阻的高压器件及其制作方法，可用于制作高压低导通电阻的AlGaN/GaN高电子迁移率晶体管，属于微电子技术领域。
背景技术
近年来以SiC和GaN为代表的第三代宽禁带隙半导体以其禁带宽度大、击穿电场高、热导率高、饱和电子速度大和异质结界面二维电子气浓度高等特性，受到广泛关注。在理论上，利用这些材料制作的高电子迁移率晶体管HEMT、发光二极管LED、激光二极管LD等器件比现有器件具有明显的优越特性，因此近些年来国内外研究者对其进行了广泛而深入的研究，并取得了令人瞩目的研究成果。
AlGaN/GaN异质结高电子迁移率晶体管HEMT在高温器件及大功率微波器件方面已显示出了得天独厚的优势，追求器件高频率、高压、高功率吸引了众多的研究。近年来，制作更高频率高压AlGaN/GaNHEMT成为关注的又一研究热点。由于AlGaN/GaN异质结生长完成后，异质结界面就存在大量二维电子气2DEG，并且其迁移率很高，因此我们能够获得较高的器件频率特性。在提高AlGaN/GaN异质结电子迁移率晶体管击穿电压方面，人们进行了大量的研究，发现AlGaN/GaNHEMT器件的击穿主要发生在栅靠漏端，因此要提高器件的击穿电压，必须使栅漏区域的电场重新分布，尤其是降低栅靠漏端的电场，为此，人们提出了采用场板结构的方法：
1.采用场板结构。参见YujiAndo,AkioWakejima,YasuhiroOkamoto等的NovelAlGaN/GaNdual-field-plateFETwithhighgain,increasedlinearityandstability,IEDM2005,px.576-579,2005（一种具有高增益、高线性度和稳定性的双场板场效应晶体管）。在AlGaN/GaNHEMT器件中同时采用栅场板和源场板结构，将器件的击穿电压从单独采用栅场板的125V提高到采用双场板后的250V，并且降低了栅漏电容，提高了器件的线性度和稳定性。
2.采用超级结结构。参见AkiraNakajima,YasunobuSumida,MaheshH的GaNbasedsuperheterojunctionfieldeffecttransistorsusingthepolarizationjunctionconcept（一种利用极化结的基于GaN的超结场效应晶体管）。在该器件结构中同时拥有2DEG和2DEH，当栅极正向偏置时，2DEG的浓度不发生任何变化，因此器件的导通电阻不会增加，当栅极反向偏置时，沟道中的2DEG会由于放电而耗尽，从而提高了器件的击穿电压（从110V提高至560V），而导通电阻为6.1mΩ·cm2。
然而，具有上述两种结构的高压器件均存在导通电阻较大的不足之处。
发明内容
为解决现有技术的不足，本发明的目的在于提供一种可满足对高压、低导通电阻的应用要求的基于超结的AlGaN/GaN高压器件的结构，以及具有良好的可控性和重复性的制作该基于超结的AlGaN/GaN高压器件的方法。
为了实现上述目标，本发明采用如下的技术方案：
一种基于超结的AlGaN/GaN高压器件，其特征在于，从下至上依次包括：衬底、GaN缓冲层、本征GaN沟道层或者AlGaN沟道层、AlN隔离层和AlGaN势垒层，AlGaN势垒层上沿水平方向依次有：源极、栅极和漏极，在源极与栅极之间的AlGaN势垒层上方的全部区域、栅极与漏极之间的AlGaN势垒层上方的部分区域外延有线性AlGaN层，前述栅极还向源极方向延伸形成有与线性AlGaN层上表面接触的柵源场板，栅极与漏极之间的线性AlGaN层与漏极之间留有缝隙并且线性AlGaN层上外延有P型GaN外延层或者P型InGaN外延层，P型GaN外延层或者P型InGaN外延层上有与栅极电连接的基极，栅极与漏极之间的线性AlGaN层、P型GaN外延层或者P型InGaN外延层的宽度依次减小；前述AlGaN势垒层由下层的i型AlGaN层和上层的n型AlGaN层组成；前述源极、栅极、漏极和基极的上表面还形成有加厚电极，加厚电极的两侧均形成有钝化层。
前述的基于超结的AlGaN/GaN高压器件，其特征在于，前述衬底为蓝宝石、碳化硅、GaN或MgO。
前述的基于超结的AlGaN/GaN高压器件，其特征在于，前述AlGaN势垒层中，Al与Ga的组分比能够调节，Al、Ga、N的组分分别为x、1-x、1，1>x>0。
前述的基于超结的AlGaN/GaN高压器件，其特征在于，前述线性AlGaN层中，Al的组分由x线性增加到y，且Al与Ga的组分比能够调节，Al、Ga、N的组分分别为y、1-y、1，1>y>x>0。
前述的基于超结的AlGaN/GaN高压器件，其特征在于，前述本征AlGaN沟道层中，Al的组分小于x，且Al与Ga的组分比能够调节，Al、Ga、N的组分分别为z、1-z、1，1>x>z>0。
前述的基于超结的AlGaN/GaN高压器件，其特征在于，前述InGaN层中，In组分恒定或者逐渐增加。
前述的基于超结的AlGaN/GaN高压器件，其特征在于，前述钝化层为SiN、Al2O3或HfO2。
前述的基于超结的AlGaN/GaN高压器件，其特征在于，前述栅极与漏极之间的线性AlGaN层与漏极之间的缝隙的宽度≥0.5μm。
前述的基于超结的AlGaN/GaN高压器件，其特征在于，前述栅源场板的宽度≤1μm。
制作前述的基于超结的AlGaN/GaN高压器件的方法，其特征在于，包括以下步骤：
（1）对外延生长的p-GaN/线性AlGaN/AlGaN/GaN异质结材料进行有机清洗，用流动的去离子水清洗并放入HCl:H2O=1:1的溶液中进行腐蚀30-60s，最后用流动的去离子水清洗并用高纯氮气吹干；
（2）对清洗干净的AlGaN/GaN异质结材料进行光刻和干法刻蚀，形成有源区台面；
（3）对制备好台面的AlGaN/GaN异质结材料进行光刻，形成P型GaN或者P型InGaN、线性AlGaN层的刻蚀区，放入ICP干法刻蚀反应室中刻蚀，将栅极与漏极之间的部分区域、以及栅极、源极和漏极的P型GaN外延层或者P型InGaN外延层、线性AlGaN层均刻蚀掉，形成栅漏间第三区域；
（4）对器件进行光刻，然后放入电子束蒸发台中淀积欧姆接触金属Ti/Al/Ni/Au=20/120/45/50nm并进行剥离,最后在氮气环境中进行850℃35s的快速热退火，形成欧姆接触；
（5）将制备好欧姆接触的器件进行光刻，形成P型GaN外延层或者P型InGaN外延层的刻蚀区，放入ICP干法刻蚀反应室中刻蚀,将栅极与漏极之间部分区域、栅极与源极之间全部区域的P型GaN外延层或者P型InGaN外延层刻蚀掉，形成栅漏间第一区域和第二区域、栅源间第四区域；
（6）将制备好欧姆接触的器件进行光刻，形成基极区域，然后放入电子束蒸发台中淀积Ni/Au=20/20nm并进行剥离，最后在大气环境中进行550℃10min的退火，形成基极欧姆接触；
（7）对完成基极制备的器件进行光刻，形成栅极和栅源场板区域，然后放入电子束蒸发台中淀积Ni/Au=20/200nm并进行剥离，完成栅极和栅源场板的制备；
（8）将完成栅极制备的器件放入PECVD反应室淀积SiN钝化膜，钝化膜的淀积厚度为200nm-300nm；
（9）将器件再次进行清洗、光刻显影，形成SiN薄膜的刻蚀区，并放入ICP干法刻蚀反应室中刻蚀，将源极、漏极和栅极上面覆盖的SiN薄膜刻蚀掉；
（10）将器件进行清洗、光刻显影，并放入电子束蒸发台中淀积Ti/Au=20/200nm的加厚电极，完成整体器件的制备。
本发明的有益之处在于：
1、栅漏间第一区域、第二区域和第三区域以及栅源间第四区域的形成使得：器件导通时第一区域、第二区域和第四区域的2DEG浓度增加，电阻得到减小，达到了降低器件导通电阻的目的；器件截止时第一区域的2DEG得到减小，第二区域和第三区域的2DEG与器件导通时相同，增加了器件耗尽区的宽度，改变了电场分布，达到了提高器件击穿电压的目的；
2、本发明采用栅源场板，确保了电场峰值不会出现在栅靠近源的边界处，达到了提高击穿电压的目的；
3、本发明的方法，具有良好的可控性和重复性。
附图说明
图1是本发明的高压器件的一个具体实施例的剖面结构示意图；
图2是本发明的高压器件的制作工艺流程图。
图中附图标记的含义：1-衬底，2-GaN缓冲层，3-本征GaN沟道层，4-AlN隔离层，5-AlGaN势垒层，501-i型AlGaN层，502-n型AlGaN层，6-源极，7-栅极，8-漏极，9-线性AlGaN层，10-柵源场板，11-P型GaN外延层，12-基极，13-加厚电极，14-钝化层，D1表示第一区域、D2表示第二区域、D3表示第三区域、D4表示第四区域。
具体实施方式
以下结合附图和具体实施例对本发明作具体的介绍。
首先，介绍本发明的基于超结的AlGaN/GaN高压器件的结构。
参照图1，本发明的基于超结的AlGaN/GaN高压器件，其结构从下至上依次包括：衬底1、GaN缓冲层2、本征GaN沟道层3（本征GaN沟道层3还可以用AlGaN沟道层代替）、AlN隔离层4和AlGaN势垒层5，AlGaN势垒层5由下层的i型AlGaN层501和上层的n型AlGaN层502组成，其中，AlGaN势垒层5上沿水平方向依次有：源极6、栅极7和漏极8，在源极6与栅极7之间的AlGaN势垒层5上方的全部区域外延有线性AlGaN层9，在栅极7与漏极8之间的AlGaN势垒层5上方的部分区域也外延有线性AlGaN层9，栅极7还向源极6方向延伸形成有与线性AlGaN层9上表面接触的柵源场板10，柵源场板10的宽度≤1μm；栅极7与漏极8之间的线性AlGaN层9与漏极8之间留有缝隙（缝隙的宽度≥0.5μm），并且线性AlGaN层9上外延有P型GaN外延层11，P型GaN外延层11还可以用InGaN外延层替换，如果选择了用InGaN外延层，In组分既可以恒定也可以逐渐增加，P型GaN外延层11上还有与栅极7电连接的基极12，栅极7与漏极8之间的线性AlGaN层9、P型GaN外延层11的宽度依次减小。此外，源极6、栅极7、漏极8和基极12的上表面还形成有加厚电极13，加厚电极13的两侧均形成有钝化层14，钝化层14优选SiN、Al2O3或HfO2。
作为一种优选的方案，衬底为蓝宝石、碳化硅、GaN或MgO。
作为一种优选的方案，在AlGaN势垒层5中，Al与Ga的组分比能够调节，Al、Ga、N的组分分别为x、1-x、1，1>x>0，即AlxGa1-xN。
更为优选的是，在线性AlGaN层9中，Al的组分由x线性增加到y，且Al与Ga的组分比能够调节，Al、Ga、N的组分分别为y、1-y、1，1>y>x>0，即AlyGa1-yN。
假设，线性AlGaN层9的厚度为L，则距线性AlGaN层9的下表面的距离为L1处Al的重量含量为：(y-x)×L1/L。
更为优选的是，在本征AlGaN沟道层中，Al的组分小于x份，且Al与Ga的组分比能够调节，Al、Ga、N的组分分别为z、1-z、1，1>x>z>0，即AlzGa1-zN。
接下来，介绍制作上述基于超结的AlGaN/GaN高压器件的方法。
参照图2，该制作方法包括以下步骤：
1、对外延生长的p-GaN/线性AlGaN/AlGaN/GaN异质结材料进行有机清洗，用流动的去离子水清洗并放入HCl:H2O=1:1的溶液中进行腐蚀30-60s，最后用流动的去离子水清洗并用高纯氮气吹干。
2、对清洗干净的AlGaN/GaN异质结材料进行光刻和干法刻蚀，形成有源区台面。
3、对制备好台面的AlGaN/GaN异质结材料进行光刻，形成P型GaN（或者P型InGaN）、线性AlGaN层的刻蚀区，放入ICP干法刻蚀反应室中，工艺条件为：上电极功率为200W，下电极功率为20W，反应室压力为1.5Pa，Cl2的流量为10sccm,N2的流量为10sccm，刻蚀时间为5min-8min，将栅极与漏极之间的部分区域、以及栅极、源极和漏极的P型GaN外延层（或者P型InGaN外延层）、线性AlGaN层均刻蚀掉，形成栅漏间第三区域（即栅漏间只有AlGaN势垒层的区域）。
4、对器件进行光刻，然后放入电子束蒸发台中淀积欧姆接触金属Ti/Al/Ni/Au=20/120/45/50nm并进行剥离,最后在氮气环境中进行850℃35s的快速热退火，形成欧姆接触。
5、将制备好欧姆接触的器件进行光刻，形成P型GaN外延层（或者P型InGaN外延层）的刻蚀区，放入ICP干法刻蚀反应室中，工艺条件为：上电极功率为200W，下电极功率为20W，反应室压力为1.5Pa，Cl2的流量为10sccm,N2的流量为10sccm，刻蚀时间为3min-5min,将栅极与漏极之间部分区域、栅极与源极之间全部区域的P型GaN外延层（或者P型InGaN外延层）刻蚀掉，形成第一区域（即栅漏间P型GaN外延层（或者P型InGaN外延层）和线性AlGaN层同时存在的区域称）和第二区域（即栅漏间仅有线性AlGaN层的区域）、栅源间第四区域（即栅源间有线性AlGaN层的区域）。
6、将制备好欧姆接触的器件进行光刻，形成基极区域，然后放入电子束蒸发台中淀积Ni/Au=20/20nm并进行剥离，最后在大气环境中进行550℃10min的退火，形成基极欧姆接触。
7、对完成基极12制备的器件进行光刻，形成栅极和栅源场板区域，然后放入电子束蒸发台中淀积Ni/Au=20/200nm并进行剥离，完成栅极7和栅源场板的制备。
8、将完成栅极制备的器件放入PECVD反应室淀积SiN钝化膜，具体工艺条件为：SiH4的流量为40sccm，NH3的流量为10sccm，反应室压力为1-2Pa,射频功率为40W，淀积200nm-300nm厚的SiN钝化膜。
9、将器件再次进行清洗、光刻显影，形成SiN薄膜的刻蚀区，并放入ICP干法刻蚀反应室中，工艺条件为：上电极功率为200W，下电极功率为20W，反应室压力为1.5Pa，CF4的流量为20sccm,Ar气的流量为10sccm，刻蚀时间为10min，将源极、漏极和栅极上面覆盖的SiN薄膜刻蚀掉。
10、将器件进行清洗、光刻显影，并放入电子束蒸发台中淀积Ti/Au=20/200nm的加厚电极，完成整体器件的制备。
由此可见，本发明的方法具有良好的可控性和重复性。
由于本发明的高压器件其形成有：栅漏间第一区域D1、第二区域D2和第三区域D3以及栅源间第四区域D4，从而使得：
（1）器件导通时，第一区域D1正下方、第二区域D2正下方和第四区域D4正下方的AlGaN/GaN界面处2DEG浓度的增加几乎完全相同，均大于第三区域D3的2DEG浓度，因此第一区域D1、第二区域D2和第四区域D4的电阻均有所减小，达到了降低器件导通电阻的目的；
（2）器件截止时（即栅极电压≤阈值电压时），栅极7正下方的沟道内的2DEG被耗尽，与此同时由于第一区域D1的基极12与栅极7电连接，因此第一区域D1正下方的2DEG浓度有所减小（甚至减小为50%）；此外，第二区域D2正下方的2DEG浓度与器件导通时完全相同，有利于电场的重新分布，第三区域D3确保电场峰值不会出现在漏极8处，因此增加了器件耗尽区的宽度，改变了电场分布，达到了提高器件击穿电压的目的。
另外，由于本发明的高压器件采用了栅源场板，确保了电场峰值不会出现在栅靠近源的边界处，达到了提高击穿电压的目的。
需要说明的是，上述实施例不以任何形式限制本发明，凡采用等同替换或等效变换的方式所获得的技术方案，均落在本发明的保护范围内。
Claims (10)
1.基于超结的AlGaN/GaN高压器件，其特征在于，从下至上依次包括：衬底、GaN缓冲层、本征GaN沟道层或者AlGaN沟道层、AlN隔离层和AlGaN势垒层，AlGaN势垒层上沿水平方向依次有：源极、栅极和漏极，在源极与栅极之间的AlGaN势垒层上方的全部区域、栅极与漏极之间的AlGaN势垒层上方的部分区域外延有线性AlGaN层，所述线性AlGaN层指的是组分线性变化的AlGaN层，所述栅极还向源极方向延伸形成有与线性AlGaN层上表面接触的栅源场板，栅极与漏极之间的线性AlGaN层与漏极之间留有缝隙并且线性AlGaN层上外延有P型GaN外延层或者P型InGaN外延层，P型GaN外延层或者P型InGaN外延层上有与栅极电连接的基极，栅极与漏极之间的线性AlGaN层、P型GaN外延层或者P型InGaN外延层的宽度依次减小；所述AlGaN势垒层由下层的i型AlGaN层和上层的n型AlGaN层组成；所述源极、栅极、漏极和基极的上表面还形成有加厚电极，加厚电极的两侧均形成有钝化层。
2.根据权利要求1所述的基于超结的AlGaN/GaN高压器件，其特征在于，所述衬底为蓝宝石、碳化硅、GaN或MgO。
3.根据权利要求1所述的基于超结的AlGaN/GaN高压器件，其特征在于，所述AlGaN势垒层中，Al与Ga的组分比能够调节，Al、Ga、N的组分分别为x、1-x、1，1>x>0。
4.根据权利要求3所述的基于超结的AlGaN/GaN高压器件，其特征在于，所述线性AlGaN层中，Al的组分由x线性增加到y，且Al与Ga的组分比能够调节，Al、Ga、N的组分分别为y、1-y、1，1>y>x>0。
5.根据权利要求3所述的基于超结的AlGaN/GaN高压器件，其特征在于，所述本征AlGaN沟道层中，Al的组分小于x，且Al与Ga的组分比能够调节，Al、Ga、N的组分分别为z、1-z、1，1>x>z>0。
6.根据权利要求1所述的基于超结的AlGaN/GaN高压器件，其特征在于，所述P型InGaN外延层中，In组分恒定或者逐渐增加。
7.根据权利要求1所述的基于超结的AlGaN/GaN高压器件，其特征在于，所述钝化层为SiN、Al2O3或HfO2。
8.根据权利要求1所述的基于超结的AlGaN/GaN高压器件，其特征在于，所述栅极与漏极之间的线性AlGaN层与漏极之间的缝隙的宽度≥0.5μm。
9.根据权利要求1所述的基于超结的AlGaN/GaN高压器件，其特征在于，所述栅源场板的宽度≤1μm。
10.制作权利要求1所述的基于超结的AlGaN/GaN高压器件的方法，其特征在于，包括以下步骤：
(1)对外延生长的p-GaN/线性AlGaN/AlGaN/GaN异质结材料进行有机清洗，用流动的去离子水清洗并放入HCl:H2O＝1:1的溶液中进行腐蚀30-60s，最后用流动的去离子水清洗并用高纯氮气吹干；
(2)对清洗干净的外延生长的p-GaN/线性AlGaN/AlGaN/GaN异质结材料进行光刻和干法刻蚀，形成有源区台面；
(3)对制备好台面的外延生长的p-GaN/线性AlGaN/AlGaN/GaN异质结材料进行光刻，形成P型GaN外延层、线性AlGaN层的刻蚀区，放入ICP干法刻蚀反应室中刻蚀，将栅极与漏极之间的部分区域的P型GaN外延层、线性AlGaN层均刻蚀掉，以及将栅极、源极和漏极三者上方的P型GaN外延层、线性AlGaN层均刻蚀掉，形成栅漏间第三区域；
(4)对器件进行光刻，然后放入电子束蒸发台中淀积欧姆接触金属Ti/Al/Ni/Au，它们的厚度分别为20nm、120nm、45nm、50nm，并进行剥离，最后在氮气环境中进行850℃35s的快速热退火，形成欧姆接触；
(5)将制备好欧姆接触的器件进行光刻，形成P型GaN外延层的刻蚀区，放入ICP干法刻蚀反应室中刻蚀，将栅极与漏极之间部分区域的P型GaN外延层刻蚀掉，并将栅极与源极之间全部区域的P型GaN外延层刻蚀掉，形成栅漏间第一区域和第二区域、栅源间第四区域；
(6)将制备好欧姆接触的器件进行光刻，形成基极区域，然后放入电子束蒸发台中淀积Ni/Au，它们的厚度分别为20nm、20nm，并进行剥离，最后在大气环境中进行550℃10min的退火，形成基极欧姆接触；
(7)对完成基极制备的器件进行光刻，形成栅极和栅源场板区域，然后放入电子束蒸发台中淀积Ni/Au，它们的厚度分别为20nm、200nm，并进行剥离，完成栅极和栅源场板的制备；
(8)将完成栅极制备的器件放入PECVD反应室淀积SiN钝化膜，钝化膜的淀积厚度为200nm-300nm；
(9)将器件再次进行清洗、光刻显影，形成SiN薄膜的刻蚀区，并放入ICP干法刻蚀反应室中刻蚀，将源极、漏极和栅极上面覆盖的SiN薄膜刻蚀掉；
(10)将器件进行清洗、光刻显影，并放入电子束蒸发台中淀积Ti/Au的加厚电极，它们的厚度分别为20nm、200nm，完成整体器件的制备。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410029857.6A CN103745991B (zh) | 2014-01-22 | 2014-01-22 | 基于超结的AlGaN/GaN高压器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410029857.6A CN103745991B (zh) | 2014-01-22 | 2014-01-22 | 基于超结的AlGaN/GaN高压器件及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103745991A CN103745991A (zh) | 2014-04-23 |
| CN103745991B true CN103745991B (zh) | 2016-05-04 |
Family
ID=50502999
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410029857.6A Expired - Fee Related CN103745991B (zh) | 2014-01-22 | 2014-01-22 | 基于超结的AlGaN/GaN高压器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103745991B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109216283B (zh) * | 2018-07-23 | 2020-12-29 | 西安电子科技大学 | 一种基于肖特基二极管的毫米波过保护电路及其制备方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7795642B2 (en) * | 2007-09-14 | 2010-09-14 | Transphorm, Inc. | III-nitride devices with recessed gates |
| KR101285598B1 (ko) * | 2012-02-06 | 2013-07-15 | 삼성전자주식회사 | 질화물계 이종접합 반도체 소자 및 그 제조 방법 |
| CN102916046B (zh) * | 2012-11-02 | 2016-04-13 | 苏州晶湛半导体有限公司 | 硅衬底上氮化物高压器件及其制造方法 |
| CN102931229B (zh) * | 2012-11-06 | 2016-01-20 | 中国电子科技集团公司第五十五研究所 | 一种AlGaN/GaN/InGaN双异质结材料及其生产方法 |
| CN103117303B (zh) * | 2013-02-07 | 2016-08-17 | 苏州晶湛半导体有限公司 | 一种氮化物功率器件及其制造方法 |
-
2014
- 2014-01-22 CN CN201410029857.6A patent/CN103745991B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN103745991A (zh) | 2014-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103745992B (zh) | 基于复合漏极的AlGaN/GaN MISHEMT高压器件及其制作方法 | |
| CN105355659A (zh) | 槽栅AlGaN/GaN HEMT器件结构及制作方法 | |
| CN103904114B (zh) | 加源场板增强型AlGaN/GaN HEMT器件结构及其制作方法 | |
| CN105448964A (zh) | 复合阶梯场板槽栅AlGaN/GaN HEMT高压器件结构及其制作方法 | |
| CN104037218A (zh) | 一种基于极化效应的高性能AlGaN/GaN HEMT高压器件结构及制作方法 | |
| CN104037221A (zh) | 一种基于极化效应的复合场板高性能AlGaN/GaN HEMT器件结构及制作方法 | |
| CN103904111B (zh) | 基于增强型AlGaN/GaN HEMT器件结构及其制作方法 | |
| CN105448975A (zh) | 复合阶梯场板槽栅hemt高压器件及其制作方法 | |
| CN103745990B (zh) | 耗尽型AlGaN/GaN MISHEMT高压器件及其制作方法 | |
| CN104064595B (zh) | 一种基于槽栅结构的增强型AlGaN/GaN MISHEMT器件结构及其制作方法 | |
| CN103762234B (zh) | 基于超结漏场板的AlGaN/GaN MISHEMT高压器件及其制作方法 | |
| CN103794643B (zh) | 一种基于槽栅高压器件及其制作方法 | |
| CN104037217B (zh) | 一种基于复合偶极层的AlGaN/GaN HEMT开关器件结构及制作方法 | |
| CN104037222B (zh) | 一种基于有机聚合物极化效应的高压槽栅AlGaN/GaN HEMT器件结构及制作方法 | |
| CN104037215B (zh) | 一种基于聚合物的增强型AlGaN/GaN MISHEMT器件结构及其制作方法 | |
| CN103745991B (zh) | 基于超结的AlGaN/GaN高压器件及其制作方法 | |
| CN104037220B (zh) | 一种基于偶极子层浮栅结构的增强型AlGaN/GaN MISHEMT器件结构及其制作方法 | |
| CN103779411B (zh) | 基于超结槽栅的高压器件及其制作方法 | |
| CN103996707B (zh) | 加栅场板增强型AlGaN/GaN HEMT器件结构及其制作方法 | |
| CN103779409B (zh) | 基于耗尽型AlGaN/GaN HEMT器件结构及其制作方法 | |
| CN103839996A (zh) | 基于复合漏极的槽栅高压器件及其制作方法 | |
| CN103745993B (zh) | 基于超结的AlGaN/GaN MISHEMT高压器件及其制作方法 | |
| CN103762235B (zh) | 基于超结漏场板的AlGaN/GaN高压器件及其制作方法 | |
| CN103779410B (zh) | 基于超结漏场板的槽栅高压器件及其制作方法 | |
| CN103779407B (zh) | 加源场板耗尽型AlGaN/GaN HEMT器件结构及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160504 Termination date: 20210122 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |