CN109216283B - 一种基于肖特基二极管的毫米波过保护电路及其制备方法 - Google Patents

一种基于肖特基二极管的毫米波过保护电路及其制备方法 Download PDF

Info

Publication number
CN109216283B
CN109216283B CN201810811142.4A CN201810811142A CN109216283B CN 109216283 B CN109216283 B CN 109216283B CN 201810811142 A CN201810811142 A CN 201810811142A CN 109216283 B CN109216283 B CN 109216283B
Authority
CN
China
Prior art keywords
layer
type gan
gan layer
electrode
schottky diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810811142.4A
Other languages
English (en)
Other versions
CN109216283A (zh
Inventor
杨凌
马晓华
芦浩
侯斌
宓珉翰
祝杰杰
周小伟
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201810811142.4A priority Critical patent/CN109216283B/zh
Publication of CN109216283A publication Critical patent/CN109216283A/zh
Application granted granted Critical
Publication of CN109216283B publication Critical patent/CN109216283B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0814—Diodes only

Abstract

本发明涉及一种基于肖特基二极管的毫米波过保护电路的制备方法，包括制作正向肖特基二极管、反向肖特基二极管以及GaN基器件，并将正向肖特基二极管和反向肖特基二极管并联后通过金属互联工艺与GaN基器件连接，从而完成基于肖特基二极管的毫米波过保护电路的制作。本发明实施例，通过采用将正向肖特基二极管和反向肖特基二极管并联再与GaN基器件的栅极连接的电路，可以实现电路的自我保护，同时满足器件能够承受正反向大功率信号的冲击，实现器件的双向保护。

Description

一种基于肖特基二极管的毫米波过保护电路及其制备方法
技术领域
本发明属于微电子技术领域，具体涉及一种基于肖特基二极管的毫米波过保护电路及其制备方法。
背景技术
随着半导体科技的不断进步，硅基半导体技术取得了几十年来持续的发展，已经成为当今半导体技术中最为成熟的技术，但在功率半导体领域，硅基器件正逼近其理论极限，第一、二代半导体材料已无法满足更高频率、更高功率电子器件的需求，对新型半导体材料器件的研究尤为重要，基于氮化物半导体材料的电子器件则可满足这一要求，大大提高了器件性能。
单片微波集成电路，是工作在微波波段(300MHz到300GHz)的一种集成电路微波单片集成电路，具有电路损耗小、低噪声、工作频段宽等优点，并可减小体积和重量，同时降低价格，这些优点对军用装备和民用产品都十分重要。美国、西欧等许多国家都把微波单片集成电路作为战略发展核心，投入了大量的人力和物力。单片微波集成电路(MMIC)广泛应用于多种领域，军事方面主要应用于战术导弹、电子战、航空和航天等，民用方面主要应用于卫星电视、无线通信和全球定位系统等。
目前国内外主要采用GaAs MESFET限幅器、GaAs肖特基势垒限幅器等，要求器件具有低开态电阻和低关态电容，能承受大功率信号的冲击，还具备比GaAs MESFET限幅器单片电路面积小、性能优越等特点。
但是砷化镓二代半导体材料无法满足更高频率、更高功率电子器件的需求，且肖特基势垒限幅器在同等面积下承受大功率信号冲击的能力不够强，缺点较为显著。
因此如何实现器件的双向保护，降低器件的频率损耗，是器件适用于高频工作环境就显得尤为重要。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种基于肖特基二极管的毫米波过保护电路及其制备方法。本发明要解决的技术问题通过以下技术方案实现：
本发明实施例提供了一种基于肖特基二极管的毫米波过保护电路的制备方法，应用于AlGaN/GaN异质结，所述AlGaN/GaN异质结包括衬底层、成核层、GaN层、第一AlGaN势垒层、第二AlGaN势垒层，其中，所述方法包括：
S1、光刻所述第一AlGaN势垒层，刻蚀去除所述第一AlGaN势垒层；
S2、在所述第二AlGaN势垒层上制作GaN基器件；
S3、在所述GaN层上形成正向肖特基二极管制作区域和反向肖特基二极管制作区域；
S4、在所述正向肖特基二极管制作区域制作正向肖特基二极管；
S5、在所述反向肖特基二极管制作区域制作反向肖特基二极管；
S6、将所述正向肖特基二极管和所述反向肖特基二极管并联后通过金属互联与所述GaN基器件进行连接，得到所述基于肖特基二极管的毫米波过保护电路。
在本发明的一个实施例中，S2包括：
S21、刻蚀所述第二AlGaN势垒层到所述GaN层表面；
S22、在所述第二AlGaN势垒层上光刻源电极区和漏电极区，在所述源电极区蒸发欧姆金属形成源极，在所述漏电极区蒸发欧姆金属形成漏极；
S23、在所述第二AlGaN势垒层上淀积SiN钝化层，刻蚀所述SiN钝化层；
S24、在所述SiN钝化层上添加BN薄膜，形成复合介质层；
S25、在所述复合介质层光刻栅电极区，刻蚀去除所述复合介质层，形成槽栅，在所述槽栅蒸发肖特基金属形成栅极，得到所述GaN基器件。
在本发明的一个实施例中，S4包括：
S41、在所述GaN层外延生长掺杂的第一N+型GaN层；
S42、在所述第一N+型GaN层外延生长掺杂的第一N-型GaN层；
S43、光刻所述第一N-型GaN层，对所述第一N-型GaN层进行蒸发金属，形成肖特基接触，完成第一N-型GaN层电极制作；
S44、刻蚀所述第一N+型GaN层和所述第一N-型GaN层，形成第一刻蚀区域；
S45、光刻所述第一刻蚀区域，对所述第一刻蚀区域进行蒸发欧姆金属，形成欧姆接触，完成第一N+型GaN层电极制作，得到所述正向肖特基二极管。
在本发明的一个实施例中，S5包括：
S51、在所述GaN层外延生长掺杂的第二N+型GaN层；
S52、在所述第二N+型GaN层外延生长掺杂的第二N-型GaN层；
S53、光刻所述第二N-型GaN层，蒸发金属堆栈层，形成肖特基接触，完成第二N-型GaN层电极制作；
S54、刻蚀所述第二N+型GaN层和所述第二N-型GaN层，形成第二刻蚀区域；
S55、光刻所述第二刻蚀区域，对所述第二刻蚀区域进行蒸发欧姆金属，形成欧姆接触，完成第二N+型GaN层电极制作，得到所述反向肖特基二极管。
在本发明的一个实施例中，S6包括：
S61、在所述源极、所述漏极、所述栅极上淀积SiN保护层；
S62、在所述第一N+型GaN层电极和所述第一N-型GaN层电极上淀积第一SiO2层；
S63、在所述第二N+型GaN层电极和所述第二N-型GaN层电极上淀积第二SiO2层；
S64、光刻所述第一SiO2层、所述第二SiO2层和所述SiN保护层形成金属互联层开孔区，刻蚀所述金属互联层开孔区的第一SiO2层、所述第二SiO2层和所述SiN保护层；
S65、在所述金属互联层开孔区的第一N+型GaN层电极、第一N-型GaN层电极、第二N+型GaN层电极、第二N-型GaN层电极和栅极上蒸发互联金属，将所述金属互联层开孔区的第一N+型GaN层电极和第二N-型GaN层电极分别与栅极进行连接，将所述金属互联层开孔区的第一N-型GaN层电极与第二N+型GaN层电极进行连接，得到所述基于肖特基二极管的毫米波过保护电路。
在本发明的一个实施例中，所述栅极栅长为0.1μm～0.2μm，栅宽为100μm～1mm。
在本发明的一个实施例中，所述掺杂的第一N+型GaN层和所述掺杂的第二N+型GaN层，掺杂浓度为1018～1019cm-3，厚度为10μm～40μm。
在本发明的一个实施例中，所述掺杂的第一N-型GaN层和所述掺杂的第二N-型GaN层，掺杂浓度为1014～1017cm-3，厚度为20μm～90μm。
在本发明的一个实施例中，所述肖特基接触面积为1×10-4cm2～5×10-4cm2。
在本发明的一个实施例中，所述第一SiO2层厚度为150nm～200nm，所述第二SiO2层厚度为150nm～200nm。
与现有技术相比，本发明的有益效果：
1、本发明的基于肖特基二极管的毫米波过保护电路，通过采用两个肖特基二极管正反向并联的电路结构，可以实现GaN基器件的双向保护；
2、本发明的基于肖特基二极管的毫米波过保护电路，通过采用低电容材料BN和半浮空栅，减小了栅漏寄生电容，降低了器件的频率损耗，适用于高频工作环境。
附图说明
图1为本发明实施例提供的一种基于肖特基二极管的毫米波过保护电路制备方法的工艺流程示意图；
图2为本发明实施例提供的一种基于肖特基二极管的毫米波过保护电路的结构示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
请参见图1，图1为本发明实施例提供的一种基于肖特基二极管的毫米波过保护电路制备方法的工艺流程示意图。一种基于肖特基二极管的毫米波过保护电路的制备方法，应用于AlGaN/GaN异质结，所述AlGaN/GaN异质结包括衬底层、成核层、GaN层、第一AlGaN势垒层、第二AlGaN势垒层，其中，所述方法包括：
S1、光刻所述第一AlGaN势垒层，刻蚀去除所述第一AlGaN势垒层；
获取并清洗AlGaN/GaN异质结材料，利用ICP干法刻蚀去除第一AlGaN势垒层。
首先将圆片放置在丙酮中超声2分钟，然后在60℃水浴加热的正胶剥离液中煮10分钟，随后将样品依次放入丙酮和乙醇中各超声3分钟，在去离子水清洗掉残留的丙酮、乙醇后，用HF(配比可根据实际场景进行调节，优选的配比为HF：H2O＝1：5)溶液清洗圆片30s，最后用去离子水清洗干净并用超纯氮气吹干。
利用ICP干法刻蚀去掉肖特基二极管区域的第一AlGaN势垒层。
对完成光刻的样片，采用ICP工艺干法刻蚀势垒层，实现有源区的台面隔离，刻蚀采用的气体Cl2/BCl3，压力为5mTorr，上电极功率为100w，下电极功率为10w，刻蚀时间为40s。
去除刻蚀后的残胶。
将完成有源区隔离的样片依次放入丙酮溶液、剥离液、丙酮溶液和乙醇溶液中进行清洗，以去除电隔离区域外的光刻胶，然后用去离子水清洗并用氮气吹干。
S2、在所述第二AlGaN势垒层上制作GaN基器件；
S3、在所述GaN层上形成正向肖特基二极管制作区域和反向肖特基二极管制作区域；
S4、在所述正向肖特基二极管制作区域制作正向肖特基二极管；
S5、在所述反向肖特基二极管制作区域制作反向肖特基二极管；
S6、将所述正向肖特基二极管和所述反向肖特基二极管并联后通过金属互联与所述GaN基器件进行连接，得到所述基于肖特基二极管的毫米波过保护电路。
另外，S2包括：
S21、刻蚀所述第二AlGaN势垒层到所述GaN层表面；
S22、在所述第二AlGaN势垒层上光刻源电极区和漏电极区，在所述源电极区蒸发欧姆金属形成源极，在所述漏电极区蒸发欧姆金属形成漏极；
S23、在所述第二AlGaN势垒层上淀积SiN钝化层，刻蚀所述SiN钝化层；
在SiN钝化层上光刻减薄区域。
首先，将样品放在200℃的热板上烘烤5min；
然后，进行光刻胶的涂胶和甩胶，其甩胶转速为3500转/min，并将样品放在90℃的热板上烘烤1min；
接着，将样品放入光刻机中对减薄区域内的光刻胶进行曝光；
最后，将完成曝光后的样品放入显影液中以移除减薄区域内的光刻胶，并对其进行超纯水冲洗和氮气吹干。
利用感应耦合等离子体ICP刻蚀工艺将SiN钝化层减薄。
其刻蚀的条件为：反应气体为CF4和O2，CF4流量25sccm，O2流量5sccm，反应腔室压力为5mTorr，上电极和下电极的射频功率分别为100W和10W，刻蚀的深度为190nm。
S24、在所述SiN钝化层上添加BN(氮化硼)薄膜，形成复合介质层；
采用LPCVD法(低压力化学气相沉积法)在铜箔上生长BN薄膜。
首先，将前驱物硼烷氨NH3-BH3放置在玻璃管中，铜箔置于管式炉内的石英管中；
然后，打开机械泵和温控阀门，管式炉从室温升温至1000℃，升温速率为50℃/min；
接着，加热水浴至60℃，打开气体阀门；
最后，在气体阀门开启后由H2载入石英管中，H2流量为0.05L/min，在铜基底上沉积厚度为50nm的BN薄膜。
旋涂苯甲醚溶液PMMA。
将表面生长有BN薄膜的铜箔放置在旋涂机上以转速1000r/min的转速旋转40s，然后将PMMA苯甲醚溶液旋涂在铜箔表面，形成PMMA/BN/Cu结构。
去除铜箔。
将旋涂好PMMA的铜箔在温度170℃下干燥3min，放入FeCl3溶液中静置2小时去除铜，得到PMMA/BN结构的透明薄膜。
漂洗、贴片。
将去除铜箔后的PMMA/BN透明薄膜用去离子水反复漂洗，转移至SiN表面进行贴片。
热板加热。
将完成贴片的薄膜放置于热板上，在温度80℃下加热2min，然后升温至120℃保持2min，再升温至160℃保持4min。
清洗SiN/BN薄膜。
将薄膜放入丙酮溶液中，超声清洗10min，最终再用异丙醇清洗，得到转移至SiN表面的BN薄膜。
S25、在所述复合介质层光刻栅电极区，刻蚀去除所述复合介质层，形成槽栅，在所述槽栅蒸发肖特基金属形成栅极，得到所述GaN基器件。
另外，S4包括：
S41、在所述GaN层外延生长掺杂的第一N+型GaN层；
S42、在所述第一N+型GaN层外延生长掺杂的第一N-型GaN层；
S43、光刻所述第一N-型GaN层，对所述第一N-型GaN层进行蒸发金属，形成肖特基接触，完成第一N-型GaN层电极制作；
S44、刻蚀所述第一N+型GaN层和所述第一N-型GaN层，形成第一刻蚀区域；
S45、光刻所述第一刻蚀区域，对所述第一刻蚀区域进行蒸发欧姆金属，形成欧姆接触，完成第一N+型GaN层电极制作，得到所述正向肖特基二极管。
另外，S5包括：
S51、在所述GaN层外延生长掺杂的第二N+型GaN层；
S52、在所述第二N+型GaN层外延生长掺杂的第二N-型GaN层；
S53、光刻所述第二N-型GaN层，蒸发金属堆栈层，形成肖特基接触，完成第二N-型GaN层电极制作；
S54、刻蚀所述第二N+型GaN层和所述第二N-型GaN层，形成第二刻蚀区域；
S55、光刻所述第二刻蚀区域，对所述第二刻蚀区域进行蒸发欧姆金属，形成欧姆接触，完成第二N+型GaN层电极制作，得到所述反向肖特基二极管。
另外，S6包括：
S61、在所述源极、所述漏极、所述栅极上淀积SiN保护层；
对完成栅电极制作的样品进行表面清洗。
首先，将样品放入丙酮溶液中超声清洗3min，其超声强度为3.0；
然后，将样品放入温度为60℃的剥离液中水浴加热5min；
接着，将样品依次放入丙酮溶液和乙醇溶液中超声清洗3min，其超声强度为3.0；
最后，用超纯水冲洗样品并用氮气吹干。
利用PECVD工艺生长厚度为200nm的SiN保护层，淀积保护层采用的工艺条件为：气体为2％SiH4/N2、NH3、N2和He，气体流量分别为200sccm，2sccm，0sccm，200sccm，压强为600mTorr，温度为250℃，功率为22W。
S62、在所述第一N+型GaN层电极和所述第一N-型GaN层电极上淀积第一SiO2层；
S63、在所述第二N+型GaN层电极和所述第二N-型GaN层电极上淀积第二SiO2层；
S64、光刻所述第一SiO2层、所述第二SiO2层和所述SiN保护层形成金属互联层开孔区，刻蚀所述金属互联层开孔区的第一SiO2层、所述第二SiO2层和所述SiN保护层；
S65、在所述金属互联层开孔区的第一N+型GaN层电极、第一N-型GaN层电极、第二N+型GaN层电极、第二N-型GaN层电极和栅极上蒸发互联金属，将所述金属互联层开孔区的第一N+型GaN层电极和第二N-型GaN层电极分别与栅极进行连接，将所述金属互联层开孔区的第一N-型GaN层电极与第二N+型GaN层电极进行连接，得到所述基于肖特基二极管的毫米波过保护电路。
首先，将有金属互连光刻图形的样品放入等离子去胶机中进行底膜处理，其处理的时间为5min；
然后，将样品放入电子束蒸发台中，待电子束蒸发台的反应腔室真空度达到2×10-6Torr；
之后，在金属互联层开孔区的第一N+型GaN层电极、第一N-型GaN层电极、第二N+型GaN层电极、第二N-型GaN层电极和栅极上蒸发互联金属，该互联金属是由下向上依次由Ti和Au两层金属组成的金属堆栈结构；
接着，对完成互联金属蒸发的样品进行剥离，以移除金属互联层区域外的互联金属、光刻胶和剥离胶；
最后，用超纯水冲洗样品并用氮气吹干。
另外，所述掺杂的第一N+型GaN层和所述掺杂的第二N+型GaN层，掺杂浓度为1018～1019cm-3，厚度为10μm～40μm。
另外，所述掺杂的第一N-型GaN层和所述掺杂的第二N-型GaN层，掺杂浓度为1014～1017cm-3，厚度为20μm～90μm。
另外，所述肖特基接触面积为1×10-4cm2～5×10-4cm2。
依照本实施例的工艺流程制备的基于肖特基二极管的毫米波过保护电路请参见图2，图2为本发明实施例提供的一种基于肖特基二极管的毫米波过保护电路的结构示意图，所述基于肖特基二极管的毫米波过保护电路包括：
衬底1、成核层2、GaN层3、第二AlGaN势垒层4、漏极5、源极6、SiN钝化层7、复合介质层8、栅极9、互联电极10、SiN保护层11、第一N+型GaN层12、第一N-型GaN层13、第一N-型GaN层电极14、第一N+型GaN层电极15、第一SiO2层16、第二N+型GaN层17、第二N-型GaN层18、第二N-型GaN层电极19、第二N+型GaN层电极20、第二SiO2层21、金属互联层22。
其中，所述栅极栅长为0.1μm～0.2μm，栅宽为100μm～1mm，所述第一SiO2层和所述第二SiO2层厚度为150nm～200nm。
实施例二
本实施例在上述实施例的基础上，重点对本发明的一种基于肖特基二极管的毫米波过保护电路的制备方法进行详细描述。具体地，该方法可以包括：
步骤1，获取并清洗AlGaN/GaN异质结材料，利用ICP干法刻蚀去除肖特基二极管区域内的AlGaN势垒层。
1a)首先将圆片放置在丙酮中超声2分钟，然后在60℃水浴加热的正胶剥离液中煮10分钟，随后将样品依次放入丙酮和乙醇中各超声3分钟，在去离子水清洗掉残留的丙酮、乙醇后，用HF(配比可根据实际场景进行调节，优选的配比为HF：H2O＝1：5)溶液清洗圆片30s，最后用去离子水清洗干净并用超纯氮气吹干；
1b)在AlGaN势垒层上光刻肖特基二极管区域：
首先，将生长有AlGaN势垒层的样片放在200℃的热板上烘烤5min；
然后，对样片甩光刻胶，转速为3500rpm，完成甩胶后在90℃的热板上烘1min；
接着，将样片放入光刻机中对电隔离区域内的光刻胶进行曝光；
最后，将完成曝光后的样片放入显影液中以移除电隔离区域内的光刻胶，并对其进行超纯水冲洗和氮气吹干；
1c)利用ICP干法刻蚀去掉肖特基二极管区域的AlGaN势垒层：
对完成光刻的样片，采用ICP工艺干法刻蚀势垒层，实现有源区的台面隔离，刻蚀采用的气体Cl2/BCl3，压力为5mTorr，上电极功率为100w，下电极功率为10w，刻蚀时间为40s；
1d)去除刻蚀后的残胶：
将完成有源区隔离的样片依次放入丙酮溶液、剥离液、丙酮溶液和乙醇溶液中进行清洗，以去除电隔离区域外的光刻胶，然后用去离子水清洗并用氮气吹干。
步骤2，采用ICP设备，刻蚀台面至势垒层，实现有源区域隔离：
2a)在势垒层上光刻电隔离区域：
首先，将生长有势垒层的样片放在200℃的热板上烘烤5min；
然后，利用甩胶机对样片甩光刻胶，甩胶机转速为3500rpm，完成甩胶后在90℃的热板上烘1min，再将样片放入光刻机中对电隔离区域内的光刻胶进行曝光；
最后，将完成曝光后的样片放入显影液中以移除电隔离区域内的光刻胶，并对其进行超纯水冲洗和氮气吹干；
2b)在势垒层上刻蚀电隔离区域：
对完成光刻的样片，采用ICP工艺干法刻蚀势垒层，实现有源区的台面隔离，刻蚀采用的气体为Cl2/BCl3，压力为5mTorr，上电极功率为100w，下电极功率为10w，刻蚀时间为40s；
2c)去除刻蚀后的掩膜：
将完成有源区隔离的样片依次放入丙酮溶液、剥离液、丙酮溶液和乙醇溶液中进行清洗，以去除电隔离区域外的光刻胶，然后用去离子水清洗并用氮气吹干；
步骤3，在台面刻蚀后的势垒层上涂抹光刻胶并光刻出源电极和漏电极图形，采用电子束蒸发工艺，在源电极和漏电极图形区蒸发欧姆接触金属：
3a)在势垒层上光刻源电极区域和漏电极区域：
首先，将完成台面刻蚀的样片放在200℃的热板上烘烤5min；
然后，在样片上甩剥离胶，其甩胶厚度为0.35μm，并将样片在温度为200℃的热板上烘5min；
接着，在该样片上甩光刻胶，其甩胶厚度为0.77μm，并将样片在90℃热板上烘1min；
之后，将样片放入光刻机中对源电极区域和漏电极区域的光刻胶进行曝光；
最后，将完成曝光的样片放入显影液中移除源电极区域和漏电极区域的光刻胶和剥离胶，并对其进行超纯水冲洗和氮气吹干；
3b)打底膜：
将完成源电极区域和漏电极区域光刻的样片采用等离子去胶机去除图形区未显影干净的光刻胶薄层，其处理的时间为5min，该步骤大大提高了剥离的成品率；
3c)蒸发源漏电极金属：
将完成等离子去胶的样品放入电子束蒸发台中，待电子束蒸发台的反应腔室真空度达到2×10-6Torr之后，再在源电极区域和漏电极区域内的势垒层上以及源电极区域和漏电极区域外的光刻胶上蒸发欧姆金属，该欧姆金属是由下向上依次由Ti、Al、Ni和Au四层金属组成的金属堆栈结构；
3d)剥离金属及退火：
首先，将完成源漏金属蒸发的样片在丙酮中浸泡40分钟以上后进行超声处理；
然后，将样片放入温度为60℃的剥离液中水浴加热5min；
之后，将样片依次放入丙酮溶液和乙醇溶液中超声清洗3min；
接着，用超纯水冲洗样片并用氮气吹干；
最后，将样片放入快速退火炉中，向退火炉中通入10min氮气，再在氮气气氛中将退火炉温度设为830℃，进行30s的高温退火，以使源电极和漏电极区域上欧姆金属下沉至GaN缓冲层，从而形成欧姆金属与异质结沟道之间的欧姆接触，形成源电极和漏电极；
步骤4，在势垒层上利用PECVD工艺淀积SiN薄膜，形成SiN钝化层。
4a)对完成源漏欧姆接触的样品进行表面清洗：
首先，将样品放入丙酮溶液中超声清洗3mim，其超声强度为3.0；
然后，将样品放入温度为60℃的剥离液中水浴加热5min；
接着，将样品依次放入丙酮溶液和乙醇溶液中超声清洗3min，其超声强度为3.0；
最后，用超纯水冲洗样品并用氮气吹干；
4b)在势垒层上，利用等离子体增强化学气相沉积PECVD工艺生长厚度为200nm的SiN钝化层，其生长的工艺条件为：采用NH3和SiH4作为Si源和N源，优化的流量比为SiH4：NH3＝2：1，沉积温度为250℃，反应腔室压力为600mTorr，RF功率为22W，反应时间为25min。
步骤5，利用ICP设备，刻蚀SiN钝化层，对其进行减薄。
5a)在SiN钝化层上光刻减薄区域：
首先，将样品放在200℃的热板上烘烤5min；
然后，进行光刻胶的涂胶和甩胶，其甩胶转速为3500转/min，并将样品放在90℃的热板上烘烤1min；
接着，将样品放入光刻机中对减薄区域内的光刻胶进行曝光；
最后，将完成曝光后的样品放入显影液中以移除减薄区域内的光刻胶，并对其进行超纯水冲洗和氮气吹干；
5b)利用感应耦合等离子体ICP刻蚀工艺将SiN钝化层减薄：
其刻蚀的条件为：反应气体为CF4和O2，CF4流量25sccm，O2流量5sccm，反应腔室压力为5mTorr，上电极和下电极的射频功率分别为100W和10W，刻蚀的深度为190nm。
步骤6，在铜箔上生长BN薄膜，并将BN薄膜转移至SiN表面，产生复合钝化层。
6a)采用LPCVD法在铜箔上生长BN薄膜：
首先，将前驱物硼烷氨NH3-BH3放置在玻璃管中，铜箔置于管式炉内的石英管中；
然后，打开机械泵和温控阀门，管式炉从室温升温至1000℃，升温速率为50℃/min；
接着，加热水浴至60℃，打开气体阀门；
最后，在气体阀门开启后由H2载入石英管中，H2流量为0.05L/min，在铜基底上沉积厚度为50nm的BN薄膜；
6b)旋涂苯甲醚溶液PMMA：
将表面生长有BN薄膜的铜箔放置在旋涂机上以转速1000r/min的转速旋转40s，然后将PMMA苯甲醚溶液旋涂在铜箔表面，形成PMMA/BN/Cu结构；
6c)去除铜箔：
将旋涂好PMMA的铜箔在温度170℃下干燥3min，放入FeCl3溶液中静置2小时去除铜，得到PMMA/BN结构的透明薄膜；
6d)漂洗、贴片：
将去除铜箔后的PMMA/BN透明薄膜用去离子水反复漂洗，转移至SiN表面进行贴片；
6e)热板加热：
将完成贴片的薄膜放置于热板上，在温度80℃下加热2min，然后升温至120℃保持2min，再升温至160℃保持4min；
6f)清洗SiN/BN薄膜：
将薄膜放入丙酮溶液中，超声清洗10min，最终再用异丙醇清洗，得到转移至SiN表面的BN薄膜。
步骤7，在复合钝化层涂抹光刻胶并光刻出栅电极图形，利用ICP设备干法刻蚀去除栅下方的钝化层，产生槽栅。
7a)在复合钝化层上光刻栅电极区域：
首先，将完成凹槽刻蚀的样片放在200℃的热板上烘烤5min；
然后，在样片上甩剥离胶，其甩胶厚度为0.35μm，并将样片在温度为200℃的热板上烘5min；
接着，在该样片上甩光刻胶，其甩胶厚度为0.77μm，并将样片在90℃热板上烘1min；
之后，将样片放入光刻机中对栅电极区域的光刻胶进行曝光；
最后，将完成曝光的样片放入显影液中移除栅电极区域的光刻胶和剥离胶，并对其进行超纯水冲洗和氮气吹干；
7b)打底膜：
将完成栅电极光刻的样片采用等离子去胶机去除图形区未显影干净的光刻胶薄层，其处理的时间为5min；
7c)利用ICP设备在反应气体为CF4和O2，反应腔室压力为10mTorr，上电极和下电极的射频功率分别为100W和10W的干法刻蚀条件下去除栅下方的钝化层至势垒层，形成深度为60nm的槽栅。
步骤8，采用电子束蒸发工艺，在槽栅内蒸发栅电极金属层，去除光刻胶，完成栅极的制作。
8a)蒸发栅电极金属：
将完成槽栅开孔的样品放入电子束蒸发台中，待电子束蒸发台的反应腔室真空度达到2×10-6Torr之后，再在槽栅区域和栅电极区域以外的光刻胶上蒸发栅金属，该栅金属是由下向上依次由Ni、Au和Ni三层金属组成的金属堆栈结构；
8b)剥离金属：
将完成栅电极蒸发的样片在丙酮中浸泡40分钟以上后进行超声处理；然后将样片放入温度为60℃的剥离液中水浴加热5min；接着，将样片依次放入丙酮溶液和乙醇溶液中超声清洗3min；最后，用超纯水冲洗样片并用氮气吹干，完成栅极的制作。
步骤9，利用PECVD在源漏电极、栅电极表面淀积200nm的SiN保护层。
9a)对完成栅电极制作的样品进行表面清洗：
首先，将样品放入丙酮溶液中超声清洗3min，其超声强度为3.0；
然后，将样品放入温度为60℃的剥离液中水浴加热5min；
接着，将样品依次放入丙酮溶液和乙醇溶液中超声清洗3min，其超声强度为3.0；
最后，用超纯水冲洗样品并用氮气吹干；
9b)利用PECVD工艺生长厚度为200nm的SiN保护层，淀积保护层采用的工艺条件为：气体为2％SiH4/N2、NH3、N2和He，气体流量分别为200sccm，2sccm，0sccm，200sccm，压强为600mTorr，温度为250℃，功率为22W。
步骤10，在GaN缓冲层上利用MOCVD外延高浓度掺杂的N+型GaN层，掺杂浓度为1017cm-3。
步骤11，在N+型GaN层外延N-型GaN层，掺杂浓度为1015cm-3。
步骤12，在N-型GaN层上光刻肖特基接触区域，并蒸镀金属W，完成肖特基接触。
12a)在N-型GaN层上光刻肖特基接触区域：
首先，将样品放在200℃的热板上烘烤5min；
然后，进行光刻胶的涂胶和甩胶，其甩胶转速为3500转/min，并将样品放在90℃的热板上烘烤1min；
接着，将样品放入光刻机中，通过已制定版图光刻定义肖特基接触区域，肖特基接触面积为1×10-4cm2～5×10-4cm2，对N-型GaN层上的光刻胶进行曝光，；
最后，将完成曝光后的样品放入显影液中以移除肖特基接触区域内的光刻胶，并对其进行超纯水冲洗和氮气吹干；
12b)蒸镀肖特基金属W：
将完成光刻的样品放入磁控溅射PVD中，待真空度达到之后，开始镀膜，镀膜金属为W；
12c)剥离金属：
将完成镀膜后的样片在丙酮中浸泡40分钟以上后进行超声处理；然后将样片放入温度为60℃的剥离液中水浴加热5min；接着，将样片依次放入丙酮溶液和乙醇溶液中超声清洗3min；最后，用超纯水冲洗样片并用氮气吹干，完成肖特基接触。
步骤13，对N-型GaN层光刻出阴极区，并刻蚀衬底至N+型GaN层。
13a)在N-型GaN层上光刻阴极区域：
首先，将样品放在200℃的热板上烘烤5min；
然后，进行光刻胶的涂胶和甩胶，其甩胶转速为3500转/min，并将样品放在90℃的热板上烘烤1min；
接着，将样品放入光刻机中，通过阴极版图对阴极区域的光刻胶进行曝光；
最后，将完成曝光后的样品放入显影液中以移除阴极区域内的光刻胶，并对其进行超纯水冲洗和氮气吹干；
13b)利用ICP刻蚀工艺移除阴极区域内的N-型GaN层，刻蚀至N+型GaN层。
步骤14，在阴极区域完成肖特基二极管阴极制作。
14a)在N+型GaN层上光刻阴极区域：
首先，将样片放在200℃的热板上烘烤5min；
然后，在样片上甩剥离胶，其甩胶厚度为0.35μm，并将样片在温度为200℃的热板上烘5min；
接着，在该样片上甩光刻胶，其甩胶厚度为0.77μm，并将样片在90℃热板上烘1min；
之后，将样片放入光刻机中对阴极区域的光刻胶进行曝光；
最后，将完成曝光的样片放入显影液中移除阴极区域的光刻胶和剥离胶，并对其进行超纯水冲洗和氮气吹干；
14b)打底膜：
将完成阴极区域光刻的样片采用等离子去胶机去除图形区未显影干净的光刻胶薄层，其处理的时间为5min，该步骤大大提高了剥离的成品率；
14c)蒸发欧姆金属：
将完成等离子去胶的样品放入电子束蒸发台中，待电子束蒸发台的反应腔室真空度达到2×10-6Torr之后，再在刻蚀孔内的阴极区域上蒸发欧姆金属，该欧姆金属是由下向上依次由Ti、Al、Ni和Au四层金属组成的金属堆栈结构；
14d)剥离金属及退火：
首先，将完成阴极金属蒸发的样片在丙酮中浸泡40分钟以上后进行超声处理；
然后，将样片放入温度为60℃的剥离液中水浴加热5min；
之后，将样片依次放入丙酮溶液和乙醇溶液中超声清洗3min；
接着，用超纯水冲洗样片并用氮气吹干；
最后，将样片放入快速退火炉中，向退火炉中通入10min氮气，再在氮气气氛中将退火炉温度设为830℃，进行30s的高温退火，以使阴极区域上的欧姆金属下沉，从而形成欧姆金属与N+型GaN层的欧姆接触，完成阴极制作。
步骤15，利用PECVD在n-型氮化镓层电极、n+型氮化镓层电极淀积150nm～200nm的SiO2保护层。
15a)对完成肖特基二极管电极制作的样品进行表面清洗：
首先，将样品放入丙酮溶液中超声清洗3min，其超声强度为3.0；
然后，将样品放入温度为60℃的剥离液中水浴加热5min；
接着，将样品依次放入丙酮溶液和乙醇溶液中超声清洗3min，其超声强度为3.0；
最后，用超纯水冲洗样品并用氮气吹干；
15b)利用PECVD工艺生长厚度为200nm的SiN保护层，淀积保护层采用的工艺条件为：气体采用2％的SiH4、He、N2O，气体流量分别为100sccm、100sccm、90sccm，沉积温度为300℃，反应腔室压力为900mTorr，RF功率为70W，直流偏压24V，反应时间为6min。
步骤16，在肖特基二极管SiO2和GaN器件SiN保护层上光刻金属互联层开孔区，并利用ICP工艺刻蚀掉互联开孔区的SiN保护层；
16a)在SiN保护层上光刻金属互联层开孔区：
首先，将样品放在200℃的热板上烘烤5min；
然后，进行光刻胶的涂胶和甩胶，其甩胶转速为3500转/min，并将样品放在90℃的热板上烘烤1min；
接着，将样品放入光刻机中，通过互联开孔版图对金属互联层开孔区域内的光刻胶进行曝光；
最后，将完成曝光后的样品放入显影液中以移除互联开孔区域内的光刻胶，并对其进行超纯水冲洗和氮气吹干；
16b)利用ICP刻蚀工艺在先移除肖特基二极管互联开孔区域内的200nm厚的SiO2保护层，再刻蚀掉GaN基高频器件200nm厚的SiN保护层。
步骤17，在金属互连区域内的电极上蒸发金属互连，使得肖特基二极管正反向并联与GaN基高频器件栅极互连：
首先，将有金属互连光刻图形的样品放入等离子去胶机中进行底膜处理，其处理的时间为5min；
然后，将样品放入电子束蒸发台中，待电子束蒸发台的反应腔室真空度达到2×10-6Torr；
之后，在肖特基二极管互连金属区域内的电极和GaN基高频器件互联金属区域内的栅电极上蒸发互联金属，该互联金属是由下向上依次由Ti和Au两层金属组成的金属堆栈结构；
接着，对完成互联金属蒸发的样品进行剥离，以移除金属互联层区域外的互联金属、光刻胶和剥离胶；
最后，用超纯水冲洗样品并用氮气吹干。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (7)

1.一种基于肖特基二极管的毫米波过保护电路的制备方法，其特征在于，应用于AlGaN/GaN异质结，所述AlGaN/GaN异质结包括衬底层、成核层、GaN层、第一AlGaN势垒层、第二AlGaN势垒层，其中，所述方法包括：
S1、光刻所述第一AlGaN势垒层，刻蚀去除所述第一AlGaN势垒层；
S2、在所述第二AlGaN势垒层上制作GaN基器件；
所述S2包括：
S21、刻蚀所述第二AlGaN势垒层到所述GaN层表面；
S22、在所述第二AlGaN势垒层上光刻源电极区和漏电极区，在所述源电极区蒸发欧姆金属形成源极，在所述漏电极区蒸发欧姆金属形成漏极；
S23、在所述第二AlGaN势垒层上淀积SiN钝化层，刻蚀所述SiN钝化层；
S24、在所述SiN钝化层上添加BN薄膜，形成复合介质层；
S25、在所述复合介质层光刻栅电极区，刻蚀去除所述复合介质层，形成槽栅，在所述槽栅蒸发肖特基金属形成栅极，得到所述GaN基器件；
S3、在所述GaN层上形成正向肖特基二极管制作区域和反向肖特基二极管制作区域；
S4、在所述正向肖特基二极管制作区域制作正向肖特基二极管；
所述S4包括：
S41、在所述GaN层外延生长掺杂的第一N+型GaN层；
S42、在所述第一N+型GaN层外延生长掺杂的第一N-型GaN层；
S43、光刻所述第一N-型GaN层，对所述第一N-型GaN层进行蒸发金属，形成肖特基接触，完成第一N-型GaN层电极制作；
S44、刻蚀所述第一N+型GaN层和所述第一N-型GaN层，形成第一刻蚀区域；
S45、光刻所述第一刻蚀区域，对所述第一刻蚀区域进行蒸发欧姆金属，形成欧姆接触，完成第一N+型GaN层电极制作，得到所述正向肖特基二极管；
S5、在所述反向肖特基二极管制作区域制作反向肖特基二极管；
所述S5包括：
S51、在所述GaN层外延生长掺杂的第二N+型GaN层；
S52、在所述第二N+型GaN层外延生长掺杂的第二N-型GaN层；
S53、光刻所述第二N-型GaN层，蒸发金属堆栈层，形成肖特基接触，完成第二N-型GaN层电极制作；
S54、刻蚀所述第二N+型GaN层和所述第二N-型GaN层，形成第二刻蚀区域；
S55、光刻所述第二刻蚀区域，对所述第二刻蚀区域进行蒸发欧姆金属，形成欧姆接触，完成第二N+型GaN层电极制作，得到所述反向肖特基二极管；
S6、将所述正向肖特基二极管和所述反向肖特基二极管并联后通过金属互联与所述GaN基器件进行连接，得到所述基于肖特基二极管的毫米波过保护电路。
2.根据权利要求1所述的基于肖特基二极管的毫米波过保护电路的制备方法，其特征在于，S6包括：
S61、在所述源极、所述漏极、所述栅极上淀积SiN保护层；
S62、在所述第一N+型GaN层电极和所述第一N-型GaN层电极上淀积第一SiO2层；
S63、在所述第二N+型GaN层电极和所述第二N-型GaN层电极上淀积第二SiO2层；
S64、光刻所述第一SiO2层、所述第二SiO2层和所述SiN保护层形成金属互联层开孔区，刻蚀所述金属互联层开孔区的第一SiO2层、所述第二SiO2层和所述SiN保护层；
S65、在所述金属互联层开孔区的第一N+型GaN层电极、第一N-型GaN层电极、第二N+型GaN层电极、第二N-型GaN层电极和栅极上蒸发互联金属，将所述金属互联层开孔区的第一N+型GaN层电极和第二N-型GaN层电极分别与栅极进行连接，将所述金属互联层开孔区的第一N-型GaN层电极与第二N+型GaN层电极进行连接，得到所述基于肖特基二极管的毫米波过保护电路。
3.根据权利要求1所述的基于肖特基二极管的毫米波过保护电路的制备方法，其特征在于，所述栅极栅长为0.1μm～0.2μm，栅宽为100μm～1mm。
4.根据权利要求1所述的基于肖特基二极管的毫米波过保护电路的制备方法，其特征在于，所述掺杂的第一N+型GaN层和所述掺杂的第二N+型GaN层，掺杂浓度为1018～1019cm-3，厚度为10μm～40μm。
5.根据权利要求1所述的基于肖特基二极管的毫米波过保护电路的制备方法，其特征在于，所述掺杂的第一N-型GaN层和所述掺杂的第二N-型GaN层，掺杂浓度为1014～1017cm-3，厚度为20μm～90μm。
6.根据权利要求1所述的基于肖特基二极管的毫米波过保护电路的制备方法，其特征在于，所述肖特基接触面积为1×10-4cm2～5×10-4cm2。
7.根据权利要求1所述的基于肖特基二极管的毫米波过保护电路的制备方法，其特征在于，所述第一SiO2层厚度为150nm～200nm，所述第二SiO2层厚度为150nm～200nm。
CN201810811142.4A 2018-07-23 2018-07-23 一种基于肖特基二极管的毫米波过保护电路及其制备方法 Active CN109216283B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810811142.4A CN109216283B (zh) 2018-07-23 2018-07-23 一种基于肖特基二极管的毫米波过保护电路及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810811142.4A CN109216283B (zh) 2018-07-23 2018-07-23 一种基于肖特基二极管的毫米波过保护电路及其制备方法

Publications (2)

Publication Number Publication Date
CN109216283A CN109216283A (zh) 2019-01-15
CN109216283B true CN109216283B (zh) 2020-12-29

Family

ID=64990691

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810811142.4A Active CN109216283B (zh) 2018-07-23 2018-07-23 一种基于肖特基二极管的毫米波过保护电路及其制备方法

Country Status (1)

Country Link
CN (1) CN109216283B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103745991A (zh) * 2014-01-22 2014-04-23 西安电子科技大学 基于超结的AlGaN/GaN高压器件及其制作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8076699B2 (en) * 2008-04-02 2011-12-13 The Hong Kong Univ. Of Science And Technology Integrated HEMT and lateral field-effect rectifier combinations, methods, and systems
CN106298904A (zh) * 2015-05-26 2017-01-04 北京大学 带氮化镓插入层的氮化镓基增强型器件及其制备方法
CN107248528B (zh) * 2017-06-09 2019-10-11 西安电子科技大学 低频率损耗GaN基微波功率器件及其制作方法
CN107481928A (zh) * 2017-07-25 2017-12-15 西安电子科技大学 基于非极性GaN体材料的肖特基二极管的制备方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103745991A (zh) * 2014-01-22 2014-04-23 西安电子科技大学 基于超结的AlGaN/GaN高压器件及其制作方法

Also Published As

Publication number Publication date
CN109216283A (zh) 2019-01-15

Similar Documents

Publication Publication Date Title
CN104752494B (zh) 金刚石材料欧姆接触电极及其制备方法和应用
CN107248528B (zh) 低频率损耗GaN基微波功率器件及其制作方法
CN106847895B (zh) 基于TiN/Cu/Ni栅电极的GaN基高电子迁移率晶体管及制作方法
US11257935B2 (en) Gan rectifier suitable for operating under 35GHZ alternating-current frequency, and preparation method therefor
WO2021217875A1 (zh) 一种硅衬底上 GaN / 二维 AlN 异质结整流器及其制备方法
WO2022127512A1 (zh) 高电子迁移率晶体管、制备方法、功率放大/开关器
CN112968059B (zh) 一种新型增强型GaN HEMT器件结构
CN110600990B (zh) 一种基于柔性衬底的GaN基激光器与HEMT的器件转移制备方法
CN109216283B (zh) 一种基于肖特基二极管的毫米波过保护电路及其制备方法
CN109285894B (zh) 一种金刚石基多通道势垒调控场效应晶体管及其制备方法
CN109216331B (zh) 一种基于pin二极管的毫米波预失真集成电路及制作方法
CN112993029B (zh) 一种提高GaN HEMT界面质量的方法
CN109904227B (zh) 低功函数导电栅极的金刚石基场效应晶体管及其制备方法
CN114361031A (zh) 一种基于新型欧姆再生长的GaN基器件及其制备方法
CN114497038A (zh) 一种GaN HEMT器件与p型金刚石MOSFET的集成器件及其制备方法
CN110752185B (zh) 一种基于氮化镓的宽摆幅双向限幅电路及其制备方法
CN114361032A (zh) 一种低接触电阻型GaN基器件及其制作方法
CN114446892B (zh) 一种N面GaN基CMOS器件及其制备方法
CN109216332B (zh) 一种基于肖特基二极管的毫米波线性化方法
CN110752186A (zh) 一种基于氮化镓的毫米波过保护电路及其制备方法
CN113257896A (zh) 多场板射频hemt器件及其制备方法
CN113809171B (zh) 一种GaN低寄生钝化器件及其制备方法
CN112018177A (zh) 全垂直型Si基GaN UMOSFET功率器件及其制备方法
WO2019153431A1 (zh) 一种高频氮化镓/石墨烯异质结热电子晶体管的制备方法
CN110752162B (zh) 基于x波段氮化镓预失真集成电路及制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant