CN110752162B - 基于x波段氮化镓预失真集成电路及制作方法 - Google Patents

基于x波段氮化镓预失真集成电路及制作方法 Download PDF

Info

Publication number
CN110752162B
CN110752162B CN201810811387.7A CN201810811387A CN110752162B CN 110752162 B CN110752162 B CN 110752162B CN 201810811387 A CN201810811387 A CN 201810811387A CN 110752162 B CN110752162 B CN 110752162B
Authority
CN
China
Prior art keywords
layer
algan
gallium nitride
integrated circuit
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810811387.7A
Other languages
English (en)
Other versions
CN110752162A (zh
Inventor
马晓华
杨凌
芦浩
周小伟
祝杰杰
侯斌
宓珉翰
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201810811387.7A priority Critical patent/CN110752162B/zh
Publication of CN110752162A publication Critical patent/CN110752162A/zh
Application granted granted Critical
Publication of CN110752162B publication Critical patent/CN110752162B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及一种基于X波段氮化镓预失真集成电路的制作方法，该制作方法包括：制作AlGaN/GaN高电子迁移率晶体管，测试得到AlGaN/GaN高电子迁移率晶体管的输入阻抗；制作肖特基二极管，使得肖特基二极管的输出阻抗与输入阻抗共轭匹配；键合AlGaN/GaN高电子迁移率晶体管与肖特基二极管，得到预失真集成电路。本发明实施例的预失真集成电路不仅在低频和窄带信号中能够有效开展，而且在高频和宽带环境下也可以有效输出功率；同时，预失真集成电路可以改善功率放大器的非线性失真，满足通信信号电磁环境模拟器对谐波和互调分量的指标要求。

Description

基于X波段氮化镓预失真集成电路及制作方法
技术领域
本发明属于射频技术领域，具体涉及一种基于X波段氮化镓的预失真集成电路及制作方法。
背景技术
现代无线通信飞速发展，有限的频谱资源需要承载越来越高的数据流量，并且5G通信时代需要更高的传输速率，无线传输系统的设计和工作将承受巨大的压力。无线传输系统中的核心部件—微波功率放大器一般都处于非线性工作状态，而包络变化的调制信号经过非线性微波功率放大器后会产生互调失真，造成严重的码间干扰和邻信道干扰。当前国内外调制信号二、三次谐波绝大多数采用在功率放大器后加开关滤波器。但该技术仅在低频、窄带信号中能够有效开展，在高频和宽带环境很难发挥出最佳效应。
为了减小功率放大器的幅度和相位失真，获得更好的线性度(IMD3)，最简单的方法是采用较大输出功率的放大器进行回退，使其在较小功率输出情况下工作。功率回退法不需要额外的改善电路，原理简单，稳定性好。但功率放大器的电源效率以及功率输出能力都不能充分发挥，造成了成本的上升；另外，对于这种方法而言，回退到预定程度以后，改善幅度便达到了峰值，而这个峰值却受限于放大器本身的线性。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种基于X波段氮化镓预失真集成电路的制作方法及集成电路。本发明要解决的技术问题通过以下技术方案实现：
本发明实施例提供了一种基于X波段氮化镓预失真集成电路的制作方法，包括步骤：
S1、制作AlGaN/GaN高电子迁移率晶体管，测试得到所述AlGaN/GaN高电子迁移率晶体管的输入阻抗；
S2、制作肖特基二极管，使得所述肖特基二极管的输出阻抗与所述输入阻抗共轭匹配；
S3、键合所述AlGaN/GaN高电子迁移率晶体管与所述肖特基二极管，得到预失真集成电路。
在本发明的一个实施例中，所述AlGaN/GaN高电子迁移率晶体管在包括第一衬底层、成核层、GaN缓冲层和AlGaN势垒层的样片上制作而成，步骤S1包括：
S101、在所述AlGaN势垒层上制作源电极和漏电极，形成源电极欧姆接触和漏电极欧姆接触；
S102、在所述AlGaN势垒层上光刻有源区的电隔离区域，制作所述有源区的电隔离；
S103、在所述AlGaN势垒层、所述源电极、所述漏电极上生长SiN材料，形成介质层；
S104、在所述介质层上光刻凹槽区域，在所述凹槽区域刻蚀所述介质层和所述AlGaN势垒层，形成凹槽结构；
S105、在所述介质层上光刻栅电极区域，在所述凹槽结构和所述栅电极区域蒸发栅电极金属，形成栅电极；
S106、在所述栅电极、所述介质层表面淀积SiN材料，形成保护层；
S107、在所述保护层上光刻互联层开孔区，在所述金属互联层开孔区刻蚀所述保护层和所述介质层，形成开孔结构；
S108、在所述开孔结构中蒸发互联层金属，形成互联层，得到所述AlGaN/GaN高电子迁移率晶体管；
S109、测试所述AlGaN/GaN高电子迁移率晶体管的源阻抗，根据所述源阻抗计算所述输入阻抗。
在本发明的一个实施例中，所述栅电极为T型结构。
在本发明的一个实施例中，步骤S2包括：
S201、在第二衬底层上外延GaN材料，形成N+型氮化镓层；
S202、在所述N+型氮化镓层上外延GaN材料，形成N-型氮化镓层；
S203、刻蚀所述N+型氮化镓层和所述N-型氮化镓层，实现台面隔离；
S204、在所述N-型氮化镓层上光刻肖特基接触区域，制作肖特基接触；
S205、刻蚀所述第二衬底层和N+型氮化镓层，形成刻蚀孔；
S206、在所述刻蚀孔内光刻阴极区域，在所述阴极区域蒸发阴极金属，形成阴极，得到所述肖特基二极管；
S207、在所述肖特基二极管上连接微带线，使得所述输出阻抗与所述输入阻抗共轭匹配。
在本发明的一个实施例中，步骤S3包括：
S301、预处理所述AlGaN/GaN高电子迁移率晶体管；
S302、在所述AlGaN/GaN高电子迁移率晶体管表面旋涂键合材料，形成键合层；
S303、对所述键合层进行曝光和显影，形成键合图形；
S304、激活所述键合层；
S305、键合所述AlGaN/GaN高电子迁移率晶体管与所述肖特基二极管，得到所述预失真集成电路。
在本发明的一个实施例中，所述预失真集成电路为垂直结构的立体集成电路。
在本发明的一个实施例中，所述键合材料包括苯并环丁烯材料。
此外，本发明的另一个实施例提供的一种基于X波段氮化镓的预失真集成电路，由上述实施例的基于X波段氮化镓的预失真集成电路的制作方法制得。
与现有技术相比，本发明的有益效果：
1、本发明的AlGaN/GaN高电子迁移率晶体管(High Electron MobilityTransistor，简称HEMT)作为预失真技术中的功率放大器，具有导通电阻低、饱和电流大、击穿电压高、输出功率密度高、输出阻抗高等优点，是一种高性能的功率电子器件；
2、本发明采用立体集成电路作为预失真集成电路，不仅在低频和窄带信号中能够有效开展，而且在高频和宽带环境下也可以有效输出功率，发挥最佳效应，应用范围广阔；同时，预失真集成电路可以减小氮化镓基功率放大器的幅度，改善功率放大器的非线性失真，改善码间干扰和邻信道干扰，获得更好的线性度(IMD3)，满足通信信号电磁环境模拟器对谐波和互调分量的指标要求；
3、本发明的立体集成电路采用垂直结构，可以提高功率放大器的集成度，同时提高电路的工作速度，提高集成电路的性能；
4、本发明的AlGaN/GaN HEMT的输入阻抗与肖特基二极管的输出阻抗共轭匹配，可使得集成电路负载最大的功率传输，提升集成电路的性能；
5、本发明的基于X波段氮化镓的预失真集成电路的制作方法工艺方法制作过程简单，制作设备易于获得，制作成本低，制作的集成电路结构简单，可以大幅度提高预失真集成电路的加工能力。
附图说明
图1为本发明实施例的基于X波段氮化镓的预失真集成电路的制作方法流程图；
图2a-图2i为本发明实施例的AlGaN/GaN HEMT器件的制作方法示意图；
图3a-图3h为本发明实施例的肖特基二极管的制作方法示意图；
图4为本发明实施例的基于X波段氮化镓的预失真集成电路的结构示意图；
图5本发明实施例的AlGaN/GaN HEMT器件的结构示意图；
图6为本发明实施例的肖特基二极管的结构示意图；
图7为本发明实施例的基于X波段氮化镓的预失真集成电路的电路示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
请参见图1，图1为本发明实施例的基于X波段氮化镓的预失真集成电路的制作方法流程图。AlGaN/GaN高电子迁移率晶体管在包括第一衬底层101、成核层102、GaN缓冲层103和AlGaN势垒层104的样片上制作而成，请参见图2a，其中，缓冲层103与势垒层104中间存在二维电子气(Two dimensional electrongas，2DEG)。本发明实施例的第一衬底层101包括SiC，成核层102包括AlN。首先对样片进行清洗，清洗步骤如下：将样片放置在丙酮中超声2min，然后在60℃水浴加热的正胶剥离液中煮10min，随后将样片依次放入丙酮和乙醇中各超声3min，在用去离子水清洗掉残留的丙酮、乙醇后，用HF溶液清洗样片30s，最后用去离子水清洗干净并用超纯氮气吹干。
清洗完毕后，在样片上制作AlGaN/GaN HEMT器件，请参见图2a-图2i，图2a-图2i为本发明实施例的AlGaN/GaN HEMT器件的制作方法示意图，制作具体步骤如下：
S101、在所述AlGaN势垒层104上制作源电极106和漏电极105，形成源电极欧姆接触和漏电极欧姆接触。请参见图2b，具体步骤如下：
S1011、在AlGaN势垒层104上光刻源电极区域和漏电极区域：
首先，将完成清洗的样片放在200℃的热板上烘烤5min；然后，在样片上的AlGaN势垒层104上甩剥离胶，甩胶厚度为0.35μm，将样片在温度为200℃的热板上烘5min；接着，在该剥离胶上甩光刻胶，甩胶厚度为0.77μm，将样片在90℃热板上烘1min；之后，将样片放入光刻机中对源电极区域和漏电极区域的光刻胶进行曝光；最后，将完成曝光的样片放入显影液中，以移除源电极区域和漏电极区域的光刻胶和剥离胶，用超纯水冲洗样片并用氮气吹干；
S1012、打底膜：
对完成源电极区域和漏电极区域光刻的样片采用等离子去胶机去除图形区未显影干净的光刻胶薄层，处理时间为5min，该步骤可以大幅度提高剥离的成品率；
S1013、蒸发源电极金属和漏电极金属：
将完成等离子去胶的样片放入电子束蒸发台中，待电子束蒸发台的反应腔室真空度达到2×10-6Torr后，在AlGaN势垒层104的光刻胶上蒸发欧姆金属，该欧姆金属是由四层金属组成的金属堆栈结构，从下至上依次为Ti、Al、Ni和Au；
S1014、剥离金属及退火：
首先，将完成源电极金属和漏电极金属蒸发的样片在丙酮中浸泡，至少40min后进行超声处理；然后，将样片放入温度为60℃的剥离液中水浴加热5min；之后，将样片依次放入丙酮溶液和乙醇溶液中超声清洗3min；接着，用超纯水冲洗样片并用氮气吹干，形成源电极106和漏电极105；最后，将样片放入快速退火炉中，向退火炉中通入10min氮气，再在氮气气氛中将退火炉温度设为830℃，进行30s的高温退火，以使源电极106和漏电极105上欧姆金属下沉至GaN势垒层103，形成欧姆金属与异质结沟道之间的欧姆接触，形成源电极欧姆接触和漏电极欧姆接触。
S102、在所述AlGaN势垒层104上光刻有源区的电隔离区域，制作所述有源区的电隔离107。请参见图2c，具体步骤如下：
S1021、在AlGaN势垒层104上光刻电隔离区域：
首先，将样片放在200℃的热板上烘烤5min；然后，在AlGaN势垒层104、源电极106、漏电极105上进行光刻胶的涂胶和甩胶，甩胶转速为3500rpm，并将样片放在90℃的热板上烘烤1min；接着，将样片放入光刻机中，通过台面隔离版图对电隔离区域内的光刻胶进行曝光；最后，将完成曝光的样片放入显影液中以移除电隔离区域内的光刻胶，并对样片进行超纯水冲洗和氮气吹干；
S1022、在AlGaN势垒层104上刻蚀电隔离区域：
首先，利用电感耦合等离子体(Inductive Coupled Plasma EmissionSpectrometer，简称ICP)工艺依次刻蚀电隔离区域的AlGaN势垒层104和GaN势垒层103，以实现有源区的台面隔离，总的刻蚀深度为100nm；然后，将样片依次放入丙酮溶液、剥离液、丙酮溶液和乙醇溶液中进行清洗，以移除电隔离区域外的光刻胶；最后，用超纯水冲洗样片并用氮气吹干。从而实现有源区的电隔离107。
S103、在所述AlGaN势垒层104、所述源电极106、所述漏电极105上生长SiN材料，形成介质层108。请参见图2d，具体步骤如下：
S1031、对完成有源区的电隔离107的样片进行表面清洗：
首先，将样片放入丙酮溶液中超声清洗3min，超声强度为3.0；然后，将样片放入温度为60℃的剥离液中水浴加热5min；接着，将样片依次放入丙酮溶液和乙醇溶液中超声清洗3min，超声强度为3.0；最后，用超纯水冲洗样片并用氮气吹干；
S1032、生长介质层108：
在源电极106、漏电极105和AlGaN势垒层104上，利用等离子体增强化学气相沉积法(Plasma Enhanced Chemical Vapor Deposition，简称PECVD)生长SiN，生长工艺条件为：采用NH3和SiH4作为反应气体，衬底温度为250℃，反应腔室压力为600mTorr，RF功率为22W；从而形成介质层108。
进一步的，介质层108的厚度为20nm～100nm；
本发明实施例的介质层108的厚度为60nm。
S104、在所述介质层108上光刻凹槽区域，在所述凹槽区域刻蚀所述介质层108和所述AlGaN势垒层104，形成凹槽结构109。请参见图2e，具体步骤如下：
S1041、在介质层108上光刻凹槽区域：
首先，将样片放在200℃的热板上烘烤5min；然后，进行光刻胶的涂胶和甩胶，甩胶转速为3500r/min，并将样片放在90℃的热板上烘烤1min；接着，将样片放入光刻机中，通过凹槽版图对凹槽区域的光刻胶进行曝光；最后，将完成曝光的样片放入显影液中以移除凹槽区域内的光刻胶，用超纯水冲洗样片并用氮气吹干；
S1042、利用ICP工艺刻蚀介质层108：
利用ICP工艺移除凹槽区域内的介质层108，刻蚀条件为：反应气体为CF4和O2，反应腔室压力为10mTorr，上电极和下电极的射频功率分别为100W和10W，刻蚀至AlGaN势垒层。
进一步的，刻蚀介质层108深度为20nm～100nm；
本发明实施例的刻蚀介质层108深度为60nm。
S1043、利用ICP工艺刻蚀AlGaN势垒层104：
利用ICP工艺移除凹槽区域内的一部分AlGaN势垒层104，刻蚀条件为：反应气体为Cl2，反应腔室压力为5mTorr，上电极和下电极的射频功率分别为100W和10W；从而形成凹槽结构109。
本发明实施例的刻蚀AlGaN势垒层104深度为5nm。
S105、在所述介质层108上光刻栅电极区域，在所述凹槽结构109和所述栅电极区域蒸发栅电极金属，形成栅电极110。请参见图2f，具体步骤如下：
S1051、在介质层108上光刻T形栅区域：
首先，将样片放在200℃的热板上烘烤5min；然后，进行光刻胶的涂胶和甩胶，甩胶转速为3500r/min，并将样片放在90℃的热板上烘烤1min；接着，将样片放入光刻机中，通过已制定好的栅版图对栅区域的光刻胶进行曝光；最后，将完成曝光后的样片放入显影液中以移除栅区域的光刻胶，并对其进行超纯水冲洗和氮气吹干；
S1052、在凹槽结构109和栅电极区域蒸发栅电极金属：
将完成栅区域刻蚀的样片放入电子束蒸发台中，待电子束蒸发台的反应腔室真空度达到2×10-6Torr后，在凹槽结构109和栅电极区域蒸发栅金属；栅金属是由三层金属组成的金属堆栈结构，从下向上依次为Ni、Au和Ni；
S1053、剥离金属：
将完成栅电极110蒸发的样片在丙酮中浸泡，至少40min后进行超声处理；然后将样片放入温度为60℃的剥离液中水浴加热5min；接着，将样片依次放入丙酮溶液和乙醇溶液中超声清洗3min；最后，用超纯水冲洗样片并用氮气吹干，完成栅电极110的制作。
进一步的，栅电极的栅长为0.25μm～0.6μm，本发明实施例的栅电极的栅长为0.6μm；
进一步的，栅电极的栅宽为100μm～1nm，本发明实施例的栅电极的栅宽为100μm。
S106、在所述栅电极110、所述介质层108表面淀积SiN材料，形成保护层111。请参见图2g，具体步骤如下：
S1061、对完成栅电极110制作的样片进行表面清洗：
首先，将样片放入丙酮溶液中超声清洗3min，超声强度为3.0；然后，将样片放入温度为60℃的剥离液中水浴加热5min；接着，将样片依次放入丙酮溶液和乙醇溶液中超声清洗3min，超声强度为3.0；最后，用超纯水冲洗样片并用氮气吹干；
S1062、淀积SiN材料，形成保护层111：
利用PECVD工艺生长SiN材料，采用的工艺条件为：气体为2％SiH4/N2、NH3、N2和He，气体流量分别为200sccm，2sccm，0sccm，200sccm；压强为600mTorr，温度为250℃，功率为22W；完成保护层111的制作。
进一步的，保护层的厚度为150nm～200nm，本发明实施例的保护层的厚度为200nm。
S107、在所述保护层111上光刻互联层开孔区，在所述金属互联层开孔区刻蚀所述保护层111和所述介质层108，形成开孔结构112。请参见图2h，具体步骤如下：
S1071、在保护层111上光刻金属互联层开孔区：
首先，将样片放在200℃的热板上烘烤5min；然后，进行光刻胶和剥离胶的涂胶和甩胶，甩胶转速为3500r/min，并将样片放在90℃的热板上烘烤1min；接着，将样片放入光刻机中，通过互联开孔版图对金属互联层开孔区域内的光刻胶进行曝光；最后，将完成曝光后的样片放入显影液中，移除互联开孔区域内的光刻胶，并对其进行超纯水冲洗和氮气吹干；
S1072、利用ICP工艺刻蚀保护层111和介质层108，形成开孔结构112：
利用ICP工艺在反应气体为CF4和O2，反应腔室压力为10mTorr，上电极和下电极的射频功率分别为100W和10W的条件下，先移除互联开孔区域内的保护层，再刻蚀掉钝化层，完成开孔结构112的制作。
S108、在所述开孔结构112中蒸发互联层金属，形成互联层113，得到所述AlGaN/GaN高电子迁移率晶体管。请参见图2i，具体步骤如下：
S1081、在开孔结构112和保护层111的光刻胶上蒸发互联金属：
首先，将有开孔结构112的样片放入等离子去胶机中进行底膜处理，处理时间为5min；然后，将样片放入电子束蒸发台中，待电子束蒸发台的反应腔室真空度达到2×10- 6Tor后，在开孔结构112和保护层111的光刻胶上蒸发互联金属；该互联金属是由两层金属组成的金属堆栈结构，从下向上依次为Ti和Au；接着，对完成互联金属蒸发的样片进行剥离，移除金属互联层区域外的互联金属、光刻胶和剥离胶；最后，用超纯水冲洗样片并用氮气吹干，完成金属互联层113的制作，完成AlGaN/GaN高电子迁移率晶体管的制作，得到功率放大器。
S109、测试所述AlGaN/GaN高电子迁移率晶体管的源阻抗，根据所述源阻抗计算所述输入阻抗。
S1091、在使用系统前，进行系统校准：
首先是利用矢量网络分析仪进行In-Situ系统校准，同时保证输入端和输出端的测试参考面在被测器件处。
S1092、利用负载牵引系统对制得器件进行源牵引：
对制得栅长0.6μm、栅宽100μm的HEMT器件在频率为5.5GHz，漏压偏置30V进行源牵引，测得源阻抗为Zs＝r0+jxΩ，即可知测得器件输入阻抗Zl＝r0-jxΩ。
本发明的AlGaN/GaN HEMT作为预失真技术中的功率放大器，具有导通电阻低、饱和电流大、击穿电压高、输出功率密度高、输出阻抗高等优点，是一种高性能的功率电子器件。
实施例二
请参见图3a-图3h，图3a-图3h为本发明实施例的肖特基二极管的制作方法示意图。
根据已测得AlGaN/GaN HEMT器件的输入阻抗，由两者阻抗共轭匹配可知肖特基二极管的输出阻抗为Zd＝r1+jxΩ，由输出阻抗可以推算出肖特基二极管的结电容，而肖特基的结电容为：
Figure GDA0001879322370000131
由结电容得知肖特基二极管的结面积和GaN掺杂浓度影响其大小，从而控制肖特基二极管的输出阻抗，因此，通过控制肖特基二极管的结面积和GaN掺杂浓度来制作肖特基二极管。
肖特基二极管在确定尺寸的第二衬底层201上制作而成，本发明实施例的第二衬底层201包括SiC，请参见图3a。具体制作步骤如下：
S201、在所述第二衬底层201上外延GaN材料，形成N+型氮化镓层202。请参见图3b，具体步骤如下：
在第二衬底层201上利用金属有机化合物化学气相沉淀(Metal-organicChemical Vapor Deposition，简称MOCVD)外延高浓度掺杂的氮化镓，形成N+型氮化镓层202。
进一步的，N+型氮化镓层202的厚度为10μm～40μm，
进一步的，N+型氮化镓层202的掺杂浓度为1018cm-3～1019cm-3，
本发明实施例的N+型氮化镓层202的掺杂浓度为1017cm-3。
S202、在所述N+型氮化镓层202上外延GaN材料，形成N-型氮化镓层203。请参见图3c，具体步骤如下：
在N+型氮化镓层202上利用MOCVD外延低浓度掺杂氮化镓，形成N-型氮化镓层203。
进一步的，N-型氮化镓层203的厚度为20μm～90μm，
进一步的，N-型氮化镓层203的掺杂浓度为1014cm-3～1017cm-3，
本发明实施例的N-型氮化镓层203的掺杂浓度为1015cm-3。
S203、刻蚀所述N+型氮化镓层202和所述N-型氮化镓层203，实现台面隔离204。请参见图3d，具体步骤如下：
S2031、在N-型氮化镓层203上光刻电隔离区域：
首先，将样品放在200℃的热板上烘烤5min；然后，在N-型氮化镓层203进行光刻胶的涂胶和甩胶，甩胶转速为3500rpm，并将样品放在90℃的热板上烘烤1min；接着，将样品放入光刻机中，通过台面隔离版图对电隔离区域内的光刻胶进行曝光；最后，将完成曝光后的样品放入显影液中以移除电隔离区域内的光刻胶，并对其进行超纯水冲洗和氮气吹干；
S2032、刻蚀电隔离区域：
首先，利用ICP工艺依次刻蚀电隔离区域的N-型氮化镓层203和N+型氮化镓层202，以实现有源区的台面隔离204；然后，将样品依次放入丙酮溶液、剥离液、丙酮溶液和乙醇溶液中进行清洗，以移除电隔离区域外的光刻胶；最后，用超纯水冲洗样品并用氮气吹干。
S204、在所述N-型氮化镓层203上光刻肖特基接触区域，制作肖特基接触205。请参见图3e，具体步骤如下：
S2041、在N-型氮化镓层203上光刻肖特基接触区域：
首先，将样品放在200℃的热板上烘烤5min；然后，在N-型氮化镓层203进行光刻胶的涂胶和甩胶，甩胶转速为3500r/min，并将样品放在90℃的热板上烘烤1min；接着，将样品放入光刻机中，通过已制定版图光刻定义肖特基接触区域，对N-型氮化镓层203上的光刻胶进行曝光；最后，将完成曝光后的样品放入显影液中以移除肖特基接触区域内的光刻胶，并对其进行超纯水冲洗和氮气吹干；
进一步的，肖特基接触区域面积为1×10-4cm2～5×10-4cm2，
本发明实施例的肖特基接触区域面积为1×10-4cm2；
S2042、蒸镀肖特基金属：
将完成光刻的样品放入磁控溅射镀膜机中，待真空度达到后，开始蒸镀肖特基金属；
进一步的，肖特基金属包括W或Pt中的一种或多种，
本发明实施例的肖特基金属包括W。
S2043、剥离金属：
将完成镀膜后的样片在丙酮中浸泡至少40min，进行超声处理；然后将样片放入温度为60℃的剥离液中水浴加热5min；接着，将样片依次放入丙酮溶液和乙醇溶液中超声清洗3min；最后，用超纯水冲洗样片并用氮气吹干，完成肖特基接触205的制作。
S205、刻蚀所述第二衬底层201和N+型氮化镓层202，形成刻蚀孔206。请参见图3f，具体步骤如下：
S2051、在第二衬底层201上光刻阴极凹槽区域：
首先，将样品放在200℃的热板上烘烤5min；然后，在第二衬底层201下面进行光刻胶的涂胶和甩胶，甩胶转速为3500r/min，并将样品放在90℃的热板上烘烤1min；接着，将样品放入光刻机中，通过阴极凹槽版图对凹槽区域的光刻胶进行曝光；最后，将完成曝光后的样品放入显影液中以移除阴极凹槽区域内的光刻胶，并对其进行超纯水冲洗和氮气吹干；
S2052、刻蚀第二衬底层201，形成刻蚀孔206：
利用ICP工艺移除凹槽区域内的第二衬底层201，刻蚀至N+型氮化镓层202，形成刻蚀孔206。
S206、在所述刻蚀206内光刻阴极区域，在所述阴极区域蒸发阴极金属，形成阴极207，得到所述肖特基二极管。请参见图3g，具体步骤如下：
S2061、在刻蚀孔206内的N+型氮化镓层上光刻阴极区域：
首先，将样片放在200℃的热板上烘烤5min；然后，在样片上甩剥离胶，甩胶厚度为0.35μm，并将样片在温度为200℃的热板上烘5min；接着，在该样片上甩光刻胶，甩胶厚度为0.77μm，并将样片在90℃热板上烘1min；之后，将样片放入光刻机中对阴极区域的光刻胶进行曝光；最后，将完成曝光的样片放入显影液中移除阴极区域的光刻胶和剥离胶，并对其进行超纯水冲洗和氮气吹干；
S2062、打底膜：
将完成阴极区域光刻的样片采用等离子去胶机去除图形区未显影干净的光刻胶薄层，处理时间为5min，该步骤大大提高了剥离的成品率；
S2063、蒸发欧姆金属：
将完成等离子去胶的样品放入电子束蒸发台中，待电子束蒸发台的反应腔室真空度达到2×10-6Torr之后，在刻蚀孔206内的阴极区域上蒸发欧姆金属，该欧姆金属是由四层金属组成的金属堆栈结构，从下向上依次为Ti、Al、Ni和Au；
S2064、剥离金属及退火：
首先，将完成阴极金属蒸发的样片在丙酮中浸泡至少40分钟，进行超声处理；然后，将样片放入温度为60℃的剥离液中水浴加热5min；之后，将样片依次放入丙酮溶液和乙醇溶液中超声清洗3min；接着，用超纯水冲洗样片并用氮气吹干；最后，将样片放入快速退火炉中，向退火炉中通入10min氮气，再在氮气气氛中将退火炉温度设为830℃，进行30s的高温退火，以使阴极区域上的欧姆金属下沉，从而形成欧姆金属与N+型氮化镓层的欧姆接触，完成阴极207制作，得到肖特基二极管。
S207、在所述肖特基二极管上连接微带线208，请参见图3h，使得所述输出阻抗与所述输入阻抗共轭匹配。
由肖特基二极管的结电容计算得到二极管输出虚部阻抗jxΩ，再利用微带线将肖特基二极管的容性阻抗(输出虚部阻抗)变为感性阻抗，其中微带线阻抗为
Figure GDA0001879322370000171
因此，在肖特基二极管上连接微带线，以实现与AlGaN/GaN HEMT器件输入阻抗共轭匹配。
本发明的AlGaN/GaN HEMT的输入阻抗与肖特基二极管的输出阻抗共轭匹配，可使得集成电路负载最大的功率传输，提升集成电路的性能。
实施例三
本发明实施例的预失真集成电路的制作方法具体步骤如下：
S301、预处理所述AlGaN/GaN高电子迁移率晶体管。
处理AlGaN/GaN HEMT器件表面，通过AP3000处理液和烘烤，增强粘附性；
S302、在所述AlGaN/GaN高电子迁移率晶体管表面旋涂键合材料，形成键合层。
本发明实施例的键合材料包括苯并环丁烯(BCB)。
S303、对所述键合层进行曝光和显影，形成键合图形。
S3031、按照相应的膜厚设置曝光和显影条件，对旋涂有BCB材料的HEMT器件进行曝光，光刻版图有键合对准标记，显影后形成键合图形，并将圆片放置热板上烘烤。
S3032、清除残胶，BCB表面残留物对键合影响很大，使用等离子体刻蚀去除，使表面平整光洁。
S304、激活所述键合层：利用表面处理技术对键合层薄膜进行工艺处理和表面激活。
S305、键合所述AlGaN/GaN高电子迁移率晶体管与所述肖特基二极管，形成所述预失真集成电路。
S3051、圆片对准，通过光刻机套刻技术，夹具中间放置隔离片，以控制芯片内部气氛，在预键合后，撤出隔离片；
S3052、进行键合，保证对圆片间产生最小化内应力，键合程序分有升温、恒温、再升温、固化、编程降温5阶段，同时还要控制工艺腔体内部压力，控制腔体内部氛围，完成键合工艺，至此完成整个氮化镓基预失真立体集成模块的制作。
本发明实施例的基于X波段氮化镓的预失真集成电路的制作方法工艺方法制作过程简单，制作设备易于获得，制作成本低，制作的集成电路结构简单，可以大幅度提高预失真集成电路的加工能力。
实施例四
请参见图4，图4为本发明实施例的基于X波段氮化镓的预失真集成电路的结构示意图，该预失真集成电路从下到上依次为：AlGaN/GaN HEMT器件、肖特基二极管。
请参见图5，图5为本发明实施例的AlGaN/GaN HEMT器件的结构示意图，包括：第一衬底层101，位于第一衬底层101上的成核层102，位于成核层102上的GaN势垒层103，位于GaN势垒层103上的AlGaN势垒层104，位于AlGaN势垒层104两端的源电极106和漏电极105，位于源电极106、漏电极105、AlGaN势垒层104上的介质层108，位于AlGaN势垒层104和介质层108上的栅电极110，位于介质层108、栅电极110上的保护层111以及嵌入保护层111、介质层108的开孔结构112并且与源电极106、漏电极105、栅电极110相连的互联层113。其中，AlGaN势垒层104上的有源区进行了有源区的电隔离107，栅电极110为T形结构，T形结构的下半部分嵌入介质层108和AlGaN势垒层104，T形结构的上半部分覆盖在介质层108及T形结构下半部分上。
请参见图6，图6为本发明实施例的肖特基二极管的结构示意图，其结构包括：第二衬底层201，位于第二衬底层201上的N+型氮化镓层202，位于N+型氮化镓层202上的N-型氮化镓层203，位于N-型氮化镓层203上的肖特基接触204，位于第二衬底层201的阴极刻蚀孔206内且位于N+型氮化镓层202下的阴极207，其中肖特基接触205在N+型氮化镓层202和N-型氮化镓层203进行了台面隔离206，微带线208连接在肖特基二极管的肖特基接触205上。
请参见图7，图7为本发明实施的基于X波段氮化镓的预失真集成电路的电路示意图。其中，L是微带线，D1是PIN二极管，G是栅电极，D是漏电极，S是源电极。
采用AlGaN/GaN HEMT器件作为功率放大器，采用肖特基二极管和微带线作为预失真器，AlGaN/GaN HEMT器件与肖特基二极管在AlGaN/GaN HEMT器件的互联层通过BCB材料进行键合，键合后AlGaN/GaN HEMT器件的栅电极与肖特基二极管的阴极相连，键合形成的预失真集成电路呈垂直结构。
本发明采用立体集成电路作为预失真集成电路，不仅在低频和窄带信号中能够有效开展，而且在高频和宽带环境下也可以有效输出功率，发挥最佳效应，应用范围广阔；同时，预失真集成电路可以减小氮化镓基功率放大器的幅度，改善功率放大器的非线性失真，改善码间干扰和邻信道干扰，获得更好的线性度(IMD3)，满足通信信号电磁环境模拟器对谐波和互调分量的指标要求。
本发明的立体集成电路采用垂直结构，可以提高功率放大器的集成度，同时提高电路的工作速度，提高集成电路的性能。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (7)

1.一种基于X波段氮化镓的预失真集成电路的制作方法，其特征在于，包括步骤：
S1、制作AlGaN/GaN高电子迁移率晶体管，测试得到所述AlGaN/GaN高电子迁移率晶体管的输入阻抗；
S2、制作肖特基二极管，使得所述肖特基二极管的输出阻抗与所述输入阻抗共轭匹配；
S3、键合所述AlGaN/GaN高电子迁移率晶体管与所述肖特基二极管，得到预失真集成电路；
步骤S3包括：
S301、预处理所述AlGaN/GaN高电子迁移率晶体管；
S302、在所述AlGaN/GaN高电子迁移率晶体管表面旋涂键合材料，形成键合层；
S303、对所述键合层进行曝光和显影，形成键合图形；
S304、激活所述键合层；
S305、键合所述AlGaN/GaN高电子迁移率晶体管与所述肖特基二极管，得到所述预失真集成电路。
2.如权利要求1所述的基于X波段氮化镓的预失真集成电路的制作方法，其特征在于，所述AlGaN/GaN高电子迁移率晶体管在包括第一衬底层(101)、成核层(102)、GaN缓冲层(103)和AlGaN势垒层(104)的样片上制作而成，步骤S1包括：
S101、在所述AlGaN势垒层(104)上制作源电极(106)和漏电极(105)，形成源电极欧姆接触和漏电极欧姆接触；
S102、在所述AlGaN势垒层(104)上光刻有源区的电隔离区域，制作所述有源区的电隔离(107)；
S103、在所述AlGaN势垒层(104)、所述源电极(106)和所述漏电极(105)上生长介质层材料，形成介质层(108)；
S104、在所述介质层(108)上光刻凹槽区域，在所述凹槽区域刻蚀所述介质层(108)和所述AlGaN势垒层(104)，形成凹槽结构(109)；
S105、在所述介质层(108)上光刻栅电极区域，在所述凹槽结构(109)和所述栅电极区域蒸发栅电极金属，形成栅电极(110)；
S106、在所述栅电极(110)和所述介质层(108)表面淀积保护层材料，形成保护层(111)；
S107、在所述保护层(111)上光刻互联层开孔区，在所述互联层开孔区刻蚀所述保护层(111)和所述介质层(108)，形成开孔结构(112)；
S108、在所述开孔结构(112)中蒸发互联层金属，形成互联层(113)，得到所述AlGaN/GaN高电子迁移率晶体管；
S109、测试所述AlGaN/GaN高电子迁移率晶体管的源阻抗，根据所述源阻抗计算所述输入阻抗。
3.如权利要求2所述的基于X波段氮化镓的预失真集成电路的制作方法，所述栅电极为T型结构。
4.如权利要求1所述的基于X波段氮化镓的预失真集成电路的制作方法，其特征在于，步骤S2包括：
S201、在第二衬底层(201)上外延GaN材料，形成N+型氮化镓层(202)；
S202、在所述N+型氮化镓层(202)上外延GaN材料，形成N-型氮化镓层(203)；
S203、刻蚀所述N+型氮化镓层(202)和所述N-型氮化镓层(203)，实现台面隔离(204)；
S204、在所述N-型氮化镓层(203)上光刻肖特基接触区域，制作肖特基接触(205)；
S205、刻蚀所述第二衬底层(201)和N+型氮化镓层(202)，形成刻蚀孔(206)；
S206、在所述刻蚀孔内光刻阴极区域，在所述阴极区域蒸发阴极金属，形成阴极(207)，得到所述肖特基二极管；
S207、在所述肖特基二极管上连接微带线(208)，使得所述输出阻抗与所述输入阻抗共轭匹配。
5.如权利要求1所述的基于X波段氮化镓的预失真集成电路的制作方法，其特征在于，所述预失真集成电路为垂直结构的立体集成电路。
6.如权利要求1所述的基于X波段氮化镓的预失真集成电路的制作方法，其特征在于，所述键合材料包括苯并环丁烯材料。
7.一种基于X波段氮化镓的预失真集成电路，其特征在于，由如权利要求1-6中任一项所述的方法制得。
CN201810811387.7A 2018-07-23 2018-07-23 基于x波段氮化镓预失真集成电路及制作方法 Active CN110752162B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810811387.7A CN110752162B (zh) 2018-07-23 2018-07-23 基于x波段氮化镓预失真集成电路及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810811387.7A CN110752162B (zh) 2018-07-23 2018-07-23 基于x波段氮化镓预失真集成电路及制作方法

Publications (2)

Publication Number Publication Date
CN110752162A CN110752162A (zh) 2020-02-04
CN110752162B true CN110752162B (zh) 2021-05-07

Family

ID=69274909

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810811387.7A Active CN110752162B (zh) 2018-07-23 2018-07-23 基于x波段氮化镓预失真集成电路及制作方法

Country Status (1)

Country Link
CN (1) CN110752162B (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8513119B2 (en) * 2008-12-10 2013-08-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming bump structure having tapered sidewalls for stacked dies
US8643062B2 (en) * 2011-02-02 2014-02-04 Transphorm Inc. III-N device structures and methods
KR20130004707A (ko) * 2011-07-04 2013-01-14 삼성전기주식회사 질화물 반도체 소자, 질화물 반도체 소자의 제조방법 및 질화물 반도체 파워소자
CN106847895B (zh) * 2016-12-14 2019-10-11 西安电子科技大学 基于TiN/Cu/Ni栅电极的GaN基高电子迁移率晶体管及制作方法
CN207603578U (zh) * 2017-12-25 2018-07-10 中国电子科技集团公司第五十四研究所 基于模拟预失真的Ka频段GaN功放线性化器

Also Published As

Publication number Publication date
CN110752162A (zh) 2020-02-04

Similar Documents

Publication Publication Date Title
CN111430456B (zh) 基于跨导补偿法的类Fin侧墙调制的HEMT器件及其制备方法
CN106847895B (zh) 基于TiN/Cu/Ni栅电极的GaN基高电子迁移率晶体管及制作方法
CN107248528B (zh) 低频率损耗GaN基微波功率器件及其制作方法
CN107170822B (zh) 基于负电容介质的GaN基凹槽绝缘栅增强型高电子迁移率晶体管
CN113594226B (zh) 一种基于平面纳米线沟道的高线性hemt器件及制备方法
CN113555430B (zh) 一种通过渐变栅实现多阈值调制技术的hemt器件及制备方法
CN110504316B (zh) 具有分割子器件的GaN高电子迁移率晶体管及制造方法
CN109216331B (zh) 一种基于pin二极管的毫米波预失真集成电路及制作方法
CN107302022A (zh) 低损伤表面处理高效率器件及其制作方法
CN110752162B (zh) 基于x波段氮化镓预失真集成电路及制作方法
CN114361032A (zh) 一种低接触电阻型GaN基器件及其制作方法
CN112466925B (zh) 一种低射频损耗的硅基氮化镓射频功率器件及其制备方法
CN107919397A (zh) 一种高线性场效应晶体管器件及其制作方法
CN114361031A (zh) 一种基于新型欧姆再生长的GaN基器件及其制备方法
CN114497038A (zh) 一种GaN HEMT器件与p型金刚石MOSFET的集成器件及其制备方法
CN109244038B (zh) 一种氮化镓基宽摆幅线性化器件及制作方法
CN109904227B (zh) 低功函数导电栅极的金刚石基场效应晶体管及其制备方法
CN114447113A (zh) 基于栅下图形化的新型Fin结构GaN HEMT器件及其制备方法
CN109360856B (zh) 一种具有高散热结构的N面GaN HEMT器件及制作方法
CN109216332B (zh) 一种基于肖特基二极管的毫米波线性化方法
CN108172511B (zh) 一种具备空气沟结构的t型栅制作方法
CN110752185B (zh) 一种基于氮化镓的宽摆幅双向限幅电路及其制备方法
CN106711210A (zh) 介质辅助支撑型纳米栅器件及其制作方法
CN109216283B (zh) 一种基于肖特基二极管的毫米波过保护电路及其制备方法
CN114551445A (zh) 金刚石衬底GaN HEMT与氢终端MOSFET集成结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant