CN104659082A - 垂直结构AlGaN/GaN HEMT器件及其制作方法 - Google Patents

Abstract

本发明公开了一种垂直结构AlGaN/GaN HEMT器件，包括衬底、以及依次形成于所述衬底上的n+GaN层、高阻GaN层、本征GaN层和AlGaN层，与所述n+GaN层形成欧姆接触的漏电极、与所述AlGaN层形成欧姆接触的源电极，以及栅电极；所述高阻GaN层是作为电流阻挡层，其包含由Si离子注入形成的电流导通通孔，所述电流导通通孔上下贯穿所述高阻GaN层。本发明还公开了所述垂直结构AlGaN/GaN HEMT器件的制作方法。本发明能够在相对价格低的蓝宝石(sapphire)或者Si衬底上实现垂直结构的同时，还具有很好的电流阻挡、电流传输、高耐压、低漏电等优点。

Description

垂直结构AlGaN/GaN HEMT器件及其制作方法

技术领域

本发明涉及一种半导体器件，特别是涉及一种垂直结构AlGaN/GaN HEMT器件、及电流传输的导通沟道的方法。

背景技术

1993年Khan等人制作出第一支GaN基金属半导体场效应晶体管(MESFET)AlGaN/GaN高电子迁移率晶体管(HEMT)，参见Appl.Phys.Lett,1993,Vol.63(9):1214-1215。虽然水平结构AlGaN/GaN性能、能耗以及优值等问题优于Si器件，但是依然存在一些问题制约着GaN器件的商业化进程，例如AlGaN/GaN HFET在大栅极偏压或高频条件下会出现电流崩塌效应，当AlGaN/GaN HFET工作在高温、大功率环境下时会产生的“自热效应”，降低器件的微波功率特性，以及不易于Si功率型器件兼容性很差的问题。Si基功率型器件从双极性晶体管、晶闸管、双极性晶体管、MOSHFET以及到后来的IGBT为了满足不同额定功率、开关频率以及增益等要求，其实Si基功率型器件的电流传输方向从水平方向到垂直方向的传输，而这种传输模式对于后来器件的封装等商业化提供了便利。从水平型结构AlGaN/GaN到垂直型结构AlGaN/GaN HEMT的发展未来也有这样一个发展的趋势。

在垂直结构AlGaN/GaN HEMT器件的发展过程中，电流阻挡层和电流导通通孔的制备一直是其中的难点。目前对于电流阻挡层电流导通通孔的制备一般有三种方案：

(1)Mg掺杂形成P-GaN作为电流阻挡层与光刻刻蚀形成小孔进行二次外延。该方法采用首先生长P-GaN，生长完成以后光刻刻蚀形成一个小孔进行二次外延利用具有一定n型掺杂浓度的GaN填充小孔，这样对于二次外延生长带来了很大问题。具体参见A Vertical Insulated Gate AlGaN/GaN Heterojunction Field-Effect Transistor，Japanese Journal of Applied Physics，Vol.46,No.21,2007,pp.L503–L505。AlGaN/GaN current aperture vertical electron transistors with regrown channels,JOURNAL OF APPLIED PHYSICS VOLUME 95,NUMBER 4。

(2)Mg离子注入形成P-GaN作为电流阻挡层。该方法在生长的本征GaN通过Mg离子注入形成P-GaN，同时电流导通通孔上方利用掩膜不进行Mg离子注入实现一个P-GaN作为电流阻挡层提高势垒高度，同时未被离子注入的GaN作为一个电流导通通孔使电流沿着电流导通通孔传输。具体参见Enhancement and Depletion Mode AlGaN/GaN CAVET With Mg-Ion-Implanted GaN as Current Blocking Layer，IEEE ELECTRON DEVICE LETTERS,VOL.29,NO.6,JUNE 2008。

(3)Al离子注入形成类似绝缘层作为电流阻挡层。该方法通过在本征GaN层通过Al离子注入使GaN晶格损伤形成类似绝缘层，电流电流导通通孔利用掩膜不进行Al离子注入，会使未被Al离子注入的小孔电阻率较低，电流会优先选择这里通过。具体参见Current status and scope of galliumnitride-based vertical transistors for high-power electronics application,Semicond.Sci.Technol.28(2013)074014(8pp)。

但是无论采用Mg离子注入或者掺杂，一方面会引入晶格损伤特别是对于作为电流阻挡层导致很大的漏电，另一方面Mg具有很强的记忆效应在二次外延过程中有很大的扩散作用。Al离子注入引入的晶格损伤导致的漏电以及电流崩塌效应特别严重，这种电流崩坍原因主要是由于Al注入引入的缺陷导致的，且Al注入带来的晶格损伤必须在很高的温度下才能修复，温度大概1350℃，对于工业用于比较复杂而且相对昂贵，同时大面积的离子注入带来的晶格损伤对二次外延的晶体质量有所影响。这些问题一直是制约着垂直结构HEMT器件发展的瓶颈。

发明内容

本发明的主要目的在于提供一种垂直结构AlGaN/GaN HEMT器件及其制作方法，以克服现有技术中的不足。

为实现上述目的，本发明提供如下技术方案：

本发明实施例公开了一种垂直结构AlGaN/GaN HEMT器件，包括衬底、以及依次形成于所述衬底上的n+GaN层、作为电流阻挡层的高阻GaN层、本征GaN层和AlGaN层，与所述n+GaN层形成欧姆接触的漏电极、与所述AlGaN层形成欧姆接触的源电极，以及栅电极；所述高阻GaN层包含由Si离子注入形成的电流导通通孔，该电流导通通孔上下 贯穿所述高阻GaN层。

进一步的，所述高阻GaN层采用C或者Fe掺杂而形成高阻，且掺杂浓度n≤2e16cm^-3。

优选的，在上述的垂直结构AlGaN/GaN HEMT器件中，所述衬底包括蓝宝石衬底或硅衬底。

优选的，在上述的垂直结构AlGaN/GaN HEMT器件中，所述衬底和n+GaN层之间形成有AlN/AlGaN缓冲层。

优选的，在上述的垂直结构AlGaN/GaN HEMT器件中，所述高阻GaN层和本征GaN层之间形成有C掺杂GaN层。

进一步地，所述C掺杂GaN层的厚度为1-10nm。

优选的，在上述的垂直结构AlGaN/GaN HEMT器件中，所述本征GaN层和AlGaN层之间形成有AlN隔离层，该AlN隔离层的厚度为1-5nm。

优选的，在上述的垂直结构AlGaN/GaN HEMT器件中，所述n+GaN层中n+的掺杂浓度≥10¹⁸cm^-3，所述n+GaN层的厚度≥100nm。

优选的，在上述的垂直结构AlGaN/GaN HEMT器件中，所述Si离子注入的能量≥10KeV而小于10³KeV，注入剂量为10¹²-10¹⁶/cm²。

优选的，在上述的垂直结构AlGaN/GaN HEMT器件中，所述本征GaN层的厚度≤200nm。

本发明还公开了所述垂直结构AlGaN/GaN HEMT器件的制作方法，包括：

在衬底上设置高阻GaN层作为外延结构中的电流阻挡层，并对电流阻挡层的选定区域通过Si离子注入进行n型掺杂而形成电阻率小于电流阻挡层的电流导通通孔；

以及，在所述电流阻挡层上继续外延结构的其它结构层，之后在形成的器件上制作源、漏、栅电极。

与现有技术相比，本发明的优点包括：

(1)本发明采用新型的垂直结构AlGaN/GaN HEMT，基于价格相对低廉的sapphire(蓝宝石)或者Si衬底，提出了一种不同于GaN衬底的器件结构及制作方法，为工业化生长和应用提供了便利。

(2)本发明采用不同剂量和能量的Si离子注入可以控制注入深度和掺杂浓度，更有 效的实现电流导通通孔的低的电阻率，以达到栅控的垂直结构AlGaN/GaN HEMT器件的开态与关断。

(3)本发明采用几百纳米到几微米的高阻GaN即可以作为电流阻挡层的同时，可以消除p掺杂的扩散对二维电子气浓度的影响，也可以增强垂直结构AlGaN/GaN HEMT的耐压特性，可以对现有垂直结构AlGaN\GaN HEMT耐压特性有很好地改观。

(4)本发明在电流阻挡层上方采用厚约1-10nm的C掺杂GaN层作为Si原子扩散阻挡层，可以抑制在二次外延过程中Si原子扩散对二维电子气浓度的影响。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1a-图1c所示为本发明具体实施例中垂直结构AlGaN/GaN HEMT器件的制作结构流程图；

图2所示为本发明具体实施例中垂直结构AlGaN/GaN HEMT器件的制作工艺流程图。

具体实施方式

本发明实施例公开了一种垂直结构AlGaN/GaN HEMT器件，包括衬底、以及依次形成于所述衬底上的n+GaN层、高阻GaN层、本征GaN层和AlGaN层，还包括与所述n+GaN层形成欧姆接触的漏电极、与所述AlGaN层形成欧姆接触的源电极、以及栅电极，所述高阻GaN层作为电流阻挡层，其包括由Si离子注入形成的电流导通通孔，该电流导通通孔上下贯穿所述高阻GaN层。

上述的垂直结构AlGaN/GaN HEMT器件中，n+GaN、高阻GaN通过MOCVD第一次外延生长，本征GaN层、以及AlGaN层都是利用MOCVD二次外延形成的。

在该技术方案中，利用已有的高阻GaN作为电流阻挡层，通过NV-GSD-HE离子注入机引出Si离子束流，通过调节Si离子注入的剂量和能量，是使Si离子注入到利用光刻显 现出来的小孔区域，对高阻GaN进行n型掺杂获得一个电阻率较低的电流导通通孔，作为电流在垂直方向传输的导通沟道。

所述的垂直结构AlGaN/GaN HEMT的原理是当器件处于导通状态下，电子从源极沿着二维电子气沟道传输，当电子传输到Si离子注入电流导通通孔上方时，由于电流导通通孔电阻率较低电子从二维电子气沟道转向电流导通通孔传输，到达漏极，当栅压小于阈值电压时，栅极下方的二维电子气耗尽，电子传输被阻挡，这是器件处于关态。

进一步地，所述衬底为蓝宝石衬底或硅衬底。也包括一些不具有导电性或者晶格适配比较大的衬底。

在该技术方案中，采用低廉的蓝宝石衬底或硅衬底，可以大大降低成本。

进一步地，所述衬底和n+GaN层之间形成有AlN/AlGaN缓冲层。

在该技术方案中，基于sapphire或者Si衬底都与GaN就有较大的晶格适配和热失配不利于器件材料结构的外延生长，首先外延生长一层AlN/AlGaN缓冲层尽量减小后续生长晶体质量不好对二维电子气浓度的影响。

由于sapphire不具有导电特性以及Si衬底上晶体质量不好会带来很大漏电，在AlN/AlGaN缓冲层上生长n+GaN制作垂直结构AlGaN/GaN HEMT漏电极，为使漏电极形成更好的欧姆接触减小导通电阻，n+GaN的Si掺杂浓度≥10¹⁸cm^-3，同时刻蚀过程中由于ICP刻蚀有些偏差，n+GaN厚度≥100nm。

进一步地，所述高阻GaN层和本征GaN层之间形成有C掺杂GaN层。所述C掺杂GaN层的厚度为1-10nm。本征GaN层的厚度小于等于200nm，尽可能减小二维电子气下本征GaN漏电。

在该技术方案中，Si离子注入也会为在高温下进行二次外延生长具有很严重的扩散效应，所以器件结构也选择了C掺杂的GaN作为中和二次外延表面的Si残留防止扩散到二次外延结构中影响二维电子气浓度。

进一步地，所述本征GaN层和AlGaN层之间形成有AlN隔离层，该AlN隔离层的厚度为1-5nm。

在该技术方案中，AlN一方面增加AlGaN/GaN极化一方面抑制Si原子在界面处的扩散进而提高AlGaN/GaN的二维电子气浓度。

进一步地，所述Si离子注入的能量为≥10KeV而＜10³eV，注入剂量为10¹²-10¹⁶/cm²。

本发明实施例还公开了一种在电流阻挡层上制作电流传输的导通沟道的方法，通过Si离子注入对电流阻挡层进行n型掺杂，获得一个电阻率小于电流阻挡层的导通沟道，所述电流阻挡层为高阻GaN层。

本发明实施例从器件对电流阻挡和电流导通通孔特性考虑，不同与文章报道普遍采用p-GaN(包括Mg离子注入和Mg掺杂)提高电流阻挡层的势垒高度，或者通过Al离子注入形成类似绝缘层这样对电流的阻挡作用，本发明采用高阻GaN作为电流阻挡层，既可以提高器件的耐压，同时高阻GaN对于电流阻挡还具有很大的作用，而再采用Si离子注入使高阻GaN得到n型掺杂，使电流导通通孔范围内的n型掺杂浓度提高，进而使电阻率下降，满足了电子传输，而未被Si离子注入的高阻GaN依然作为电流阻挡层。这样既可以减小了大面积离子注入带来的晶格损伤，同时也利用Si离子注入实现了重掺杂保证能够获得电阻率很低的导通小孔。

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行详细的描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

请参阅图1a-1c以及图2所示，一种基于sapphire或者Si衬底利用高阻GaN作为CBL通过Si离子注入形成电流导通通孔实现垂直结构AlGaN/GaN HEMT器件结构，包括如下步骤：

(1)首先在sapphire或者Si衬底1上采用MOCVD外延生长AlN/AlGaN缓冲层2、n+GaN 3以及高阻GaN 4，从MOCVD腔室取出以后利用有机溶液进行清洗并用高纯氮气进行吹洗，见附图1a。

(2)对清洗干净的外延片进行光刻显影，光刻胶采用AZ5214，曝光时间为6.5s，显影时间为50s-60s，形成一个Si离子注入窗口，电流导通通孔5的大小可以通过光刻板调节。

(3)对通过光刻形成离子注入窗口的外延片利用离子注入机引出Si束流调节Si离子的注入能量和剂量，完成Si离子注入，使Si能够在高阻GaN 4实现有效的掺杂，形成一个相对于高阻GaN电阻率低的小孔，见附图1b。

(4)对完成Si离子注入的外延片，首先进行有机溶液清洗，在进行二次外延生长前放入200℃烘箱中烘2小时后除去表面水份以及杂质。

(5)在进行二次外延过程中，样品放入生长腔室，首先MOCVD升温到1160℃对Si离子注入进行退火使受损的晶格有一定的恢复，然后进行生长C掺杂GaN中和层6、本征GaN层7、AlN层8以及本征AlGaN层10。

(6)对外延生长完成的垂直结构AlGaN/GaN HEMT外延片进行有机溶液清洗并用高纯氮气吹扫干净，对外延片进行紫外光刻工艺，ICP刻蚀到sapphire，实现器件的台面隔离

(7)利用MA6紫外光刻工艺形成图形化掩膜，然后利用ICP刻蚀从AlGaN刻到n+GaN，形成漏电极台面。

(8)对刻蚀玩的垂直结构AlGaN/GaN外延片首先进行有机清洗，用去离子水冲洗并用高纯氮气吹扫干净，然后利用LPCVD或者PECVD沉积SiO₂、Hf O₂、Al₂O₃或者SiN_x等钝化层11。

(9)对沉积完钝化层的垂直结构AlGaN/GaN HEMT外延片进行光刻和刻蚀，形成源电极12、13区后漏电极区，放入电子束沉积台沉积欧姆接触金属Ti/Al/Ni/Au(20nm/130/nm/50nm/150nm)并行剥离清洗。对样品进行890℃30s欧姆接触退火。

(10)进行清洗光刻形成栅极区14，同样利用电子束沉积Ni/Au(50/250nm)进行剥离，在氮气气氛环境下400℃10min退火形成肖特基接触完成整个器件的制作，见附图1c。

(11)器件制作完成以后，测试表征。

请参阅图1c该垂直结构AlGaN/GaN HEMT的工作原理是：当栅极电压大于阈值电压时，电子从源电极12沿着AlGaN层10/GaN层6界面处的二维电子气沟道9传输，当传输到电流导通通孔5上方时，由于电流导通通孔的电阻率较低，电子会在垂直方向上沿着电流导通通孔传输，最后达到漏电极11，由于电流导通通孔5旁边为高阻GaN4对电子有很强的电流阻挡作用，所以大部分电子会沿着电流导通通孔5传输，这样垂直结构AlGaN/GaN HEMT处于开态状态下；当栅极电压小于阈值电压时，栅极下的二维电子气9被耗尽，无法进行电子在二维电子气沟道的传输，也就无法使电子在电流导通通孔5的垂直方向传输，这样垂直结构AlGaN/GaN HEMT处于关态状态下，通过调节本发明电流导通通孔大小L_ap、源栅之间距离L_gs以及栅极扩充距离L_go大小可以实现不同栅控器件特性 的垂直结构AlGaN/GaN HEMT。

需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。

以上所述仅是本发明的具体实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种垂直结构AlGaN/GaN HEMT器件，其特征在于包括衬底、以及依次形成于所述衬底上的n+GaN层、作为电流阻挡层的高阻GaN层、本征GaN层和AlGaN层、与所述n+GaN层形成欧姆接触的漏电极、与所述AlGaN层形成欧姆接触的源电极以及栅电极，其中所述高阻GaN层包含由Si离子注入形成的电流导通通孔，所述电流导通通孔上下贯穿所述高阻GaN层。

2.根据权利要求1所述的垂直结构AlGaN/GaN HEMT器件，其特征在于所述衬底包括蓝宝石衬底或硅衬底，所述高阻GaN层采用C或者Fe掺杂而形成高阻，且掺杂浓度n≤2e16cm^-3。

3.根据权利要求2所述的垂直结构AlGaN/GaN HEMT器件，其特征在于所述衬底与n+GaN层之间形成有AlN/AlGaN缓冲层。

4.根据权利要求1所述的垂直结构AlGaN/GaN HEMT器件，其特征在于所述高阻GaN层与本征GaN层之间形成有C掺杂GaN层。

5.根据权利要求4所述的垂直结构AlGaN/GaN HEMT器件，其特征在于所述C掺杂GaN层的厚度为1-10nm。

6.根据权利要求1所述的垂直结构AlGaN/GaN HEMT器件，其特征在于所述本征GaN层与AlGaN层之间形成有AlN隔离层，该AlN隔离层的厚度为1-5nm。

7.根据权利要求1所述的垂直结构AlGaN/GaN HEMT器件，其特征在于所述n+GaN层中n+的掺杂浓度≥10¹⁸cm^-3，所述n+GaN层的厚度≥100nm。

8.根据权利要求1所述的垂直结构AlGaN/GaN HEMT器件，其特征在于所述Si离子注入的能量≥10KeV而小于10³KeV，注入剂量为10¹²-10¹⁶/cm²。

9.根据权利要求1所述的垂直结构AlGaN/GaN HEMT器件，其特征在于所述本征GaN层的厚度≤200nm。

10.如权利要求1-9中任一项所述垂直结构AlGaN/GaN HEMT器件的制作方法，其特征在于包括：

在衬底上设置高阻GaN层作为外延结构中的电流阻挡层，并对电流阻挡层的选定区域通过Si离子注入进行n型掺杂而形成电阻率小于电流阻挡层的电流导通通孔；

以及，在所述电流阻挡层上继续外延结构的其它结构层，之后在形成的器件上制作源、漏、栅电极。