CN110459595A - 一种增强型AlN/AlGaN/GaN HEMT器件及其制备方法 - Google Patents

一种增强型AlN/AlGaN/GaN HEMT器件及其制备方法 Download PDF

Info

Publication number
CN110459595A
CN110459595A CN201910806263.4A CN201910806263A CN110459595A CN 110459595 A CN110459595 A CN 110459595A CN 201910806263 A CN201910806263 A CN 201910806263A CN 110459595 A CN110459595 A CN 110459595A
Authority
CN
China
Prior art keywords
layer
algan
metal electrode
aln
ultra
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910806263.4A
Other languages
English (en)
Inventor
李国强
孙佩椰
陈丁波
万利军
阙显沣
姚书南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
South China University of Technology SCUT
Original Assignee
South China University of Technology SCUT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by South China University of Technology SCUT filed Critical South China University of Technology SCUT
Priority to CN201910806263.4A priority Critical patent/CN110459595A/zh
Publication of CN110459595A publication Critical patent/CN110459595A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Abstract

本发明属于半导体器件领域，公开了一种增强型AlN/AlGaN/GaN HEMT器件及其制备方法。所述器件包括衬底、GaN沟道层、AlGaN超薄势垒层、非晶SiO2层、单晶AlN层、漏金属电极、源金属电极和栅金属电极。本发明的增强型器件是在GaN和超薄AlGaN异质结的基础上，在栅下区域插入非晶SiO2层后，在异质结上外延单晶AlN层。栅下非晶SiO2层能够隔离强极性单晶AlN层对AlGaN超薄势垒层的极化增强效应，耗尽栅下二维电子气，使器件关断，实现增强型器件。同时栅下的非晶SiO2和单晶AlN可作为栅下介质层，有利于降低栅泄漏电流，提高器件击穿电压。

Description

一种增强型AlN/AlGaN/GaN HEMT器件及其制备方法
技术领域
本发明属于半导体器件领域，具体涉及一种增强型AlN/AlGaN/GaN HEMT器件及其制备方法。
背景技术
在化合物半导体电子器件中，高电子迁移率晶体管(HEMT)是应用于高频大功率场合最主要的电子器件。这种器件依靠Ⅲ族氮化物半导体的自发极化和压电极化效应，在异质结界面形成具有量子效应的二维电子气(2DEG)导电沟道，2DEG的密度、迁移率和饱和速率等决定了器件的电流处理能力。其中，基于GaN及相关Ⅲ-Ⅴ族氮化物材料(AlN、InN)的HEMT器件是目前化合物半导体电子器件的研究热点。与第二代半导体GaAs相比，GaN具有宽禁带、临界击穿电场高、电子饱和速度高、热导率高、抗辐照能力强等优势，因此GaN HEMT具有优异的高频、耐压、耐高温、耐恶劣环境特性，被大量应用在射频微波以及功率开关等领域。
AlGaN/GaN异质结界面处的自发极化及压电极化，使得常见的AlGaN/GaN异质结之间能够产生浓度大约为1013cm-2的面电荷密度，因此GaN HEMT器件是天然的耗尽型器件。这种耗尽型器件在射频微波应用中要使用负的开启电压，使电路结构变得复杂而且电路的防误启的保护功能也会受到影响，降低电路的安全性，因此有必要开展增强型GaN HEMT器件的研究，简化电路设计和降低制备成本，这对大规模微波射频电路应用来说具有重大意义。同时在数字电路中，增强型和耗尽型GaN HEMT相结合，可以集成为直接耦合型场效应晶体管逻辑(DCFL)电路，这些单片集成的增强型/耗尽型(E/D Mode)GaN HEMTs逻辑单元可以用在混合信号电路和直流-直流(DC-DC)转换电路上，在反相器、环形振荡器的设计中，使电路设计更简单。
常见的实现增强型器件的方法有氟离子注入技术、凹槽栅技术和p型栅技术。
氟离子注入是在栅金属沉积之前，通过反应离子刻蚀(RIE)或者感应耦合等离子刻蚀(ICP)将氟离子注入栅下势垒层，注入的F离子通常受到来自相邻原子(Al、Ga或N)的排斥力而在间隙位置处于稳定，由于氟在所有元素中具有最强的电负性，因此在间隙位置处的单个氟离子会捕获自由电子并形成负的固定电荷，形成一个附加的势垒，提高势垒高度，产生阈值电压的大幅度正移。但是氟离子注入不可避免的会造成2DEG沟道中存在少量氟离子，导致沟道载流子迁移率减低，同时对势垒层造成晶格损伤。
凹槽栅结构是对栅下势垒层进行刻蚀，只降低栅下极化电荷密度而尽可能不影响沟道电荷，在保证较高输出电流的情况下实现增强型。但在实际制备中，在工艺上难以精准刻蚀势垒层，同时刻蚀过程中会引入晶格损伤，降低被刻蚀区域的电子迁移率，增大栅电流，影响器件的功率特性，严重时会造成器件失效。
p型栅技术是在未人为掺杂的AlGaN势垒层和栅极金属之间引入一层p型掺杂的GaN或AlGaN外延层，抬升整个异质结的导带从而耗尽栅极下方沟道中的2DEG，使器件由耗尽型转变为增强型。由于p型外延层选择性生长难度大，所以目前实现p型栅技术的常用方法是在势垒层上生长一层p-AlGaN或p-GaN，并使用ICP刻蚀掉栅源和栅漏之间p型外延层。因此，p型栅技术也同样存在难以控制刻蚀精度的问题，刻蚀不充分或刻蚀过度都会降低沟道下的二维电子气浓度，减小输出电流。
可以看出，虽然以上方法均能实现增强型器件，但均会或多或少地对器件造成损伤，从而引起输出电流密度下降、栅泄漏电流增大、器件稳定性降低，甚至造成器件失效，这也是难以实现高阈值电压大饱和电流增强型器件的主要原因。因此，开发一种无损、可控、稳定的制备增强型器件的技术，能够实现在提高阈值电压的同时，保持高的输出电流密度，这对于GaN HEMT器件在电子电力领域的应用具有重大意义。
发明内容
针对以上现有技术存在的缺点和不足之处，本发明的首要目的在于提供一种增强型AlN/AlGaN/GaN HEMT器件。
本发明的另一目的在于提供上述增强型AlN/AlGaN/GaN HEMT器件的制备方法。
本发明目的通过以下技术方案实现：
一种增强型AlN/AlGaN/GaN HEMT器件，包括：衬底、GaN沟道层、AlGaN超薄势垒层、非晶SiO2层、单晶AlN层、漏金属电极、源金属电极和栅金属电极，其中：
所述衬底、GaN沟道层和AlGaN超薄势垒层由下至上依次层叠；
所述非晶SiO2层覆盖在AlGaN超薄势垒层上表面的部分区域；
所述漏金属电极和源金属电极分别位于AlGaN超薄势垒层上表面未被非晶SiO2层覆盖的两侧区域，漏金属电极和源金属电极与AlGaN超薄势垒层之间形成欧姆接触；
所述单晶AlN层覆盖在AlGaN超薄势垒层上表面未被源漏金属电极覆盖的区域，并覆盖非晶SiO2层；
所述栅金属电极位于非晶SiO2层上方单晶AlN层的上表面，栅金属电极与AlGaN超薄势垒层之间形成肖特基接触。
优选地，所述衬底为硅衬底。
优选地，所述GaN沟道层的厚度为1～5μm。
优选地，所述AlGaN超薄势垒层的厚度为5～7nm，Al元素的摩尔含量为25％～30％。
优选地，所述非晶SiO2层的厚度为5～15nm。
优选地，所述单晶AlN层的厚度为15～25nm。
优选地，所述漏金属电极和源金属电极由Ti、Al、Ni、Au四层金属组成。
优选地，所述栅金属电极位于靠近源金属电极的一侧(即栅金属电极距离源金属电极的距离小于栅金属电极距离漏金属电极的距离)。
优选地，所述栅金属电极由Ni和Au两层金属组成。
上述增强型AlN/AlGaN/GaN HEMT器件的制备方法，包括以下步骤：
步骤1，在衬底上依次外延GaN沟道层和AlGaN超薄势垒层；
步骤2，在AlGaN超薄势垒层上生长非晶SiO2层；
步骤3，在非晶SiO2层上进行光刻、湿法腐蚀，保留栅下SiO2层(即栅金属电极下方区域的SiO2层)；
步骤4，在步骤3所得基片的表面沉积单晶AlN层；
步骤5，在单晶AlN层上进行光刻、刻蚀，形成台面隔离；
步骤6，在单晶AlN层上再次进行光刻，暴露出漏金属电极和源金属电极区域，通过刻蚀去除漏金属电极和源金属电极区域下的单晶AlN层；
步骤7，通过蒸镀、剥离、退火形成漏金属电极和源金属电极；
步骤8，通过光刻、蒸镀、剥离，在非晶SiO2层上方单晶AlN层的上表面形成栅金属电极。
进一步地，步骤1中所述外延GaN沟道层和AlGaN超薄势垒层采用金属有机化学气相沉积(MOCVD)进行生长制备，生长温度为850～950℃。
进一步地，步骤2中所述非晶SiO2层采用等离子增强化学气相沉积(PECVD)生长制备，生长温度为230～320℃。
进一步地，步骤3中所述湿法腐蚀采用质量分数比为HF:HN4F＝1:7-1:5的缓冲氧化物刻蚀剂(BOE)溶液浸泡10s～20s进行湿法腐蚀。
进一步地，步骤4中所述单晶AlN层采用脉冲激光沉积(PLD)生长制备，生长温度为800～900℃。
进一步地，步骤5中所述刻蚀采用感应耦合等离子(ICP)进行刻蚀，刻蚀反应气体为Cl2和BCl3混合气体，压强为5～7mTorr，上射频功率为200～300W，下射频功率为50～100W，刻蚀时间为100～150s。
进一步地，步骤6中所述刻蚀采用感应耦合等离子(ICP)进行刻蚀，刻蚀反应气体为Cl2和BCl3混合气体，压强为5～7mTorr，上射频功率为200～300W，下射频功率为50～100W，刻蚀时间为10～20s。
进一步地，步骤7中所述退火的气氛为N2，退火温度为800～900℃，保温时间为20～40s，升温速率为15～20℃/s。
本发明的原理为：本发明的增强型器件是在GaN和超薄AlGaN异质结的基础上，在栅下区域插入非晶SiO2层后，在异质结上外延单晶AlN层。由于在GaN沟道层外延的AlGaN势垒层厚度仅为5～7nm，超薄AlGaN势垒层产生的自发极化效应很微弱，且AlGaN的晶格常数小于GaN，外延的超薄势垒层处于应力弛豫状态，不产生压电极化，因此GaN和超薄AlGaN异质结界几乎无二维电子气(2DEG)产生。在GaN和超薄AlGaN异质结上沉积单晶AlN层后，一方面沉积的AlN具有很强的自发极化效应；另一方面AlN的晶格常数小于AlGaN，AlGaN受到压应力作用，产生压电极化，因此沉积单晶AlN后的GaN和超薄AlGaN异质结在自发极化和压电极化的共同作用下，产生高浓度的二维电子气。而在栅下插入非晶SiO2层无法对超薄AlGaN势垒层的压电极化产生影响，同时阻断了单晶AlN自发极化对异质结的作用，因此栅下区域仍几乎无二维电子气产生，在零栅偏压下器件处于关断状态，实现增强型器件。另外，沉积的单晶AlN层和SiO2层还能作为优质的栅介质层，有利于降低栅泄漏电流，提高器件击穿电压。
本发明的器件及制备方法具有如下优点及有益效果：
(1)本发明器件的栅下非晶SiO2层能够隔离强极性单晶AlN层对AlGaN超薄势垒层的极化增强效应，耗尽栅下二维电子气，使器件关断，实现增强型器件。
(2)本发明器件栅下的非晶SiO2层和单晶AlN层可同时作为器件的栅介质层，有利于降低栅泄漏电流、提高器件击穿电压。
(3)本发明的器件在制备过程中无需对栅下势垒层进行干法刻蚀、离子注入等难以精准控制的处理，避免了晶格损伤带来的器件输出饱和电流密度小、器件不稳定等问题，可控性高、重复性好，有利于实现高阈值电压大饱和电流增强型器件。
附图说明
图1是本发明实施例中增强型AlN/AlGaN/GaN HEMT器件的结构示意图；
图2～9是本发明实施例中增强型AlN/AlGaN/GaN HEMT器件的制备工艺流程图；其中，1为衬底、2为GaN沟道层、3为AlGaN超薄势垒层、4为非晶SiO2层、5为单晶AlN层、6为漏金属电极、7为源金属电极、8为栅金属电极。
图10为本发明实施例1中增强型AlN/AlGaN/GaN HEMT器件测得的器件转移特性曲线图；
图11为本发明实施例1中增强型AlN/AlGaN/GaN HEMT器件测得的器件输出特性曲线图。
具体实施方式
下面结合实施例及附图对本发明作进一步详细的描述，但本发明的实施方式不限于此。
实施例1
本实施例的一种增强型AlN/AlGaN/GaN HEMT器件，其结构示意图如图1所示。包括：衬底1、GaN沟道层2、AlGaN超薄势垒层3、非晶SiO2层4、单晶AlN层5、漏金属电极6、源金属电极7和栅金属电极8，其中：
所述衬底1、GaN沟道层2和AlGaN超薄势垒层3由下至上依次层叠；
所述非晶SiO2层4覆盖在AlGaN超薄势垒层3上表面的部分区域；
所述漏金属电极6和源金属电极7分别位于AlGaN超薄势垒层3上表面未被非晶SiO2层4覆盖的两侧区域，漏金属电极6和源金属电极7与AlGaN超薄势垒层3之间形成欧姆接触；
所述单晶AlN层5覆盖在AlGaN超薄势垒层3上表面未被源漏金属电极覆盖的区域，并覆盖非晶SiO2层4；
所述栅金属电极8位于非晶SiO2层4上方单晶AlN层5的上表面，栅金属电极8与AlGaN超薄势垒层3之间形成肖特基接触。
本实施例的增强型AlN/AlGaN/GaN HEMT器件通过如下方法制备：
步骤1，利用金属有机物化学气相沉积MOCVD工艺在硅衬底上外延厚度为5μm的GaN沟道层和厚度为6nm的AlGaN超薄势垒层，其中Al元素的摩尔含量为25％，生长温度为850℃，结果如图2所示；
步骤2，利用等离子增强化学气相沉积工艺在AlGaN超薄势垒层上生长厚度为5nm的非晶SiO2层，生长温度为230℃，结果如图3所示；
步骤3，在非晶SiO2层上涂正胶、坚膜、曝光、显影，暴露出栅金属电极以外的区域后，放入质量分数比为HF:HN4F＝1:7的缓冲氧化物刻蚀剂中浸泡10s，去除栅外区域SiO2层，保留栅下SiO2层，结果如图4所示；
步骤4，利用脉冲激光沉积技术在步骤3得到的基片表面沉积厚度为15nm的单晶AlN层，生长温度为800℃，结果如图5所示；
步骤5，在单晶AlN层上进行光刻、感应耦合等离子(ICP)刻蚀，形成台面隔离，结果如图6所示，其中刻蚀反应气体为Cl2和BCl3混合气体，压强为5mTorr，上射频功率为200W，下射频功率为50W，刻蚀时间为150s；
步骤6，在所述单晶AlN层上再次进行光刻，暴露出源漏金属电极区域，通过ICP刻蚀去除源漏金属电极区域下的单晶AlN层，其中刻蚀反应气体为Cl2和BCl3混合气体，压强为5mTorr，上射频功率为200W，下射频功率为50W，刻蚀时间为40s，结果如图7；
步骤7，通过蒸镀Ti/Al/Ni/Au金属材料、剥离、快速热退火形成所述漏金属电极和源金属电极，其中退火气氛为N2，退火温度为800℃，保温时间为40s，升温速率为15℃/s，结果如图8所示；
步骤8，通过光刻、蒸镀Ni/Au金属材料、剥离，在非晶SiO2层上方单晶AlN层的上表面形成所述栅金属电极，完成器件制作，结果如图9所示。
本实施例制备的增强型AlN/AlGaN/GaN HEMT器件测得的器件转移特性曲线和输出特性曲线分别如图10和图11所示，所得器件阈值电压为1V，在栅极电压为4V时，输出饱和电流密度为700mA/mm，器件实现增强型，同时保持高输出饱和电流密度。
实施例2
本实施例的一种增强型AlN/AlGaN/GaN HEMT器件，其结构示意图如图1所示，包括：衬底1、GaN沟道层2、AlGaN超薄势垒层3、非晶SiO2层4、单晶AlN层5、漏金属电极6、源金属电极7和栅金属电极8，其中：
所述衬底1、GaN沟道层2和AlGaN超薄势垒层3由下至上依次层叠；
所述非晶SiO2层4覆盖在AlGaN超薄势垒层3上表面的部分区域；
所述漏金属电极6和源金属电极7分别位于AlGaN超薄势垒层3上表面未被非晶SiO2层4覆盖的两侧区域，漏金属电极6和源金属电极7与AlGaN超薄势垒层3之间形成欧姆接触；
所述单晶AlN层5覆盖在AlGaN超薄势垒层3上表面未被源漏金属电极覆盖的区域，并覆盖非晶SiO2层4；
所述栅金属电极8位于非晶SiO2层4上方单晶AlN层5的上表面，栅金属电极8与AlGaN超薄势垒层3之间形成肖特基接触。
本实施例的增强型AlN/AlGaN/GaN HEMT器件通过如下方法制备：
步骤1，利用金属有机物化学气相沉积MOCVD工艺在硅衬底上外延厚度为5μm的GaN沟道层和厚度为5nm的AlGaN超薄势垒层，其中Al元素的摩尔含量为25％，生长温度为900℃，结果如图2所示；
步骤2，利用等离子增强化学气相沉积工艺在AlGaN超薄势垒层上生长厚度为10nm的非晶SiO2层，生长温度为300℃，结果如图3所示；
步骤3，在非晶SiO2层上涂正胶、坚膜、曝光、显影，暴露出栅金属电极以外的区域后，放入质量分数比为HF:HN4F＝1:7的缓冲氧化物刻蚀剂中浸泡15s，去除栅外区域SiO2层，保留栅下SiO2层，结果如图4所示；
步骤4，利用脉冲激光沉积技术在步骤3得到的基片表面沉积厚度为20nm的单晶AlN层，生长温度为850℃，结果如图5所示；
步骤5，在单晶AlN层上进行光刻、感应耦合等离子(ICP)刻蚀，形成台面隔离，结果如图6所示，其中刻蚀反应气体为Cl2和BCl3混合气体，压强为6mTorr，上射频功率为250W，下射频功率为70W，刻蚀时间为120s；
步骤6，在所述单晶AlN层上再次进行光刻，暴露出源漏金属电极区域，通过ICP刻蚀去除源漏金属电极区域下的单晶AlN层，其中刻蚀反应气体为Cl2和BCl3混合气体，压强为6mTorr，上射频功率为250W，下射频功率为70W，刻蚀时间为30s，结果如图7；
步骤7，通过蒸镀Ti/Al/Ni/Au金属材料、剥离、快速热退火形成所述漏金属电极和源金属电极，其中退火气氛为N2，退火温度为850℃，保温时间为30s，升温速率为15℃/s，结果如图8所示；
步骤8，通过光刻、蒸镀Ni/Au金属材料、剥离，在非晶SiO2层上方单晶AlN层的上表面形成所述栅金属电极，完成器件制作，结果如图9所示。
本实施例制备的增强型AlN/AlGaN/GaN HEMT器件测得的器件转移特性曲线和输出特性曲线结果与实施例1类似，证明依照该实施例所制得的器件性能稳定。
实施例3
本实施例的一种增强型AlN/AlGaN/GaN HEMT器件，其结构示意图如图1所示，包括：衬底1、GaN沟道层2、AlGaN超薄势垒层3、非晶SiO2层4、单晶AlN层5、漏金属电极6、源金属电极7和栅金属电极8，其中：
所述衬底1、GaN沟道层2和AlGaN超薄势垒层3由下至上依次层叠；
所述非晶SiO2层4覆盖在AlGaN超薄势垒层3上表面的部分区域；
所述漏金属电极6和源金属电极7分别位于AlGaN超薄势垒层3上表面未被非晶SiO2层4覆盖的两侧区域，漏金属电极6和源金属电极7与AlGaN超薄势垒层3之间形成欧姆接触；
所述单晶AlN层5覆盖在AlGaN超薄势垒层3上表面未被源漏金属电极覆盖的区域，并覆盖非晶SiO2层4；
所述栅金属电极8位于非晶SiO2层4上方单晶AlN层5的上表面，栅金属电极8与AlGaN超薄势垒层3之间形成肖特基接触。
本实施例的增强型AlN/AlGaN/GaN HEMT器件通过如下方法制备：
步骤1，利用金属有机物化学气相沉积MOCVD工艺在硅衬底上外延厚度为5μm的GaN沟道层和厚度为7nm的AlGaN超薄势垒层,其中Al元素的摩尔含量为30％，生长温度为950℃，结果如图2所示；
步骤2，利用等离子增强化学气相沉积工艺在AlGaN超薄势垒层上生长厚度为15nm的非晶SiO2层，生长温度为320℃，结果如图3所示；
步骤3，在非晶SiO2层上涂正胶、坚膜、曝光、显影，暴露出栅金属电极以外的区域后，放入质量分数比为HF:HN4F＝1:5的缓冲氧化物刻蚀剂中浸泡20s，去除栅外区域SiO2层，保留栅下SiO2层，结果如图4所示；
步骤4，利用脉冲激光沉积技术在步骤3得到的基片表面沉积厚度为25nm的单晶AlN层，生长温度为900℃，结果如图5所示；
步骤5，在单晶AlN层上进行光刻、感应耦合等离子(ICP)刻蚀，形成台面隔离，结果如图6所示，其中刻蚀反应气体为Cl2和BCl3混合气体，压强为7mTorr，上射频功率为300W，下射频功率为100W，刻蚀时间为100s；
步骤6，在所述单晶AlN层上再次进行光刻，暴露出源漏金属电极区域，通过ICP刻蚀去除源漏金属电极区域下的单晶AlN层，其中刻蚀反应气体为Cl2和BCl3混合气体，压强为7mTorr，上射频功率为300W，下射频功率为100W，刻蚀时间为20s，结果如图7；
步骤7，通过蒸镀Ti/Al/Ni/Au金属材料、剥离、快速热退火形成所述漏金属电极和源金属电极，其中退火气氛为N2，退火温度为900℃，保温时间为20s，升温速率为20℃/s，结果如图8所示；
步骤8，通过光刻、蒸镀Ni/Au金属材料、剥离，在非晶SiO2层上方单晶AlN层的上表面形成所述栅金属电极，完成器件制作，结果如图9所示。
本实施例制备的增强型AlN/AlGaN/GaN HEMT器件测得的器件转移特性曲线和输出特性曲线结果与实施例1类似，证明依照该实施例所制得的器件性能稳定。
上述实施例为本发明较佳的实施方式，但本发明的实施方式并不受上述实施例的限制，其它的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化，均应为等效的置换方式，都包含在本发明的保护范围之内。

Claims (10)

1.一种增强型AlN/AlGaN/GaN HEMT器件，其特征在于：所述器件包括：衬底、GaN沟道层、AlGaN超薄势垒层、非晶SiO2层、单晶AlN层、漏金属电极、源金属电极和栅金属电极，其中：
所述衬底、GaN沟道层和AlGaN超薄势垒层由下至上依次层叠；
所述非晶SiO2层覆盖在AlGaN超薄势垒层上表面的部分区域；
所述漏金属电极和源金属电极分别位于AlGaN超薄势垒层上表面未被非晶SiO2层覆盖的两侧区域，漏金属电极和源金属电极与AlGaN超薄势垒层之间形成欧姆接触；
所述单晶AlN层覆盖在AlGaN超薄势垒层上表面未被源漏金属电极覆盖的区域，并覆盖非晶SiO2层；
所述栅金属电极位于非晶SiO2层上方单晶AlN层的上表面，栅金属电极与AlGaN超薄势垒层之间形成肖特基接触。
2.根据权利要求1所述的一种增强型AlN/AlGaN/GaN HEMT器件，其特征在于：所述衬底为硅衬底。
3.根据权利要求1所述的一种增强型AlN/AlGaN/GaN HEMT器件，其特征在于：所述GaN沟道层的厚度为1～5μm；所述非晶SiO2层的厚度为5～15nm；所述单晶AlN层的厚度为15～25nm。
4.根据权利要求1所述的一种增强型AlN/AlGaN/GaN HEMT器件，其特征在于：所述AlGaN超薄势垒层的厚度为5～7nm，Al元素的摩尔含量为25％～30％。
5.根据权利要求1所述的一种增强型AlN/AlGaN/GaN HEMT器件，其特征在于：所述漏金属电极和源金属电极由Ti、Al、Ni、Au四层金属组成；所述栅金属电极由Ni、Au两层金属组成。
6.根据权利要求1所述的一种增强型AlN/AlGaN/GaN HEMT器件，其特征在于：所述栅金属电极位于靠近源金属电极的一侧。
7.权利要求1～6任一项所述的一种增强型AlN/AlGaN/GaN HEMT器件的制备方法，其特征在于包括以下步骤：
步骤1，在衬底上依次外延GaN沟道层和AlGaN超薄势垒层；
步骤2，在AlGaN超薄势垒层上生长非晶SiO2层；
步骤3，在非晶SiO2层上进行光刻、湿法腐蚀，保留栅下SiO2层；
步骤4，在步骤3所得基片的表面沉积单晶AlN层；
步骤5，在单晶AlN层上进行光刻、刻蚀，形成台面隔离；
步骤6，在单晶AlN层上再次进行光刻，暴露出漏金属电极和源金属电极区域，通过刻蚀去除漏金属电极和源金属电极区域下的单晶AlN层；
步骤7，通过蒸镀、剥离、退火形成漏金属电极和源金属电极；
步骤8，通过光刻、蒸镀、剥离，在非晶SiO2层上方单晶AlN层的上表面形成栅金属电极。
8.根据权利要求7所述的一种增强型AlN/AlGaN/GaN HEMT器件的制备方法，其特征在于：步骤1中所述外延GaN沟道层和AlGaN超薄势垒层采用金属有机化学气相沉积进行生长制备，生长温度为850～950℃；步骤2中所述非晶SiO2层采用等离子增强化学气相沉积生长制备，生长温度为230～320℃。
9.根据权利要求7所述的一种增强型AlN/AlGaN/GaN HEMT器件的制备方法，其特征在于：步骤3中所述湿法腐蚀采用质量分数比为HF:HN4F＝1:7～1:5的缓冲氧化物刻蚀剂溶液浸泡10～20s进行湿法腐蚀。
10.根据权利要求7所述的一种增强型AlN/AlGaN/GaN HEMT器件的制备方法，其特征在于：步骤4中所述单晶AlN层采用脉冲激光沉积生长制备，生长温度为800～900℃；步骤5中所述刻蚀采用感应耦合等离子进行刻蚀，刻蚀反应气体为Cl2和BCl3混合气体，压强为5～7mTorr，上射频功率为200～300W，下射频功率为50～100W，刻蚀时间为100～150s；步骤6中所述刻蚀采用感应耦合等离子进行刻蚀，刻蚀反应气体为Cl2和BCl3混合气体，压强为5～7mTorr，上射频功率为200～300W，下射频功率为50～100W，刻蚀时间为10～20s；步骤7中所述退火的气氛为N2，退火温度为800～900℃，保温时间为20～40s，升温速率为15～20℃/s。
CN201910806263.4A 2019-08-29 2019-08-29 一种增强型AlN/AlGaN/GaN HEMT器件及其制备方法 Pending CN110459595A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910806263.4A CN110459595A (zh) 2019-08-29 2019-08-29 一种增强型AlN/AlGaN/GaN HEMT器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910806263.4A CN110459595A (zh) 2019-08-29 2019-08-29 一种增强型AlN/AlGaN/GaN HEMT器件及其制备方法

Publications (1)

Publication Number Publication Date
CN110459595A true CN110459595A (zh) 2019-11-15

Family

ID=68489793

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910806263.4A Pending CN110459595A (zh) 2019-08-29 2019-08-29 一种增强型AlN/AlGaN/GaN HEMT器件及其制备方法

Country Status (1)

Country Link
CN (1) CN110459595A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111668101A (zh) * 2020-06-03 2020-09-15 西安电子科技大学 一种增强型氮化镓高电子迁移率晶体管及其制备方法
CN115117150A (zh) * 2022-08-24 2022-09-27 成都功成半导体有限公司 一种GaN HEMT功率器件及其制备方法
CN115799332A (zh) * 2023-02-13 2023-03-14 江西兆驰半导体有限公司 一种极性硅基高电子迁移率晶体管及其制备方法
WO2023103536A1 (zh) * 2021-12-06 2023-06-15 华南理工大学 一种增强型GaN HEMT射频器件及其制备方法
WO2024040465A1 (en) * 2022-08-24 2024-02-29 Innoscience (suzhou) Semiconductor Co., Ltd. Nitride-based semiconductor device and method for manufacturing the same

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008277640A (ja) * 2007-05-02 2008-11-13 Toshiba Corp 窒化物半導体素子
US20150243775A1 (en) * 2010-02-26 2015-08-27 Infineon Technologies Austria Ag Nitride semiconductor device
CN105355555A (zh) * 2015-10-28 2016-02-24 中国科学院微电子研究所 一种GaN基增强型功率电子器件及其制备方法
CN108258043A (zh) * 2018-01-11 2018-07-06 北京华碳科技有限责任公司 一种GaN基增强型MOS高电子迁移率晶体管器件及其制备方法
CN109873034A (zh) * 2019-03-22 2019-06-11 华南理工大学 沉积多晶AlN的常关型HEMT功率器件及其制备方法
CN110034171A (zh) * 2018-01-11 2019-07-19 世界先进积体电路股份有限公司 高电子移动率晶体管
CN210429824U (zh) * 2019-08-29 2020-04-28 华南理工大学 一种增强型AlN/AlGaN/GaN HEMT器件

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008277640A (ja) * 2007-05-02 2008-11-13 Toshiba Corp 窒化物半導体素子
US20150243775A1 (en) * 2010-02-26 2015-08-27 Infineon Technologies Austria Ag Nitride semiconductor device
CN105355555A (zh) * 2015-10-28 2016-02-24 中国科学院微电子研究所 一种GaN基增强型功率电子器件及其制备方法
CN108258043A (zh) * 2018-01-11 2018-07-06 北京华碳科技有限责任公司 一种GaN基增强型MOS高电子迁移率晶体管器件及其制备方法
CN110034171A (zh) * 2018-01-11 2019-07-19 世界先进积体电路股份有限公司 高电子移动率晶体管
CN109873034A (zh) * 2019-03-22 2019-06-11 华南理工大学 沉积多晶AlN的常关型HEMT功率器件及其制备方法
CN210429824U (zh) * 2019-08-29 2020-04-28 华南理工大学 一种增强型AlN/AlGaN/GaN HEMT器件

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111668101A (zh) * 2020-06-03 2020-09-15 西安电子科技大学 一种增强型氮化镓高电子迁移率晶体管及其制备方法
WO2023103536A1 (zh) * 2021-12-06 2023-06-15 华南理工大学 一种增强型GaN HEMT射频器件及其制备方法
CN115117150A (zh) * 2022-08-24 2022-09-27 成都功成半导体有限公司 一种GaN HEMT功率器件及其制备方法
WO2024040465A1 (en) * 2022-08-24 2024-02-29 Innoscience (suzhou) Semiconductor Co., Ltd. Nitride-based semiconductor device and method for manufacturing the same
CN115799332A (zh) * 2023-02-13 2023-03-14 江西兆驰半导体有限公司 一种极性硅基高电子迁移率晶体管及其制备方法

Similar Documents

Publication Publication Date Title
CN110190116B (zh) 一种高阈值电压常关型高电子迁移率晶体管及其制备方法
CN110459595A (zh) 一种增强型AlN/AlGaN/GaN HEMT器件及其制备方法
US11888052B2 (en) Semiconductor device and manufacturing method thereof employing an etching transition layer
WO2019136864A1 (zh) 基于复合势垒层结构的iii族氮化物增强型hemt及其制作方法
CN110112215B (zh) 兼具栅介质与刻蚀阻挡功能结构的功率器件及制备方法
CN113380623A (zh) 通过p型钝化实现增强型HEMT的方法
CN110518068A (zh) 一种具有p-GaN栅结构的常关型InAlN/GaN HMET器件及其制备方法
CN210429824U (zh) 一种增强型AlN/AlGaN/GaN HEMT器件
CN111900203A (zh) 一种GaN基高空穴迁移率晶体管及其制备方法
CN109037326A (zh) 一种具有p型埋层结构的增强型hemt器件及其制备方法
CN109888013A (zh) 镁掺杂制备的增强型GaN基HEMT器件及其制备方法
CN111081763B (zh) 一种场板下方具有蜂窝凹槽势垒层结构的常关型hemt器件及其制备方法
CN110429127B (zh) 一种氮化镓晶体管结构及其制备方法
CN111223777A (zh) GaN基HEMT器件及其制作方法
CN111739801A (zh) 一种SOI基p-GaN增强型GaN功率开关器件的制备方法
CN115579290B (zh) 一种p-GaN增强型器件制备方法
CN104465403A (zh) 增强型AlGaN/GaN HEMT器件的制备方法
CN114883406B (zh) 一种增强型GaN功率器件及其制备方法
CN111755330A (zh) 一种半导体结构及其制造方法
CN115799331A (zh) 一种基于蓝宝石衬底的多凹槽AlGaN/GaN HEMT器件
CN111739800B (zh) 一种SOI基凹栅增强型GaN功率开关器件的制备方法
CN209766426U (zh) 一种沉积多晶AlN的常关型HEMT器件
CN114899227A (zh) 一种增强型氮化镓基晶体管及其制备方法
CN209675293U (zh) 一种增强型器件
CN114496788A (zh) 一种p型沟道氮化镓晶体管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination