CN111668101A - 一种增强型氮化镓高电子迁移率晶体管及其制备方法 - Google Patents

一种增强型氮化镓高电子迁移率晶体管及其制备方法 Download PDF

Info

Publication number
CN111668101A
CN111668101A CN202010496654.3A CN202010496654A CN111668101A CN 111668101 A CN111668101 A CN 111668101A CN 202010496654 A CN202010496654 A CN 202010496654A CN 111668101 A CN111668101 A CN 111668101A
Authority
CN
China
Prior art keywords
gallium nitride
region
layer
wafer
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010496654.3A
Other languages
English (en)
Other versions
CN111668101B (zh
Inventor
刘志宏
蔡鸣
张进成
周弘
赵胜雷
王泽宇
郝璐
张苇杭
张雅超
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202010496654.3A priority Critical patent/CN111668101B/zh
Publication of CN111668101A publication Critical patent/CN111668101A/zh
Application granted granted Critical
Publication of CN111668101B publication Critical patent/CN111668101B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种增强型氮化镓高电子迁移率晶体管及其制备方法,其中,所述增强型氮化镓高电子迁移率晶体管包括:晶圆,设置在所述晶圆上的源电极和漏电极,设置在所述晶圆上且位于所述源电极和所述漏电极之间的栅电极;其中,所述晶圆包括氮化镓外延结构;所述晶圆内设有一非晶材料区域,所述非晶材料区域位于所述栅电极下面。本发明提供的增强型氮化镓高电子迁移率晶体管通过对栅电极下面的部分势垒层进行离子注入,破坏晶格结构,形成非晶材料,从而对栅电极下面的二维电子气形成耗尽,以实现增强型晶体管的设计,其结构简单,工艺过程易于控制,成本较低,且器件可靠性高。

Description

一种增强型氮化镓高电子迁移率晶体管及其制备方法
技术领域
本发明属于半导体技术领域,具体涉及一种增强型氮化镓高电子迁移率晶体管及其制备方法。
背景技术
随着微电子技术的发展,以氮化镓为代表的第三代宽禁带半导体材料由于具有更大的禁带宽度、更高的临界击穿电场和较高的电子饱和漂移速度等优点,已成为微波/毫米波系统领域应用的理想材料。同时,由于氮化镓材料的临界电场强度是硅材料的11倍,氮化镓异质结结构的二维电子气的迁移率也比硅材料的迁移率高两倍左右,而氮化镓材料的Baliga优值系数要比硅材料高1400倍左右,因此氮化镓在电力电子器件领域也有非常大的潜力,是下一代高效率电力电子器件的重要候选材料之一。
由于氮化镓材料具有较强的自发极化系数,常规的氮化镓高电子迁移率晶体管属于常开型,或者称耗尽型,在栅电极无电压偏置的时候,沟道保持导通状态。但是,很多应用场合需要常关型即增强型的晶体管器件,在栅电极无电压偏置的时候,沟道要保持关断状态,以提高射频和电力电子电路和系统的安全性,并且减少负压产生电路和保护电路的需求,从而简化电路和系统设计。
目前,公开报道的实现增强型氮化镓高电子迁移率晶体管的主要技术有以下几种:一是在栅电极下面引入p型三族氮化物的帽层结构;二是在栅电极下的势垒层中进行凹槽刻蚀;三是采用薄层势垒的氮化镓异质结外延结构。
然而,现有的这几种增强型氮化镓高电子迁移率晶体管结构在实现过程中采用的刻蚀工艺或外延生长工艺的成本过高,且工艺过程不易控制,从而导致形成的器件性能不稳定;此外,现有的增强型氮化镓高电子迁移率晶体管结构的大尺寸晶圆均匀性较差,批次可重复性不高。
发明内容
为了解决现有技术中存在的上述问题,本发明提供了一种增强型氮化镓高电子迁移率晶体管及其制备方法。本发明要解决的技术问题通过以下技术方案实现:
一种增强型氮化镓高电子迁移率晶体管,包括:晶圆,设置在所述晶圆上的源电极和漏电极,设置在所述晶圆上且位于所述源电极和所述漏电极之间的栅电极;其中,
所述晶圆包括氮化镓外延结构;
所述晶圆内设有一非晶材料区域,所述非晶材料区域位于所述栅电极下面。
在本发明的一个实施例中,所述非晶材料区域的宽度与所述栅电极的栅脚宽度相同。
在本发明的一个实施例中,所述非晶材料区域是通过对所述晶圆进行离子注入形成的,其中,注入的离子为氮离子、氩离子、氪离子或氙离子。
在本发明的一个实施例中,所述晶圆自下而上依次包括衬底、三族氮化物复合缓冲区、沟道层以及复合势垒区,其中,所述非晶材料区域起始于所述复合势垒区的上表面,且距离所述复合势垒区下表面的距离为1-8nm。
在本发明的一个实施例中,所述衬底为高阻硅,其中,所述高阻硅的电阻率为1000-30000Ω·cm,晶向为(111);
或为半绝缘碳化硅,或为半绝缘蓝宝石,或为半绝缘金刚石,或为半绝缘氮化铝。
在本发明的一个实施例中,所述三族氮化物复合缓冲区自下而上依次包括成核区、过渡区和核心缓冲区;其中,
所述成核区的材料为氮化铝,厚度为50-300nm;
所述过渡区的材料为多层不同组分的铝镓氮过渡层,或氮化铝/氮化镓超晶格层,且所述过渡区的厚度为0.5-1.5μm;
所述的核心缓冲区的材料为氮化镓,或铝镓氮,或氮化铝,厚度为0.5-10μm。
在本发明的一个实施例中,所述沟道层的材料为氮化镓,或铟镓氮,或铝镓氮,厚度为10-500nm。
在本发明的一个实施例中,所述复合势垒区包括核心势垒层;或所述复合势垒区包括核心势垒层和隔离层;或所述复合势垒区包括核心势垒层和帽层;或所述复合势垒区包括核心势垒层、隔离层以及帽层;其中,
所述隔离层位于所述沟道层之上,且所述隔离层的材料为氮化铝,厚度为0.1-2nm;
所述核心势垒层位于所述隔离层之上,且所述核心势垒层的材料为铝镓氮,其中铝的组分为0.2-0.4,厚度为5-40nm;或为铟铝氮,其中铟的组分为0.1-0.2,厚度为5-40nm;
所述帽层位于所述核心势垒层之上,且所述帽层的材料为氮化镓,厚度为0.5-3nm;或者为氮化硅,厚度为0.5-3nm。
在本发明的一个实施例中,所述栅电极为T型结构。
本发明的另一个实施例还提供了一种增强型氮化镓高电子迁移率晶体管的制备方法,包括:
制作包括氮化镓外延结构的晶圆;
在所述晶圆上制作源电极和漏电极;
在整个样品表面淀积介质层;
光刻所述介质层以形成离子待注入窗口;
通过所述离子待注入窗口对所述晶圆进行离子注入,以在所述晶圆内形成非晶区域;
去除所述介质层,并在所述非晶区域上制作栅电极,以完成器件的制作。
本发明的有益效果:
1、本发明提供的增强型氮化镓高电子迁移率晶体管通过对栅电极下面的部分势垒层进行离子注入,破坏晶格结构,形成非晶材料,从而对栅电极下面的二维电子气形成耗尽,以实现增强型晶体管的设计,其结构简单,工艺过程易于控制,成本较低,且器件可靠性高;
2、本发明提供的增强型氮化镓高电子迁移率晶体管避免了现有氮化物材料浅刻蚀工艺大尺寸晶圆的均匀性差、批次可重复性不高、刻蚀损伤比较高等缺点,且保持了较高的器件跨导性能与微波增益性能,适用于微波/毫米波的功率放大器件以及电力电子电路芯片等领域。
以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
图1是本发明实施例提供的一种增强型氮化镓高电子迁移率晶体管结构示意图;
图2是本发明实施例提供的具有氮化镓外延结构的晶圆结构示意图;
图3是本发明实施例提供的一种增强型氮化镓高电子迁移率晶体管的制备方法流程图;
图4a~4h是本发明实施例提供的具有氮化镓高电子迁移率晶体管外延结构的晶圆的制作方法示意图;
图5a~5j是本发明实施例提供的增强型氮化镓高电子迁移率晶体管的制备方法示意图;
附图标记说明:
1-晶圆、2-源电极、3-漏电极、4-栅电极、5-非晶材料区域、11-衬底、12-三族氮化物复合缓冲区、13-沟道层、14-复合势垒区、21-成核区、22-过渡区、23-核心缓冲区、26-隔离层、27-核心势垒层、28-帽层、31-介质层、32-光刻胶、33-曝光区域、34-光刻胶空隙、35-介质空隙。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述,但本发明的实施方式不限于此。
实施例一
请参见图1,图1是本发明实施例提供的一种增强型氮化镓高电子迁移率晶体管结构示意图,包括:
晶圆1,设置在晶圆1上的源电极2和漏电极3,设置在晶圆1上且位于源电极2和漏电极3之间的栅电极4;其中,
晶圆1包括氮化镓外延结构;
晶圆1内设有一非晶材料区域5,非晶材料区域5位于栅电极4下面。
进一步地,非晶材料区域5的宽度与栅电极4的栅脚宽度相同。
在本实施例中,非晶材料区域5是通过对晶圆1进行离子注入形成的,其中,注入的离子为氮离子、氩离子、氪离子或氙离子,也可以是其他离子。
具体地,本实施例通过离子注入工艺在栅电极下面的晶圆1的表面区域进行离子注入,形成非晶材料区域,使栅电极下面的二维电子气在无栅电极偏压时消失,从而实现了增强型的氮化镓高电子迁移率晶体管。
进一步地,请参见图2,图2是本发明实施例提供的具有氮化镓外延结构的晶圆结构示意图,其中,晶圆1自下而上依次包括衬底11、三族氮化物复合缓冲区12、沟道层13以及复合势垒区14,其中,非晶材料区域5起始于复合势垒区14的上表面,且距离复合势垒区14下表面的距离为1-8nm。
可选地,衬底11的材料为高阻硅,电阻率为1000-30000Ω·cm,晶向为111,厚度为50-1500μm;或者,衬底11的材料还可以为半绝缘碳化硅、半绝缘蓝宝石、半绝缘金刚石或半绝缘氮化铝。
优选的,衬底11为高阻硅,电阻率为5000Ω·cm,晶向为111,尺寸为6寸,厚度为575μm。
进一步地,三族氮化物复合缓冲区12自下而上依次包括成核区21、过渡区22和核心缓冲区23;其中,
成核区21的材料为氮化铝,厚度为50-300nm;
过渡区22的材料为多层不同组分的铝镓氮过渡层,或氮化铝/氮化镓超晶格层,且过渡区22的厚度为0.5-1.5μm;的核心缓冲区23的材料为氮化镓,或铝镓氮,或氮化铝,厚度为0.5-10μm。
优选地,成核区21的材料为氮化铝,厚度为180nm。
优选地,过渡区22的材料为氮化铝/氮化镓超晶格层,厚度为1μm。
优选地,核心缓冲区23的材料为氮化镓,并进行了Fe掺杂,厚度为1μm。
进一步地,沟道层13的材料为氮化镓,或铟镓氮,或铝镓氮,厚度为10-500nm。
优选地,沟道层13的材料为氮化镓,厚度为300nm。
进一步地,复合势垒区14包括核心势垒层26;或复合势垒区14包括核心势垒层26和隔离层27;或复合势垒区14包括核心势垒层26和帽层28;或复合势垒区14包括核心势垒层26、隔离层27以及帽层28;其中,
隔离层27位于沟道层13之上,且隔离层27的材料为氮化铝,厚度为0.1-2nm;
核心势垒层26位于隔离层27之上,且核心势垒层26的材料为铝镓氮,其中铝的组分为0.2-0.4,厚度为5-40nm;或为铟铝氮,其中铟的组分为0.1-0.2,厚度为5-40nm;
帽层28位于核心势垒层26之上;且帽层28的材料为氮化镓,厚度为0.5-3nm;或者为氮化硅,厚度为0.5-3nm。
进一步地,请继续参见图2,本实施例提供的复合势垒区14包括核心势垒层26、隔离层27以及帽层28。
优选地,核心势垒层26的材料为铝镓氮,其中,铝组分为0.25,厚度为20nm;隔离层27的材料为铝镓氮,厚度为1nm;帽层28的材料是氮化镓,厚度为2nm。
具体地,本实施例通过对栅电极4下的帽层28和部分核心势垒层27进行离子注入,使原子晶格被破坏,形成非晶区域5,从而对栅电极4下面的二维电子气形成耗尽。其中,注入的离子种类为氮,或氩,或氪,或氙,或其他离子;复合势垒区14未被离子注入的区域深度为1-8nm;优选地,注入的离子种类为氩,注入的深度为18nm,未注入的核心势垒层26剩余4nm。
在本实施例中,源电极2和漏电极3的材料为钛/铝/镍或其他金属/金,或为钛/铝或其它金属电极;或为钽/铝或其它金属电极;其厚度为50-800nm。
优选地,源电极2和漏电极3的材料均为钛/铝/镍/金,厚度为20/120/40/50nm。
进一步地,栅电极4的材料为镍、钛、金或铝,其厚度为50-1000nm;优选地,栅电极4的材料为镍/金,厚度为50nm/300nm。
优选地,本实施例采用的栅电极4为T型结构,其中,栅脚宽度为100nm,厚度为100nm,栅头宽度为500nm,厚度为250nm。
可选地,栅电极4还可采用与源电极2和漏电极3相同的结构。
进一步地,栅电极4还包括一绝缘介质层,其位于帽层28和栅金属电极之间。该绝缘介质层的材料为氧化铝、氧化硅、氧化铪、氧化锆、氮化铝或氮化硅。可选地,该绝缘介质层还可以为包括氧化铝、氧化硅、氧化铪、氧化锆、氮化铝、氮化硅中的两种或两种以上的叠层。
在常规的氮化镓高电子迁移率晶体管中,由于三族氮化物的势垒层具有比沟道层高的自发极化系数,从而在势垒层与沟道层之间形成二维电子气沟道,形成耗尽型器件。本实施例通过在栅电极下面的部分势垒层中进行离子注入,对原子晶格造成破坏,形成非晶材料。非晶势垒层无极化电荷,因而在栅电极下面的沟道层中无二维电子气产生,形成增强型器件。
本实施例提供的增强型氮化镓高电子迁移率晶体管结构,结构简单,工艺过程易于控制,不需要三族氮化物的刻蚀工艺以及外延生长工艺,成本较低,且器件可靠性高;同时,避免了氮化物材料浅刻蚀工艺大尺寸晶圆的均匀性差、刻蚀损伤比较高等缺点。
此外,与现有技术在栅电极下面引入p型三族氮化物的帽层结构以实现增强型氮化镓高电子迁移率晶体管相比,本实施例提供的增强型氮化镓高电子迁移率晶体管由于不用增加额外的p型帽层,保持了比较小的栅电极到沟道的距离,从而使器件具有较高的跨导性能和微波毫米波增益性能;且由于保持了势垒层外延材料的厚度,防止了栅极漏电特性变差;同时,与现有技术采用薄层势垒的氮化镓异质结外延结构相比,本实施例提供的增强型氮化镓高电子迁移率晶体管避免了在栅源之间和栅漏之间的接入区域的薄层势垒,从而减弱了由薄层势垒表面态引起的电流崩塌效应和射频色散效应,使器件具有较好、较稳定性能,适用于于微波/毫米波的功率放大器件、电力电子电路芯片等领域。
实施例二
在上述实施例一的基础上,本实施例提供了一种增强型氮化镓高电子迁移率晶体管的制备方法。请参见图3,图3是本发明实施例提供的一种增强型氮化镓高电子迁移率晶体管的制备方法流程图,包括以下步骤:
S1:制作包括氮化镓外延结构的晶圆,具体包括:
S11:选取晶向为111的高阻硅作为衬底。
S12:在该高阻硅衬底上依次制备三族氮化物复合缓冲区、沟道层以及复合势垒区。
具体地,首先采用MOCVD(Metal-organic Chemical Vapor Deposition,金属有机化合物化学气相沉淀)设备与技术在高阻硅衬底上依次外延生长成核区、过渡区和核心缓冲区,以形成三族氮化物复合缓冲区。
然后,继续采用MOCVD设备与技术在核心缓冲区上外延生长沟道层。
最后,同样采用MOCVD设备与技术在沟道层上依次外延生长隔离层、核心势垒层以及帽层,以形成复合势垒区。
至此,完成具有氮化镓高电子迁移率晶体管外延结构的晶圆的制作。
S2:在晶圆上制作源电极和漏电极。
具体地,在具有氮化镓高电子迁移率晶体管外延结构的晶圆上,采用光刻工艺,制作源电极和漏电极窗口。
采用金属蒸发和剥离工艺在源电极和漏电极窗口淀积金属,以完成源电极和漏电极的制作。其中,金属材料为钛/铝/镍/金,厚度为20/120/40/50nm,退火温度为825℃,时间为30s。
S3:在整个样品表面淀积介质层。
具体地,在步骤S2得到的样品表面,淀积一层介质,该介质材料为氮化硅,厚度为30nm,以形成介质层。
S4:光刻介质层以形成离子待注入窗口。
具体地,先在介质层上甩涂光刻胶,材料为PMMA,厚度为300nm;
使用电子束光刻设备与技术,对光刻胶进行曝光,形以成曝光区域,其尺寸为250nm。
对曝光区域进行显影,形成光刻胶空隙。
以光刻胶为掩膜,对介质层进行刻蚀,形成介质空隙。
采用氧气等离子体设备,去除光刻胶,以形成离子待注入窗口。
S5:通过离子待注入窗口对晶圆进行离子注入,以在晶圆内形成非晶区域。
具体地,以介质层作为掩膜,离子待注入窗口对晶圆进行离子注入,形成非晶区域;其中,注入离子为氮离子、氩离子、氪离子或氙离子,注入深度18nm。
S6:去除介质层,并在非晶区域上制作栅电极,以完成器件的制作。
具体地,采用BOE腐蚀液,去除介质层。
采用光刻工艺,制作栅电极窗口。
采用金属蒸发和剥离工艺,制作栅电极4,材料为镍/金,厚度为50/400nm,退火温度为400℃,时间为5min。
实施例三
在上述实施例二的基础上,本实施提供了一种详细的制备方法,以制备形成上述实施例一所述的增强型氮化镓高电子迁移率晶体管,具体包括以下步骤:
步骤1:采用MOCVD设备与技术在高阻硅衬底11上外延生长三族氮化镓材料,制作具有氮化镓高电子迁移率晶体管外延结构的晶圆1。请参见图4a~4h,图4a~4h是本发明实施例提供的具有氮化镓高电子迁移率晶体管外延结构的晶圆的制作方法示意图,具体如下:
1a)选取晶向为(111)的高阻硅作为衬底11,如图4a所示;
1b)采用MOCVD设备与技术,在衬底11上外延生长厚度为180nm的成核层21,材料为氮化铝,如图4b所示;
1c)采用MOCVD设备与技术,在成核层21上外延生长厚度为1μm的过渡层22,材料为氮化铝/氮化镓超晶格,如图4c所示;
1d)采用MOCVD设备与技术,在过渡层22上外延生长厚度为1μm的缓冲层23,材料为氮化镓,如图4d所示;
1e)采用MOCVD设备与技术,在缓冲层23上外延生长厚度为300nm的沟道层13,材料为氮化镓,如图4e所示;
1f)采用MOCVD设备与技术,在沟道层13上外延生长1nm的隔离层26,材料为氮化铝,如图4f所示;
1g)采用MOCVD设备与技术,在隔离层26上外延生长20nm的核心势垒层27,材料为铝镓氮,如图4g所示;
1h)采用MOCVD设备与技术,在核心势垒层27上外延生长2nm的帽层28,材料为氮化镓,如图4g所示。
至此,完成具有氮化镓高电子迁移率晶体管外延结构的晶圆1的制作。
步骤2:请参见图5a~5j,图5a~5j是本发明实施例提供的增强型氮化镓高电子迁移率晶体管的制备方法示意图。在步骤1的基础上,在具有氮化镓高电子迁移率晶体管外延结构的晶圆1上,采用光刻工艺,制作源电极和漏电极窗口,并采用金属蒸发和剥离工艺,制作源电极2和漏电极3,材料为钛/铝/镍/金,厚度为20/120/40/50nm,退火温度为825℃,时间为30s,如图5a所示。
步骤3:在步骤2制作完成的样品表面,淀积一层介质,材料为氮化硅,厚度为30nm,以形成介质层31,如图5b所示。
步骤4:在介质层31上,甩涂光刻胶32,材料为PMMA,厚度为300nm,如图5c所示。
步骤5:在光刻胶32上,使用电子束光刻设备与技术,进行曝光,形成曝光区域33,尺寸为250nm,如图5d所示。
步骤6:对曝光区域33进行显影,形成光刻胶空隙34,如图5e所示。
步骤7:以光刻胶32为掩膜,对介质层31进行刻蚀,形成介质空隙35,如图5f所示。
步骤8:采用氧气等离子体设备,去除光刻胶32,如图5g所示。
步骤9:以介质层31作为掩膜,进行离子注入,形成非晶区域5;注入离子为氩离子,剂量5×1016cm-2,注入深度18nm,如图5h所示。
步骤10:采用BOE腐蚀液,去除介质层31,如图5i所示。
步骤11:采用光刻工艺,制作栅电极窗口,采用金属蒸发和剥离工艺,制作栅电极4,材料为镍/金,厚度为50/400nm,退火温度为400℃,时间为5min,如图5j所示。
至此,完成增强型氮化镓高电子迁移率晶体管的制备。
本发明提供的增强型氮化镓高电子迁移率晶体管的制备方法在实际中,工艺流程可能与上述流程不同,但无论具体实现方式如何,所有基于本发明所提出的器件结构所进行的结构、方法或功能上的变换均应包含在本发明的保护范围内。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明,不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干简单推演或替换,都应当视为属于本发明的保护范围。

Claims (10)

1.一种增强型氮化镓高电子迁移率晶体管,其特征在于,包括:晶圆(1),设置在所述晶圆(1)上的源电极(2)和漏电极(3),设置在所述晶圆(1)上且位于所述源电极(2)和所述漏电极(3)之间的栅电极(4);其中,
所述晶圆(1)包括氮化镓外延结构;
所述晶圆(1)内设有一非晶材料区域(5),所述非晶材料区域(5)位于所述栅电极(4)下面。
2.根据权利要求1所述的增强型氮化镓高电子迁移率晶体管,其特征在于,所述非晶材料区域(5)的宽度与所述栅电极(4)的栅脚宽度相同。
3.根据权利要求1所述的增强型氮化镓高电子迁移率晶体管,其特征在于,所述非晶材料区域(5)是通过对所述晶圆(1)进行离子注入形成的,其中,注入的离子为氮离子、氩离子、氪离子或氙离子。
4.根据权利要求1所述的增强型氮化镓高电子迁移率晶体管,其特征在于,所述晶圆(1)自下而上依次包括衬底(11)、三族氮化物复合缓冲区(12)、沟道层(13)以及复合势垒区(14),其中,所述非晶材料区域(5)起始于所述复合势垒区(14)的上表面,且距离所述复合势垒区(14)下表面的距离为1-8nm。
5.根据权利要求4所述的增强型氮化镓高电子迁移率晶体管,其特征在于,所述衬底(11)为高阻硅,其中,所述高阻硅的电阻率为1000-30000Ω·cm,晶向为(111);
或为半绝缘碳化硅,或为半绝缘蓝宝石,或为半绝缘金刚石,或为半绝缘氮化铝。
6.根据权利要求4所述的增强型氮化镓高电子迁移率晶体管,其特征在于,所述三族氮化物复合缓冲区(12)自下而上依次包括成核区(21)、过渡区(22)和核心缓冲区(23);其中,
所述成核区(21)的材料为氮化铝,厚度为50-300nm;
所述过渡区(22)的材料为多层不同组分的铝镓氮过渡层,或氮化铝/氮化镓超晶格层,且所述过渡区(22)的厚度为0.5-1.5μm;
所述的核心缓冲区(23)的材料为氮化镓,或铝镓氮,或氮化铝,厚度为0.5-10μm。
7.根据权利要求4所述的增强型氮化镓高电子迁移率晶体管,其特征在于,所述沟道层(13)的材料为氮化镓,或铟镓氮,或铝镓氮,厚度为10-500nm。
8.根据权利要求4所述的增强型氮化镓高电子迁移率晶体管,其特征在于,所述复合势垒区(14)包括核心势垒层(26);或所述复合势垒区(14)包括核心势垒层(26)和隔离层(27);或所述复合势垒区(14)包括核心势垒层(26)和帽层(28);或所述复合势垒区(14)包括核心势垒层(26)、隔离层(27)以及帽层(28);其中,
所述隔离层(27)位于所述沟道层(13)之上,且所述隔离层(27)的材料为氮化铝,厚度为0.1-2nm;
所述核心势垒层(26)位于所述隔离层(27)之上,且所述核心势垒层(26)的材料为铝镓氮,其中铝的组分为0.2-0.4,厚度为5-40nm;或为铟铝氮,其中铟的组分为0.1-0.2,厚度为5-40nm;
所述帽层(28)位于所述核心势垒层(26)之上,且所述帽层(28)的材料为氮化镓,厚度为0.5-3nm;或者为氮化硅,厚度为0.5-3nm。
9.根据权利要求1所述的增强型氮化镓高电子迁移率晶体管,其特征在于,所述栅电极(4)为T型结构。
10.一种增强型氮化镓高电子迁移率晶体管的制备方法,其特征在于,包括:
制作包括氮化镓外延结构的晶圆;
在所述晶圆上制作源电极和漏电极;
在整个样品表面淀积介质层;
光刻所述介质层以形成离子待注入窗口;
通过所述离子待注入窗口对所述晶圆进行离子注入,以在所述晶圆内形成非晶区域;
去除所述介质层,并在所述非晶区域上制作栅电极,以完成器件的制作。
CN202010496654.3A 2020-06-03 2020-06-03 一种增强型氮化镓高电子迁移率晶体管及其制备方法 Active CN111668101B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010496654.3A CN111668101B (zh) 2020-06-03 2020-06-03 一种增强型氮化镓高电子迁移率晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010496654.3A CN111668101B (zh) 2020-06-03 2020-06-03 一种增强型氮化镓高电子迁移率晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN111668101A true CN111668101A (zh) 2020-09-15
CN111668101B CN111668101B (zh) 2022-07-01

Family

ID=72385928

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010496654.3A Active CN111668101B (zh) 2020-06-03 2020-06-03 一种增强型氮化镓高电子迁移率晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN111668101B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024040465A1 (en) * 2022-08-24 2024-02-29 Innoscience (suzhou) Semiconductor Co., Ltd. Nitride-based semiconductor device and method for manufacturing the same

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101009326A (zh) * 2007-02-01 2007-08-01 中国电子科技集团公司第五十五研究所 复合隔离层氮化物高电子迁移率晶体管外延结构及制造方法
CN101188201A (zh) * 2006-11-24 2008-05-28 日产自动车株式会社 制造半导体器件的方法以及利用该方法制造的产品
US20080303064A1 (en) * 2007-06-11 2008-12-11 Sanken Electric Co., Ltd. Field-effect semiconductor device and method of fabrication
JP2013106019A (ja) * 2011-11-17 2013-05-30 Toyota Central R&D Labs Inc 半導体装置とその製造方法
US20140001478A1 (en) * 2012-06-27 2014-01-02 Triquint Semiconductor, Inc. Group iii-nitride transistor using a regrown structure
CN106158947A (zh) * 2015-04-07 2016-11-23 苏州能屋电子科技有限公司 Ⅲ族氮化物增强型mis-hemt器件及其制备方法
CN106876459A (zh) * 2017-02-22 2017-06-20 中国科学院苏州纳米技术与纳米仿生研究所 Ⅲ族氮化物hemt模块及其制法
CN108198855A (zh) * 2016-12-08 2018-06-22 新唐科技股份有限公司 半导体元件、半导体基底及其形成方法
CN109524454A (zh) * 2017-09-18 2019-03-26 世界先进积体电路股份有限公司 增强型高电子迁移率晶体管及其形成方法
CN110459595A (zh) * 2019-08-29 2019-11-15 华南理工大学 一种增强型AlN/AlGaN/GaN HEMT器件及其制备方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101188201A (zh) * 2006-11-24 2008-05-28 日产自动车株式会社 制造半导体器件的方法以及利用该方法制造的产品
CN101009326A (zh) * 2007-02-01 2007-08-01 中国电子科技集团公司第五十五研究所 复合隔离层氮化物高电子迁移率晶体管外延结构及制造方法
US20080303064A1 (en) * 2007-06-11 2008-12-11 Sanken Electric Co., Ltd. Field-effect semiconductor device and method of fabrication
JP2013106019A (ja) * 2011-11-17 2013-05-30 Toyota Central R&D Labs Inc 半導体装置とその製造方法
US20140001478A1 (en) * 2012-06-27 2014-01-02 Triquint Semiconductor, Inc. Group iii-nitride transistor using a regrown structure
CN106158947A (zh) * 2015-04-07 2016-11-23 苏州能屋电子科技有限公司 Ⅲ族氮化物增强型mis-hemt器件及其制备方法
CN108198855A (zh) * 2016-12-08 2018-06-22 新唐科技股份有限公司 半导体元件、半导体基底及其形成方法
CN106876459A (zh) * 2017-02-22 2017-06-20 中国科学院苏州纳米技术与纳米仿生研究所 Ⅲ族氮化物hemt模块及其制法
CN109524454A (zh) * 2017-09-18 2019-03-26 世界先进积体电路股份有限公司 增强型高电子迁移率晶体管及其形成方法
CN110459595A (zh) * 2019-08-29 2019-11-15 华南理工大学 一种增强型AlN/AlGaN/GaN HEMT器件及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024040465A1 (en) * 2022-08-24 2024-02-29 Innoscience (suzhou) Semiconductor Co., Ltd. Nitride-based semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
CN111668101B (zh) 2022-07-01

Similar Documents

Publication Publication Date Title
JP7263540B2 (ja) エンハンスメントモードiii族-n高電子移動度トランジスタ及びディプリーションモードiii族-n高電子移動度トランジスタの両方を有する半導体構造体
US7550784B2 (en) Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
US8481376B2 (en) Group III nitride semiconductor devices with silicon nitride layers and methods of manufacturing such devices
US7652311B2 (en) III-nitride device with reduced piezoelectric polarization
JP2001230407A (ja) 半導体装置
JP2007165431A (ja) 電界効果型トランジスタおよびその製造方法
JP2010045343A (ja) 半導体デバイス
KR20070091629A (ko) 질화물계 트랜지스터를 위한 캡층 및/또는 패시베이션층,트랜지스터 구조 및 그 제조방법
US10340376B2 (en) Heterojunction field-effect transistor having germanium-doped source and drain regions
CN113380623A (zh) 通过p型钝化实现增强型HEMT的方法
JP2009026975A (ja) 半導体装置
CN111668101B (zh) 一种增强型氮化镓高电子迁移率晶体管及其制备方法
CN111969046A (zh) 高线性度增强型氮化镓高电子迁移率晶体管及制备方法
CN111081772A (zh) 氮化镓晶体管及其制造方法
KR20190112523A (ko) 이종접합 전계효과 트랜지스터 및 그 제조 방법
WO2021186546A1 (ja) 半導体装置およびその製造方法
CN112420827A (zh) N面GaN HEMT器件及其制作方法
TWI791364B (zh) 常關型氮化鎵元件的製造方法
US8120139B2 (en) Void isolated III-nitride device
KR101375685B1 (ko) 질화물 반도체 소자 및 그 제조 방법
JPH04125940A (ja) 電界効果トランジスタ及びその製造方法
CN116936359A (zh) 具有阻挡层的p-GaN栅HEMT器件及其制备方法
WO2020228018A1 (zh) 一种半导体结构的制备方法
KR20220083619A (ko) 고전자이동도 트랜지스터 및 그 제조방법
KR20220083618A (ko) 고전자이동도 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant