CN106876459A - Ⅲ族氮化物hemt模块及其制法 - Google Patents

Ⅲ族氮化物hemt模块及其制法 Download PDF

Info

Publication number
CN106876459A
CN106876459A CN201710097227.6A CN201710097227A CN106876459A CN 106876459 A CN106876459 A CN 106876459A CN 201710097227 A CN201710097227 A CN 201710097227A CN 106876459 A CN106876459 A CN 106876459A
Authority
CN
China
Prior art keywords
semiconductor
type grid
grid
hemt
thermistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710097227.6A
Other languages
English (en)
Other versions
CN106876459B (zh
Inventor
李维毅
杨辉
蔡勇
张宝顺
陈敬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Institute of Nano Tech and Nano Bionics of CAS
Original Assignee
Suzhou Institute of Nano Tech and Nano Bionics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Institute of Nano Tech and Nano Bionics of CAS filed Critical Suzhou Institute of Nano Tech and Nano Bionics of CAS
Priority to CN201710097227.6A priority Critical patent/CN106876459B/zh
Publication of CN106876459A publication Critical patent/CN106876459A/zh
Application granted granted Critical
Publication of CN106876459B publication Critical patent/CN106876459B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66431Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本申请公开了一种Ⅲ族氮化物HEMT模块,其包括:Ⅲ族氮化物HEMT器件,包括源、漏、栅极以及异质结构等,该栅极包括保护型栅极和耗尽型栅极;以及,与所述HEMT器件电连接的驱动模块和过温、过流保护模块等。藉由本申请的前述器件设计,可以通过耗尽型栅极实现HEMT器件的导通、关断,并通过保护型栅极作为安全开关对HEMT器件进行保护,同时通过过温、过流保护模块等实现HEMT器件中温度、电流的监控,以及,通过集成的驱动模块还可实现对HEMT器件的控制并提供失效保护,且减小寄生电容等的影响,克服现有耗尽型HEMT器件在实际使用中的缺陷。本申请还公开了制作所述Ⅲ族氮化物HEMT模块的方法。

Description

Ⅲ族氮化物HEMT模块及其制法
技术领域
本申请涉及一种Ⅲ族氮化物HEMT模块,特别涉及一种集成驱动器和安全开关的保护型栅极结构Ⅲ族氮化物HEMT器件模块及其制法。属于电子器件功率模块技术领域。
背景技术
HEMT器件是充分利用半导体的异质结结构形成的二维电子气而制成的。与Ⅲ-Ⅵ族(如AlGaAs/GaAs HEMT)相比,Ⅲ族氮化物半导体由于压电极化和自发极化效应,在异质结构(Heterostructure),如:AlGaN/GaN,能够形成高浓度的二维电子气。所以在使用Ⅲ族氮化物制成的HEMT器件中,势垒层一般不需要进行掺杂。同时,Ⅲ族氮化物还具有大的禁带宽度、较高的饱和电子漂移速度、高的临界击穿电场和极强的抗辐射能力等特点,能够满下一代电力电子系统对功率器件更大功率、更高频率、更小体积和更高温度的工作的要求。
现有的Ⅲ族氮化物半导体HEMT器件,特别是耗尽型HEMT器件作为高频器件或者高压大功率开关器件使用时,存在系统安全性问题,且设计电路复杂。而通过薄势垒层、凹栅结构、P型盖帽层和F处理等技术实现的增强型HEMT器件也存在自身不足,难以实现性能优异稳定的增强型器件。
近年来,为解决耗尽型器件的安全性问题以及可靠稳定的增强型器件实现困难的问题,一些Ⅲ族氮化物半导体HEMT生产厂家或研究单位开发出了耗尽型器件驱动电路与Ⅲ族氮化物半导体HEMT集成模块,用以对耗尽型器件提供负的驱动电压并进行保护,但是此类集成模块中需集成Si MOSFET等进行掉电保护,但这又会对整体芯片面积,导通电阻等性能造成严重影响,而且还需增加引线,因而还会增大寄生电容电感,此外,受Si MOSFET工作速度的限制,整体器件工作速度也会降低。
发明内容
本申请的主要目的在于提供一种Ⅲ族氮化物HEMT模块及其制法,以克服现有技术中的不足。
为实现前述发明目的,本申请采用的技术方案包括:
本申请实施例提供了一种Ⅲ族氮化物HEMT模块,包括驱动模块和Ⅲ族氮化物HEMT器件,所述HEMT器件包括源极、漏极、栅极以及异质结构,所述异质结构包括第一半导体和第二半导体,所述第二半导体形成于第一半导体表面,并具有宽于第一半导体的带隙,所述源极与漏极通过形成于所述异质结构中的二维电子气电连接,所述第一半导体设置于源极和漏极之间,所述栅极包括保护型栅极和耗尽型栅极,所述保护型栅极设于第二半导体上,并位于源、漏极之间靠近源极一侧,且对应于所述保护型栅极的栅下沟道为增强型模式,所述耗尽型栅极设置于保护型栅极与漏极之间靠近保护型栅极一侧,且对应于所述耗尽型栅极的栅下沟道为耗尽型模式,所述耗尽型栅极与第二半导体之间分布有绝缘介质层,在所述HEMT器件工作时,所述保护型栅极、耗尽型栅极分别由所述驱动模块提供的第一控制信号、第二控制信号控制,所述第一控制信号包括用以控制所述保护型栅极的开关信号,所述第二控制信号包括用以控制所述耗尽型栅极的输入信号。
进一步的,在所述HEMT器件处于正常工作状态时,所述保护型栅极保持高电位,而由所述耗尽型栅极控制所述HEMT的导通与关断。
进一步的,所述源极、漏极分别与电源的低电位、高电位连接。
在一些较佳实施方案中,所述Ⅲ族氮化物HEMT模块还包括过温保护模块和/或过流保护模块。
在一些较佳实施方案中,所述驱动模块与Ⅲ族氮化物HEMT器件集成设置。
进一步的,所述Ⅲ族氮化物HEMT模块具有整体集成封装结构。
本申请实施例还提供了一种制作所述Ⅲ族氮化物HEMT模块的方法,包括:
(1)在衬底上生长形成外延层,所述外延层包括异质结构,所述异质结构包括第一半导体和第二半导体,所述第二半导体形成于第一半导体表面,并具有宽于第一半导体的带隙,且在所述异质结构中形成有二维电子气;
(2)至少采用薄势垒层技术、凹栅技术、P型盖帽层技术、氟的等离子处理技术以及F离子注入技术中的任一种方式对所述外延层中与保护型栅极对应的区域进行处理,以耗尽对应于保护型栅极的栅下二维电子气;
(3)在经步骤(2)处理后的外延层表面设置绝缘介质层;
(4)制作与所述异质结构配合的源极和漏极,并使所述第一半导体设置于源极和漏极之间,以及使所述源极与漏极通过形成于所述异质结构中的二维电子气电连接;
(5)制作保护型栅极和耗尽型栅极,使所述保护型栅极设于第二半导体上,并位于源、漏极之间靠近源极一侧,以及使所述耗尽型栅极设置于所述绝缘介质层上,并位于保护型栅极与漏极之间靠近保护型栅极一侧,形成基于Ⅲ族氮化物HEMT器件;
(6)将所述HEMT器件与驱动模块连接,所述驱动模块至少用以分别向所述保护型栅极、耗尽型栅极提供第一控制信号、第二控制信号,所述第一控制信号包括用以控制所述保护型栅极的开关信号,所述第二控制信号包括用以控制所述耗尽型栅极的输入信号。
在一些较佳实施方案中,所述制作方法还可包括:将所述基于Ⅲ族氮化物HEMT器件与过温保护模块和/或过流保护模块集成设置。
进一步的,前述过温保护模块与所述驱动模块及所述保护型栅极连接。
更进一步的,前述过温保护模块包括与所述HEMT器件集成设置的热敏电阻和/或肖特基二极管,所述热敏电阻和/或肖特基二极管与所述驱动模块及所述保护型栅极连接。
进一步的,前述过流保护模块与所述驱动模块及所述源极连接。
进一步的,前述第一半导体、第二半导体均采用Ⅲ族氮化物。
进一步的,所述驱动模块与Ⅲ族氮化物HEMT器件集成设置。
较之现有技术,本申请的Ⅲ族氮化物HEMT模块采用同时具有保护型栅极和常规耗尽型栅极的Ⅲ族氮化物HEMT器件,可以通过保护型栅极实现对器件的保护,并通过常规耗尽型栅极实现导通关断,进而再通过集成驱动模块、过温保护模块、过流保护模块等,可以实现器件工作过程中的温度、电流监控等,并减小寄生电容等影响,尤其是可以同时提供保护而解决耗尽型器件在使用中的安全性问题。
附图说明
图1是本申请一典型实施例中一种具有保护型栅极的Ⅲ族氮化物HEMT器件的结构示意图(保护型栅极以凹栅为例)。
图2a是现有的一种耗尽型HEMT器件在关断状态下结构示意图。
图2b是现有的一种耗尽型HEMT器件出现掉电故障或者开机状态的结构示意图。
图3是本申请一典型实施例中一种Ⅲ族氮化物HEMT模块的结构示意图。
图4是本申请一典型实施例中一种驱动器的驱动信号的时序示意图。
图5是本申请一典型实施例中一种具有保护型栅极的Ⅲ族氮化物HEMT器件(保护型栅极以凹栅为例)在正常工作关断状态下的示意图。
图6是本申请一典型实施例中一种具有保护型栅极的Ⅲ族氮化物HEMT器件(保护型栅极以凹栅为例)出现掉电故障或者开机状态下的示意图。
图7是本申请一典型实施例中一种器件版图中集成有温度传感器的Ⅲ族氮化物HEMT器件的示意图。
图8是AlGaN/GaN异质结中二维电子气迁移率随温度变化的图谱。
附图标记说明:1—衬底,2—氮化镓(GaN),3—二维电子气,4—AlN空间层,5—AlxGa(1-x)N势垒层(0<x<1),6—GaN盖帽层,7—沟道耗尽区,8—绝缘介质层,9—源极,10—漏极,11—保护型栅极,12—常规耗尽型栅极,13—源极,14—漏极,15—保护型栅极,16—常规耗尽型栅极,17—热敏电阻,18—肖特基二极管,19—热敏电阻的负极,20—热敏电阻的正极,21—肖特基二极管的负极,22—肖特基二极管的正极。
具体实施方式
下文将对本申请的技术方案作更为详尽的解释说明。但是,应当理解,在本申请范围内,本申请的上述各技术特征和在下文(如实施例)中具体描述的各技术特征之间都可以互相组合,从而构成新的或优选的技术方案。限于篇幅,在此不再一一累述。
本申请实施例的一个方面提供的一种Ⅲ族氮化物HEMT模块包括驱动模块和Ⅲ族氮化物HEMT器件,所述HEMT器件包括源极、漏极、栅极以及异质结构,所述异质结构包括第一半导体和第二半导体,所述第二半导体形成于第一半导体表面,并具有宽于第一半导体的带隙,所述源极与漏极通过形成于所述异质结构中的二维电子气电连接,所述第一半导体设置于源极和漏极之间,所述栅极包括保护型栅极和耗尽型栅极,所述保护型栅极设于第二半导体上,并位于源、漏极之间靠近源极一侧,且对应于所述保护型栅极的栅下沟道为增强型模式,所述耗尽型栅极设置于保护型栅极与漏极之间靠近保护型栅极一侧,且对应于所述耗尽型栅极的栅下沟道为耗尽型模式,所述耗尽型栅极与第二半导体之间分布有绝缘介质层,在所述HEMT器件工作时,所述保护型栅极、耗尽型栅极分别由所述驱动模块提供的第一控制信号、第二控制信号控制,所述第一控制信号包括用以控制所述保护型栅极的开关信号,所述第二控制信号包括用以控制所述耗尽型栅极的输入信号。
在一些实施方案中,所述保护型栅极的栅下沟道的增强型模式可以通过任一合适方式实现,例如可以通过薄势垒层技术、凹栅技术、P型盖帽层技术、氟的等离子处理技术以及F离子注入技术等中的至少一者实现,且不限于此。前述的这些技术可以参考如下文献实施,例如:Appl.Phys.Lett.,68(4),1996年1月22日;IEEE transactions on electrondevice,54卷,12期,2007年13月;IEEE transactions on electron device letters,34卷,7期,2013年6月;IEEE transactions on electron device letters,26卷,第435-437页,2013年6月。
进一步的,在所述HEMT器件处于正常工作状态时,所述保护型栅极保持高电位,而由所述耗尽型栅极控制所述HEMT的导通与关断。
进一步的,所述源极、漏极分别与电源的低电位、高电位连接。
进一步的,所述源极、漏极与第二半导体均形成欧姆接触。
进一步的,所述第一半导体、第二半导体均采用Ⅲ族氮化物,例如AlGaN、GaN、AlInGaN等等,且不限于此。
优选的,所述驱动模块与Ⅲ族氮化物HEMT器件集成设置,此时所述Ⅲ族氮化物HEMT模块亦可被称之为具有集成驱动器和安全开关的Ⅲ族氮化物HEMT模块。
在一些较佳实施方案中,所述Ⅲ族氮化物HEMT模块还包括过温保护模块和/或过流保护模块。所述过温保护模块和/或过流保护模块优选与所述HEMT器件集成设置。更进一步的,所述Ⅲ族氮化物HEMT模块可以具有整体集成封装结构。
进一步的,所述过温保护模块与所述驱动模块及所述保护型栅极连接。
进一步的,所述过流保护模块与所述驱动模块及所述源极连接。
在一些尤为优选的实施方案中,所述过温保护模块包括与所述HEMT器件集成设置的热敏电阻和/或肖特基二极管,所述热敏电阻和/或肖特基二极管与所述驱动模块及所述保护型栅极连接。
进一步的,所述热敏电阻和/或肖特基二极管与所述HEMT器件单片集成,且所述热敏电阻和/或肖特基二极管与所述HEMT器件之间彼此电学隔离。
更进一步的,所述热敏电阻或肖特基二极管包含正极、负极、绝缘介质层以及异质结构,所述异质结构包括所述的第一半导体和第二半导体,所述正极与负极通过所述异质结构中的二维电子气相连接,所述第一半导体设置于所述正极与负极之间,所述绝缘介质层形成于所述第二半导体表面,并设置在所述正极和负极之间。
更具体的,前述热敏电阻和/或肖特基二极管中的异质结构与前述HEMT器件中的异质结构可以由同一外延片中的第一、第二半导体形成的。其中,为使热敏电阻、肖特基二极管、HEMT器件之间的相互影响尽可能的少,可以通过离子注入等本领域已知的方式将热敏电阻、肖特基二极管、HEMT器件之间彼此电学隔离。
更具体的,前述热敏电阻和/或肖特基二极管中的绝缘介质层与前述HEMT器件中的绝缘介质层可以是同一个连续的绝缘介质层,也可以是彼此独立的两个绝缘介质层。
更进一步的,所述热敏电阻的正极、负极均与所述第二半导体形成欧姆接触。
更进一步的,所述肖特基二极管的正极与所述第二半导体形成肖特基接触,负极与所述第二半导体形成欧姆接触。
更进一步的,所述热敏电阻或肖特基二极管的正极与所述保护型栅极连接,负极与电流监测装置连接。所述电流监测装置包括电流表等,且不限于此。
在一些更为优选的实施方案中,在所述热敏电阻中,所述异质结构内的二维电子气被部分耗尽,使得所述热敏电阻在常温下的电阻值大于或等于1kΩ。
进一步的,在所述热敏电阻中,可以通过前述的薄势垒层技术、凹栅技术、P型盖帽层技术、氟的等离子处理技术以及F离子注入技术中的至少一者处理所述异质结构内的沟道,从而使所述异质结构内的二维电子气被部分耗尽。
在一些尤为优选的实施方案中,所述Ⅲ族氮化物HEMT模块包括复数个热敏电阻和/或肖特基二极管,所述的复数个热敏电阻和/或肖特基二极管用以对所述Ⅲ族氮化物HEMT模块内的多个区域进行温度监控;优选的,所述的复数个热敏电阻和/或肖特基二极管与所述HEMT器件单片集成。
在一些实施方案中,所述过流保护模块包括采样电阻,所述过流保护模块与所述驱动模块、所述源极及电压监测装置连接。所述电压监测装置包括电压表等,且不限于此。
在一些较佳实施方案中,所述Ⅲ族氮化物HEMT模块还包括DC-DC整流器、欠压保护电路等业界已知的组件,其中所述DC-DC整流器用于提供稳定的驱动电压,所述欠压保护电路用于保护器件。
当然,在前述的HEMT器件中,还可包含衬底、缓冲层等业界已知的外延结构层。
本申请实施例的另一个方面提供的一种制作所述Ⅲ族氮化物HEMT模块的方法包括:
(1)在衬底上生长形成外延层,所述外延层包括异质结构,所述异质结构包括第一半导体和第二半导体,所述第二半导体形成于第一半导体表面,并具有宽于第一半导体的带隙,且在所述异质结构中形成有二维电子气;
(2)至少采用薄势垒层技术、凹栅技术、P型盖帽层技术、氟的等离子处理技术以及F离子注入技术中的任一种方式对所述外延层中与保护型栅极对应的区域进行处理,以耗尽对应于保护型栅极的栅下二维电子气;
(3)在经步骤(2)处理后的外延层表面设置绝缘介质层;
(4)制作与所述异质结构配合的源极和漏极,并使所述第一半导体设置于源极和漏极之间,以及使所述源极与漏极通过形成于所述异质结构中的二维电子气电连接;
(5)制作保护型栅极和耗尽型栅极,使所述保护型栅极设于第二半导体上,并位于源、漏极之间靠近源极一侧,以及使所述耗尽型栅极设置于所述绝缘介质层上,并位于保护型栅极与漏极之间靠近保护型栅极一侧,形成基于Ⅲ族氮化物HEMT器件;
(6)将所述HEMT器件与驱动模块连接,所述驱动模块至少用以分别向所述保护型栅极、耗尽型栅极提供第一控制信号、第二控制信号,所述第一控制信号包括用以控制所述保护型栅极的开关信号,所述第二控制信号包括用以控制所述耗尽型栅极的输入信号。
优选的,所述的制作方法还包括:将所述驱动模块与Ⅲ族氮化物HEMT器件集成设置。此时形成的所述Ⅲ族氮化物HEMT模块亦可被称之为具有集成驱动器和安全开关的Ⅲ族氮化物HEMT模块。
在一些实施方案中,所述的制作方法还包括:将所述基于Ⅲ族氮化物HEMT器件与过温保护模块和/或过流保护模块集成设置。更进一步的,所述Ⅲ族氮化物HEMT模块可以具有整体集成封装结构。
进一步的,所述过温保护模块与所述驱动模块及所述保护型栅极连接。
进一步的,所述过流保护模块与所述驱动模块及所述源极连接。
在一些较佳实施方案中,所述过温保护模块包括与所述HEMT器件集成设置的热敏电阻和/或肖特基二极管,所述热敏电阻和/或肖特基二极管与所述驱动模块及所述保护型栅极连接。
在一些尤为优选的实施方案中,所述热敏电阻或肖特基二极管与所述HEMT器件单片集成,且所述热敏电阻、肖特基二极管与所述HEMT器件之间彼此电学隔离。
进一步的,所述热敏电阻或肖特基二极管包含正极、负极、绝缘介质层以及异质结构,所述异质结构包括所述的第一半导体和第二半导体,所述正极与负极通过所述异质结构中的二维电子气相连接,所述第一半导体设置于所述正极与负极之间,所述绝缘介质层形成于所述第二半导体表面,并设置在所述正极和负极之间。
更为优选的,所述热敏电阻的正极、负极均与所述第二半导体形成欧姆接触。
更进一步的,所述肖特基二极管的正极与所述第二半导体形成肖特基接触,负极与所述第二半导体形成欧姆接触。
更进一步的,所述热敏电阻或肖特基二极管的正极与所述保护型栅极连接,负极与电流监测装置(例如电流表等)连接。
在一些更为优选的实施方案中,所述Ⅲ族氮化物HEMT模块包括复数个热敏电阻和/或肖特基二极管,所述的复数个热敏电阻和/或肖特基二极管用以对所述Ⅲ族氮化物HEMT模块内的多个区域进行温度监控。
进一步优选的,所述的复数个热敏电阻和/或肖特基二极管与所述HEMT器件单片集成。
在一些较佳实施方案中,所述过流保护模块包括采样电阻,所述过流保护模块与所述驱动模块、所述源极及电压监测装置(例如电压表等)连接。
进一步的,所述源极、漏极与第二半导体均形成欧姆接触。
进一步的,所述第一半导体、第二半导体均采用Ⅲ族氮化物,如AlGaN、GaN、AlInGaN等等。
在一些实施方案中,所述的制作方法还可包括:至少采用前述的薄势垒层技术、凹栅技术、P型盖帽层技术、氟的等离子处理技术以及F离子注入技术中的任一种方式对所述外延层中对应于所述热敏电阻的区域进行处理,以使所述异质结构中对应于所述热敏电阻的二维电子气被部分耗尽,直至所述热敏电阻在常温下的电阻值大于或等于1kΩ。
藉由本申请的前述设计,可以克服现有耗尽型HEMT在实际使用中的安全性问题,并同时实现过温、过流保护等,以及减小寄生电容等的影响,极大提升HEMT器件的应用前景。
请参阅图1所示,本申请一典型实施例中的一种具有集成驱动器和保护电路的Ⅲ族氮化物HEMT模块包括Ⅲ族氮化物HEMT器件和与所述HEMT器件集成封装的驱动模块(亦称驱动器)及保护电路等。
前述Ⅲ族氮化物HEMT器件(如下简称HEMT器件)包括源极9、漏极10、异质结构、保护型栅极11,绝缘介质层8(如下简称介质层)和常规耗尽型栅极12,所述源极9与漏极10通过异质结构中的二维电子气3(2DEG)相连接,所述异质结构包括第一半导体2和第二半导体13,所述第一半导体2设置于源极9和漏极10之间,所述第二半导体13形成于第一半导体2表面,并具有宽于第一半导体2的带隙,第二半导体13的上方还有盖帽层14。
进一步的,保护型栅极11可设置于第二半导体13靠近源极一侧,其栅下沟道为增强型模式,即在零偏压下其栅下沟道二维电子气被耗尽。此处的“增强型模式”可通过任一合适方式实现,例如可以选用但不限于前文所述的薄势垒层技术、凹栅技术、P型盖帽层技术、氟的等离子处理技术以及F离子注入技术等。
进一步的,常规耗尽型栅极可形成于介质层表面,并设置于保护型栅极与漏极之间靠近保护型栅极一侧,其栅下沟道为耗尽型模式。
进一步的,绝缘介质层8形成于盖帽层14和常规耗尽型栅极表面,并设置在所述源极9和漏极10之间。
进一步的,第一半导体2和第二半导体13均采用Ⅲ族氮化物。
进一步的,源极9和漏极10分别与供电电源的低电位和高电位连接,且都与第二半导体13形成欧姆接触。
进一步的,在所述HEMT器件工作时,保护型栅极11和常规耗尽型栅极12分别由一控制信号控制,且在所述HEMT器件处于正常工作状态时,保护型栅极11维持高电位,由常规耗尽型栅极12控制器件的导通与关断。
进一步的,前述驱动器及保护电路可以包括输出负压的DC-DC整流器、欠压保护电路、与Ⅲ族氮化物HEMT器件源级相连接的采样电阻、与HEMT器件单片集成的热敏电阻以及肖特基二极管等。
更进一步的,前述热敏电阻与肖特基二极管都可包括正极、负极、绝缘介质层以及异质结构,所述热敏电阻、肖特基二极管的正极与负极通过形成于异质结构中的二维电子气相连接,所述异质结构包括第一半导体和第二半导体,所述第一半导体设置于正极与负极之间,所述第二半导体形成于第一半导体表面,并具有宽于第一半导体的带隙。而绝缘介质层形成于第二半导体表面,并设置在所述正极和负极之间。
进一步的,前述热敏电阻的正极、负极都与第二半导体形成欧姆接触。
进一步的,前述肖特基二极管的正极与第二半导体形成肖特基接触,负极与第二半导体形成欧姆接触。
进一步的,所述热敏电阻的器件区域内二维电子气被部分耗尽,使得其在常温下阻值较大,应不小于1kΩ,可采用的方式有:刻蚀区域内势垒层,或者使用P型盖帽层,或者利用氟离子注入处理区域内沟道,等等,其具体的实施方案可参阅前文所列出的文献,亦可采用业界已知的其它操作方式。
进一步的,前述热敏电阻的正极与所述HEMT器件的保护型栅极相连接,负极引出接入刻蚀电流监测装置,用于监控电流变化。
进一步的,前述肖特基二极管的正极与所述HEMT器件的保护型栅极相连接,负极引出连接电流监测装置(例如电流表),用于监控电流变化。
进一步的,由前述热敏电阻与肖特基二极管构成的温度传感器(即过温保护模块)与前述HEMT器件集成在同一个芯片上,
进一步的,在单个的前述Ⅲ族氮化物HEMT器件的版图上可集成多个热敏电阻与肖特基二极管,以实现多点温度监控。
进一步的,前述的驱动器能够稳定输出控制保护型栅极的开关信号以及控制常规耗尽型栅极的输入信号。
进一步的,前述的驱动器可以通过前述热敏电阻的电流引出连接电流监测装置(例如电流表)而实现过温保护。
进一步的,前述的驱动器可以通过将采样电阻两端连接电压监测装置(例如电压表)而实现过流保护。
进一步的,前述的驱动器还可在故障发生时通过其故障信号输出端输出故障信号。
本申请的该典型实施例提供的Ⅲ族氮化物HEMT模块至少具有如下优点:
其一、通过将保护型栅电极与常规耗尽型栅集成,并使保护型栅电极和常规耗尽型栅分别由一控制信号控制,且在所述HEMT器件处于正常工作状态时,使保护型栅电极维持高电位,而由常规耗尽型栅控制器件的导通与关断,如此,可以利用保护型栅电极对器件进行掉电保护,并且实现器件在上电阶段的冷开启。
其二、通过将热敏电阻等与Ⅲ族氮化物HEMT器件集成在同一个芯片上,单个Ⅲ族氮化物HEMT器件版图上可集成多个温度传感器,能更高集成度地实现多点温度监控,同时实现对器件芯片原位的过温保护;
其三、通过将Ⅲ族氮化物HEMT与驱动器、安全开关等集成设置,特别是单片集成,可以有效减小器件所需芯片面积,缩小器件导通电阻,节约成本,提高模块的集成度,减少引线,从而减少可能的寄生电容电感,且模块工作性能不会如现有的HEMT模块那样受诸如Si基器件等外加器件的性能的限制,因而还有助于大幅提高器件的工作速度。
下面将结合附图及一些更为具体的实施案例对本申请的技术方案进行清楚、完整的描述。
请参阅图2a所示,在现有的一种普通耗尽型HEMT器件(以AlGaN/GaN器件为例)中,当栅极12施加零偏压或者没有加偏压时,源极9和漏极10都与二维电子气3相连接,所以HEMT器件的源极和9和漏极10是导通的,HEMT器件处于开启状态,所以将其称为常开型HEMT器件。为了使器件维持关断状态,需要使源极9和漏极10之间的二维电子气3全部耗尽或者至少局部区域的二维电子气耗尽,这可以通过在栅极12上施加电压耗尽栅下沟道的二维电子气来实现。当栅极12加负偏压达到栅极电压Vg<Vth时,Vth为器件的阈值电压,对于普通耗尽型HEMT来说Vth一般为负值,栅下沟道中二维电子气被耗尽,形成沟道耗尽区7,从而实现器件的关断。然而,由于器件一直需要较负的栅压Vg实现关断。如图2b所示,当驱动电路出现故障并使栅极电压出现掉电故障时,栅极12电压为零,容易造成器件的误开启。而当漏极10电压较大时,容易使器件失效。除此之外,当器件从无电压施加状态到施加电压进行开机时,即使栅极12施加较负的电压,由于栅极12电压与漏极10电压存在的时序差异,栅极12电压信号晚于漏极10电压信号,导致器件处于高压开启状态,从而导致热开机,进而使得器件失效。此类安全性问题极大的影响了HEMT器件的实用性以及商用价值。即使通过将此类HEMT器件与Si MOSFET等集成以进行掉电保护,例如提供对耗尽型器件的负的驱动电压并进行保护,但是,这样的方式对整体芯片面积,导通电阻等性能都会造成影响,也会增加器件成本,此外由于引线的增加,也增大了寄生电容、电感。同时受Si MOSFET等的工作速度限制,还会使整体器件的工作速度大幅降低。
鉴于前述现有HEMT器件存在的缺陷,本案发明人提出了本申请的技术方案。
请再次参阅图1,本申请的该实施例提供的一种Ⅲ族氮化物HEMT器件(以AlGaN/GaN器件为例,获得保护型栅极的方式以凹栅为例)具有保护型栅极结构。该HEMT器件的源极9、漏极10位于器件两侧,且在靠近源极9一侧的一个区域中,作为势垒层的第二半导体5(如AlxGa(1-x)N,0<x<1)被刻蚀形成凹槽,用于耗尽对应于该区域的沟道二维电子气。在该凹槽中,前述第一半导体2(如GaN)上生长有一介质层8(如Si3N4),介质层上方有一栅极,该栅极可被称为保护型栅极11。在该保护型栅极11与漏极10之间且靠近保护型栅极11一侧可设有另一栅极12,其栅下作为势垒层的第二半导体(如,AlGaN层)没有被刻蚀,可被称为常规耗尽型栅极。前述第一半导体2可设于一衬底1上(如蓝宝石、碳化硅和硅等)。而在衬底1上还可设置缓冲层等,且不限于此。
请继续参阅图3所示,对于该实施例的Ⅲ族氮化物HEMT器件,可以将其与驱动器以及保护电路集成在一个芯片上而形成一种Ⅲ族氮化物HEMT模块。
其中,通过将驱动器与该HEMT器件集成可有效减小寄生电容等的影响。
其中,利用该驱动器可以对HEMT器件进行驱动。该HEMT器件在工作时,保护型栅极11和常规耗尽型栅极12分别由驱动器上的不同控制信号控制。
例如,请参阅图4,在该HEMT器件处于正常工作状态,即处于0至t2时间段内时,保护型栅极11维持大于其阈值电压的高电位VgsE,由常规耗尽型栅极12在零电位和低于其阈值电压的VgsD控制器件的导通与关断。当器件出现掉电故障或从无电压施加状态到施加电压进行开机时,由于保护型栅极11和常规耗尽型栅极12均处于零电位,即t>t2的时间段,器件处于关断状态。
再请参阅图5,在该HEMT器件处于关断状态下时,由与该HEMT器件集成封装的驱动器对保护型栅极11与常规耗尽型栅极12分别输出高电位以及负电位,由于保护型栅极11维持高电位,其栅下二维电子气未被耗尽,而常规耗尽型栅极12上电压小于其阈值电压,耗尽其栅下沟道二维电子气,形成沟道耗尽区7,实现器件关断,与传统耗尽型HEMT关断状态基本一致。
前述保护电路可以包括过温保护模块(温度传感器)、过流保护模块等。其中,过温保护模块可以主要由热敏电阻、肖特基二极管等组成。而过流保护模块可以主要由采样电阻等组成。
进一步的,可以通过集成在该HEMT器件上的热敏电阻的电流引出连接电流监测装置(例如电流表),能实现过温保护。
进一步的,可以通过将采样电阻两端连接电压监测装置(例如电压表)实现过流保护。
又及,请参阅图6所述,在该实施例的HEMT器件出现掉电故障时,由与HEMT器件集成封装的驱动器输出的驱动电压变为零电位,使得保护型栅极11与常规耗尽型栅极12上的电压均为零电位,此时由于对于保护型栅极11,其上电压仍小于其阈值电压,其栅下二维电子气被耗尽,二维电子气被阻断,器件维持关闭,同时,由于保护型栅极11栅下沟道被耗尽,以及漏极10电压通过二维电子气3连接到耗尽型栅下沟道,使得常规耗尽型栅极12与其栅下沟道形成较负的相对电势差,当相对电势差超过其阈值电压时,常规耗尽型栅极12栅下二维电子气也被耗尽,导致沟道耗尽区7延伸至常规耗尽型栅极12栅下位置,防止器件的误开启。此外,当器件从无电压施加状态到施加电压进行开机时,即使由于栅压与漏端电压存在的时序差异,栅端电压晚于漏端电压,其保护型栅极上的零电位也会如同前述机制一样,是器件维持关断状态,使器件实现冷开机过程,避免失效,在这里不再赘述。
为了更好的理解本申请的实际应用价值,如下将详细的阐述该实施例的Ⅲ族氮化物HEMT模块的一种制作工艺,详文如下:
参阅图1,首先在衬底1上依次生长包括沟道层2(即前述第一半导体)、空间层4、势垒层5(即前述第二半导体)等的外延结构。实际的外延结构还可包括其他结构层,如成核层、高阻层和过渡层等结构,外延层结构中形成有二维电子气3,然后在势垒层5的上方生长盖帽层6,如果选用P型盖帽层的方式实现保护型栅极的方法,在盖帽层的上方还需要外延P型盖帽层,生长盖帽层、P型盖帽层的材料可以为AlGaN,但不限于此。
外延结束后对所获器件(如下亦称“样品”)的保护型栅极区域的势垒层及热敏电阻区域等进行处理,该过程可以分为以下三种情况,即:1.如采用凹栅刻蚀的方式,则在样品的表面用光刻的方法形成保护型栅极栅下需要刻蚀的区域的图形,之后将对应区域的势垒层进行刻蚀,从而耗尽保护型栅极栅下二维电子气,刻蚀的方法可以为电感耦合等离子体(ICP)刻蚀,但不限于此。2.如采用P型盖帽层的方式,则在样品的表面用光刻的方法形成保护型栅极栅下之外需要刻蚀的图形,之后将对应区域的P型盖帽层进行刻蚀,使除了栅下以外的沟道不被耗尽,刻蚀的方法可以为电感耦合等离子体(ICP)刻蚀,但不限于此。3.如采用氟离子注入处理的方式,则在样品的表面用光刻的方法形成保护型栅极栅下需要氟离子注入处理的区域的图形,之后将对应区域进行氟离子注入处理从而耗尽保护型栅极栅下二维电子气,氟离子注入处理的方式可以采用离子注入,但不限于此。
之后,在样品表面生长介质层8,其生长方式可以但不限于等离子增强化学气相沉积(PECVD)、原子层沉积(ALD)、低压化学气相沉积(LPCVD)和感应耦合等离子体化学气相沉积等常用的半导体沉积技术。沉积的介质可选但不限于氧化铝、氮化铝、氧化硅和氮化硅等半导体中常用的介质薄膜。
介质沉积完成后制作源极9和漏极10。首先在样品表面旋涂光刻胶,然后通过设计的掩膜版和光刻技术在样品表面形成源、漏极的图形化,之后要注意对介质层的刻蚀开孔,利用光刻胶作掩膜,其刻蚀方式可以但不限于反应离子刻蚀(RIE),然后再沉积金属,一般选择沉积钛、铝、镍、金(Ti、Al、Ni、Au,厚度可以分别为20nm、130nm、50nm、150nm)等多层金属,金属沉积后将源、漏极外的金属剥离干净,然后进行快速退火,条件为890℃退火30秒,退火后源极9和漏极10与二维电子气3相连接。
沉积完成后再通过光刻的方法形成保护型栅极11以及常规耗尽型栅极栅金属12的图形,在样品的势垒层刻蚀区域的上方沉积栅金属和剥离工艺,如果采用P型盖帽层的方式形成增强型沟道,则是在前述对P型盖帽层刻蚀后剩余的区域上沉积栅金属和剥离工艺,,形成保护型栅极11,除此之外还要再通过光刻的方法形成常规耗尽型栅极12栅金属的图形,在样品的介质层8的常规耗尽型电极12对应区域上方沉积栅金属和剥离工艺。栅金属一般选择Ni、Au等,厚度可以分别为50nm、150nm。
参照图5所示,最后制作实现的具有保护型栅极结构MISHEMT器件包括源极9(source,简写为S)、漏极10(drain,简写为D)、保护型栅极11、常规耗尽型栅极12、栅介质8、以及异质结构等,源极9、漏极10通过形成于异质结构中的二维电子气3电连接,异质结构主要由GaN和AlxGa(1-x)N半导体组成,源、漏极位于GaN盖帽层6表面并且通过欧姆接触与二维电子气3相连接,保护型栅极11设置于第二半导体5(AlxGa(1-x)N势垒层,0<x<1)上靠近源极9一侧,常规耗尽型栅极12形成于介质层6表面并设置于保护型栅极11与漏极9之间靠近保护型栅极11一侧。在保护型栅极11金属和常规耗尽型栅极12金属下均存在栅介质6,形成MISHEMT结构,并与异质结构表面形成肖基特接触。
参照图7所示,在制作具有保护型栅极结构的MISHEMT器件的版图中可集成一个或多个温度传感器。温度传感器可以由热敏电阻17和肖特基二极管18等构成。所述热敏电阻、肖特基二极管与HEMT器件之间可以通过离子注入等方式彼此隔离。其中热敏电阻17与肖特基二极管18都包括正极,负极,绝缘介质层以及异质结构,所述正极与负极通过该异质结构中的二维电子气相连接,所述异质结构包括所述的第一半导体和第二半导体,所述第一半导体设置于正极与负极之间,介质层形成于第二半导体表面,并设置在所述正极和负极之间。
其中,热敏电阻的正极、负极都与第二半导体形成欧姆接触。
其中,肖特基二极管的正极与第二半导体形成肖特基接触,负极与第二半导体形成欧姆接触。
其中,热敏电阻的正极与前述HEMT器件的保护型栅极相连接,负极引出接入刻蚀电流监测装置,用于监控电流变化。
进一步的,前述热敏电阻的器件区域内二维电子气被部分耗尽,使得其在常温下阻值较大,优选在1kΩ以上。可采用的耗尽二维电子气的方式有:刻蚀区域内势垒层,或者使用P型盖帽层,或者利用氟离子注入处理区域内沟道。
其中,肖特基二极管的正极与前述HEMT器件的保护型栅极相连接,负极引出连接电流监测装置(例如电流表),用于监控电流变化。
前述温度传感器的工作原理可如图8所示,即:由于二维电子气迁移率随温度变化具有较为明确的变化,例如,随着器件工作温度的升高,二维电子气的迁移率会随之降低,导致热敏电阻其阻值随温度发生变化,以及肖特基二极管的漏电流随温度发生变化(其原理可以参考PHYSICAL REVIEW B,72,045316,2005等文献)。
请再次参阅图3所示,将具有保护型栅极结构的HEMT器件与前述温度传感器等集成在一个芯片上(即“单片集成”),通过与该HEMT器件集成封装的驱动器进行驱动。在该HEMT器件工作时,保护型栅极(E-mode gate)和常规耗尽型栅极(D-mode gate)分别由驱动器上的不同控制信号控制。参阅图4,在该HEMT器件处于正常工作状态,即处于0至t2时间段内时,保护型栅极11维持大于其阈值电压的高电位VgsE,由常规耗尽型栅极12在零电位和低于其阈值电压的VgsD控制器件的导通与关断,当器件出现掉电故障或从无电压施加状态到施加电压进行开机时,由于保护型栅极11和常规耗尽型栅极12均处于零电位,即t>t2的时间段,器件处于关断状态。同时通过集成在器件上的热敏电阻的电流引出连接电流表等,即可实现过温保护。而将采样电阻两端连接电压表等即可实现过流保护。
本申请的技术内容及技术特征已揭示如上,然而熟悉本领域的技术人员仍可能基于本申请的教示及揭示而作种种不背离本申请精神的替换及修饰,因此,本申请保护范围应不限于实施例所揭示的内容,而应包括各种不背离本申请的替换及修饰,并为本专利申请权利要求所涵盖。

Claims (12)

1.一种Ⅲ族氮化物HEMT模块,其特征在于包括驱动模块和Ⅲ族氮化物HEMT器件,所述HEMT器件包括源极、漏极、栅极以及异质结构,所述异质结构包括第一半导体和第二半导体,所述第二半导体形成于第一半导体表面,并具有宽于第一半导体的带隙,所述源极与漏极通过形成于所述异质结构中的二维电子气电连接,所述第一半导体设置于源极和漏极之间,所述栅极包括保护型栅极和耗尽型栅极,所述保护型栅极设于第二半导体上,并位于源、漏极之间靠近源极一侧,且对应于所述保护型栅极的栅下沟道为增强型模式,所述耗尽型栅极设置于保护型栅极与漏极之间靠近保护型栅极一侧,且对应于所述耗尽型栅极的栅下沟道为耗尽型模式,所述耗尽型栅极与第二半导体之间分布有绝缘介质层,在所述HEMT器件工作时,所述保护型栅极、耗尽型栅极分别由所述驱动模块提供的第一控制信号、第二控制信号控制,所述第一控制信号包括用以控制所述保护型栅极的开关信号,所述第二控制信号包括用以控制所述耗尽型栅极的输入信号。
2.根据权利要求1所述的Ⅲ族氮化物HEMT模块,其特征在于:所述保护型栅极的栅下沟道的增强型模式是通过薄势垒层技术、凹栅技术、P型盖帽层技术、氟的等离子处理技术以及氟离子注入技术中的至少一者实现的。
3.根据权利要求1所述的Ⅲ族氮化物HEMT模块,其特征在于:在所述HEMT器件处于正常工作状态时,所述保护型栅极保持高电位,而由所述耗尽型栅极控制所述HEMT的导通与关断。
4.根据权利要求1所述的Ⅲ族氮化物HEMT模块,其特征在于:所述源极、漏极分别与电源的低电位、高电位连接;和/或,所述源极、漏极与第二半导体均形成欧姆接触;和/或,所述第一半导体、第二半导体均采用Ⅲ族氮化物。
5.根据权利要求1所述的Ⅲ族氮化物HEMT模块,其特征在于:所述Ⅲ族氮化物HEMT模块还包括过温保护模块和/或过流保护模块,所述过温保护模块与所述驱动模块及所述保护型栅极连接,所述过流保护模块与所述驱动模块及所述源极连接;优选的,所述过温保护模块包括与所述HEMT器件集成设置的热敏电阻和/或肖特基二极管,所述热敏电阻和/或肖特基二极管与所述驱动模块及所述保护型栅极连接。
6.根据权利要求5所述的Ⅲ族氮化物HEMT模块,其特征在于:所述热敏电阻和/或肖特基二极管与所述HEMT器件单片集成,且所述热敏电阻和/或肖特基二极管与所述HEMT器件之间彼此电学隔离;优选的,所述热敏电阻或肖特基二极管包含正极、负极、绝缘介质层以及异质结构,所述异质结构包括所述的第一半导体和第二半导体,所述正极与负极通过所述异质结构中的二维电子气相连接,所述第一半导体设置于所述正极与负极之间,所述绝缘介质层形成于所述第二半导体表面,并设置在所述正极和负极之间;优选的,所述热敏电阻的正极、负极均与所述第二半导体形成欧姆接触;优选的,所述肖特基二极管的正极与所述第二半导体形成肖特基接触,负极与所述第二半导体形成欧姆接触;优选的,所述热敏电阻或肖特基二极管的正极与所述保护型栅极连接,负极与电流监测装置连接;更为优选的,所述电流监测装置包括电流表;更为优选的,在所述热敏电阻中,所述异质结构内的二维电子气被部分耗尽,使得所述热敏电阻在常温下的电阻值大于或等于1kΩ;更为优选的,在所述热敏电阻中,是通过薄势垒层技术、凹栅技术、P型盖帽层技术、氟的等离子处理技术以及F离子注入技术中的至少一者处理所述异质结构内的沟道,从而使所述异质结构内的二维电子气被部分耗尽;更为优选的,所述过流保护模块包括采样电阻,所述过流保护模块与所述驱动模块、所述源极及电压监测装置连接;优选的,所述电压监测装置包括电压表;更为优选的,所述Ⅲ族氮化物HEMT模块包括复数个热敏电阻和/或肖特基二极管,所述的复数个热敏电阻和/或肖特基二极管用以对所述Ⅲ族氮化物HEMT模块内的多个区域进行温度监控;更为优选的,所述的复数个热敏电阻和/或肖特基二极管与所述HEMT器件单片集成。
7.根据权利要求1所述的Ⅲ族氮化物HEMT模块,其特征在于:所述驱动模块还包括DC-DC整流器和/或欠压保护电路。
8.根据权利要求1所述的Ⅲ族氮化物HEMT模块,其特征在于:所述驱动模块与Ⅲ族氮化物HEMT器件集成设置。
9.一种Ⅲ族氮化物HEMT模块的制法,其特征在于包括:
(1)在衬底上生长形成外延层,所述外延层包括异质结构,所述异质结构包括第一半导体和第二半导体,所述第二半导体形成于第一半导体表面,并具有宽于第一半导体的带隙,且在所述异质结构中形成有二维电子气;
(2)至少采用薄势垒层技术、凹栅技术、P型盖帽层技术、氟的等离子处理技术以及氟离子注入技术中的任一种方式对所述外延层中与保护型栅极对应的区域进行处理,以耗尽对应于保护型栅极的栅下二维电子气;
(3)在经步骤(2)处理后的外延层表面设置绝缘介质层;
(4)制作与所述异质结构配合的源极和漏极,并使所述第一半导体设置于源极和漏极之间,以及使所述源极与漏极通过形成于所述异质结构中的二维电子气电连接;
(5)制作保护型栅极和耗尽型栅极,使所述保护型栅极设于第二半导体上,并位于源、漏极之间靠近源极一侧,以及使所述耗尽型栅极设置于所述绝缘介质层上,并位于保护型栅极与漏极之间靠近保护型栅极一侧,形成基于Ⅲ族氮化物HEMT器件;
(6)将所述HEMT器件与驱动模块连接,所述驱动模块至少用以分别向所述保护型栅极、耗尽型栅极提供第一控制信号、第二控制信号,所述第一控制信号包括用以控制所述保护型栅极的开关信号,所述第二控制信号包括用以控制所述耗尽型栅极的输入信号。
10.根据权利要求9所述的制法,其特征在于还包括:将所述基于Ⅲ族氮化物HEMT器件与过温保护模块和/或过流保护模块集成设置;优选的,所述过温保护模块与所述驱动模块及所述保护型栅极连接;优选的,所述过流保护模块与所述驱动模块及所述源极连接;更为优选的,所述过温保护模块包括与所述HEMT器件集成设置的热敏电阻和/或肖特基二极管,所述热敏电阻和/或肖特基二极管与所述驱动模块及所述保护型栅极连接;更为优选的,所述热敏电阻和/或肖特基二极管与所述HEMT器件单片集成,且所述热敏电阻和/或肖特基二极管与所述HEMT器件之间彼此电学隔离;更为优选的,所述热敏电阻或肖特基二极管包含正极、负极、绝缘介质层以及异质结构,所述异质结构包括所述第一半导体和第二半导体,所述正极与负极通过所述异质结构中的二维电子气相连接,所述第一半导体设置于所述正极与负极之间,所述绝缘介质层形成于所述第二半导体表面,并设置在所述正极和负极之间;更为优选的,所述热敏电阻的正极、负极均与所述第二半导体形成欧姆接触;更为优选的,所述肖特基二极管的正极与所述第二半导体形成肖特基接触,负极与所述第二半导体形成欧姆接触;更为优选的,所述热敏电阻或肖特基二极管的正极与所述保护型栅极连接,负极与电流监测装置连接;更为优选的,所述电流监测装置包括电流表;更为优选的,所述Ⅲ族氮化物HEMT模块包括复数个热敏电阻和/或肖特基二极管,所述的复数个热敏电阻和/或肖特基二极管用以对所述Ⅲ族氮化物HEMT模块内的多个区域进行温度监控;更为优选的,所述的复数个热敏电阻和/或肖特基二极管与所述HEMT器件单片集成;更为优选的,所述过流保护模块包括采样电阻,所述过流保护模块与所述驱动模块、所述源极及电压监测装置连接;更为优选的,所述电压监测装置包括电压表;和/或,优选的,所述驱动模块与Ⅲ族氮化物HEMT器件集成设置。
11.根据权利要求9或10所述的制法,其特征在于:所述源极、漏极与第二半导体均形成欧姆接触;和/或,所述第一半导体、第二半导体均采用Ⅲ族氮化物。
12.根据权利要求10所述的制法,其特征在于还包括:至少采用薄势垒层技术、凹栅技术、P型盖帽层技术、氟的等离子处理技术以及氟离子注入技术中的任一种方式对所述外延层中对应于所述热敏电阻的区域进行处理,以使所述异质结构中对应于所述热敏电阻的二维电子气被部分耗尽,直至所述热敏电阻在常温下的电阻值大于或等于1kΩ。
CN201710097227.6A 2017-02-22 2017-02-22 Ⅲ族氮化物hemt模块及其制法 Active CN106876459B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710097227.6A CN106876459B (zh) 2017-02-22 2017-02-22 Ⅲ族氮化物hemt模块及其制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710097227.6A CN106876459B (zh) 2017-02-22 2017-02-22 Ⅲ族氮化物hemt模块及其制法

Publications (2)

Publication Number Publication Date
CN106876459A true CN106876459A (zh) 2017-06-20
CN106876459B CN106876459B (zh) 2019-11-05

Family

ID=59168735

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710097227.6A Active CN106876459B (zh) 2017-02-22 2017-02-22 Ⅲ族氮化物hemt模块及其制法

Country Status (1)

Country Link
CN (1) CN106876459B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107395136A (zh) * 2017-08-31 2017-11-24 成都四威功率电子科技有限公司 一种应用于氮化镓及砷化镓功率放大器的保护电路
CN108493110A (zh) * 2018-04-29 2018-09-04 杭州电子科技大学 一种利用全固态电池实现增强型iii-v hemt器件的方法
CN108598161A (zh) * 2018-04-29 2018-09-28 杭州电子科技大学 一种利用全固态电池实现的增强型iii-v hemt器件
CN111668101A (zh) * 2020-06-03 2020-09-15 西安电子科技大学 一种增强型氮化镓高电子迁移率晶体管及其制备方法
CN112420806A (zh) * 2020-10-26 2021-02-26 中国电子产品可靠性与环境试验研究所((工业和信息化部电子第五研究所)(中国赛宝实验室)) GaN功率器件结构、结温测试装置和方法
CN117040514A (zh) * 2023-07-03 2023-11-10 上海格州微电子技术有限公司 一种mosfet管开关电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010015437A1 (en) * 2000-01-25 2001-08-23 Hirotatsu Ishii GaN field-effect transistor, inverter device, and production processes therefor
CN101359686A (zh) * 2007-08-03 2009-02-04 香港科技大学 可靠的常关型ⅲ-氮化物有源器件结构及相关方法和系统
US20160133737A1 (en) * 2013-03-15 2016-05-12 Transphorm Inc. Carbon doping semiconductor devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010015437A1 (en) * 2000-01-25 2001-08-23 Hirotatsu Ishii GaN field-effect transistor, inverter device, and production processes therefor
CN101359686A (zh) * 2007-08-03 2009-02-04 香港科技大学 可靠的常关型ⅲ-氮化物有源器件结构及相关方法和系统
US20160133737A1 (en) * 2013-03-15 2016-05-12 Transphorm Inc. Carbon doping semiconductor devices

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107395136A (zh) * 2017-08-31 2017-11-24 成都四威功率电子科技有限公司 一种应用于氮化镓及砷化镓功率放大器的保护电路
CN108493110A (zh) * 2018-04-29 2018-09-04 杭州电子科技大学 一种利用全固态电池实现增强型iii-v hemt器件的方法
CN108598161A (zh) * 2018-04-29 2018-09-28 杭州电子科技大学 一种利用全固态电池实现的增强型iii-v hemt器件
WO2019210770A1 (zh) * 2018-04-29 2019-11-07 杭州电子科技大学 一种利用全固态电池实现的增强型iii-v hemt器件
CN108493110B (zh) * 2018-04-29 2021-01-29 杭州电子科技大学 一种利用全固态电池实现增强型iii-v hemt器件的方法
CN108598161B (zh) * 2018-04-29 2021-03-09 杭州电子科技大学 一种利用全固态电池实现的增强型iii-v hemt器件
CN111668101A (zh) * 2020-06-03 2020-09-15 西安电子科技大学 一种增强型氮化镓高电子迁移率晶体管及其制备方法
CN112420806A (zh) * 2020-10-26 2021-02-26 中国电子产品可靠性与环境试验研究所((工业和信息化部电子第五研究所)(中国赛宝实验室)) GaN功率器件结构、结温测试装置和方法
CN117040514A (zh) * 2023-07-03 2023-11-10 上海格州微电子技术有限公司 一种mosfet管开关电路

Also Published As

Publication number Publication date
CN106876459B (zh) 2019-11-05

Similar Documents

Publication Publication Date Title
CN106876459B (zh) Ⅲ族氮化物hemt模块及其制法
Su et al. Prospects for the application of GaN power devices in hybrid electric vehicle drive systems
US8314447B2 (en) Semiconductor including lateral HEMT
CN107424962B (zh) 用于hfet器件的保护绝缘体
CN102354705B (zh) 半导体装置
TWI499054B (zh) 補償式閘極金屬絕緣體半導體場效電晶體及其製造方法
TWI520332B (zh) Heterostructure semiconductor transistor, heterostructure semiconductor rectifier and method for manufacturing high electron mobility transistor
US9087704B2 (en) Semiconductor devices and methods of manufacturing the semiconductor device
EP2713402B1 (en) Normally-off high electron mobility transistor
CN102487080B (zh) 化合物半导体器件及其制造方法
US8962461B2 (en) GaN HEMTs and GaN diodes
CN103187442B (zh) 集成异质结半导体器件和用于生产该半导体器件的方法
US9245738B2 (en) High electron mobility transistor and method of manufacturing the same
US9142637B2 (en) III-nitride monolithic IC
CN103824845A (zh) 半导体装置
US10756183B2 (en) N-channel gallium nitride transistors
US10854734B1 (en) Manufacturing method of semiconductor device
CN108807524A (zh) 半导体器件及其制造方法
CN103050511A (zh) 半导体结构及形成半导体结构的方法
JP2012164900A (ja) 化合物半導体装置及び化合物半導体装置の製造方法
WO2021106236A1 (ja) ダイオード、ダイオードの製造方法および電気機器
CN108352408A (zh) 半导体装置、电子部件、电子设备以及半导体装置的制造方法
CN112420828A (zh) 一种常闭型高电子迁移率晶体管及其制造方法
CN112397586B (zh) 一种常开型硅衬底高电子迁移率晶体管及其制造方法
CN216597586U (zh) 一种增强型氮化镓高电子迁移率晶体管结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant