CN102354705B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN102354705B
CN102354705B CN201110351212.0A CN201110351212A CN102354705B CN 102354705 B CN102354705 B CN 102354705B CN 201110351212 A CN201110351212 A CN 201110351212A CN 102354705 B CN102354705 B CN 102354705B
Authority
CN
China
Prior art keywords
electrode
semiconductor device
gate electrode
semiconductor
semiconductor regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110351212.0A
Other languages
English (en)
Other versions
CN102354705A (zh
Inventor
町田修
岩渕昭夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Publication of CN102354705A publication Critical patent/CN102354705A/zh
Application granted granted Critical
Publication of CN102354705B publication Critical patent/CN102354705B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明的一个方面在于一种半导体装置，其包含半导体区域、设置在该半导体区域的主表面上的源极电极和漏极电极、具有常关闭特性的栅极电极，该栅极电极设置在该半导体区域的主表面上同时在其间插入p型材料膜，并且该栅极电极排列在该源极电极和该漏极电极之间，以及第四电极，其设置在该半导体区域的主表面上，并且排列在该栅极电极和该漏极电极之间。其中保留在第四电极之下的半导体区域的厚度大于保留在栅极电极之下的半导体区域的厚度。

Description

半导体装置
本申请为申请日为2009年12月21日、申请号为200911000022.3、发明名称为“半导体装置”的申请的分案申请。
相关申请的交叉引用
本申请基于并要求2008年12月22日提交的在先日本专利申请P2008-325409的优先权益，其全部内容并入此处以作参考。
发明的背景技术
1.发明的技术领域
本发明涉及一种具有常关闭(normally-off)特性的半导体装置，特别是一种对高压具有阻抗的半导体装置。
2.相关技术的描述
场效应晶体管装置通常具有常关闭特性，例如高电子迁移率晶体管(HEMT)和金属半导体场效应晶体管(MESFET)，其中的每一个都具有异质结(heterojunction)，其用于产生二维载流子气体层来作为载流子传导路径，通常具有常开特性。为了关闭具有常关闭特性的HEMT、MESFET等，需要一种用于在负电压设定栅极电极的负电源，并且电路的价格必然提高。因此，需要一种具有常关闭特性的半导体装置(例如，参考日本特许公开第2007-19309号)。
为了形成具有常关闭特性的半导体装置，经常采用一种特殊栅极结构。作为这种用于向半导体装置赋予常关闭特性的特殊栅极结构，公知的是由金属、绝缘材料、半导体等组成的叠层栅极结构以及为了使电子供应层变薄而对外形进行设计的凹槽栅极结构(例如，参考日本特许公开第2006-32650号、国际公开册第2003/71607号和日本特许公开第2005-244072号)。由于工艺上的限制，这些栅极结构通过例如热蒸发、电子束(EB)蒸发、溅射和化学气相沉积(CVD)制备，其能够在相对低的温度下完成沉积。
然而，在具有能够赋予常关闭特性的特殊栅极结构的上述半导体装置中，在针对与高压用功率装置有关的半导体装置的情况下，存在这样的问题，栅极结构很有可能由于不能承受高压而被破坏，并且该半导体装置的可靠性从而降低。
发明内容
本发明的一个方面在于一种半导体装置，其包括半导体区域，源极电极和漏极电极，该源极电极和漏极电极设置在该半导体区域的主表面上，具有常关闭特性的栅极电极，该栅极电极设置在该半导体区域的主表面上同时在其间插入p型材料膜，并且该栅极电极排列在该源极电极和该漏极电极之间，以及设置在该半导体区域的主表面上的第四电极，并且排列在该栅极电极和该漏极电极之间。
附图简要说明
图1是依据本发明第一实施方式的半导体装置的横截面示意图。
图2是依据本发明第一实施方式的半导体装置中用作栅极电极的栅极结构的横截面示意图(第1)。
图3是依据本发明第一实施方式的半导体装置中用作栅极电极的栅极结构的横截面示意图(第2)。
图4是依据本发明第一实施方式的半导体装置中用作栅极电极的栅极结构的横截面示意图(第3)。
图5是依据本发明第一实施方式的半导体装置中用作栅极电极的栅极结构的横截面示意图(第4)。
图6是依据本发明第一实施方式的半导体装置中用作栅极电极的栅极结构的横截面示意图(第5)。
图7是依据本发明第一实施方式的半导体装置中用作栅极电极的栅极结构的横截面示意图(第6)。
图8是依据本发明第一实施方式的半导体装置中用作栅极电极的栅极结构的横截面示意图(第7)。
图9是依据本发明第一实施方式的半导体装置中用作栅极电极的栅极结构的横截面示意图(第8)。
图10是依据本发明第一实施方式的半导体装置中用作栅极电极的栅极结构的横截面示意图(第9)。
图11是依据本发明第一实施方式的半导体装置的具体操作的横截面示意图。
图12是依据本发明第一实施方式的半导体装置中的第四电极的横截面示意图(第1)。
图13是依据本发明第一实施方式的半导体装置中的第四电极的横截面示意图(第2)。
图14是依据本发明第一实施方式的半导体装置中的第四电极的横截面示意图(第3)。
图15是依据本发明第一实施方式的半导体装置中的第四电极的横截面示意图(第4)。
图16是依据本发明第二实施方式的半导体装置的横截面示意图。
图17是依据本发明第三实施方式的半导体装置的等效电路图，该半导体装置包括位于第四电极和漏极电极之间的肖特基阻挡二极管。
图18是依据本发明第四实施方式的半导体装置的横截面示意图。
具体实施例的详细说明
本发明的各种实施方式将参考附图进行说明。需要注意的是，相同或相似的附图标记指的是所有附图中相同或相似的部分或元件，并且将省略或简化对相同或相似部分或元件的说明。
在以下说明中，将提出许多特定细节，例如特定信号值等，从而提供对本发明的完全理解。然而，对本领域技术人员来说显而易见的是，本发明在没有这些特定细节的情况下也能实现。
(第一实施方式)
如图1所示，依据本发明的第一实施方式的半导体装置包括：半导体区域3；源极电极(第一电极)40和漏极电极(第二电极)44，其设置在该半导体区域3的主表面上；具有常关闭特性的栅极电极(第三电极)42，设置在该半导体区域3的主表面之上同时在其间插入p型材料膜60a，并且该栅极电极(第三电极)42排列在该源极电极40和该漏极电极44之间；以及设置在该半导体区域3的主表面上的第四电极50，其排列在该栅极电极42和该漏极电极44之间。该半导体区域3层叠在由氮化铝(AlN)等制成的缓冲层20上，并且其设置在由蓝宝石、硅、碳化硅等制成的支撑衬底10上。如图1所示，依据第一实施方式的该半导体装置是HEMT。
该半导体区域3包括：第一半导体层30；以及第二半导体层32，其层叠在该第一半导体层30的主表面上，并且在临近该第一半导体层30的主表面之下产生二维载流子(电子)气体层(2DEG层)31。该第一半导体层30由例如氮化镓(GaN)的氮化化合物半导体组成，其厚度例如为1到3μm，并且该第一半导体层30用作电子迁移层。该第二半导体层32由例如铝镓氮(AlGaN)的氮化物半导体组成，其厚度比该第一半导体层30薄，例如为5到50nm(更优选5到30nm)，并且该第二半导体层32用作电子供应层。
该第一半导体层30和该第二半导体层32由不同类型的氮化化合物半导体制成，并且如此制备，使得该第二半导体层32的带隙能量大于第一半导体层30的，并且第二半导体层32的晶格常数小于第一半导体层30的晶格常数。因此，第一半导体层30和第二半导体层32之间的界面形成异质结，并且位于第一半导体层30里的界面附近，这种2DEG层31由电场产生，该电场通过压电极化而在第一半导体层30和第二半导体层32之间产生，或者该电场通过第二半导体层32的自发极化而产生。
该源极电极40和该漏极电极44电连接到该2DEG层31。源极电极40和漏极电极44由例如钛(Ti)、铝(Al)等组成。用于源极电极40和漏极电极44的Ti、Al等具有低功函数。因此，每一对源极电极40和第二半导体层32以及漏极电极44和第二半导体层32互相之间适于按照如下的方式完成欧姆接触(低阻接触)：将源极电极40和漏极电极44进行退火处理。
栅极电极42设置在栅极结构上从而将常关闭特性赋予该半导体装置。以下将列出用在栅极电极42上的栅极结构的特定实例。
(A)例如，如图1和图2所示，栅极结构具有凹槽结构，该凹槽结构通过移除该半导体区域3(第二半导体层32)的主表面的一部分而形成。就深度来说，图1和图2所示的该凹槽结构不会达到第一半导体层30，保留在第二半导体层32内。而且，图1和图2所示的栅极结构是p型栅极结构，其中该栅极电极42设置在形成的凹槽结构上同时在其间插入p型材料膜60a。
(B)例如，如图3所示，栅极结构具有凹槽结构，该凹槽结构通过移除该半导体区域3(第一半导体层30和第二半导体层32)的主表面的一部分而形成。就深度来说，图3所示的该凹槽结构达到第一半导体层30。而且，图3所示的栅极结构是p型栅极结构，其中该栅极电极42设置在形成的凹槽结构上同时在其间插入p型材料膜60a。
(C)例如，如图4所示，栅极结构是p型栅极结构，其中该p型材料膜60a设置在该半导体区域3(第二半导体层32)的主表面上，并且栅极电极42设置在该半导体区域3的主表面上同时其间插入p型材料膜60a。
(D)例如，如图5所示，栅极结构具有凹槽结构，该凹槽结构通过移除该半导体区域3(第二半导体层32)的主表面的一部分而形成。就深度来说，图5所示的该凹槽结构不会达到第一半导体层30，并且保留在第二半导体层32内。而且，图5所示的栅极结构是绝缘栅极结构(MIS结构)，其中该栅极电极42设置在形成的凹槽结构上同时在其间插入绝缘膜60b。
(E)例如，如图6所示，栅极结构具有凹槽结构，该凹槽结构通过移除该半导体区域3(第一半导体层30和第二半导体层32)的主表面的一部分而形成。就深度来说，图6所示的该凹槽结构达到第一半导体层30。而且，图6所示的栅极结构是MIS结构，其中该栅极电极42设置在形成的凹槽结构上同时在其间插入绝缘膜60b。在这种结构中，FET的阈值得到增加。
(F)例如，如图7所示，栅极结构是MIS结构，其中该绝缘膜60b设置在该半导体区域3(第二半导体层32)的主表面上，并且栅极电极42设置在该半导体区域3的主表面上同时其间插入绝缘膜60b。
(G)例如，如图8所示，栅极结构具有凹槽结构，该凹槽结构通过移除该半导体区域3(第二半导体层32)的主表面的一部分而形成。就深度来说，图8所示的该凹槽结构不会达到第一半导体层30，并且保留在第二半导体层32内。而且，图8所示的栅极结构是p型栅极结构和MIS结构的组合结构，其中该栅极电极42设置在形成的凹槽结构上同时在其间插入p型材料膜60a和绝缘膜60b。
(H)例如，如图9所示，栅极结构具有凹槽结构，该凹槽结构通过移除该半导体区域3(第一半导体层30和第二半导体层32)的主表面的一部分而形成。就深度来说，图9所示的该凹槽结构达到第一半导体层30。而且，图9所示的栅极结构是p型栅极结构和MIS结构的组合结构，其中该栅极电极42设置在形成的凹槽结构上同时在其间插入p型材料膜60a和绝缘膜60b。
(I)例如，如图10所示，在栅极结构中，p型材料膜60a形成在该半导体区域3(第二半导体层32)上，并且绝缘膜60b还形成在p型材料膜60a上。栅极电极42设置在该半导体区域3的主表面上同时其间插入p型材料膜60a和绝缘膜60b。图10所示的栅极结构是p型栅极结构和MIS结构的组合结构，其中该栅极电极42设置在该半导体区域3的主表面上同时在其间插入p型材料膜60a和绝缘膜60b。
栅极电极42由层叠体或镍(Ni)、金(Au)、Ti、Al等的合金形成。p型材料膜60a由GaN、AlInGaN形成，每一个都掺杂有例如镁(Mg)或诸如氧化镍(NiO(x))的金属氧化物的p型杂质。数值x为任意数值，例如x为1。绝缘膜60b由二氧化硅(SiO2)、氮化硅(Si3N4)、氧化铝(Al2O3)、氧化铪(HfO)、氮化铝(AlN)等形成。
值得注意的是，用于栅极电极42的栅极结构并不限定于上述结构。例如，栅极结构可以具有这样的结构，其中栅极电极42设置在由多个p型材料膜60a和多个绝缘膜60b组成的层叠体上。
第四电极50设置在栅极电极42和漏极电极44之间，并且在施加高压时具有阻止栅极电极42被破坏的功能。在传统HEMT、MESFET等中，在关闭操作(OFF operation)时，高达几百伏特的电压施加到栅极电极和漏极电极之间，电场在漏极电极侧的栅极电极的一端集中，并且因此作为栅极材料的绝缘膜等有时候会被破坏。如图11所示，在这种连接方式下，将零到几个伏特的电压预先施加到第四电极50上同时将源极电极作为参考，从而在OFF操作时，这种高达几百伏特的电压将被施加到漏极电极44和第四电极50之间，并且不会将高压(强电场(intense electric field))施加到栅极电极42上。在这种情况下，能够阻止栅极电极42被破坏。
因此，第四电极50需要具有高度可靠的结构，其即使在施加高电压时也不会被破坏。以下将列出第四电极50的特定实例，其具有即使在施加高电压时也不会被破坏的高度可靠的结构。
(A)例如，如图11和图12所示，该第四电极50是肖特基电极，其与半导体区域3(第二半导体层32)的主表面进行肖特基接触。第四电极50作为肖特基电极是由Ni、Au、Ti、铑(Rh)、Al等的层叠体或合金形成。
(B)例如，如图13所示，第四电极50是肖特基电极，其设置在通过移除该半导体区域3(第二半导体层32)的主表面的一部分而形成的凹槽结构上，并且与第二半导体层32进行肖特基接触。第四电极50作为肖特基电极是由Ni、Au、Ti、铪(Rh)、Al等的层叠体或合金形成。
(C)例如，如图14所示，第四电极50设置在半导体区域3(第二半导体层32)的主表面上同时在其间插入p型材料膜70。此时，优选在第四电极50和p型材料膜70互相之间采用欧姆接触(低阻接触)。第四电极50由Ni、Au、Ti、Al等的层叠体或合金形成。而且，该p型材料膜70由例如氮化镓(GaN)、铝铟镓氮(AlInGaN)的氮化物半导体材料、例如氧化镍(NiO(x))的金属氧化物、例如硅(Si)和锗(Ge)的半导体材料或者例如由Si和Ge制成的硅锗(SiGe)的化合物半导体材料形成，其中的每一个都掺杂有p型杂质。
(D)例如，如图15所示，第四电极50设置在凹槽结构上同时在其间插入p型材料膜70，该凹槽结构通过移除该半导体区域3(第二半导体层32)的主表面的一部分而形成。此时，优选在第四电极50和p型材料膜70互相之间采用欧姆接触(低阻接触)。第四电极50由Ni、Au、Ti、Al等的层叠体或合金形成。而且，该p型材料膜70由例如AlInGaN的氮化化合物(nitridecompound)半导体材料、例如Si和Ge的半导体材料或者例如由Si和Ge制成的SiGe的化合物半导体材料形成，其中的每一个都掺杂有p型杂质。
以下将对依据本发明的第一实施方式的半导体装置中存在的常关闭特性进行说明。
当正常开启操作(On operation)中的栅极控制信号没有施加到栅极电极42和源极电极40之间时，p型材料膜60a提高直接位于栅极电极42之下的第一半导体层30上的电压，并且减少2DEG层31的电子，从而使直接位于栅极电极42之下的2DEG层31耗尽。特定地，该p型材料膜60a(以及该绝缘膜60b的附近)形成第一半导体层30(2DEG层31)中的耗尽层。特定的，在没有向栅极电极42施加偏压的正常状态下，耗尽层形成在2DEG层31中，并且在源极电极40和漏极电极44之间的电子流动被阻塞，从而获得常关闭特性。
而且，在依据第一实施方式的半导体装置中，该凹槽直接设置在栅极电极42之下，并且第二半导体层32作为电子供应层而部分变薄。这样，电场减弱，并且该2DEG层31的浓度降低，该电场是由基于电子供应层和电子迁移层之间的异质结的压电极化或者由电子供应层的自发极化而产生。因此，该半导体装置获得常关闭特性将变得容易。
按照本发明第一实施方式的半导体装置，即使在提供将常关闭特性赋予半导体装置的就像凹槽结构那样的特定栅极结构的情况下，高压(强电场)施加到代替栅极电极42的第四电极50上，从而减少栅极电极42被施加的高压破坏的可能性。而且，如果第四电极50是肖特基电极等，其在施加高压时是高度可靠的，那么将减少依据第一实施方式的半导体装置在成为功率装置时被破坏的可能性，并且半导体装置的可靠性得到增强。
(第二实施方式)
如图16所示，依据本发明的第二实施方式的半导体装置区别于图1所示出的依据第一实施方式的半导体装置，因为第四电极50和源极电极40是互相短路的。第二实施方式中的其它部分基本上类似于第一实施方式中的，并且因此将省略同样的说明。
第四电极50和源极电极40由导电材料互联而短路。当源极电极40的电压高于漏极电极44时，第四电极50和漏极电极44之间产生电流。
依据第二实施方式的半导体装置，其按照以上所述进行配置，还能够获得与依据第一实施方式的半导体装置类似的效应。
而且，按照第二实施方式的半导体装置，第四电极50和源极电极40互相短路，因此该半导体装置能够由与源极电极、栅极电极和漏极电极组成的传统三极FET类似的控制来使用。
(第三实施方式)
依据本发明的第三实施方式的半导体装置区别于图1所示出的依据第一实施方式的半导体装置，因为第四电极50和半导体区域3的接触面具有整流特性。第三实施方式中的其它部分基本上类似于第一实施方式中的，并且因此将省略同样的说明。
如果第四电极50是肖特基电极，那么在第四电极50和漏极电极44之间的部分成为肖特基阻挡二极管，并且该半导体装置成为其中具有高速二极管的半导体装置。图17是包括位于第四电极50和漏极电极44之间的肖特基阻挡二极管的半导体装置的等效电路图。肖特基阻挡二极管的阳极连接到源极端80，并且其中的阴极连接到漏极端82。因此，该肖特基阻挡二极管串联到依据第三实施方式的半导体装置，并且用作反馈二极管、再生二极管或保护二极管。例如，当电感负载或电容负载连接到HEMT时，漏极端82的电压会低于源极端80的电压，并且在某些情况下将反向过电压施加到HEMT上。同时，肖特基阻挡二极管施加正向偏压，变为导电状态，从而能够使HEMT上没有反向过电压或者产生再生电流，即，流过的反馈电流。而且，向漏极电极44延伸的场板可以由第四电极50形成。该场板减弱在第四电极50和漏极电极44之间产生的电场。因此，由于减少了流过第四电极50的漏电流，该半导体装置能够达到高阻塞电压。
依据第三实施方式的半导体装置，其按照以上所述进行配置，还能够获得与依据第一实施方式的半导体装置类似的效应。
而且，按照第三实施方式的半导体装置，在桥接变换器等的情况下，可以省略外部再生二极管。
而且，按照第三实施方式的半导体装置，反向恢复电流要比由硅p-i-n结构组成的传统快速恢复二极管(FRD)减少的多。
而且，按照第三实施方式的半导体装置，可以使得具有这种用作反馈二极管、再生二极管或保护二极管的附加二极管的组合半导体装置的尺寸降低和成本下降。
(第四实施方式)
如图18所示，依据本发明的第四实施方式的半导体装置区别于图16所示出的依据第三实施方式的半导体装置，因为第四电极50如图15构造。第四实施方式中的其它部分基本上类似于第一实施方式中的，并且因此将省略同样的说明。
即，依据该实施方式的栅极结构是p型栅极结构，其中如图2所示的该栅极电极42设置在凹槽结构上同时在其间插入p型材料膜60a。而且，依据该实施方式的第四电极50设置在半导体区域3的主表面上同时在其间插入p型材料膜70。而且，第四电极50设置在通过移除该半导体区域3(第二半导体层32)的主表面的一部分而形成的凹槽结构上。
优选的是，第四电极50由与栅极电极42相同的Ni、Au、Ti、Al等的层叠体或合金形成。优选的是，p型材料膜70由与p型材料膜60a相同的材料形成。优选的是，半导体区域3(第二半导体层32)保留在第四电极50以下从而具有等于或大于该半导体区域3(第二半导体层32)的厚度，以保留在栅极电极42以下。第四电极50不需要设置在凹槽结构上。
依据第四实施方式的半导体装置，其按照以上所述进行配置，还能够获得与依据第三实施方式的半导体装置类似的效应。
而且，按照第四实施方式的半导体装置，p-n二极管形成在第四电极50和漏极电极44之间。依据该实施方式的等效电路和功能与依据第三实施方式的半导体装置相同构造，如图17所示。与肖特基阻挡二极管相比，该p-n二极管能够获得高阻塞电压和低漏电流。而且，因为p型材料膜60a、70、栅极电极42和第四电极50能够在共同制造工艺中形成，该半导体装置的生产工艺能够得到简化。
(其它实施方式)
以上对基于实施方式的本发明进行了说明；然而不应该认为构成本公开的一部分的说明书和附图限定了本发明。从本公开可知，各种可选实施方式、实例和操作技术对本领域技术人员来说将是显而易见的。
例如，如第一到第三实施例中所述，依据本发明的半导体装置不会限定于组成第一半导体层30的GaN和组成第二半导体层32的AlGaN的单一异质结，其还可能向半导体装置添加AlInGaN覆盖层和间隔层。该覆盖层和间隔层添加到半导体装置中，从而建立第一半导体层30和第二半导体层32之间的晶格匹配，并且能够抑制压电电荷的产生。
而且，尽管已经在第一到第三实施方式中说明该半导体装置是HEMT，但是本发明还能以类似的方式使用MESFET。
而且，在第一到第三实施方式中，还可能将场板结构引入到源极电极40、栅极电极42、漏极电极44和第四电极50中。将该场板结构引入到各个电极中，从而减轻在每一个电场周围的消耗层中的电场浓度。
而且，尽管已经在第一到第三实施方式中说明了使用二维载流子气体层作为导电路径的载流子是电子；但是该载流子还可以是空穴。
对于本领域技术人员来说，在接受本公开的教导并不脱离其范围的情况下进行的各种修改是可能的。

Claims (7)

1.一种半导体装置，其包含：
半导体区域(3)；
源极电极(40)和漏极电极(44)，所述源极电极(40)和漏极电极(44)设置在所述半导体区域(3)的主表面上；
栅极电极(42)，其具有常关闭特性，所述栅极电极(42)设置在所述半导体区域(3)的主表面上同时在其间插入p型材料膜(60a)，并且所述栅极电极(42)排列在所述源极电极(40)和所述漏极电极(44)之间，所述栅极电极(42)设置在通过移除所述半导体区域(3)的主表面的一部分而形成的凹槽结构上；以及
第四电极(50)，其设置在所述半导体区域(3)的主表面上，并且所述第四电极(50)排列在所述栅极电极(42)和所述漏极电极(44)之间；
其中保留在所述第四电极(50)之下的所述半导体区域(3)的厚度大于保留在所述栅极电极(42)之下的所述半导体区域(3)的厚度。
2.根据权利要求1所述的半导体装置，其中所述第四电极(50)和所述半导体区域(3)之间的接触面具有整流特性。
3.根据权利要求1所述的半导体装置，其中所述第四电极(50)设置在通过移除所述半导体区域(3)的主表面的一部分而形成的凹槽结构上。
4.根据权利要求1所述的半导体装置，其中所述第四电极(50)与所述半导体区域(3)的主表面进行肖特基接触。
5.根据权利要求1所述的半导体装置，其中所述第四电极(50)设置在所述半导体区域(3)的主表面上同时在其间插入所述p型材料膜(70)。
6.根据权利要求5所述的半导体装置，其中位于所述栅极电极(42)之下的所述p型材料膜(60a)，由与位于所述第四电极(50)下面的所述p型材料膜(70)相同的材料形成。
7.根据权利要求1所述的半导体装置，其中所述源极电极(40)和所述第四电极(50)互相电连接。
CN201110351212.0A 2008-12-22 2009-12-21 半导体装置 Active CN102354705B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008325409A JP5597921B2 (ja) 2008-12-22 2008-12-22 半導体装置
JP2008-325409 2008-12-22

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2009110000223A Division CN101789445B (zh) 2008-12-22 2009-12-21 半导体装置

Publications (2)

Publication Number Publication Date
CN102354705A CN102354705A (zh) 2012-02-15
CN102354705B true CN102354705B (zh) 2015-01-14

Family

ID=42264738

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201110351212.0A Active CN102354705B (zh) 2008-12-22 2009-12-21 半导体装置
CN2009110000223A Active CN101789445B (zh) 2008-12-22 2009-12-21 半导体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2009110000223A Active CN101789445B (zh) 2008-12-22 2009-12-21 半导体装置

Country Status (4)

Country Link
US (2) US8188515B2 (zh)
JP (1) JP5597921B2 (zh)
CN (2) CN102354705B (zh)
TW (1) TWI400801B (zh)

Families Citing this family (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9773877B2 (en) 2004-05-13 2017-09-26 Cree, Inc. Wide bandgap field effect transistors with source connected field plates
US11791385B2 (en) 2005-03-11 2023-10-17 Wolfspeed, Inc. Wide bandgap transistors with gate-source field plates
WO2010082272A1 (ja) * 2009-01-16 2010-07-22 日本電気株式会社 半導体装置及びその製造方法
JP2011129607A (ja) * 2009-12-16 2011-06-30 Furukawa Electric Co Ltd:The ＧａＮ系ＭＯＳ型電界効果トランジスタ
JP5056883B2 (ja) 2010-03-26 2012-10-24 サンケン電気株式会社 半導体装置
JP5548909B2 (ja) 2010-04-23 2014-07-16 古河電気工業株式会社 窒化物系半導体装置
US8853709B2 (en) 2011-07-29 2014-10-07 Hrl Laboratories, Llc III-nitride metal insulator semiconductor field effect transistor
EP2639820A1 (en) * 2010-11-10 2013-09-18 Mitsubishi Electric Corporation Semiconductor device, and method for producing semiconductor device
JP5775321B2 (ja) 2011-02-17 2015-09-09 トランスフォーム・ジャパン株式会社 半導体装置及びその製造方法、電源装置
JP5874173B2 (ja) * 2011-02-25 2016-03-02 富士通株式会社 化合物半導体装置及びその製造方法
JP5866773B2 (ja) * 2011-02-25 2016-02-17 富士通株式会社 化合物半導体装置及びその製造方法
JP2012178376A (ja) * 2011-02-25 2012-09-13 Sanken Electric Co Ltd 半導体装置及びその製造方法
US8482036B2 (en) * 2011-04-20 2013-07-09 Infineon Technologies Austria Ag Lateral high electron mobility transistor
CN103314438A (zh) * 2011-04-22 2013-09-18 先进动力设备技术研究协会 氮化物系半导体装置
JP2012231003A (ja) * 2011-04-26 2012-11-22 Advanced Power Device Research Association 半導体装置
US8604486B2 (en) * 2011-06-10 2013-12-10 International Rectifier Corporation Enhancement mode group III-V high electron mobility transistor (HEMT) and method for fabrication
JP6132242B2 (ja) * 2011-07-12 2017-05-24 パナソニックＩｐマネジメント株式会社 窒化物半導体装置およびその製造方法
JP5872810B2 (ja) * 2011-07-21 2016-03-01 サンケン電気株式会社 窒化物半導体装置及びその製造方法
US8941118B1 (en) 2011-07-29 2015-01-27 Hrl Laboratories, Llc Normally-off III-nitride transistors with high threshold-voltage and low on-resistance
KR20130014861A (ko) * 2011-08-01 2013-02-12 삼성전자주식회사 고 전자 이동도 트랜지스터 및 그 제조방법
JP2013062494A (ja) * 2011-08-24 2013-04-04 Sanken Electric Co Ltd 窒化物半導体装置
JP5979836B2 (ja) * 2011-09-09 2016-08-31 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP5591776B2 (ja) * 2011-09-21 2014-09-17 株式会社東芝 窒化物半導体装置およびそれを用いた回路
JP2013074069A (ja) 2011-09-27 2013-04-22 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP5784441B2 (ja) * 2011-09-28 2015-09-24 トランスフォーム・ジャパン株式会社 半導体装置及び半導体装置の製造方法
KR101882997B1 (ko) * 2011-09-30 2018-07-30 삼성전기주식회사 질화물 반도체 소자 및 그 제조방법
EP2766934A4 (en) * 2011-10-11 2015-07-08 Massachusetts Inst Technology SEMICONDUCTOR DEVICES HAVING AN ELECTRODE STRUCTURE REMOVING
US8884308B2 (en) 2011-11-29 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor structure with improved breakdown voltage performance
US8921893B2 (en) * 2011-12-01 2014-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. Circuit structure having islands between source and drain
US8680535B2 (en) 2011-12-23 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor structure with improved breakdown voltage performance
JP2013157407A (ja) * 2012-01-27 2013-08-15 Fujitsu Semiconductor Ltd 化合物半導体装置及びその製造方法
JP5935425B2 (ja) * 2012-03-19 2016-06-15 富士通株式会社 半導体装置
CN108807526B (zh) 2012-04-20 2021-12-21 苏州晶湛半导体有限公司 增强型开关器件及其制造方法
US9337332B2 (en) 2012-04-25 2016-05-10 Hrl Laboratories, Llc III-Nitride insulating-gate transistors with passivation
KR101922120B1 (ko) * 2012-07-19 2018-11-26 삼성전자주식회사 고전자이동도 트랜지스터 및 그 제조방법
KR102135344B1 (ko) * 2012-07-30 2020-07-17 엘지전자 주식회사 질화물 반도체 소자 및 이의 제조 방법
JP6091941B2 (ja) 2012-09-27 2017-03-08 ルネサスエレクトロニクス株式会社 半導体装置
KR101927411B1 (ko) * 2012-09-28 2018-12-10 삼성전자주식회사 2ｄｅｇ와 2ｄｈｇ를 이용한 반도체 소자 및 제조방법
KR101927410B1 (ko) * 2012-11-30 2018-12-10 삼성전자주식회사 고전자 이동도 트랜지스터 및 그 제조방법
JP6343807B2 (ja) * 2012-12-20 2018-06-20 パナソニックＩｐマネジメント株式会社 電界効果トランジスタおよびその製造方法
JP6167889B2 (ja) * 2012-12-21 2017-07-26 日亜化学工業株式会社 電界効果トランジスタとその製造方法
JP2014187085A (ja) * 2013-03-22 2014-10-02 Toshiba Corp 半導体装置
WO2014174550A1 (ja) 2013-04-23 2014-10-30 パナソニックＩｐマネジメント株式会社 窒化物半導体装置
WO2014174810A1 (ja) 2013-04-25 2014-10-30 パナソニックＩｐマネジメント株式会社 半導体装置
US9847411B2 (en) 2013-06-09 2017-12-19 Cree, Inc. Recessed field plate transistor structures
US9755059B2 (en) * 2013-06-09 2017-09-05 Cree, Inc. Cascode structures with GaN cap layers
US9679981B2 (en) 2013-06-09 2017-06-13 Cree, Inc. Cascode structures for GaN HEMTs
WO2015008430A1 (ja) * 2013-07-16 2015-01-22 パナソニックＩｐマネジメント株式会社 半導体装置
CN103400854B (zh) * 2013-07-24 2016-02-03 中国电子科技集团公司第十三研究所 一种具有新型栅结构的栅控半导体器件
KR102156377B1 (ko) * 2014-02-21 2020-09-15 엘지이노텍 주식회사 반도체 소자
JP2015173237A (ja) * 2014-03-12 2015-10-01 株式会社東芝 半導体装置
JP6230456B2 (ja) 2014-03-19 2017-11-15 株式会社東芝 半導体装置
US10276712B2 (en) 2014-05-29 2019-04-30 Hrl Laboratories, Llc III-nitride field-effect transistor with dual gates
TWI548087B (zh) 2014-06-06 2016-09-01 台達電子工業股份有限公司 半導體裝置與其之製造方法
US9917244B2 (en) * 2014-06-17 2018-03-13 The Regents Of The University Of Michigan Resonant body high electron mobility transistor
CN105655395B (zh) * 2015-01-27 2018-05-15 苏州捷芯威半导体有限公司 一种增强型高电子迁移率晶体管及其制作方法
JP6591169B2 (ja) * 2015-02-04 2019-10-16 株式会社東芝 半導体装置及びその製造方法
CN104992973A (zh) * 2015-05-21 2015-10-21 西南交通大学 一种围栅异质结器件
JP6304155B2 (ja) * 2015-07-14 2018-04-04 株式会社デンソー 窒化物半導体装置
US9812532B1 (en) 2015-08-28 2017-11-07 Hrl Laboratories, Llc III-nitride P-channel transistor
CN108292678B (zh) 2015-11-19 2021-07-06 Hrl实验室有限责任公司 具有双栅极的iii族氮化物场效应晶体管
KR102402771B1 (ko) * 2015-12-11 2022-05-26 삼성전자주식회사 반도체 장치 및 이의 제조 방법
JP6848746B2 (ja) * 2017-07-24 2021-03-24 株式会社豊田中央研究所 半導体装置
CN108807524B (zh) * 2017-09-06 2021-11-02 苏州捷芯威半导体有限公司 半导体器件及其制造方法
CN107644915B (zh) * 2017-09-28 2019-09-13 英诺赛科(苏州)半导体有限公司 具有局部p型帽层的晶体管器件
CN110828564B (zh) * 2018-08-13 2022-04-08 香港科技大学 具有半导体性栅极的场效应晶体管
JP7216523B2 (ja) * 2018-11-12 2023-02-01 ローム株式会社 窒化物半導体装置
CN109860289B (zh) * 2018-12-04 2022-05-03 北京大学深圳研究生院 一种晶体管及其制作方法
CN112310210A (zh) * 2019-08-02 2021-02-02 联华电子股份有限公司 高电子迁移率晶体管
CN111081763B (zh) * 2019-12-25 2021-09-14 大连理工大学 一种场板下方具有蜂窝凹槽势垒层结构的常关型hemt器件及其制备方法
CN111883593B (zh) * 2020-08-10 2022-04-12 杭州电子科技大学 一种抗单粒子辐射加固的GaN器件
EP4141958A1 (en) * 2021-08-26 2023-03-01 Infineon Technologies Austria AG Semiconductor device
CN114400246A (zh) * 2021-12-13 2022-04-26 晶通半导体(深圳)有限公司 反向导通高迁移率晶体管

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101107714A (zh) * 2005-01-28 2008-01-16 丰田自动车株式会社 半导体器件
CN101273458A (zh) * 2004-01-23 2008-09-24 国际整流器公司 增强模式ⅲ族氮化物场效应晶体管

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08250520A (ja) * 1995-03-14 1996-09-27 Mitsubishi Electric Corp 電界効果型半導体装置
JP5130641B2 (ja) * 2006-03-31 2013-01-30 サンケン電気株式会社 複合半導体装置
JP4865189B2 (ja) 2002-02-21 2012-02-01 古河電気工業株式会社 ＧａＮ系電界効果トランジスタ
US6689674B2 (en) * 2002-05-07 2004-02-10 Motorola, Inc. Method for selective chemical vapor deposition of nanotubes
JP4568118B2 (ja) * 2003-01-29 2010-10-27 株式会社東芝 パワー半導体素子
JP3940699B2 (ja) * 2003-05-16 2007-07-04 株式会社東芝 電力用半導体素子
JP4041075B2 (ja) * 2004-02-27 2008-01-30 株式会社東芝 半導体装置
JP4607506B2 (ja) 2004-07-16 2011-01-05 株式会社東芝 半導体装置
JP4712459B2 (ja) 2005-07-08 2011-06-29 パナソニック株式会社 トランジスタ及びその動作方法
JP2007200984A (ja) * 2006-01-24 2007-08-09 Sony Corp 電界効果トランジスタ、及び、同電界効果トランジスタの製造方法、及び、半導体装置、及び、同半導体装置の製造方法
JP4304198B2 (ja) * 2006-09-15 2009-07-29 株式会社東芝 半導体装置
CN100557815C (zh) * 2008-03-24 2009-11-04 西安电子科技大学 InA1N/GaN异质结增强型高电子迁移率晶体管结构及制作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101273458A (zh) * 2004-01-23 2008-09-24 国际整流器公司 增强模式ⅲ族氮化物场效应晶体管
CN101107714A (zh) * 2005-01-28 2008-01-16 丰田自动车株式会社 半导体器件

Also Published As

Publication number Publication date
CN102354705A (zh) 2012-02-15
TWI400801B (zh) 2013-07-01
CN101789445A (zh) 2010-07-28
US8476677B2 (en) 2013-07-02
CN101789445B (zh) 2012-10-10
US8188515B2 (en) 2012-05-29
US20120217546A1 (en) 2012-08-30
JP5597921B2 (ja) 2014-10-01
US20100155780A1 (en) 2010-06-24
TW201030973A (en) 2010-08-16
JP2010147387A (ja) 2010-07-01

Similar Documents

Publication Publication Date Title
CN102354705B (zh) 半导体装置
JP5618571B2 (ja) 電界効果トランジスタ
EP2737537B1 (en) Iii-nitride metal insulator semiconductor field effect transistor
CN103367356B (zh) 具有氮化物层的半导体元件
US20140264373A1 (en) III-Nitride Heterojunction Device
US8890212B2 (en) Normally-off high electron mobility transistor
US9087704B2 (en) Semiconductor devices and methods of manufacturing the semiconductor device
CN103456733B (zh) 单片集成hemt和电流保护器件
JP2006339561A (ja) 電界効果トランジスタ及びその製造方法
JP2008124374A (ja) 絶縁ゲート電界効果トランジスタ
TW202005086A (zh) 具有改良終端結構之氮化鎵電晶體
US8174051B2 (en) III-nitride power device
JP5549081B2 (ja) 半導体装置及びその製造方法
JP5545653B2 (ja) 窒化物系半導体装置
JP2013239735A (ja) 電界効果トランジスタ
JP2010278137A (ja) 半導体装置
JP6679036B1 (ja) ダイオード、ダイオードの製造方法および電気機器
JP5898802B2 (ja) 電界効果トランジスタ
CN115398647A (zh) 常关型极化超结GaN系场效应晶体管和电气设备
US8421182B2 (en) Field effect transistor having MOS structure made of nitride compound semiconductor
JP2009060065A (ja) 窒化物半導体装置
JP7061779B1 (ja) ノーマリーオフ型分極超接合ＧａＮ系電界効果トランジスタおよび電気機器
JP5739564B2 (ja) 電界効果トランジスタ
US20090140293A1 (en) Heterostructure device and associated method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant