TW202005086A - 具有改良終端結構之氮化鎵電晶體 - Google Patents

具有改良終端結構之氮化鎵電晶體 Download PDF

Info

Publication number
TW202005086A
TW202005086A TW108114089A TW108114089A TW202005086A TW 202005086 A TW202005086 A TW 202005086A TW 108114089 A TW108114089 A TW 108114089A TW 108114089 A TW108114089 A TW 108114089A TW 202005086 A TW202005086 A TW 202005086A
Authority
TW
Taiwan
Prior art keywords
region
substrate
transistor
hole injection
drain
Prior art date
Application number
TW108114089A
Other languages
English (en)
Other versions
TWI785236B (zh
Inventor
丹尼爾 M 金瑟
瑪赫 Ｊ 哈丹
Original Assignee
美商納維達斯半導體公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商納維達斯半導體公司 filed Critical 美商納維達斯半導體公司
Publication of TW202005086A publication Critical patent/TW202005086A/zh
Application granted granted Critical
Publication of TWI785236B publication Critical patent/TWI785236B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H01L29/7832—Field effect transistors with field effect produced by an insulated gate with multiple gate structure the structure comprising a MOS gate and at least one non-MOS gate, e.g. JFET or MESFET gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本申請案係關於一種具有改良終端結構之氮化鎵電晶體。一種氮化鎵電晶體包括定位於閘極與汲極之間的一或多個P型電洞注入結構。該等P型電洞注入結構經組態以在電晶體通道中注入電洞以與捕獲到的載流子(例如，電子)組合，因此通道之電導率較不易受施加至該電晶體之先前電壓電位影響。

Description

具有改良終端結構之氮化鎵電晶體
本發明大體上係關於半導體裝置，且確切而言，係關於基於氮化鎵(GaN)之裝置。
在半導體技術中，GaN用以形成各種積體電路裝置，諸如高功率場效應電晶體、金屬絕緣體半導體場效應電晶體(metal insulator semiconductor field effect transistor，MISFET)、高頻電晶體、高功率肖特基整流器及高電子遷移率電晶體(high electron mobility transistor，HEMT)。此等裝置可藉由生長磊晶層形成，該等磊晶層可生長於矽、碳化矽、藍寶石、氮化鎵或其他基質上。常常使用AlGaN與GaN之異質磊晶接面來形成裝置。此結構已知在接面處形成高電子遷移率二維電子氣體(two-dimensional electron gas，2DEG)。有時，添加額外層以改良或修改2DEG中之電子之電荷密度及遷移率。在一些應用中，可能需要具有改良GaN裝置之可靠性及/或效能之改良的終端結構。
本發明之一些實施例係關於基於鎵氮化鎵(GaN)之電晶體，其包括一或多個電洞注入結構以緩解引起電流崩潰之捕獲到的載流子之影響。GaN電晶體包括至基板之源極、閘極及汲極連接。通道形成於該源極與該汲極之間，且取決於該源極與該閘極之間施加之電壓電位而允許或阻擋穿過該通道之電流流動。一或多個P型結構形成於該基板上且定位於該通道中。該等P型結構經組態以在該通道中注入電洞以與捕獲到的載流子組合並中和該等載流子。中和該等捕獲到的載流子使得該通道能夠更導電且較不易受施加至該電晶體之先前電壓電位影響。
在一些實施例中，一種電晶體包含一半導體基板及形成於該基板中且包括與該基板之一部分接觸之一源極電極之一源極區。一汲極區形成於該基板中且與該源極區分離。一閘極區形成於該基板中且包括與該基板之一部分接觸之一閘極堆疊，其中該閘極區定位於該源極區與該汲極區之間。一電洞注入區形成於該基板中且包括與該基板之一部分接觸之一P型層，其中該電洞注入區定位於該閘極區與該汲極區之間。一介電層形成於該P型層之一第一部分上方且與其接觸。一連續金屬層(1)形成於該基板之該汲極區上方且與其接觸以形成一汲極電極，(2)形成於該P型層之一第二部分上方且與其接觸以形成一電洞注入電極，且(3)形成於該介電層之一部分上方與其接觸以形成用於該電洞注入區之一場板。
在一些實施例中，該連續金屬層跨越該基板之該汲極區延伸，與該P型層之一第一側表面鄰接並跨越該P型層之一頂表面之一第一區延伸。在各種實施例中，該介電層跨越該基板之一表面延伸，與該P型層之一第二側表面鄰接並跨越該P型層之該頂表面之一第二區延伸。在一些實施例中，該場板跨越該介電層延伸並在變得與該P型層之該第二側表面共面之前終止。
在一些實施例中，該連續金屬層與該P型層歐姆接觸。在各種實施例中，該電晶體進一步包含沿著該汲極區之一長度形成之複數個個別電洞注入區。在各種實施例中，該電洞注入區為一第一電洞注入區，且一第二電洞注入區形成於該基板中且定位於該第一電洞注入區與該閘極區之間。
在一些實施例中，該第二電洞注入區包括與該基板之一部分接觸且不與該連續金屬層歐姆接觸之一P型層。在各種實施例中，該連續金屬層形成於該P型層之一頂表面之大約二分之一上方，且該介電層形成於該P型層之該頂表面之一剩餘部分上方。在一些實施例中，該半導體基板包含氮化鎵。
在一些實施例中，一種電晶體包含一半導體基板及形成於該基板中且包括與該基板之一部分接觸之一源極電極之一源極區。一汲極區形成於該基板中且與該源極區分離。一閘極區形成於該基板中且包括與該基板之一部分接觸之一閘極堆疊，其中該閘極區定位於該源極區與該汲極區之間。一電洞注入區形成於該基板中且包括與該基板之一部分接觸之一P型層，其中該電洞注入區定位於該閘極區與該汲極區之間。一介電層跨越該P型層之一頂表面之一第一區延伸。一金屬層(1)跨越該基板之一汲極區延伸以形成一汲極電極，(2)跨越該P型層之該頂表面之一第二區延伸以形成一電洞注入電極，且(3)跨越該介電層之一部分延伸以形成一場板。
在一些實施例中，該場板為一電洞注入區場板。在各種實施例中，該金屬層跨越該基板之該汲極區延伸，與該P型層之一第一側表面鄰接，並跨越該P型層之該頂表面之該第二區延伸以形成該電洞注入電極。在一些實施例中，該介電層跨越該基板之一表面延伸，與該P型層一之第二側表面鄰接並跨越該P型層之該頂表面之該第一區延伸。在各種實施例中，該場板跨越該介電層之第一區延伸並在變得與該P型層之該第二側表面共面之前終止。
在一些實施例中，該金屬層與該P型層歐姆接觸。在各種實施例中，該電晶體進一步包含沿著該汲極區之一長度形成之複數個個別電洞注入區。在一些實施例中，該電洞注入區為一第一電洞注入區，且一第二電洞注入區形成於該基板中且定位於該第一電洞注入區與該閘極區之間。在各種實施例中，該第二電洞注入區包括與該基板之一部分接觸且不與該連續金屬層歐姆接觸之一P型層。
在一些實施例中，一種電晶體包含一半導體基板及形成於該基板中且包括與該基板之一部分接觸之一源極電極之一源極區。一汲極區形成於該基板中且與該源極區分離。一閘極區形成於該基板中且包括與該基板之一部分接觸之一閘極堆疊，其中該閘極區定位於該源極區與該汲極區之間。一浮動電洞注入區形成於該基板中且包括與該基板之一部分接觸之一P型層，其中該電洞注入區定位於該閘極區與該汲極區之間。
為了更好地理解本發明之性質及優點，應參考以下描述及附圖。但應理解，附圖中之每一者僅出於說明之目的而提供，且並不既定作為本發明之範疇之限度的定義。而且，一般而言，且除非自描述明顯相反，否則元件通常相同或至少在功能或目的上類似，在描述中不同圖中之元件使用相同附圖標記。
相關申請案之交叉引用
本申請案主張2018年4月23日提交之第62/661,585號美國臨時專利申請案「具有改良終端之氮化鎵電晶體(GALLIUM NITRIDE TRANSISTOR WITH IMPROVED TERMINATION)」之優先權，該美國臨時專利申請案出於所有目的而特此以全文引用之方式併入。
本發明之某些實施例係關於基於GaN之增強型場效應電晶體，其具有在通道中注入電洞以緩解電晶體中之「電流崩潰」之電洞注入結構。電流崩潰是不合需要的「記憶」效應，其中裝置之傳導電流可取決於先前施加之電壓並亦取決於此等先前施加之電壓存在多久。更具體言之，在電晶體操作期間，會於磊晶層及/或介電層中捕獲電子(稱為捕獲到的載流子)，並會排斥流經電晶體通道之其他電子，從而使得更難以穿過2DEG層傳導電流，從而引起穿過通道的電阻增大。在一些實施例中，添加一或多個電洞注入結構用以在通道中注入電洞，因此電洞與捕獲到的電子組合並中和該等電子。減少捕獲到的電子引起通道中之更低電阻，從而緩和記憶效應。
本發明之一些實施例係關於具有鄰近汲極觸點形成之P型電洞注入結構之基於GaN之電晶體。電洞注入電極可形成於P型電洞注入結構上，因此電洞注入電極電耦接至汲極歐姆金屬。在其他實施例中，P型電洞注入結構可與汲極歐姆金屬電絕緣，且可電容耦接至汲極歐姆金屬。
為了更好地瞭解根據本發明之具有P型電洞注入結構之基於GaN的電晶體之特徵及態樣，藉由論述根據本發明之實施例之半導體裝置的若干特定實施來在以下章節中提供本發明之其他內容背景。此等實施例僅僅作為實例，且其他實施例可用於其他半導體裝置中，諸如但不限於砷化鎵、磷化銦及其他類型的半導體材料。
圖1說明基於GaN之半導體電晶體100的簡化平面圖。如圖1中所展示，電晶體100建構於基板105上。電晶體100可具有由非作用區115包圍之作用區110，該非作用區包括用以形成到電晶體之電連接的源極端120、閘極端125及汲極端130。作用區110可具有跨越作用區重複的一或多個電晶體「單元」，如在本文中更詳細地論述。電晶體100為根據本發明之實施例之具有電洞注入器之GaN電晶體的說明性實例，但熟習此項技術者將瞭解，在其他實施例中，GaN電晶體100可具有不同於在本文中闡述之具體實例之大小、形狀及組態，且本發明決不限於在本文中闡述之實例。
圖2說明基於GaN之電晶體之可形成圖1中之電晶體100的作用區110之一部分之汲極區220的放大部分平面圖。圖3說明跨越圖2之汲極區220之線A-A的部分橫截面圖，並亦展示電晶體單元205之源極區210及閘極區215之橫截面圖。以下描述將同時參考圖2及圖3。
在一些實施例中，漂移區225安置於源極區210與汲極區220之間以便耐受高電壓。通道區形成於閘極堆疊320下的2DEG中，且經組態以取決於閘極端125 (見圖1)與源極端120之間施加之電壓而阻擋或傳導電流。一或多個電洞注入器230鄰近漂移區225安置，且經組態以將電洞注入至通道中以與捕獲到的電子組合，如下文更詳細地描述。
如圖3中所說明，在一些實施例中，基板105可包括可包括碳化矽、藍寶石、氮化鋁或其他材料之第一層305。第二層310安置於第一層305上並可包括氮化鎵或其他材料。第三層315安置於第二層310上，並可包括諸如但不限於氮化鋁、氮化銦等其他第III族氮化物與諸如氮化鋁鎵及氮化銦鎵等第III族氮化物合金之複合堆疊。在一個實施例中，第三層315為Al0.20 Ga0.80 N。
在一些實施例中，二維電子氣體(2DEG)感應層形成於基板105內且可鄰近第二層310與第三層315之間的交接面定位。在一些實施例中，2DEG層由壓電效應(應力)、帶隙差動及/或極化電荷之組合感應。舉例而言，在表面處可存在傳導帶之減少，其中其下降至低於費米能階以產生裝滿電子之電位井。在一些實施例中，2DEG感應層包含約20奈米厚之例如Al0.25 Ga0.75 N範圍內之AlGaN。在替代性實施例中，2DEG感應層可包含AlN、AlGaInN或另一種材料。在一些實施例中，2DEG感應層包含具有高Al內容物之薄邊界層及具有較少Al內容物之較厚層。在一些實施例中，2DEG感應層可具有GaN頂蓋層，而在其他實施例中，2DEG感應層不具有GaN頂蓋層。
在一些實施例中，一或多個閘極堆疊320形成於基板105上以形成閘極結構。舉例而言，閘極堆疊320可包括若干複合半導體層(例如，3N層)，該等複合半導體各自可包括氮及來自週期表之第三行之一或多種元素，諸如鋁或鎵或銦等等。此等層可摻雜或未摻雜。若此等層摻雜，則其可摻雜有N型或P型摻雜劑。在一些實施例中，閘極堆疊320可為絕緣閘極、肖特基閘極、PN閘極、凹槽閘極或其他類型之閘極。
在一些實施例中，一或多個電洞注入器230形成於基板105上。電洞注入器230可形成有安置於基板105上之P型結構325。在一些實施例中，可使用摻雜有P型摻雜劑之氮化鎵來形成P型結構325，作為非限制性實例，P型摻雜劑可為鎂。P型結構325可在半導體裝置之操作期間充當電洞注入器，以改良電晶體100之效能及/或可靠性，如在本文中更詳細地描述。
可沈積並圖案化歐姆金屬層323以形成至基板105之歐姆觸點，包括形成於源極歐姆焊墊330與基板105之間的源極歐姆觸點327、形成於汲極歐姆焊墊335與基板105之間的汲極歐姆觸點333、及其他需要的區。在一些實施例中，歐姆金屬層323可包括鋁、鈦、鎳、金或其他金屬。在沈積並圖案化歐姆金屬層323之後，歐姆金屬層可經退火以形成剩餘歐姆金屬與2DEG感應層之間的可在歐姆接觸區(例如，源極及汲極)中曝露之低電阻電連接件。
額外依序沈積式金屬層可包括可使用市售製程圖案化之MG層(閘極金屬層) 340、M0層345、M1層350、M2層355等等。為了使金屬層340、345、350及355彼此及/或與基板105電絕緣，可使用一或多個介入介電層。在一些實施例中，介電層可包括但不限於可沈積並圖案化之氮化矽(例如，Si3N4、Si2N或SN)或氧化矽(例如，SiO2或類似物)。在一些實施例中，介入介電層各自僅包含單個絕緣體材料層，而在其他實施例中，每個層可包含複數個層。舉例而言，可使用化學機械拋光或其他技術來平坦化絕緣體層。
在一些實施例中，MG層340可用以形成MG源極場板365、閘極電極370及電洞注入電極375。在各種實施例中，電洞注入電極375可緊鄰汲極歐姆焊墊335且與其電接觸而定位，因此電洞注入器230與汲極歐姆焊墊335具有實質上相同的電壓。
在一些實施例中，M0層345可用以形成M0源極場板380及M0汲極場板385。在各種實施例中，M1層350可用以形成M1源極場板390及M1中間汲極板395。在一些實施例中，M2層355可用以形成源極匯流排235、閘極匯流排240及汲極匯流排245。源極匯流排235將每個電晶體單元205之源極歐姆焊墊330電耦接至源極端120 (見圖1)。閘極匯流排240將每個電晶體單元205之閘極電極370電耦接至閘極端125 (見圖1)。汲極匯流排245將每個電晶體單元205之汲極歐姆焊墊335電耦接至汲極端130 (見圖1)。
在一些實施例中，一或多個通孔360可穿過介入絕緣體層中之一或多者形成，以將一或多個金屬層340、345、350及355彼此電連接。
在一些實施例中，電晶體100在閘極堆疊320下對所施加電場作出反應以控制下方的2DEG通道之電導率。通道之電導率係依據閘極端125 (見圖1)與源極端120之間施加之電壓電位。閘極端125可被認作控制實體閘極之打開及關閉。藉由在閘極下產生或消除2DEG通道，施加至閘極端125之電壓准許電子及/或電洞在源極端120與汲極端130之間流動或阻擋其通過。通道之電導率受閘極端125 (見圖1)與源極端120之間之所施加電壓電位的量值影響。
在一些實施例中，在電晶體100之操作期間，會於基板105內之磊晶層及/或介電層中捕獲電子(通常被稱為「捕獲到的載流子」)，並會排斥流經漂移區225之其他電子，從而更多地阻止電流在源極端120與汲極端130之間流動。此現象會引起漂移區225中之電阻之增大(例如，RDS ON之增大)，並通常被稱為「動態Rdson」或「電流崩潰」。動態Rdson為不合需要的「記憶」效應，其中裝置之傳導電流可取決於源極端120與汲極端130之間的先前所施加電壓，並亦取決於此等先前施加之電壓存在多久。
更具體言之，當在關斷之後又接通電晶體時，漂移區225之電阻可在某一時間段內增大。為了阻止動態Rdson增大，在圖1及圖2中所說明之實施例中，P型GaN之複數個電洞注入器230島緊鄰汲極歐姆焊墊335置放，且電耦接至汲極歐姆金屬，電洞注入電極375形成於MG層340中。每個電洞注入器230接近汲極區220在漂移區225中注入電洞。電洞與捕獲到的電子組合並中和該等電子，從而防止或至少緩和電流崩潰。
在一個實施例中，每個電洞注入器230島可介於0.5與5平方微米之間，但在其他實施例中，每個島可介於0.75與2平方微米之間，且在一個實施例中，每個島介於0.9與1.1平方微米之間，然而，熟習此項技術者將瞭解，本發明不限於正方形幾何結構或前述尺寸，且可使用具有其他幾何結構及/或尺寸之電洞注入器。
如上文關於圖1所論述，電晶體100可配置於重複單元中，在圖2及圖3中說明其實例。每個單元可包括源極、閘極、汲極及一或多個電洞注入結構。鄰近單元可使用相同汲極並可具有其自身的閘極及源極終端。類似地，鄰近單元可使用相同源極並具有其自身的汲極終端。在一些實施例中，電晶體結構包括複數個交叉指狀源極及汲極指狀物，閘極結構安置於每個源極指狀物與汲極指狀物之間。因此，如圖3中所展示，漂移區225可形成於汲極區220之任一側上。
圖4說明根據本發明之另一實施例基於GaN之電晶體400之汲極區220的簡化平面圖。電晶體400建構成類似於圖1至圖3中所說明之電晶體100 (相同數字指相同元件)，然而，電晶體400具有複數個電容耦接式電洞注入器，如下文更詳細地描述。圖5說明跨越電晶體400的部分橫截面圖，在電晶體之與圖3中所說明之橫截面類似的區中製成橫截面(相同數字指相同元件)。以下描述將同時參考圖4及圖5。
類似於圖1至圖3中所說明之實施例，電晶體400包括形成於基板105上之一或多個電洞注入器430。電洞注入器430可形成有安置於基板105上之P型結構325。在一些實施例中，可使用摻雜有諸如鎂等p型摻雜劑之氮化鋁鎵或氮化鎵之組合來形成P型結構325。P型結構325可在半導體裝置之操作期間充當電洞注入器，以改良電晶體400之效能及/或可靠性，如在本文中更詳細地描述。
相比於圖1至圖3中之電晶體100，圖4及圖5中之電晶體400包括電洞注入器430，但不具有電洞注入電極375 (見圖3)且電洞注入器430遠離汲極歐姆焊墊335間隔開使得電洞注入器430與汲極歐姆焊墊335電絕緣。更具體言之，電晶體400之電洞注入器430僅包括P型結構325並且不包括電洞注入器電極(例如，在P型結構325之頂部上不存在金屬)。另外，電晶體400之電洞注入器430包括定位於P型結構325與汲極歐姆焊墊335之間的間隙450，其中該間隙填充有產生電浮動電洞注入器之介電材料。如本文所使用，術語「浮動電洞注入器」應意味著電洞注入結構(例如，P型GaN區)不歐姆耦接至源極、閘極或汲極電極，而是替代地使用電容耦接或電容耦接與洩漏電流之組合以使得浮動電洞注入器能夠在漂移區225中注入電洞。
圖6說明根據本發明之另一實施例之基於GaN之電晶體600之汲極區220的簡化平面圖。電晶體600建構成類似於圖1至圖3中所說明之電晶體100 (相同數字指相同元件)，然而，電晶體600具有呈條形狀之複數個電洞注入器630，且汲極歐姆金屬充當汲極歐姆電極及電洞注入器電極兩者，如下文更詳細地描述。圖7說明跨越電晶體600之部分橫截面圖，在電晶體之與圖3中所說明之橫截面類似的區中製成橫截面(類似數字指類似元件)。以下描述將同時參考圖6及圖7。
類似於圖1至圖3中所說明之實施例，電晶體600包括形成於基板105上之一或多個電洞注入器630。電洞注入器630可形成有安置於基板105上之P型結構325，然而，而非為定位於汲極觸點333之任一側上之正方形島，P型結構配置於跨越汲極觸點延伸並延伸進入形成於汲極觸點之任一側上之漂移區225的重複條中。
相比圖1至圖3中之電晶體100，圖6及圖7中之電晶體600包括電洞注入器630，但不具有如圖3中所展示之分開形成的電洞注入電極375。更具體言之，汲極歐姆焊墊335形成汲極歐姆觸點333及電洞注入電極兩者。此在圖8中更明確地加以說明，其為圖7中所說明之電晶體600之橫截面B-B。如圖8中所展示，重複P型結構325形成於基板105上。汲極歐姆焊墊335與汲極觸點333以及P型結構觸點805兩者接觸。因此，汲極歐姆焊墊335將P型結構325電耦接至汲極觸點333。
圖9說明根據本發明之另一實施例之基於GaN之電晶體900的部分橫截面圖。電晶體900建構成類似於圖6至圖8中所說明之電晶體600 (相同數字指相同元件)，然而，電晶體900具有形成於呈條形狀之P型結構325上方之介電層905，且汲極歐姆焊墊335充當汲極歐姆電極及電洞注入器電極兩者，如下文更詳細地描述。圖10說明跨越圖9中所說明之電晶體900的部分橫截面圖C-C。以下描述將同時參考圖9及圖10。
類似於圖6至圖8中所說明之實施例，電晶體900包括形成於基板105上之一或多個電洞注入器930。電洞注入器930可形成有安置於基板105上之P型結構325。P型結構325可配置於跨越汲極觸點333延伸並延伸進入形成於汲極觸點之任一側上之漂移區225的重複條中。
相比於圖6至圖8中之電晶體600，圖9及圖10中之電晶體900包括形成於P型結構325及基板105之部分上方的介電層905。開口910形成於介電層905中，且汲極歐姆焊墊335形成於介電層之頂部上及開口910內，以與P型結構325電接觸。在一些實施例中，開口910可跨越P型結構325之間的間隔延伸，從而使基板105之部分曝露，因此汲極歐姆焊墊335可形成每個P型結構之間的汲極觸點333。其他實施例可具有形成於介電層905中之不同開口組態，以使得汲極歐姆焊墊335可形成電洞注入器電極及汲極電極兩者。因為，汲極歐姆焊墊335與汲極觸點333以及P型結構325兩者接觸，所以汲極歐姆金屬層將P型結構325電耦接至汲極觸點333。
圖11說明根據本發明之另一實施例之基於GaN之電晶體1100的部分橫截面圖。電晶體1100建構成類似於圖9及圖10中所說明之電晶體900 (相同數字指相同元件)，然而，電晶體1100具有帶汲極觸點333之間隙之兩個分開之P型結構325，如下文更詳細地描述。
類似於圖9及圖10中所說明之實施例，電晶體1100包括形成於基板105上之一或多個電洞注入器1130。電洞注入器1130可形成有安置於基板105上之P型結構325。P型結構325可配置於安置於汲極觸點333之任一側上的重複島中。電晶體1100包括覆蓋每個P型結構325之全部的介電層1105，因此其與汲極歐姆焊墊335電絕緣。汲極歐姆焊墊335在P型結構325之間延伸，以與形成汲極觸點333之基板105接觸。汲極歐姆焊墊335亦在P型結構325頂部上方延伸，介電層1105定位於汲極歐姆金屬層與P型結構之間。因此，電洞注入器1130與汲極歐姆焊墊335電絕緣，且電洞注入器使用至汲極歐姆焊墊335之電容耦接以使得P型結構325能夠在漂移區225中注入電洞。
繼續參考圖11，在一些實施例中，源極場板365、380及/或390之汲極邊緣處之電場可高於包圍區域，且結果此等區可引起漂移區225中之捕獲到的載流子之更高集中度。因此，在一些實施例中，將一或多個浮動P型GaN結構1110a…1110c定位成與源極場板365、380及/或390之汲極邊緣對準可引起漂移區225中之捕獲到的載流子之高效及/或有效中和。
更具體言之，在一些實施例中，浮動P型GaN結構1110a…1110c經組態以在存在高電場之情況下在漂移區225中注入電洞，如在本文中及圖13以及14中進一步詳細描述。在一些實施例中，可使用摻雜有可為例如鎂之P型摻雜劑之氮化鎵來形成P型GaN結構1110a…1110c。
圖12說明根據本發明之另一實施例之基於GaN之電晶體1200的簡化平面圖。電晶體1200建構成類似於圖11中所說明之電晶體1100 (相同數字指相同元件)，然而，而非具有三個源極場板365、380、390中之每一者下之複數個浮動P型GaN結構，電晶體1200具有定位於唯一源極場板380之汲極邊緣下且與其對準之複數個浮動P型GaN結構1205。更具體言之，在圖12中所說明之實施例中，在漂移區225中，複數個浮動P型GaN結構1205部分地定位於M0源極場板380下且完全定位於M1源極場板390下。在其他實施例中，浮動P型GaN結構1205可在與圖12中所展示不同的位置中置放於漂移區225內。在一些實施例中，浮動P型GaN結構1205可與上文更詳細地描述之P型GaN結構325 (見圖11)執行相同功能。在一些實施例中，可使用摻雜有可為例如鎂之P型摻雜劑之氮化鎵來形成浮動P型GaN結構1205。
圖13說明根據本發明之另一實施例之基於GaN之電晶體1300的簡化平面圖。電晶體1300建構成類似於圖11中所說明之電晶體1100 (相同數字指相同元件)，然而，而非具有三個源極場板365、380、390中之每一者下之複數個浮動P型GaN結構，電晶體1300具有定位於唯一源極場板390之汲極邊緣下且與其對準之複數個浮動P型GaN結構1305。更具體言之，在所說明之實施例中，在圖13中，在漂移區225中，複數個浮動P型GaN結構1305部分地定位於M1源極場板390下。在其他實施例中，浮動P型GaN結構1305可在與圖13中所展示不同的位置中置放於漂移區225內。在一些實施例中，浮動P型GaN結構1305可與上文更詳細地描述之P型GaN結構325 (見圖11)執行相同功能。在一些實施例中，可使用摻雜有可為例如鎂之P型摻雜劑之氮化鎵來形成浮動P型GaN結構1305。
圖14說明根據本發明之另一實施例之基於GaN之電晶體1400的簡化平面圖。電晶體1400建構成類似於圖1至圖3中所說明之電晶體100 (相同數字指相同元件)，然而，電晶體1400具有在漂移區225內緊接於閘極電極370，鄰近源極場板365、380及390且在其下定位之複數個P型GaN結構1405。在所說明之實施例中，在圖14中，P型GaN結構1405在最接近於閘極電極370之MG源極場板365之第一邊緣上居中，然而，在其他實施例中，其可定位於鄰近閘極電極370之任何位置處。
在一些實施例中，P型GaN結構1405可藉由電容耦接或洩漏採用接近閘極電極之電位。電子之捕獲可由將熱電子加速至介電質或基板區中之高電場引起。P型GaN結構1405可阻止漂移區中之高電壓及高電場到達閘極區並減少在彼區中發生之捕獲的量。此減少之載流子注入可減少動態Rdson影響並提高產品之壽命。儘管電晶體1400類似於圖1至圖3中所說明之電晶體100，但熟習此項技術者應瞭解，電晶體1400可具有不同結構，包括先前圖中所展示之電晶體400、600、900或1100之結構或任何其他組態。
圖15說明根據本發明之另一實施例之基於GaN之電晶體1500的部分橫截面圖。電晶體1500建構成類似於圖11中所說明之電晶體1100 (相同數字指相同元件)，其包括歐姆耦接至汲極端之P型結構，然而，電晶體1500具有僅覆蓋P型結構325之一部分之介電層1510，且汲極歐姆焊墊335與P型結構歐姆接觸，如下文更詳細地描述。此外，電晶體1500包括定位於汲極觸點333之源極側上之浮動電洞注入器1545。
類似於圖11中所說明之實施例，電晶體1500包括形成於基板105上之一或多個電洞注入器1530。每個電洞注入器1530可形成有安置於基板105上之P型結構325。在圖15中，對稱線1535用以僅展示汲極區之左側部分及右側部分之鏡像的右側部分。P型結構325可配置於安置於汲極觸點333之兩側(亦即，左、右側)上之重複島中。
電晶體1500包括覆蓋每個P型結構325之一部分之介電層1510，每個P型結構之剩餘部分與汲極電阻焊墊335形成歐姆接觸區1505。在所說明之實施例中，在圖15中，介電層1510覆蓋P型結構325之大約二分之一，然而在其他實施例中，其可覆蓋多於或少於P型結構之一半。
在一些實施例中，汲極歐姆焊墊335可經組態為連續金屬層，其(1)形成於基板105之汲極區220上方且與其接觸以形成汲極電極333，(2)形成於P型層325之第二部分上方且與其接觸以形成電洞注入電極375，且(3)形成於介電層1510之一部分上方且與其接觸以形成用於電洞注入區之場板1515。在其他實施例中，可替代前述連續金屬層使用一或多個分開但電耦接之金屬層。在所說明之實施例中，在圖15中，場板1515跨越介電層1510之至少一部分延伸，並在一些實施例中延伸直至其與P型層325之源極側邊緣1550共面為止，而在其他實施例中，其延伸經過P型層325之源極側邊緣。在一個實施例中，場板1515延伸超過P型層之源極側邊緣1550在0.125微米與2微米之間，但在其他實施例中，其延伸超過在0.2與0.75微米之間。
在一些實施例中，沿著汲極區220之長度形成複數個個別電洞注入器1530，從而形成一系列依序電洞注入器島。汲極歐姆焊墊335亦可在個別P型結構325之間延伸，以與形成汲極觸點333之部分的基板105接觸，類似於圖10中所說明之結構。
在一些實施例中，第二場板385可定位於場板1515上方，且第三場板395可定位於第二場板上方。場板1515、385及395之遠端可產生由虛線圓標識之高場強度區1540。
在一些實施例中，視情況選用之浮動電洞注入器1545可由P型層325之一部分形成。浮動電洞注入器1545不歐姆耦接至汲極歐姆焊墊335並可電容耦接至汲極歐姆焊墊。浮動電洞注入器1545可定位於電洞注入器1530與閘極區(見圖11)之間。
圖16說明根據本發明之另一實施例之基於GaN之電晶體1600的平面圖。電晶體1600建構成類似於圖1至圖3中所說明之電晶體100，然而，電晶體1600包括使用P型GaN島形成之閘極結構，如下文更詳細地描述。基於GaN之電晶體1600製造於可類似於圖1中之基板105之基板1605上，並可包括源極歐姆金屬墊1610及汲極歐姆金屬墊1620，閘極電極1615及作用2DEG區1625在該等金屬墊之間。在閘極電極1615下，其間具有間隙之一或多個P型GaN島1630a、1630b可安置於基板1605上。在各種實施例中，可跨越一或多個P型GaN島1630a、1630b形成單個閘極電極1615，且可形成閘極電極與P型GaN島之間的觸點。
當零電壓相對於源極歐姆金屬墊1610施加至閘極電極1615時，電流流經區1635中之P型GaN島1630a、1630b之間的2DEG層。當施加正閘極電壓時，2DEG形成於P型GaN島1630a、1630b下，且電流可在閘極下流過作用2DEG區之整個寬度。若閘極電極1615相對於源極歐姆金屬墊1610負偏壓，則P型GaN島1630a、1630b之間的間隙將圍繞P型GaN島形成反向偏壓接面。此反向偏壓條件圍繞每個P型GaN島1630a、1630b形成空乏區並限制穿過區1635之電子流動。負閘極電極1615越相對於源極歐姆金屬墊1610偏壓，區1635變得越具電阻性，直至電晶體1600夾斷所有電流流動為止。因此，P型GaN島1630a、1630b形成控制穿過電晶體通道之電流流動之閘極結構。此亦允許該結構阻擋施加至汲極1620之電壓，並因此限制閘極之源極側上之電場。此係藉由圖12中所說明之P型GaN結構1205實現之類似電場限制效果。
在前文說明書中，本發明之實施例已經參考可針對不同實施變化之許多特定細節進行描述。因此，應在說明性意義上而非限制性意義上看待說明書及圖式。本發明範疇之單一及排他性指示符以及由申請人預期為本發明範疇之內容係以產生包括任何後續校正之此類申請專利範圍之特定形式產生於本申請案之申請專利範圍集合之字面及等效範疇。
100‧‧‧半導體電晶體 105‧‧‧基板 110‧‧‧作用區 115‧‧‧非作用區 120‧‧‧源極端 125‧‧‧閘極端 130‧‧‧汲極端 205‧‧‧電晶體單元 210‧‧‧源極區 215‧‧‧閘極區 220‧‧‧汲極區 225‧‧‧漂移區 230‧‧‧電洞注入器 235‧‧‧源極匯流排 240‧‧‧閘極匯流排 245‧‧‧汲極匯流排 305‧‧‧第一層 310‧‧‧第二層 315‧‧‧第三層 320‧‧‧閘極堆疊 323‧‧‧歐姆金屬層 325‧‧‧P型結構 327‧‧‧源極歐姆觸點 330‧‧‧源極歐姆焊墊 333‧‧‧汲極觸點/汲極電極 335‧‧‧汲極歐姆焊墊 340‧‧‧金屬層/MG層 345‧‧‧金屬層/M0層 350‧‧‧金屬層/M1層 355‧‧‧金屬層/M2層 360‧‧‧通孔 365‧‧‧源極場板 370‧‧‧閘極電極 375‧‧‧電洞注入電極 380‧‧‧M0源極場板 385‧‧‧M0汲極場板/第二場板 390‧‧‧M1源極場板 395‧‧‧M1中間汲極板/第三場板 400‧‧‧電晶體 430‧‧‧電洞注入器 450‧‧‧間隙 600‧‧‧電晶體 630‧‧‧電洞注入器 805‧‧‧P型結構觸點 900‧‧‧電晶體 905‧‧‧介電層 910‧‧‧開口 930‧‧‧電洞注入器 1100‧‧‧電晶體 1105‧‧‧介電層 1110a‧‧‧P型GaN結構 1110b‧‧‧P型GaN結構 1110c‧‧‧P型GaN結構 1130‧‧‧電洞注入器 1200‧‧‧電晶體 1205‧‧‧浮動P型GaN結構 1300‧‧‧電晶體 1305‧‧‧浮動P型GaN結構 1400‧‧‧電晶體 1405‧‧‧P型GaN結構 1500‧‧‧電晶體 1505‧‧‧歐姆接觸區 1510‧‧‧介電層 1515‧‧‧場板 1530‧‧‧電洞注入器 1535‧‧‧對稱線 1540‧‧‧高場強度區 1545‧‧‧浮動電洞注入器 1550‧‧‧源極側邊緣 1600‧‧‧電晶體 1605‧‧‧基板 1610‧‧‧源極歐姆金屬墊 1615‧‧‧閘極電極 1620‧‧‧汲極歐姆金屬墊/汲極 1625‧‧‧作用二維電子氣體(2DEG)區 1630a‧‧‧P型GaN島 1630b‧‧‧P型GaN島 1635‧‧‧區 A-A‧‧‧線 B-B‧‧‧橫截面 C-C‧‧‧部分橫截面圖
圖1說明根據本發明之實施例之基於GaN之半導體電晶體100的簡化平面圖；
圖2說明圖1中展示之基於GaN之半導體電晶體之作用區的放大部分平面圖；
圖3說明跨越圖2中所說明之電晶體單元上之線A-A的部分橫截面圖；
圖4說明根據本發明之實施例之基於GaN之電晶體之汲極區的簡化平面圖；
圖5說明跨越圖4中所展示之電晶體的部分橫截面圖；
圖6說明根據本發明之實施例之基於GaN之電晶體之汲極區的簡化平面圖；
圖7說明跨越圖6中所展示之電晶體的部分橫截面圖；
圖8說明圖7中所展示之電晶體的橫截面B-B；
圖9說明根據本發明之實施例之基於GaN之電晶體的部分橫截面圖；
圖10說明跨越圖9中所展示之電晶體的部分橫截面圖C-C；
圖11說明根據本發明之實施例之基於GaN之電晶體的部分橫截面圖；
圖12說明根據本發明之實施例之基於GaN之電晶體的簡化平面圖；
圖13說明根據本發明之實施例之基於GaN之電晶體的簡化平面圖；
圖14說明根據本發明之實施例之基於GaN之電晶體的簡化平面圖；
圖15說明根據本發明之實施例之基於GaN之電晶體的部分橫截面圖；且
圖16說明根據本發明之實施例之基於GaN之電晶體的平面圖。
100‧‧‧半導體電晶體
105‧‧‧基板
110‧‧‧作用區
115‧‧‧非作用區
120‧‧‧源極端
125‧‧‧閘極端
130‧‧‧汲極端

Claims (20)

  1. 一種電晶體，其包含： 一半導體基板； 一源極區，其形成於該基板中且包括與該基板之一部分接觸之一源極電極； 一汲極區，其形成於該基板中且與該源極區分離； 一閘極區，其形成於該基板中且包括與該基板之一部分接觸之一閘極堆疊，該閘極區定位於該源極區與該汲極區之間； 一電洞注入區，其形成於該基板中且包括與該基板之一部分接觸之一P型層，該電洞注入區定位於該閘極區與該汲極區之間； 一介電層，其形成於該P型層之一第一部分上方且與其接觸；以及 一連續金屬層，其(1)形成於該基板之該汲極區上方且與其接觸以形成一汲極電極，(2)形成於該P型層之一第二部分上方且與其接觸以形成一電洞注入電極，且(3)形成於該介電層之一部分上方與其接觸以形成用於該電洞注入區之一場板。
  2. 如請求項1之電晶體，其中該連續金屬層跨越該基板之該汲極區延伸，與該P型層之一第一側表面鄰接並跨越該P型層之一頂表面之一第一區延伸。
  3. 如請求項2之電晶體，其中該介電層跨越該基板之一表面延伸，與該P型層之一第二側表面鄰接並跨越該P型層之該頂表面之一第二區延伸。
  4. 如請求項3之電晶體，其中該場板跨越該介電層延伸並在變得與該P型層之該第二側表面共面之前終止。
  5. 如請求項1之電晶體，其中該連續金屬層與該P型層歐姆接觸。
  6. 如請求項1之電晶體，其進一步包含沿著該汲極區之一長度形成之複數個個別電洞注入區。
  7. 如請求項1之電晶體，其中該電洞注入區為一第一電洞注入區，且一第二電洞注入區形成於該基板中且定位於該第一電洞注入區與該閘極區之間。
  8. 如請求項7之電晶體，其中該第二電洞注入區包括與該基板之一部分接觸且不與該連續金屬層歐姆接觸之一P型層。
  9. 如請求項1之電晶體，其中該連續金屬層形成於該P型層之一頂表面之大約二分之一上方，且該介電層形成於該P型層之該頂表面之一剩餘部分上方。
  10. 如請求項1之電晶體，其中該半導體基板包含氮化鎵。
  11. 一種電晶體，其包含： 一半導體基板； 一源極區，其形成於該基板中且包括與該基板之一部分接觸之一源極電極； 一汲極區，其形成於該基板中且與該源極區分離； 一閘極區，其形成於該基板中且包括與該基板之一部分接觸之一閘極堆疊，該閘極區定位於該源極區與該汲極區之間； 一電洞注入區，其形成於該基板中且包括與該基板之一部分接觸之一P型層，該電洞注入區定位於該閘極區與該汲極區之間； 一介電層，其跨越該P型層之一頂表面之一第一區延伸；以及 一金屬層，其(1)跨越該基板之一汲極區延伸以形成一汲極電極，(2)跨越該P型層之該頂表面之一第二區延伸以形成一電洞注入電極，且(3)跨越該介電層之一部分延伸以形成一場板。
  12. 如請求項11之電晶體，其中該場板為一電洞注入區場板。
  13. 如請求項11之電晶體，其中該金屬層跨越該基板之該汲極區延伸，與該P型層之一第一側表面鄰接，並跨越該P型層之該頂表面之該第二區延伸以形成該電洞注入電極。
  14. 如請求項13之電晶體，其中該介電層跨越該基板之一表面延伸，與該P型層之一第二側表面鄰接並跨越該P型層之該頂表面之該第一區延伸。
  15. 如請求項14之電晶體，其中該場板跨越該介電層之第一區延伸並在變得與該P型層之該第二側表面共面之前終止。
  16. 如請求項11之電晶體，其中該金屬層與該P型層歐姆接觸。
  17. 如請求項11之電晶體，其進一步包含沿著該汲極區之一長度形成之複數個個別電洞注入區。
  18. 如請求項11之電晶體，其中該電洞注入區為一第一電洞注入區，且一第二電洞注入區形成於該基板中且定位於該第一電洞注入區與該閘極區之間。
  19. 如請求項18之電晶體，其中該第二電洞注入區包括與該基板之一部分接觸且不與該連續金屬層歐姆接觸之一P型層。
  20. 一種電晶體，其包含： 一半導體基板； 一源極區，其形成於該基板中且包括與該基板之一部分接觸之一源極電極； 一汲極區，其形成於該基板中且與該源極區分離； 一閘極區，其形成於該基板中且包括與該基板之一部分接觸之一閘極堆疊，該閘極區定位於該源極區與該汲極區之間； 一浮動電洞注入區，其形成於該基板中且包括與該基板之一部分接觸之一P型層，該電洞注入區定位於該閘極區與該汲極區之間。
TW108114089A 2018-04-23 2019-04-23 具有改良終端結構之氮化鎵電晶體 TWI785236B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201862661585P 2018-04-23 2018-04-23
US62/661,585 2018-04-23

Publications (2)

Publication Number Publication Date
TW202005086A true TW202005086A (zh) 2020-01-16
TWI785236B TWI785236B (zh) 2022-12-01

Family

ID=68236584

Family Applications (2)

Application Number Title Priority Date Filing Date
TW108114089A TWI785236B (zh) 2018-04-23 2019-04-23 具有改良終端結構之氮化鎵電晶體
TW108114090A TWI715018B (zh) 2018-04-23 2019-04-23 氮化鎵電晶體結構

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW108114090A TWI715018B (zh) 2018-04-23 2019-04-23 氮化鎵電晶體結構

Country Status (4)

Country Link
US (2) US10868165B2 (zh)
JP (1) JP7075128B2 (zh)
CN (2) CN110391298B (zh)
TW (2) TWI785236B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI798676B (zh) * 2021-04-08 2023-04-11 杰力科技股份有限公司 氮化鎵高電子移動率電晶體
TWI827079B (zh) * 2021-06-01 2023-12-21 愛爾蘭商納維達斯半導體有限公司 用於gan高電壓電晶體之場板結構

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021113308A1 (en) 2019-12-03 2021-06-10 Cambridge Electronics, Inc. Iii-nitride transistor with a modified drain access region
US11211481B2 (en) 2020-01-13 2021-12-28 Cambridge Gan Devices Limited III-V semiconductor device
CN113497137A (zh) * 2020-04-07 2021-10-12 苏州捷芯威半导体有限公司 一种半导体器件及其制备方法
WO2021217651A1 (en) 2020-04-30 2021-11-04 Innoscience (suzhou) Semiconductor Co., Ltd. Semiconductor device and method for manufacturing the same
KR20220006402A (ko) * 2020-07-08 2022-01-17 삼성전자주식회사 고전자 이동도 트랜지스터

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4549336A (en) * 1981-12-28 1985-10-29 Mostek Corporation Method of making MOS read only memory by specified double implantation
FR2545989B1 (fr) 1983-05-10 1985-07-05 Thomson Csf Transistor a effet de champ, fonctionnant en regime d'enrichissement
JP4730529B2 (ja) 2005-07-13 2011-07-20 サンケン電気株式会社 電界効果トランジスタ
US7417265B2 (en) * 2006-02-03 2008-08-26 Semiconductor Components Industries, L.L.C. Schottky diode structure with enhanced breakdown voltage and method of manufacture
JP2007250792A (ja) * 2006-03-15 2007-09-27 Furukawa Electric Co Ltd:The 半導体素子
US7943469B2 (en) * 2006-11-28 2011-05-17 Intel Corporation Multi-component strain-inducing semiconductor regions
JP5618571B2 (ja) * 2010-03-02 2014-11-05 パナソニック株式会社 電界効果トランジスタ
WO2013021628A1 (ja) 2011-08-08 2013-02-14 パナソニック株式会社 半導体装置
US8680535B2 (en) * 2011-12-23 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor structure with improved breakdown voltage performance
US20130240951A1 (en) * 2012-03-13 2013-09-19 International Business Machines Corporation Gallium nitride superjunction devices
JP6326638B2 (ja) * 2013-04-25 2018-05-23 パナソニックＩｐマネジメント株式会社 半導体装置
US9343562B2 (en) * 2013-12-06 2016-05-17 Infineon Technologies Americas Corp. Dual-gated group III-V merged transistor
US9337279B2 (en) * 2014-03-03 2016-05-10 Infineon Technologies Austria Ag Group III-nitride-based enhancement mode transistor
CN104167445B (zh) * 2014-08-29 2017-05-10 电子科技大学 具有埋栅结构的氮化镓基增强耗尽型异质结场效应晶体管
JP2015122544A (ja) * 2015-03-30 2015-07-02 パナソニックＩｐマネジメント株式会社 スイッチ装置
WO2017123999A1 (en) * 2016-01-15 2017-07-20 Transphorm Inc. Enhancement mode iii-nitride devices having an al(1-x)sixo gate insulator
TWI648858B (zh) * 2016-06-14 2019-01-21 黃知澍 Ga-face III族/氮化物磊晶結構及其主動元件與其製作方法
US10741682B2 (en) 2016-11-17 2020-08-11 Semiconductor Components Industries, Llc High-electron-mobility transistor (HEMT) semiconductor devices with reduced dynamic resistance
US10439059B2 (en) 2016-12-20 2019-10-08 Massachusetts Institute Of Technology High-linearity transistors

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI798676B (zh) * 2021-04-08 2023-04-11 杰力科技股份有限公司 氮化鎵高電子移動率電晶體
TWI827079B (zh) * 2021-06-01 2023-12-21 愛爾蘭商納維達斯半導體有限公司 用於gan高電壓電晶體之場板結構

Also Published As

Publication number Publication date
US20190326427A1 (en) 2019-10-24
JP7075128B2 (ja) 2022-05-25
TW201946275A (zh) 2019-12-01
TWI785236B (zh) 2022-12-01
CN110391297A (zh) 2019-10-29
CN110391298B (zh) 2023-08-22
JP2019192912A (ja) 2019-10-31
TWI715018B (zh) 2021-01-01
CN110391297B (zh) 2023-08-22
CN110391298A (zh) 2019-10-29
US10847644B2 (en) 2020-11-24
US10868165B2 (en) 2020-12-15
US20190326426A1 (en) 2019-10-24

Similar Documents

Publication Publication Date Title
TWI785236B (zh) 具有改良終端結構之氮化鎵電晶體
JP4041075B2 (ja) 半導体装置
US10892357B2 (en) Double-channel HEMT device and manufacturing method thereof
CN102354705B (zh) 半导体装置
JP5663000B2 (ja) 逆拡散抑制構造
CN102237402B (zh) 氮化物半导体元件
JP5618571B2 (ja) 電界効果トランジスタ
US11257938B2 (en) Group III nitride semiconductor device with first and second conductive layers
JP6401053B2 (ja) 半導体装置および半導体装置の製造方法
US10868164B2 (en) Nitride semiconductor device
JP2008311355A (ja) 窒化物半導体素子
JP2003523088A (ja) 絶縁ゲート電界効果デバイス
CN103066121A (zh) 晶体管及其制造方法
US10686042B2 (en) Semiconductor device
JP2011155221A (ja) 半導体装置およびその製造方法
JP7464763B2 (ja) 窒化物半導体装置
US20220359669A1 (en) Nitride semiconductor device and method of manufacturing the same
CN115668512A (zh) 半导体装置
JP7161915B2 (ja) 半導体装置
US20210005741A1 (en) Nitride semiconductor apparatus and manufacturing method thereof
CN108352408A (zh) 半导体装置、电子部件、电子设备以及半导体装置的制造方法
CN113812006A (zh) 氮化物半导体装置及其制造方法
JP2015156510A (ja) 電界効果トランジスタ
WO2023224092A1 (ja) 窒化物半導体装置
US20240128371A1 (en) Semiconductor device and method of manufacturing the same