CN110391298A - 氮化镓晶体管结构 - Google Patents

氮化镓晶体管结构 Download PDF

Info

Publication number
CN110391298A
CN110391298A CN201910329100.1A CN201910329100A CN110391298A CN 110391298 A CN110391298 A CN 110391298A CN 201910329100 A CN201910329100 A CN 201910329100A CN 110391298 A CN110391298 A CN 110391298A
Authority
CN
China
Prior art keywords
enhanced
depletion type
gate electrode
area
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910329100.1A
Other languages
English (en)
Other versions
CN110391298B (zh
Inventor
M·J·哈姆丹
朴毕圣
S·夏尔马
D·M·金策
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Navidas Semiconductor Co ltd
Original Assignee
Navidas Semiconductor Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Navidas Semiconductor Co filed Critical Navidas Semiconductor Co
Publication of CN110391298A publication Critical patent/CN110391298A/zh
Application granted granted Critical
Publication of CN110391298B publication Critical patent/CN110391298B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H01L29/7832—Field effect transistors with field effect produced by an insulated gate with multiple gate structure the structure comprising a MOS gate and at least one non-MOS gate, e.g. JFET or MESFET gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本申请涉及一种氮化镓晶体管结构。一种氮化镓晶体管包含衬底，在所述衬底上限定源极区、漏极区、漂移区和栅极区。所述漂移区在所述源极区和所述漏极区之间延伸。所述栅极区包含增强型装置和耗尽型装置的组合，所述增强型装置和耗尽型装置跨越所述漂移区定位且一起使用以用相对低的阈值电压(Vth)控制所述漂移区中的电荷密度和电子迁移率。使用安置于所述衬底上且耦合到栅极电极的P型层形成增强型装置。

Description

氮化镓晶体管结构
相关申请的交叉引用
本申请要求2018年4月23日提交的第62/661,585号美国临时专利申请“具有改进的终止结构的氮化镓晶体管(GALLIUM NITRIDE TRANSISTOR WITH IMPROVEDTERMINATION)”的优先权，所述美国临时专利申请出于所有目的而特此以全文引用的方式并入。本申请与2019年4月22日提交的代理人案号为096868-003410US-1087054的同时提交且共同转让的专利申请“具有改进的终止结构的氮化镓晶体管(GALLIUM NITRIDETRANSISTOR WITH IMPROVED TERMINATION结构)”相关，所述专利申请出于所有目的而特此以全文引用的方式并入。
技术领域
本发明大体上涉及半导体装置，且特定来说涉及化合物半导体装置。
背景技术
在半导体技术中，氮化镓(GaN)是一种用于形成各种装置的化合物半导体材料，所述装置例如高功率场效应晶体管、金属绝缘体半导体场效应晶体管(MISFET)、高频晶体管、高功率肖特基整流器，以及高电子迁移率晶体管(HEMT)。这些装置可通过在硅、碳化硅、蓝宝石、氮化镓或其它衬底上生长磊晶层而形成。常常，使用氮化铝镓(AlGaN)和GaN的异质磊晶接面形成此类装置。已知此结构在两个材料的界面处形成高电子迁移率二维电子气体(2DEG)。在一些应用中，可能需要利用一种结构来控制2DEG中的电荷密度和电子迁移率，所述结构展现相对低的栅极泄漏且切断装置的负栅极偏压要求降低。
发明内容
在一些实施例中，一种晶体管包括化合物半导体衬底、形成于衬底中的源极区，以及形成于衬底中且与源极区分离的漏极区。漂移区形成于衬底中且在源极区和漏极区之间延伸。栅极区跨越漂移区形成且被配置成控制穿过漂移区的电子流动。栅极区包含至少一个耗尽型结构和至少一个增强型结构。
在一些实施例中，所述至少一个增强型结构包含p型层。在各种实施例中，栅极区包含多个耗尽型结构和多个增强型结构，其中每一增强型结构包含单独的p型层。在一些实施例中，所述多个耗尽型结构和所述多个增强型结构以交替序列跨越漂移区而布置。在各种实施例中，晶体管进一步包括栅极电极，所述栅极电极电耦合到所述多个增强型结构的每一增强型结构的每一单独p型层，且与所述多个耗尽型结构的每一耗尽型结构的衬底的漂移区电绝缘。
在一些实施例中晶体管进一步包括栅极电极，所述栅极电极电耦合到所述多个增强型结构的每一增强型结构的每一单独p型层，且电耦合到所述多个耗尽型结构的每一耗尽型结构的衬底的漂移区从而形成肖特基势垒。在各种实施例中，一或多个场板电耦合到栅极电极且形成于漂移区上方，从栅极区朝向漏极区延伸。在一些实施例中，晶体管的阈值电压在-10伏和-25伏之间。
在一些实施例中，晶体管包括化合物半导体衬底、形成于衬底中的源极区，以及形成于衬底中且与源极区分离的漏极区。栅极区定位于源极区和漏极区之间，其中栅极区包含至少一个耗尽型装置和至少一个增强型装置。
在一些实施例中，漂移区形成于衬底中且在源极区和漏极区之间延伸，其中栅极区被配置成控制穿过漂移区的电子流动。在各种实施例中，栅极电极跨越栅极区延伸。在一些实施例中，栅极区包含多个增强型装置，其中所述多个增强型装置的每一增强型装置包含耦合到栅极电极的p型层。
在一些实施例中，栅极区包含多个耗尽型装置，其中所述多个耗尽型装置的每一耗尽型装置定位于两个增强型装置之间，使得所述多个耗尽型装置和所述多个增强型装置以交替图案布置。在各种实施例中，栅极电极电耦合到所述多个增强型装置的每一增强型装置的每一p型层，且通过电介质层与所述多个耗尽型装置的每一耗尽型装置电绝缘。
在一些实施例中，栅极电极电耦合到每一增强型装置的每一p型层，且电耦合到每一耗尽型装置以形成肖特基势垒。在各种实施例中，一或多个场板电耦合到栅极电极且形成于漂移区上方，从栅极区朝向漏极区延伸。
在一些实施例中，化合物半导体晶体管包括源极、漏极和栅极，所述栅极定位于源极和漏极之间且包含多个耗尽型装置和多个增强型装置。在各种实施例中，所述多个增强型装置的每一增强型装置包含p型层。在一些实施例中，所述多个增强型装置和所述多个耗尽型装置以交替图案布置，具有定位于两个邻近耗尽型装置之间的增强型装置。在各种实施例中，栅极电极电耦合到所述多个增强型装置的每一增强型装置的p型层，且电耦合到所述多个耗尽型装置的每一耗尽型装置的区中的半导体衬底以形成多个肖特基势垒。
为了更好地了解本公开的性质和优点，应参考以下描述和附图。但是，应理解，图式中的每一个仅出于说明的目的而提供，且并不希望作为本公开的范围的限制的定义。而且，一般说来，且除非相反地从描述显而易见，否则元件通常至少在功能或用途上相同或类似，其中不同图中的元件使用相同附图标记。
附图说明
图1示出根据本公开的实施例的基于GaN的半导体晶体管的简化平面图；
图2示出图1中示出的基于GaN的半导体晶体管的晶体管单位晶胞的简化平面图；
图3A示出跨越图2中所示出的晶体管单位晶胞的线A-A的部分横截面图；
图3B示出图2中所示出的晶体管单位晶胞中的增强型装置的材料堆叠和相关传导带图；
图3C示出图2中所示出的晶体管单位晶胞中的耗尽型装置的材料堆叠和相关传导带图；
图4A示出根据本公开的实施例的晶体管单位晶胞的部分横截面图；
图4B示出图4A中所示出的晶体管单位晶胞中的增强型装置的材料堆叠和相关传导带图；
图4C示出图4A中所示出的晶体管单位晶胞中的耗尽型装置的材料堆叠和相关传导带图；
图5示出根据本公开的实施例的基于GaN的半导体晶体管的晶体管单位晶胞的简化平面图；
图6示出跨越图5中示出的晶体管单位晶胞的线B-B的部分横截面图；
图7示出根据本公开的实施例的晶体管单位晶胞和相关复合传导带图的部分横截面图；
图8示出根据本公开的实施例的基于GaN的半导体晶体管的晶体管单位晶胞的简化平面图；
图9示出跨越图8中所示出的晶体管单位晶胞的线C-C的部分横截面图；
图10示出根据本公开的实施例的晶体管单位晶胞和相关复合传导带图的部分横截面图；
图11示出根据本公开的实施例的晶体管单位晶胞和相关复合传导带图的部分横截面图；
图12示出根据本公开的实施例包含场板的基于GaN的晶体管的不对称晶体管单位晶胞的简化平面图；以及
图13示出图12中示出的单位晶胞的简化部分横截面图。
具体实施方式
本发明的某些实施例涉及基于GaN的晶体管，其具有采用增强型和/或耗尽型装置的组合的沟道控制结构以用相对低的阈值电压(Vth)控制漂移区中的电荷密度和电子迁移率。在一些实施例中，增强型和耗尽型结构的组合跨越漂移区定位且组合使用以控制穿过漂移区的电子流动。本公开的一些实施例使用包含安置于AlGaN层上的P型层的增强型结构。各种实施例使用通过在AlGaN层上方施加电场而形成的耗尽型结构。其它实施例使用包含形成于栅极电极和AlGaN层之间的肖特基势垒的耗尽型结构。在另外的实施例中，一或多个隔离区形成于漂移区内且用于限定漂移区内的2DEG通道。
为了更好地理解根据本公开具有使用增强型和/或耗尽型结构的各种组合的漂移区控制结构的基于GaN的晶体管的特征和方面，在以下章节中通过论述根据本公开的实施例的半导体装置的若干特定实施方案来提供本公开的进一步上下文。这些实施例仅为了举例，且其它实施例可以在例如(但不限于)砷化镓、磷化铟和其它合适的类型的半导体材料的其它半导体装置中采用。
图1示出基于GaN的半导体晶体管100的简化平面图。如图1中所示，晶体管100构造在衬底105上。晶体管100可具有由无源区115包围的有源区110，所述无源区包含用于形成到晶体管的电连接的源极端子120、栅极端子125和漏极端子130。有源区110可具有跨越有源区重复的一或多个晶体管“单位晶胞”135，如在本文中更详细地论述。晶体管100是根据本公开的实施例具有漂移区控制结构的GaN晶体管的说明性实例，然而，所属领域的技术人员将了解，在其它实施例中，GaN晶体管100可具有不同于本文陈述的特定实例的尺寸、形状和配置，且本公开绝不限于本文陈述的实例。
图2示出图1中所示出的晶体管100的实例单位晶胞135的简化平面图。如图2所示，单位晶胞135包含衬底105，所述衬底105包含第一端210处的源极区205、第二端220处的漏极区215，以及在源极区和漏极区之间延伸的漂移区225。漂移区225由隔离区230a、230b限定，所述隔离区安置于漂移区的任一侧上且在源极区205和漏极区215之间延伸。在一些实施例中，隔离区230a、230b可通过在隔离区内植入氩气或其它材料而形成。栅极区235跨越漂移区225(在相对于漂移区的垂直定向中)形成，且被配置成控制穿过漂移区的电子流动，如下文更详细地描述。
栅极区235包含耦合到多个P型岛245的栅极电极240。每一P型岛245具有宽度250和与每一邻近P型岛的间隔255。在一些实施例中，宽度250可在0.5微米和4微米之间，而在其它实施例中，宽度可在0.75到2微米之间，并且在一个实施例中可为1微米或更小。在一些实施例中，间隔255可在100纳米和1000纳米之间，而在其它实施例中，间隔可在200纳米和500纳米之间，并且在一个实施例中可大约是300纳米。尽管本文中已经对于此特定实施例提供宽度和间隔的特定范围，但所属领域的技术人员将了解，其它实施例可具有不同尺寸。
图3A示出图2中所示出的单位晶胞135的栅极区235的简化横截面图A-A。如图3A所示，在一些实施例中，衬底105可包含第一层305，所述第一层可包含碳化硅、蓝宝石、氮化铝或其它材料。第二层310安置于第一层305上并可包含氮化镓或其它材料。第三层315安置于上第二层310，并可包含例如(但不限于)氮化铝、氮化铟等其它第III族氮化物与例如氮化铝镓和氮化铟镓等第III族氮化物合金的复合堆叠。在一个实施例中，第三层315为Al0.20Ga0.80N。在另外的实施例中，可使用任何化合物半导体材料，如下文更详细地描述。
在一些实施例中，二维电子气体(2DEG)区320沿着漂移区225形成于衬底105内，且使电子能够在源极区205(参看图2)和漏极区215之间流动。在一些实施例中，2DEG区320定位在界面325附近，在第二层310和第三层315之间。2DEG区320可限定在可分别穿过第二和/或第三层310、315的隔离区230a、230b形成之间。在一些实施例中，2DEG区320由压电效应(应力)、带隙差分、调制掺杂和/或极化电荷的组合引发。举例来说，可存在界面325处传导带的减少，其中传导带下降到费米能级以下以产生装满电子的电位阱。
在一些实施例中，2DEG区320包括约20纳米厚的例如Al0.25Ga0.75N范围内的AlGaN。在替代实施例中，2DEG区可包括AlN、AlGaInN或另一种材料。在一些实施例中，2DEG区320包括具有高铝含量的薄势垒层和具有较少铝含量的较厚层。在一些实施例中，2DEG区320可具有GaN顶盖层，而在其它实施例中，2DEG区并不具有GaN顶盖层。
在一些实施例中，漂移区控制结构330可用于控制2DEG区320内的电子流动，且可包含形成增强型装置335的多个P型岛245以及形成耗尽型装置340的每一P型岛之间的空间，如下文更详细地描述。更具体地，增强型装置335和耗尽型装置340跨越漂移区225以交替图案布置。在一些实施例中，P型岛245安置于衬底105的第三层315上，且可使用掺杂有P型掺杂剂(例如，其可为镁)的氮化镓形成。P型岛245使漂移区225的部分能够充当增强型装置335以控制穿过2DEG区320的电子流动，如本文更详细描述。
电介质层343可形成于第三层315的顶部上且在P型岛245之间。栅极电极345可形成于电介质层343的顶部上且跨越P型岛245使得栅极电极与每一P型岛处于欧姆接触。在一些实施例中，电介质层343可包含二氧化硅、氮化硅或任何其它电介质材料。在各种实施例中，栅极电极345可由氮化钛、铝、镍、铂或具有合适的金属功函数的任何其它金属形成。
紧接在横截面A-A下方的是横截面A-A中示出的增强型装置335和耗尽型装置340的复合传导带图350a、350b、350c的三个图形描绘。每一带图350a、350b、350c表示栅极电极345和源极区205之间施加的三个不同偏压条件中的每一个下每一增强型装置335和每一耗尽型装置340的状态(参看图2)。
第一带图350a示出负偏压条件，其中栅极电极345和源极区205之间施加的电压小于耗尽型装置340的阈值电压。如所示出，耗尽型装置340区和增强型装置335区中的传导带355高于费米能级360，因此所述装置中没有一个允许电子流动穿过栅极区235。
第二带图350b示出平衡偏压条件，其中栅极电极345和源极区205之间施加的电压近似为0伏。如所示出，传导带365在耗尽型装置340区中下降到费米能级360以下，从而在2DEG区320中形成d型电位阱370。然而，在增强型装置335区中不形成电位阱，因此允许电子流动穿过耗尽型装置340区中的栅极区235，但不允许电子在增强型装置335区中流动。
第三带图350c示出平衡偏压条件，其中栅极电极345和源极区205之间施加的电压大于增强型装置335的阈值电压。如所示出，传导带375在增强型装置335和耗尽型装置340两者的区中下降到费米能级360以下。d型电位阱370增加且形成e型电位阱390，从而允许电子流过栅极区235的整个宽度，从而减小晶体管100的导通电阻(见图1)。
图3B示出图3A中描述的增强型装置335的材料堆叠的三个传导带图377a、377b、377c(针对图3A中描述的相同的3个偏压条件)。如图3B所示，增强型装置335的材料堆叠包含GaN(第二层310)、AlGaN(第三层315)、P型GaN 245和栅极电极345。紧接在材料堆叠下方的是增强型装置335的三个带图377a、377b、377c。每一图表示栅极电极345和源极区205之间施加的三个不同偏压条件中的每一个下增强型装置335的功能。第一带图377a示出负偏压条件，其中栅极电极345和源极区205之间施加的电压小于耗尽型装置340的阈值电压。如所示出，传导带378高于费米能级379，如此增强型装置335阻止电流流动穿过栅极区235。
第二带图377b示出平衡偏压条件，其中栅极电极345和源极区205之间施加的电压近似为0伏。如所示出，类似于先前传导带图377a，传导带380高于费米能级379，因此增强型装置335阻止电流流动穿过栅极区235。
第三带图377c示出正偏压条件，其中栅极电极345和源极区205之间施加的电压大于增强型装置335的阈值电压。如所示出，传导带381下降到费米能级379下方，从而形成允许电子流动穿过栅极区235的增强型装置335区的e型电位阱382。
图3C示出图3A中描述的耗尽型装置340的材料堆叠的三个传导带图383a、383b、383c(针对图3A中描述的相同的3个偏压条件)。如图3C所示，耗尽型装置340的材料堆叠包含GaN(第二层310)、AlGaN(第三层315)、电介质343和栅极电极345。紧接在材料堆叠下方的是耗尽型装置340的三个带图383a、383b、383c。每一图表示栅极电极345和源极区205之间施加的三个不同偏压条件中的每一个下耗尽型装置340的功能。第一带图383a示出负偏压条件，其中栅极电极345和源极区205之间施加的电压小于耗尽型装置340的阈值电压。如所示出，传导带384高于费米能级385，因此耗尽型装置340阻止电流流动穿过栅极区235。
第二带图383b示出平衡偏压条件，其中栅极电极345和源极区205之间施加的电压近似为0伏。如所示出，传导带386下降到费米能级385以下，从而形成允许电子流动穿过栅极区235的耗尽型装置340区的d型电位阱370。
第三带图383c示出正偏压条件，其中栅极电极345和源极区205之间施加的电压大于增强型装置335的阈值电压。如所示出，传导带388进一步下降到费米能级385以下，从而形成减小晶体管100的导通电阻的更深的d型电位阱370(见图1)。
所属领域的技术人员将了解，尽管图1-3C中示出的晶体管100被设计成在10伏到40伏的范围内工作，但在适当修改的情况下，基于本文中所公开的特征的类似构造可在100毫伏到超过1200伏的范围内工作。此外，场板和/或不对称架构的审慎使用(如下文更详细地论述)可用于使晶体管100在不同电压下操作。
如上文所描述，本文中所描述的晶体管结构可使用任何合适的化合物半导体材料形成。在一些实施例中，采用异质磊晶接面以形成2DEG层的任何化合物半导体材料可能是合适的。举例来说，合适的化合物半导体材料可包含例如所有III-V族化合物，包含但不限于III族氮化物、III族砷化物、III族磷化物、III族氧化物和III族锑化物。其它合适的化合物半导体材料可包含任何II-VI族化合物，或可用于形成HEMT和/或MESFET的任何化合物。
在另外的实施例中，如上文所描述的2DEG可以是2维空穴气体(2DHG)、3维电子厚块(3DES)和/或3维空穴厚块(3DHS)。
图4A-4C示出类似于图2-3C(相同数字指代相同元件)中示出的晶体管100的晶体管400的另一实施例的横截面，然而晶体管400并不具有电介质层343，因此栅极电极345形成衬底405位于P型岛245之间的肖特基势垒。如图4A所示，晶体管400包含形成增强型装置410的p型岛245，且栅极电极415接触衬底405的第三层315以形成作为耗尽型装置425的肖特基势垒触件420。
图4A示出晶体管400的横截面，图4B示出增强型装置410的材料堆叠和相关传导带图，且图4C示出晶体管内的耗尽型装置425的材料堆叠和相关传导带图。图4A-4C中的每一个包含类似于图3A-3C中描述的偏压条件的三个单独偏压条件中的每一个下的传导带图。在以下描述中，传导带图的论述将依据偏压条件布置，使得图4A-4C的每一“行”将一起论述。
带图430a、445a、460a的第一行示出负偏压条件，其中栅极电极345和源极区205之间施加的电压小于耗尽型装置425的阈值电压。如所示出，耗尽型装置425和增强型装置410两者的区中的传导带435高于费米能级440，因此所述装置中没有一个允许电子流动穿过源极区205(参看图2)。
带图430b、445b、460b的第二行示出平衡偏压条件，其中栅极电极345和源极区205之间施加的电压近似为0伏。如所示出，传导带450下降到耗尽型装置425的区中的费米能级440以下，从而形成允许电子流动穿过耗尽型装置区中的栅极区235的d型电位阱455。然而，不在增强型装置410区中形成电位阱，因此不允许电子在增强型装置区中流动。
带图430c、445c、460c的第三行示出正偏压条件，其中栅极和源极之间施加的电压大于增强型装置410的阈值电压。如所示出，传导带465在增强型装置410和耗尽型装置425两者的区中下降到费米能级440以下。d型电位阱455变深且形成e型电位阱470，从而允许电子流过栅极区235的整个宽度，从而减小晶体管400的导通电阻。
在一些实施例中，上文描述的结构可归因于势垒材料、势垒金属厚度和肖特基金属种类而产生晶体管400的近似-0.5伏到-1.0伏的阈值电压。在一些实施例中，阈值电压可从低于-1.0伏到高于-0.5伏变化，这具有势垒材料、厚度和肖特基金属的不同组合。在一些实施例中，每一肖特基势垒触件的宽度可以在几十纳米到几微米的范围内，然而，所属领域的技术人员将了解，可使用其它合适的宽度且所述其它合适的宽度在本公开的范围内。在另外的实施例中，肖特基势垒的触件金属为铝、然而，可使用其它合适的金属，且在其它实施例中，电介质层可定位于所述金属和衬底之间。
图5示出类似于图1-3C(相同数字指代相同元件)中示出的晶体管100的晶体管505的实例单位晶胞500的简化平面图，然而在此实施例中，漂移区225包含安置于P型岛245下方的隔离区510a、510b、510c。隔离区510a、510b、510c不允许形成2DEG区，从而防止那些区中的电子流动。漂移区隔离区510a、510b、510c之间的是通道515a、515b，其允许电子流动穿过2DEG区520，如下文更详细地描述。因此，在此实施例中，P型岛245的功能是使橫向场在负偏压下延伸到2DEG通道515a、515b中以帮助切断通道中的电子流动。
单位晶胞500包含半导体衬底525，其包含第一端处的源极区205、第二端处的漏极区215，以及在源极区和漏极区之间延伸的漂移区225。漂移区225由隔离区510a、510c限定，所述隔离区安置于漂移区的任一侧上且在源极区205和漏极区215之间延伸。栅极区530跨越漂移区225形成且被配置成控制穿过漂移区的电子流动。栅极区530包含耦合到多个p型岛245的栅极电极415。
图6示出图5中示出的单位晶胞500的栅极区530的简化横截面图B-B。如图6所示，隔离区510a、510b、510c将2DEG区520限制于隔离区之间的通道515a、515b。
在一些实施例中，漂移区控制结构535可用于控制2DEG区520内的电子流动，且可包含形成增强型装置540的多个P型岛245，以及形成耗尽型装置545的每一P型岛之间的空间，如下文更详细地描述。
紧接在横截面B-B下方的是横截面B-B的复合传导带图605a、605b、605c的三个图形描绘。每一带图605a、605b、605c表示栅极电极345和源极区205之间施加的三个不同偏压条件中的每一个下每一增强型装置540和每一耗尽型装置545的状态(参看图5)。
第一带图605a示出负偏压条件，其中栅极电极345和源极区205之间施加的电压小于耗尽型装置340的阈值电压。如所示出，耗尽型装置545的区中的传导带610高于费米能级615，因此电子不可流动穿过栅极区530。此外，增强型装置540上的负偏压致使这些装置在通道515a、515b内投射橫向场以辅助防止2DEG区520中的电子流动。如上文所论述，隔离区510a、510b、510c形成在每一P型岛245下方且防止这些区中的电子流动。
第二带图605b示出平衡偏压条件，其中栅极电极345和源极区205之间施加的电压近似为0伏。如所示出，传导带620在耗尽型装置545的区中下降到费米能级615以下，从而在2DEG区520中形成d型电位阱625。允许电子流动穿过耗尽型装置545区中的栅极区530，但由于隔离区510a、510b、510c的缘故，不允许电子在增强型装置540区中流动。
第三带图605c示出正偏压条件，其中栅极电极345和源极区205之间施加的电压大于增强型装置540的阈值电压。如所示出，传导带630在耗尽型装置545的区中下降到费米能级615以下，从而致使D型电位阱625增加，从而减小晶体管505的导通电阻。此外，归因于隔离区510a、510b、510c的缘故，不在耗尽型装置545之间的区中形成E型电位阱。
在一些实施例中，归因于来自P型区的橫向场、来自场栅极的竖直场和由于使用通道而导致的电荷密度减小的组合，上文描述的结构可产生晶体管505的近似-1伏到-25伏的阈值电压。
图7示出类似于图5和6中示出的晶体管505的晶体管700的另一实施例的简化横截面图。晶体管700类似于晶体管505(相同数字指代相同元件)，然而在此实施例中，晶体管700不具有电介质层343，且栅极电极形成与衬底的肖特基势垒接触。
如图7所示，晶体管700包含P型岛245和栅极电极710，所述栅极电极接触衬底715的第三层315以形成肖特基势垒接触720，所述肖特基势垒接触形成耗尽型装置725。如进一步示出，漂移区225包含安置于P型岛245下方的隔离区510a、510b、510c，这类似于图5和6中的晶体管5，其中相同数字指代相同元件。因此，P型岛245下方可能不存在电子流动，如上文所描述。漂移区隔离区510a、510b、510c之间的是通道515a、515b，其允许电子流动穿过2DEG区520，如下文更详细地描述。
在一些实施例中，漂移区控制结构730可用于控制2DEG区520内的电子流动，且可包含形成增强型装置705的多个P型岛245，以及形成耗尽型装置725的每一P型岛之间的空间，如下文更详细地描述。
紧接在所述横截面下方的是复合传导带图735a、735b、735c的三个图形描绘。每一带图735a、735b、735c表示栅极电极345和源极区205之间施加的三个不同偏压条件中的每一个下每一增强型装置705和每一耗尽型装置725的状态(参看图5)。
第一带图735a示出负偏压条件，其中栅极电极345和源极区205之间施加的电压小于耗尽型装置725的阈值电压。如所示出，耗尽型装置725的区中的传导带740高于费米能级745，因此电子不可流动穿过栅极区750。此外，增强型装置705上的负偏压致使这些装置在通道515a、515b内投射橫向场以辅助防止2DEG区520中的电子流动。如上文所论述，隔离区510a、510b、510c形成在每一P型岛245下方且防止这些区中的电子流动。
第二带图735b示出平衡偏压条件，其中栅极电极345和源极区205之间施加的电压近似为0伏。如所示出，传导带755在耗尽型装置725的区中下降到费米能级745以下，从而在2DEG区520中形成d型电位阱760。允许电子流动穿过耗尽型装置725区中的栅极区750，但由于隔离区510a、510b、510c的缘故，不允许电子在增强型装置705区中流动。
第三带图735c示出正偏压条件，其中栅极电极345和源极区205之间施加的电压大于增强型装置705的阈值电压。如所示出，传导带765在耗尽型装置725的区中下降到费米能级745以下更远处，从而致使d型电位阱760增加，从而减小晶体管700的导通电阻。此外，归因于隔离区510a、510b、510c的缘故，不形成e型电位阱。
在一些实施例中，上文描述的结构可归因于肖特基接触和势垒而产生晶体管700的近似-0.5伏到-1.0伏的阈值电压。在一些实施例中，阈值电压可从小于-1.0伏变化，而在其它实施例中其可高于-0.5伏，这具有势垒材料、势垒材料厚度和肖特基金属的不同组合。在一些实施例中，每一肖特基势垒触件的宽度可以在几十纳米到几微米的范围内，然而，所属领域的技术人员将了解，可使用其它合适的宽度且所述其它合适的宽度在本公开的范围内。在另外的实施例中，肖特基势垒的触件金属为铝、然而，可使用其它合适的金属，且在其它实施例中，电介质层可定位于所述金属和衬底之间。
图8示出类似于图7(相同数字指代相同元件)中所示出的晶体管700的晶体管805的实例单位晶胞800的简化平面图，然而在此实施例中，不存在P型岛(因此不存在增强型装置)，且栅极电极通过电介质层与整个衬底绝缘。此外，类似于图5和6中的晶体管505，晶体管805包含电子不可在其中流动的隔离区510a、510b、510c。区隔离区510a、510b、510c之间的是通道515a、515b，其允许电子流动穿过2DEG区520，如下文更详细地描述。
单位晶胞800包含半导体衬底825，其包含第一端处的源极区205、第二端处的漏极区215，以及在源极区和漏极区之间延伸的漂移区225。漂移区225由隔离区510a、510c限定，所述隔离区安置于漂移区的任一侧上且在源极区205和漏极区215之间延伸。栅极区830跨越漂移区225形成且被配置成控制穿过漂移区的电子流动。栅极区830包含多个耗尽型装置845以控制穿过漂移区225的电子流动，如下文更详细地描述。
图9示出晶体管805的栅极区830的简化横截面图C-C。隔离区510a、510b、510c将2DEG区520限制于隔离区之间的通道515a、515b。电介质层903形成于栅极电极833和衬底825之间。在一些实施例中，漂移区控制结构835可用于控制2DEG区520内的电子流动，且可包含多个耗尽型装置845，如下文更详细地描述。
紧接在横截面C-C下方的是横截面C-C的复合传导带图905a、905b、905c的三个图形描绘。每一带图905a、905b、905c表示栅极电极345和源极区205之间施加的三个不同偏压条件中的每一个下每一耗尽型装置845的状态(参看图5)。
第一带图905a示出负偏压条件，其中栅极电极345和源极区205之间施加的电压小于耗尽型装置845的阈值电压。如所示出，耗尽型装置845的区中的传导带910高于费米能级915，因此电子不可流动穿过栅极区830。如上文所论述，隔离区510a、510b、510c形成于漂移区225内且防止这些区中的电子流动。
第二带图905b示出平衡偏压条件，其中栅极电极345和源极区205之间施加的电压近似为0伏。如所示出，传导带920在耗尽型装置845的区中下降到费米能级915以下，从而在2DEG区520中形成d型电位阱925。允许电子流动穿过耗尽型装置845区中的栅极区830，但不允许电子在隔离区510a、510b、510c中流动。
第三带图905c示出正偏压条件，其中正电压施加在栅极电极345和源极区205之间。如所示出，传导带930在耗尽型装置845的区中下降到费米能级915以下更远处，从而致使d型电位阱925变深，从而减小晶体管805的导通电阻。
在一些实施例中，归因于来自场栅极的竖直场和由于使用通道而导致的电荷密度减小的组合，上文描述的结构可产生晶体管900的近似-1伏到-20伏的阈值电压。
图10示出类似于图8和9(相同数字指代相同元件)中示出的晶体管805的晶体管1000的另一实施例的简化横截面图，然而在此实施例中，晶体管1000不具有电介质层903，且栅极电极形成与衬底1003的肖特基势垒接触。
隔离区510a、510b、510c将2DEG区520限制于隔离区之间的通道515a、515b。在一些实施例中，漂移区控制结构1035可用于控制2DEG区520内的电子流动，且可包含多个耗尽型装置1045，如下文更详细地描述。
紧接在所述横截面下方的是横截面C-C的复合传导带图1005a、1005b、1005c的三个图形描绘。每一带图1005a、1005b、1005c表示栅极电极345和源极区205之间施加的三个不同偏压条件中的每一个下每一耗尽型装置1045的状态。
第一带图1005a示出负偏压条件，其中栅极电极345和源极区205之间施加的电压小于耗尽型装置1045的阈值电压。如所示出，耗尽型装置1045的区中的传导带1010高于费米能级1015，因此电子不可流动穿过栅极区。如上文所论述，隔离区510a、510b、510c形成于漂移区225内且防止这些区中的电子流动。
第二带图1005b示出平衡偏压条件，其中栅极电极345和源极区205之间施加的电压近似为0伏。如所示出，传导带1020在耗尽型装置1045的区中下降到费米能级1015以下，从而在2DEG区520中形成d型电位阱1025。允许电子流动穿过耗尽型装置1045区中的栅极区1035，但不允许电子在隔离区510a、510b、510c中流动。
第三带图1005c示出正偏压条件，其中正电压施加在栅极电极345和源极区205之间。如所示出，传导带1030在耗尽型装置1045的区中下降到费米能级1015以下更远处，从而致使d型电位阱1025变深，从而减小晶体管1000的导通电阻。
在一些实施例中，上文描述的结构可归因于肖特基接触和势垒而产生晶体管1000的近似-0.5伏到-1.0伏的阈值电压。在一些实施例中，阈值电压可从低于-1.0伏变化，且在其它实施例中达高于-0.5伏，这具有势垒材料、势垒厚度和肖特基金属的不同组合。在一些实施例中，每一肖特基势垒触件的宽度可以在几十纳米到几微米的范围内，然而，所属领域的技术人员将了解，可使用其它合适的宽度且所述其它合适的宽度在本公开的范围内。在另外的实施例中，肖特基势垒的触件金属为铝、然而，可使用其它合适的金属，且在其它实施例中，电介质层可定位于所述金属和衬底之间。
图11示出类似于图10(相同数字指代相同元件)中所示出的晶体管1000的晶体管1100的另一实施例的简化横截面图，然而在此实施例中，晶体管1100包含形成于衬底的部分上的电介质区，且仅有的隔离区定位于漂移区的任一侧上，而不在漂移区内。
更具体地，隔离区510a、510c安置于漂移区225的任一侧上。电介质区1103形成于衬底1102的第三层315上，且栅极电极1133形成于电介质区上方且接触衬底1102的第三层315。在一些实施例中，漂移区控制结构可用于控制2DEG区520内的电子流动且可包含位于电介质区1103下方的多个耗尽型(金属-绝缘体-半导体)MIS-HEMT装置1145，以及在电介质区之间和外部的耗尽型(金属半导体)MS-HEMT装置1155，如下文更详细地描述。
紧接在所述横截面下方的是复合传导带图1105a、1105b、1105c的三个图形描绘。每一带图1105a、1105b、1105c表示栅极电极345和源极区205之间施加的三个不同偏压条件中的每一个下每一耗尽型装置1145、1155的状态。
第一带图1105a示出负偏压条件，其中栅极电极345和源极区205之间施加的电压小于耗尽型MIS-HEMT装置1145的阈值电压。如所示出，耗尽型MIS-HEMT装置1145的区中的传导带1110高于费米能级1115，因此电子不可流动穿过栅极区1135。类似地，耗尽型MS-HEMT装置1155的区中的传导带1110高于费米能级1115，因此电子不可流动穿过栅极区1135。
第二带图1105b示出较小负偏压条件，其中栅极电极345和源极区205之间施加的电压大于耗尽型MIS-HEMT的阈值电压但小于耗尽型MS-HEMT的阈值电压。如所示出，传导带1120在耗尽型MIS-HEMT装置1125的区中下降到费米能级1115以下，从而在2DEG区520中形成d型MIS-HEMT电位阱1125。允许电子流动穿过耗尽型MIS-HEMT装置1125区中的栅极区。
第三带图1105c示出平衡偏压条件，其中栅极电极345和源极区205之间施加的电压近似为0伏。如所示出，传导带1130在耗尽型MIS-HEMT装置1145的区中和耗尽型MS-HEMT装置1155的区中下降到费米能级1115以下，从而形成MS-HEMT电位阱1127，从而减小晶体管1100的导通电阻。
图12示出类似于图1-3C(相同数字指代相同元件)中示出的晶体管100的晶体管1205的实例单位晶胞1200的简化平面图，然而晶体管1205是不对称的且包含多个场板，所述场板可改进高电压下晶体管1205的性能，如下文更详细地描述。
如图12中所示出，晶体管1205包含衬底105，其包含第一端处的源极区205、第二端处的漏极区215，以及在源极区和漏极区之间延伸的漂移区225。漂移区225由隔离区510a、510b限定，所述隔离区安置于漂移区的任一侧上且在源极区205和漏极区215之间延伸。栅极区1210跨越漂移区225形成(在相对于漂移区的垂直定向中)且被配置成控制穿过漂移区的电子流动。
在此实施例中，栅极区1210置于漂移区225内偏离中心处。更具体地，栅极区1210距源极区205第一距离1215且距漏极区215第二距离1220，其中第一距离小于第二距离，因此几何形状是不对称的。在某些实施例中，较大的第二距离1220使晶体管1205能够承受源极区205和漏极区215之间施加的较高电压。
晶体管1205还包含场板1225、1230、1235，其可以是形成于衬底105上方的层上的金属板且被施加偏压以跨越栅极区1210和漏极区215之间的区中的漂移区225施加偏压。可使用任何数目和配置的场板，包含耦合到漏极端子的漏极区附近的板。
图13示出图12中所示出的晶体管1205的简化横截面D-D。如图13所示，场板1225、1230、1235从栅极区1210朝向漏极区215延伸。如所属领域的技术人员所了解，场板1225、1230、1235可具有任何合适的厚度、长度或宽度，且任何数目的电介质层可形成于晶体管1205内以使场板1225、1230、1235彼此电隔离或用于任何其它目的。图13中还示出定位于源极区205上方的源极电极1305，和定位于漏极区215上方的漏极电极1310。
在前文说明书中，本发明的实施例已经参考可针对不同实施方案变化的许多特定细节进行描述。因此，说明书和图式应在说明性意义上而非限制性意义上看待。本发明范围的单一和排他性指示和由申请人预期是本发明范围的内容是以产生此类权利要求(包含任何后续校正)的特定形式产生于本申请的权利要求集合的字面且等效范围。

Claims (20)

1.一种晶体管，其包括：
化合物半导体衬底；
源极区，其形成于所述衬底中；
漏极区，其形成于所述衬底中且与所述源极区分离；
漂移区，其形成于所述衬底中且在所述源极区和所述漏极区之间延伸；以及
栅极区，其跨越所述漂移区形成且被配置成控制穿过所述漂移区的电子流动，所述栅极区包含至少一个耗尽型结构和至少一个增强型结构。
2.根据权利要求1所述的晶体管，其中所述至少一个增强型结构包含p型层。
3.根据权利要求2所述的晶体管，其中所述栅极区包含多个耗尽型结构和多个增强型结构，其中每一增强型结构包含单独的p型层。
4.根据权利要求3所述的晶体管，其中所述多个耗尽型结构和所述多个增强型结构以交替序列跨越所述漂移区而布置。
5.根据权利要求4所述的晶体管，其进一步包括栅极电极，所述栅极电极电耦合到所述多个增强型结构的每一增强型结构的每一单独p型层，且与所述多个耗尽型结构的每一耗尽型结构的所述衬底的所述漂移区电绝缘。
6.根据权利要求4所述的晶体管，其进一步包括栅极电极，所述栅极电极电耦合到所述多个增强型结构的每一增强型结构的每一单独p型层，且电耦合到所述多个耗尽型结构的每一耗尽型结构的所述衬底的所述漂移区从而形成肖特基势垒。
7.根据权利要求1所述的晶体管，其中一或多个场板电耦合到所述栅极电极且形成于所述漂移区上方，从所述栅极区朝向所述漏极区延伸。
8.根据权利要求1所述的晶体管，其中所述晶体管的阈值电压在-10伏和-25伏之间。
9.一种晶体管，其包括：
化合物半导体衬底；
源极区，其形成于所述衬底中；
漏极区，其形成于所述衬底中且与所述源极区分离；以及
栅极区，其定位于所述源极区和所述漏极区之间，所述栅极区包含至少一个耗尽型装置和至少一个增强型装置。
10.根据权利要求9所述的晶体管，其进一步包括形成于所述衬底中且在所述源极区和所述漏极区之间延伸的漂移区，且其中所述栅极区被配置成控制穿过所述漂移区的电子流动。
11.根据权利要求10所述的晶体管，其进一步包括跨越所述栅极区延伸的栅极电极。
12.根据权利要求11所述的晶体管，其中所述栅极区包含多个增强型装置，且其中所述多个增强型装置的每一增强型装置包含耦合到所述栅极电极的p型层。
13.根据权利要求12所述的晶体管，其中所述栅极区包含多个耗尽型装置，所述多个耗尽型装置的每一耗尽型装置定位于两个增强型装置之间，使得所述多个耗尽型装置和所述多个增强型装置以交替图案布置。
14.根据权利要求13所述的晶体管，其中所述栅极电极电耦合到所述多个增强型装置的每一增强型装置的每一p型层，且通过电介质层与所述多个耗尽型装置的每一耗尽型装置电绝缘。
15.根据权利要求13所述的晶体管，其中所述栅极电极电耦合到每一增强型装置的每一p型层，且电耦合到每一耗尽型装置以形成肖特基势垒。
16.根据权利要求11所述的晶体管，其中一或多个场板电耦合到所述栅极电极且形成于所述漂移区上方，从所述栅极区朝向所述漏极区延伸。
17.一种化合物半导体晶体管，其包括：
源极；
漏极；以及
栅极，其定位于所述源极和所述漏极之间，且包含多个耗尽型装置和多个增强型装置。
18.根据权利要求17所述的晶体管，其中所述多个增强型装置的每一增强型装置包含p型层。
19.根据权利要求18所述的晶体管，其中所述多个增强型装置和所述多个耗尽型装置以交替图案布置，一增强型装置定位于两个邻近的耗尽型装置之间。
20.根据权利要求19所述的晶体管，其进一步包括栅极电极，所述栅极电极电耦合到所述多个增强型装置的每一增强型装置的p型层，且电耦合到所述多个耗尽型装置的每一耗尽型装置的区中的半导体衬底以形成多个肖特基势垒。
CN201910329100.1A 2018-04-23 2019-04-23 氮化镓晶体管结构 Active CN110391298B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201862661585P 2018-04-23 2018-04-23
US62/661,585 2018-04-23

Publications (2)

Publication Number Publication Date
CN110391298A true CN110391298A (zh) 2019-10-29
CN110391298B CN110391298B (zh) 2023-08-22

Family

ID=68236584

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201910329100.1A Active CN110391298B (zh) 2018-04-23 2019-04-23 氮化镓晶体管结构
CN201910328305.8A Active CN110391297B (zh) 2018-04-23 2019-04-23 具有改进的终止结构的氮化镓晶体管

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201910328305.8A Active CN110391297B (zh) 2018-04-23 2019-04-23 具有改进的终止结构的氮化镓晶体管

Country Status (4)

Country Link
US (2) US10868165B2 (zh)
JP (1) JP7075128B2 (zh)
CN (2) CN110391298B (zh)
TW (2) TWI715018B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11876130B2 (en) 2019-12-03 2024-01-16 Finwave Semiconductor, Inc. III-nitride transistor with a modified drain access region
US11211481B2 (en) 2020-01-13 2021-12-28 Cambridge Gan Devices Limited III-V semiconductor device
CN113497137A (zh) * 2020-04-07 2021-10-12 苏州捷芯威半导体有限公司 一种半导体器件及其制备方法
CN113875019A (zh) 2020-04-30 2021-12-31 英诺赛科(苏州)半导体有限公司 半导体器件以及制造半导体器件的方法
KR20220006402A (ko) * 2020-07-08 2022-01-17 삼성전자주식회사 고전자 이동도 트랜지스터
TWI798676B (zh) * 2021-04-08 2023-04-11 杰力科技股份有限公司 氮化鎵高電子移動率電晶體
CN115440800A (zh) * 2021-06-01 2022-12-06 纳维达斯半导体有限公司 用于gan高电压晶体管的场板结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104167445A (zh) * 2014-08-29 2014-11-26 电子科技大学 具有埋栅结构的氮化镓基增强耗尽型异质结场效应晶体管
US20150162424A1 (en) * 2013-12-06 2015-06-11 International Re'ctifier Corporation Dual-Gated Group III-V Merged Transistor
US20150249134A1 (en) * 2014-03-03 2015-09-03 Infineon Technologies Austria Ag Group III-Nitride-Based Enhancement Mode Transistor
US20170338316A1 (en) * 2011-12-23 2017-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. High Electron Mobility Transistor Structure and Method of Making the Same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4549336A (en) * 1981-12-28 1985-10-29 Mostek Corporation Method of making MOS read only memory by specified double implantation
FR2545989B1 (fr) 1983-05-10 1985-07-05 Thomson Csf Transistor a effet de champ, fonctionnant en regime d'enrichissement
JP4730529B2 (ja) 2005-07-13 2011-07-20 サンケン電気株式会社 電界効果トランジスタ
US7417265B2 (en) * 2006-02-03 2008-08-26 Semiconductor Components Industries, L.L.C. Schottky diode structure with enhanced breakdown voltage and method of manufacture
JP2007250792A (ja) * 2006-03-15 2007-09-27 Furukawa Electric Co Ltd:The 半導体素子
US7943469B2 (en) * 2006-11-28 2011-05-17 Intel Corporation Multi-component strain-inducing semiconductor regions
JP5618571B2 (ja) 2010-03-02 2014-11-05 パナソニック株式会社 電界効果トランジスタ
JP5903642B2 (ja) * 2011-08-08 2016-04-13 パナソニックＩｐマネジメント株式会社 半導体装置
US20130240951A1 (en) * 2012-03-13 2013-09-19 International Business Machines Corporation Gallium nitride superjunction devices
JP6326638B2 (ja) * 2013-04-25 2018-05-23 パナソニックＩｐマネジメント株式会社 半導体装置
JP2015122544A (ja) 2015-03-30 2015-07-02 パナソニックＩｐマネジメント株式会社 スイッチ装置
CN108604597B (zh) * 2016-01-15 2021-09-17 创世舫电子有限公司 具有al(1-x)sixo栅极绝缘体的增强模式iii-氮化物器件
TWI648858B (zh) * 2016-06-14 2019-01-21 黃知澍 Ga-face III族/氮化物磊晶結構及其主動元件與其製作方法
US10741682B2 (en) 2016-11-17 2020-08-11 Semiconductor Components Industries, Llc High-electron-mobility transistor (HEMT) semiconductor devices with reduced dynamic resistance
WO2018119037A1 (en) 2016-12-20 2018-06-28 Massachusetts Institute Of Technology High-linearity transistors

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170338316A1 (en) * 2011-12-23 2017-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. High Electron Mobility Transistor Structure and Method of Making the Same
US20150162424A1 (en) * 2013-12-06 2015-06-11 International Re'ctifier Corporation Dual-Gated Group III-V Merged Transistor
US20150249134A1 (en) * 2014-03-03 2015-09-03 Infineon Technologies Austria Ag Group III-Nitride-Based Enhancement Mode Transistor
CN104167445A (zh) * 2014-08-29 2014-11-26 电子科技大学 具有埋栅结构的氮化镓基增强耗尽型异质结场效应晶体管

Also Published As

Publication number Publication date
JP2019192912A (ja) 2019-10-31
US10868165B2 (en) 2020-12-15
TWI785236B (zh) 2022-12-01
CN110391298B (zh) 2023-08-22
US10847644B2 (en) 2020-11-24
TW202005086A (zh) 2020-01-16
JP7075128B2 (ja) 2022-05-25
US20190326426A1 (en) 2019-10-24
US20190326427A1 (en) 2019-10-24
CN110391297A (zh) 2019-10-29
TWI715018B (zh) 2021-01-01
TW201946275A (zh) 2019-12-01
CN110391297B (zh) 2023-08-22

Similar Documents

Publication Publication Date Title
CN110391298A (zh) 氮化镓晶体管结构
US9640649B2 (en) III-nitride power semiconductor with a field relaxation feature
US7291872B2 (en) Semiconductor device and method for fabricating the same
US6548333B2 (en) Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
JP6161910B2 (ja) 半導体装置
US20190355844A1 (en) Asymmetrical blocking bidirectional gallium nitride switch
CN103367403B (zh) 半导体器件及其制造方法
JP4705412B2 (ja) 電界効果トランジスタ及びその製造方法
US7244974B2 (en) wideband gap power semiconductor device having a low on-resistance and having a high avalanche capability used for power control
US8692292B2 (en) Semiconductor device including separated gate electrode and conductive layer
TWI424568B (zh) Semiconductor device
TW202213770A (zh) 半導體裝置
US10128228B1 (en) Type III-V semiconductor device with integrated diode
JPWO2003071607A1 (ja) ＧａＮ系電界効果トランジスタ
KR20120120829A (ko) 질화물 반도체 소자 및 그 제조방법
KR20120120826A (ko) 질화물 반도체 소자 및 그 제조방법
KR20120120828A (ko) 질화물 반도체 소자 및 그 제조방법
CN115668512A (zh) 半导体装置
CN114975608A (zh) 具有阵列场板的hemt器件及其制备方法
WO2007081807A2 (en) Iii-nitride power semiconductor with a field relaxation feature
JP2013239735A (ja) 電界効果トランジスタ
CN113224155A (zh) 一种具有高导通能力的氮化镓晶体管及其制备方法
US20090140293A1 (en) Heterostructure device and associated method
US11600721B2 (en) Nitride semiconductor apparatus and manufacturing method thereof
WO2023127187A1 (ja) 窒化物半導体デバイス

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20201026

Address after: Ai Erlandubailin

Applicant after: Navidas Semiconductor Co.,Ltd.

Address before: California, USA

Applicant before: NAVITAS SEMICONDUCTOR, Inc.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant