JP2007250792A - 半導体素子 - Google Patents

Abstract

【課題】電極または金属配線と所望の絶縁膜とを密着でき、所望の低リーク電流特性および高耐圧特性を得ることができること。
【解決手段】この発明にかかるＨＥＭＴ１００は、基板１の上部に形成された化合物半導体層の電子供給層５の上部に、ソース電極６とゲート電極７とドレイン電極８と絶縁膜９，１０とを有する。ソース電極６、ゲート電極７、およびドレイン電極８と絶縁膜１０との各接合界面には窒化物系の接合膜１１ａ，１１ｄ，１１ｃが形成され、ゲート電極７と絶縁膜９との接合界面には窒化物系の接合膜１１ｂが形成される。接合膜１１ａ，１１ｄ，１１ｃは、ソース電極６、ゲート電極７、およびドレイン電極８と絶縁膜１０とをそれぞれ接合する。接合膜１１ｂは、ゲート電極７と絶縁膜９とを接合する。
【選択図】 図１

Description

この発明は、電極または金属配線と所定の絶縁膜とを密着させた層構造を有する半導体素子に関するものである。

化合物半導体を用いて形成された半導体素子は、直接遷移性等、化合物半導体材料が本質的に有する特性から、高耐圧素子、高速素子として有望な電子素子である。特に、耐圧が高く且つオン抵抗が低いＧａＮ系半導体素子は、高耐圧・大電流動作が可能であるため、電源デバイスとしての応用が期待されている。このような半導体素子として、近年、電界効果トランジスタ（ＦＥＴ：Field Effect Transistor）の一種である、窒化物系化合物半導体を用いて形成された高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）が注目を集めており、種々のＨＥＭＴが提案されている（例えば、特許文献１および２を参照。）。

また、このようなＨＥＭＴ等のＦＥＴには、ゲート電極とドレイン電極との間に形成された絶縁膜の上に、このゲート電極に電気的に接続されるフィールドプレート電極を積層し、ゲート電極のドレイン電極側下端部における電界集中を緩和してゲートリーク電流を低減したものがある（例えば、特許文献３を参照。）。

特開２００５−１２９８５６号公報 特開２００３−１７９０８２号公報 特開２００５−９３８６４号公報

ところで、ＨＥＭＴに例示されるＦＥＴ等の半導体素子では、更なる低リーク電流化および高耐圧化が要望されている。このため、半導体素子の電極間または金属配線間に形成される絶縁膜は、例えばＳｉＮ等の窒化物に比して比誘電率が低いＳｉＯ₂等の酸化物を主成分にし、且つ所定値以上（例えば０．５μｍ以上）の膜厚にする必要がある。この場合、かかる絶縁膜は、電極または金属配線の上に積層しなければならない。同様に、この半導体素子の電極または金属配線は、かかる絶縁膜の上に積層しなければならない。具体的には、上述した特許文献３に例示される従来のＨＥＭＴのフィールドプレート電極は、ＳｉＯ₂等の酸化物を主成分とする膜厚０．５μｍ以上の絶縁膜の上に積層しなければならない。

しかしながら、上述した酸化物を主成分とし所定値以上の膜厚を有する絶縁膜は、電極または金属配線を形成する金属材料に対する密着性が悪い。このため、かかる絶縁膜と電極または金属配線とは互いに剥がれ易く、かかる絶縁膜を電極または金属配線の上に積層すること、並びに、電極または金属配線をかかる絶縁膜の上に積層することは困難である。したがって、所望の低リーク電流特性および高耐圧特性を得ることが困難であるという問題点があった。

本発明は、上記事情に鑑みてなされたものであって、電極または金属配線と所望の絶縁膜とを密着でき、所望の高耐圧特性を得ることができる半導体素子を提供することを目的とする。

上述した課題を解決し、目的を達成するために、請求項１にかかる半導体素子は、電極または金属配線を形成する金属部と該金属部を絶縁または保護する絶縁膜とを有する半導体素子において、前記金属部と前記絶縁膜との接合界面に形成され、前記金属部と前記絶縁膜とを接合する窒化物系の接合膜を備えたことを特徴とする。

また、請求項２にかかる半導体素子は、上記の発明において、前記絶縁膜は、ＳｉＯ₂、ＴｉＯ₂、ＺｒＯ₂、Ａｌ₂Ｏ₃、ＨｆＯ₂、およびＳｃＯ₂の中から選択された酸化物を主成分にすることを特徴とする。

また、請求項３にかかる半導体素子は、上記の発明において、前記絶縁膜の膜厚は、０．５μｍ以上であることを特徴とする。

また、請求項４にかかる半導体素子は、上記の発明において、前記接合膜は、ＳｉまたはＡｌとＮとを主成分にすることを特徴とする。

また、請求項５にかかる半導体素子は、上記の発明において、前記接合膜の膜厚は、１ｎｍ以上であることを特徴とする。

また、請求項６にかかる半導体素子は、上記の発明において、前記接合膜は、前記金属部または前記絶縁膜を厚さ方向に挟むことを特徴とする。

また、請求項７にかかる半導体素子は、上記の発明において、前記金属部は、Ｎｉ、Ｐｄ、Ｉｒ、Ｐｔ、Ａｕ、Ａｌ、Ｍｏ、Ｔｉ、Ｃｕ、Ｗ、Ｃｒ、Ｔａ、ＴａＳｉ、およびＡｌＳｉの中から選択された少なくとも一つを含む金属材料によって形成されることを特徴とする。

また、請求項８にかかる半導体素子は、上記の発明において、当該半導体素子は、電界効果トランジスタまたはダイオードであることを特徴とする。

この発明によれば、電極または金属配線を形成する金属部と所望の絶縁膜との密着性を高めるとともに両者の剥離を防止することができ、これによって、絶縁膜の絶縁耐圧を高めることができ、所望の高耐圧特性を得ることができる半導体素子を実現できるという効果を奏する。

以下、添付図面を参照して、この発明にかかる半導体素子の好適な実施の形態を詳細に説明する。なお、この実施の形態によってこの発明が限定されるものではない。また、図面の記載において、同一部分には同一の符号を付している。

（実施の形態）
まず、この発明の実施の形態にかかる半導体素子について説明する。図１は、この発明の実施の形態にかかる半導体素子の一構成例を示す断面模式図である。図１に示すように、この実施の形態にかかる半導体素子の一例であるＨＥＭＴ１００は、サファイアまたはシリコン等の基板１上に、ＧａＮからなるバッファ層２と、アンドープＧａＮからなる電子走行層３と、アンドープＡｌＮからなる中間層４と、電子走行層３に比して薄くアンドープＡｌ_0.25Ｇａ_0.75Ｎからなる電子供給層５とを順次積層して形成された化合物半導体層を有する。

また、ＨＥＭＴ１００は、この化合物半導体層の電子供給層５の上に、例えばソース電極６、ゲート電極７、およびドレイン電極８等の複数の電極と、これら複数の電極を互いに絶縁する絶縁膜９と、これら複数の電極等を外的な損傷から保護する絶縁膜１０と、これら複数の電極（ソース電極６、ゲート電極７、ドレイン電極８等）と絶縁膜９，１０とを接合する接合膜１１ａ〜１１ｄとを有する。

電子走行層３は、例えばアンドープＧａＮを用いて実現され、電子供給層５から供給された電子を高速走行させる。具体的には、電子走行層３は、上端部すなわち電子供給層５とのへテロ接合界面（詳細には中間層４とのへテロ接合界面）の直下に、２次元電子ガス層３ａを有する。２次元電子ガス層３ａは、ヘテロ接合界面における結晶歪みに基づくピエゾ圧電効果によって発生するピエゾ電界に応じて形成され、電子供給層５によって供給された電子を高速走行させる。

中間層４は、電子走行層３に比して大きいバンドギャップエネルギーを有するアンドープＡｌＮ等の窒化物系化合物半導体を用いて実現され、電子走行層３と電子供給層５とのへテロ接合界面に形成される。このような中間層４は、上述した２次元電子ガス層５を通常（すなわち中間層４が形成されていない場合）に比して高密度にする。これによって、低損失かつ高出力特性を有するＨＥＭＴ１００が実現される。

電子供給層５は、電子走行層３に比してバンドギャップエネルギーが大きい化合物半導体、例えばアンドープＡｌ_0.25Ｇａ_0.75Ｎを用いて実現され、中間層４の上に積層される。この場合、電子供給層５は、電子走行層３に比して薄い層厚を有し、電子走行層３（詳細には中間層４）に対してヘテロ接合される。このような電子供給層５は、中間層４を介して電子走行層３に電子を供給する。かかる電子供給層５によって供給された電子は、電子走行層３の２次元電子ガス層５を高速走行し、例えばソース電極６からドレイン電極８に移動する。

ソース電極６、ゲート電極７、およびドレイン電極８は、電子供給層５に沿って絶縁膜９を挟みこむことによって電子供給層５の上に形成される。この場合、ソース電極６およびドレイン電極８と電子供給層５との間には、各層間のコンタクト抵抗を低減するためのコンタクト層（図示せず）が形成されている。このコンタクト層は、ｎ型不純物が高濃度にドーピングされた窒化物系化合物半導体を用いて実現される。

なお、ソース電極６、ゲート電極７、およびドレイン電極８等の複数の電極を形成する金属材料として、例えば、Ｎｉ、Ｐｄ、Ｉｒ、Ｐｔ、Ａｕ、Ａｌ、Ｍｏ、Ｔｉ、Ｃｕ、Ｗ、Ｃｒ、Ｔａ、ＴａＳｉ、およびＡｌＳｉの中から選択される少なくとも一つによって実現される金属または合金が挙げられる。

また、ソース電極６およびドレイン電極８は、電子供給層５の上に形成されるオーミック電極として機能し、ゲート電極７は、電子供給層５の上に形成されるショットキー電極として機能する。この場合、ゲート電極７は、フィールドプレート構造に形成される。具体的には、ゲート電極７は、電子供給層５に対してショットキー接合されるショットキー電極層７ａと、ショットキー電極層７ａの上に積層されるフィールドプレート電極層７ｂとを有する。

フィールドプレート電極層７ｂは、ゲート電極７のドレイン電極８側下端部における電界集中を緩和してゲートリーク電流の低減化を可能にするフィールドプレート構造を形成する。具体的には、フィールドプレート電極層７ｂは、ドレイン電極８に臨んで絶縁膜９上に庇状に張り出すフィールドプレート部７ｃを有する。このようなフィールドプレート電極層７ｂは、ショットキー電極層７ａに対して電気的に接続される。なお、ショットキー電極層７ａは、電子供給層４との良好なショットキー接合を実現するため、例えば、少なくとも電子供給層４と接合する層部分がＮｉ、Ｐｄ、Ｉｒ、Ｐｔから選ばれる１種類又は複数種からなる層で構成され、この層上にＡｕ層が積層された積層構造を有することが望ましい。

絶縁膜９は、電子供給層５の上部であって、例えばソース電極６、ゲート電極７、およびドレイン電極８の各間に形成され、ソース電極６、ゲート電極７、およびドレイン電極８を互いに絶縁する。具体的には、絶縁膜９は、電気的な絶縁性に優れ、例えばシリコン窒化物等に比して比誘電率が低い所定の酸化物を用いて実現される。また、絶縁膜９は、０．５μｍ以上の膜厚を有し、より好ましくは、１．０μｍ以上の膜厚を有する。このような絶縁膜９は、例えばソース電極６、ゲート電極７、およびドレイン電極８の各間において、高い絶縁耐圧性を有するとともにリーク電流を低減できる。なお、絶縁膜９は、１．０μｍ以上に膜厚を大きくすることによって、このような低リーク電流特性および高耐圧特性をさらに高めることができる。

絶縁膜１０は、ソース電極６、ゲート電極７、およびドレイン電極８を互いに絶縁するとともに、ＨＥＭＴ１００の表面を外的な損傷から保護するパッシベーション膜として機能する。具体的には、絶縁膜１０は、上述した絶縁膜９と同様の酸化物を用いて実現され、０．５μｍ以上の膜厚を有し、より好ましくは、１．０μｍ以上の膜厚を有する。このような絶縁膜１０は、例えばソース電極６、ゲート電極７、およびドレイン電極８等のＨＥＭＴ１００の表面を被覆し、かかるＨＥＭＴ１００の表面に対する機械的損傷、化学薬品等による化学的損傷、および静電破壊等の電気的損傷を防止する。

なお、上述した絶縁膜９，１０を実現する所定の酸化物として、例えば、ＳｉＯ₂、ＴｉＯ₂、ＺｒＯ₂、Ａｌ₂Ｏ₃、ＨｆＯ₂、およびＳｃＯ₂の中から選択される少なくとも一つを主成分にする酸化物が用いられる。好ましくは、ＳｉＯ₂を主成分にする酸化物が用いられる。

接合膜１１ａ〜１１ｄは、窒化物を主成分にする窒化物系の膜であり、電子供給層５の上に形成した複数の電極等の金属部と絶縁膜との各間に介在し、これら金属部と絶縁膜とを接合する。具体的には、接合膜１１ａは、ソース電極６の上部に形成され、ソース電極６と絶縁膜１０との接合界面に介在することによってソース電極６と絶縁膜１０とを接合する。接合膜１１ｂは、絶縁膜９の上部に形成され、ゲート電極７のフィールドプレート電極層７ｂと絶縁膜９との接合界面に介在することによってフィールドプレート電極層７ｂと絶縁膜９とを接合する。接合膜１１ｃは、ドレイン電極８の上部に形成され、ドレイン電極８と絶縁膜１０との接合界面に介在することによってドレイン電極８と絶縁膜１０とを接合する。接合膜１１ｄは、接合膜１１ｂは、ゲート電極７のフィールドプレート電極層７ｂの上部に形成され、フィールドプレート電極層７ｂと絶縁膜１０との接合界面に介在することによってフィールドプレート電極層７ｂと絶縁膜１０とを接合する。この場合、フィールドプレート電極層７ｂは、接合膜１１ｂ，１１ｄによって厚さ方向に挟まれている。

このような接合膜１１ａ〜１１ｄは、ＳｉまたはＡｌとＮとによって形成される窒化物（例えばＳｉＮｘまたはＡｌＮ等）を主成分にして成膜され、１ｎｍ以上の膜厚を有する。この場合、接合膜１１ａ〜１１ｄは、かかる窒化物を主成分にしていれば、他の成分を含んでいてもよい。また、接合膜１１ａ〜１１ｄの膜厚は、電極等の金属部と絶縁膜との接合以外でデバイスの機能を接合膜１１ａ〜１１ｄに持たせない程度の膜厚、例えば１０ｎｍ程度であればよく、それ以上であっても問題はないが、薄いほど好ましい。

ここで、上述した接合膜１１ｂは、膜厚０．５μｍ以上の絶縁膜９に対してフィールドプレート電極層７ｂを積層可能にする。この場合、接合膜１１ｂは、この絶縁膜９とフィールドプレート電極層７ｂとを接合するとともに、この絶縁膜９とフィールドプレート電極層７ｂとの密着性を高め、この絶縁膜９とフィールドプレート電極層７ｂとの剥離を防止する。また、上述した接合膜１１ａ，１１ｃ，１１ｄは、ソース電極６、ドレイン電極８、およびゲート電極７の各上部に対して膜厚０．５μｍ以上の絶縁膜１０を積層可能にする。この場合、接合膜１１ａ，１１ｃ，１１ｄは、この絶縁膜１０とソース電極６、ドレイン電極８、およびゲート電極７とを接合するとともに、この絶縁膜１０とソース電極６、ドレイン電極８、およびゲート電極７との密着性を高め、この絶縁膜１０とソース電極６、ドレイン電極８、およびゲート電極７との剥離を防止する。

なお、ＳｉとＮとによって形成される窒化物（ＳｉＮｘ）を主成分にして上述した接合膜１１ａ〜１１ｄを成膜する場合、このＳｉＮｘの組成比Ｓｉ／Ｎは、１．５以上、２．９以下であることが望ましい。すなわち、このＳｉＮｘは、０．３４≦ｘ≦０．６７の条件を満足するものであることが望ましい。これによって、このＳｉＮｘの応力を小さくすることができる。

一方、上述した接合膜１１ａ〜１１ｄによって各電極に密着させた絶縁膜９，１０は、上述した所定の酸化物を主成分にして膜厚０．５μｍ以上に成膜されるので、例えばＳｉＮｘを主成分にした絶縁膜に比して、リーク電流をより低減できるとともに絶縁耐圧を向上させることができる。また、絶縁膜９，１０は、ＨＥＭＴ１００における電流コラプスの発生を抑制することができる。したがって、このような絶縁膜９，１０は、ＨＥＭＴ１００の更なる高信頼化を実現することができる。

このような構成を有するＨＥＭＴ１００は、ハイパワーの駆動電力に耐えうる高耐圧特性を有するとともに、例えばドレイン電流を制御する際にゲートリーク電流を低減することができ、さらに、電流コラプス等を抑制することができる。このようなＨＥＭＴ１００等のＦＥＴを用いることによって、例えば、車載用デバイス、電源用高耐圧デバイス、大電流電子デバイス等の高性能電子デバイスが実現される。

なお、このようなＨＥＭＴ１００では、ソース電極６とドレイン電極８とを作動させた場合、電子走行層３のヘテロ接合界面に形成される２次元電子ガスがキャリアとして利用され、電子走行層３に供給された電子が２次元電子ガス層３ａ中を高速走行してドレイン電極８まで移動する。このとき、ゲート電極７に印加する電圧を制御してゲート電極７直下の空乏層の厚さを変化させることによって、ソース電極６からドレイン電極８へ移動する電子、すなわちドレイン電流を制御することができる。

つぎに、ＨＥＭＴ１００の製造工程を例示して、この実施の形態にかかる半導体素子の製造方法を説明する。図２は、化合物半導体層上に絶縁膜および電極を形成するまでの製造工程を説明するための断面模式図である。図３は、電極および絶縁膜の各上部に接合膜を形成する製造工程を説明するための断面模式図である。図４は、接合膜を介して絶縁膜の上部に形成したフィールドプレート電極層の上部に接合膜を形成するまでの製造工程を説明するための断面模式図である。以下、図２〜４を参照しつつＨＥＭＴ１００の製造工程を説明する。

ＨＥＭＴ１００は、サファイアまたはシリコン等の基板１上に、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法によって化合物半導体層が形成され、この化合物半導体層上に複数の電極および絶縁膜が形成される。この場合、絶縁膜は、上述した窒化物を主成分にする結合膜を介して複数の電極の各間または各上部に形成される。

具体的には、まず、サファイアまたはシリコン等の基板１を設置して真空度を１００［ｈＰａ］としたＭＯＣＶＤ装置内に、窒化物系化合物半導体の原料となるトリメチルガリウム（ＴＭＧａ）とアンモニア（ＮＨ₃）とをそれぞれ１００［ｃｍ³／ｍｉｎ］、１２［ｌ／ｍｉｎ］の流量で導入し、成長温度１１００［℃］で、層厚５０［ｎｍ］のＧａＮからなるバッファ層２を基板１上に積層する。つづいて、ＴＭＧａとＮＨ₃とをそれぞれ１００［ｃｍ³／ｍｉｎ］、１２［ｌ／ｍｉｎ］の流量で導入し、成長温度１０５０［℃］で、層厚４００［ｎｍ］のアンドープＧａＮからなる電子走行層３をバッファ層２上に積層する。

つぎに、トリメチルアルミニウム（ＴＭＡｌ）とＮＨ₃とをそれぞれ５０［ｃｍ³／ｍｉｎ］、１２［ｌ／ｍｉｎ］の流量で導入し、成長温度１０５０［℃］で、層厚１［ｎｍ］のアンドープＡｌＮからなる中間層４を電子走行層３上に積層する。さらに、ＴＭＡｌとＴＭＧａとＮＨ₃とをそれぞれ５０［ｃｍ³／ｍｉｎ］、１００［ｃｍ³／ｍｉｎ］、１２［ｌ／ｍｉｎ］の流量で導入し、成長温度１０５０℃で、層厚３０ｎｍのアンドープＡｌ_0.25Ｇａ_0.75Ｎからなる電子供給層５を中間層４上に積層する。この場合、電子供給層５のキャリア濃度は、１×１０¹⁶［ｃｍ^-3］である。

その後、フォトリソグラフィを利用したパターンニングによって、電子供給層５上にＳｉＯ₂膜からなるマスクを形成するとともに、ソース電極６およびドレイン電極８を形成すべき領域に各電極形状に対応した開口部を形成する。そして、この開口部にＴｉ、ＡｌおよびＡｕをそれぞれ膜厚５０［ｎｍ］、５０［ｎｍ］、および１００［ｎｍ］として順次蒸着して、ソース電極６およびドレイン電極８を形成する。

つづいて、この電子供給層５上のマスクを除去し、ソース電極６およびドレイン電極８の間の電子供給層５上に、例えば膜厚１．５μｍのＳｉＯ₂膜を絶縁膜９として蒸着する。その後、この絶縁膜９の一部分であってゲート電極７のショットキー電極層７ａを形成すべき領域をエッチングし、ショットキー電極層７ａの形状に対応した開口部をこの絶縁膜９に形成する。そして、この開口部にＰｔおよびＡｕをそれぞれ膜厚１００［ｎｍ］および２００［ｎｍ］として順次蒸着し、図２に示すようにショットキー電極層７ａを形成する。なお、ここで、Ｐｔの代わりに、例えばＮｉ、Ｐｄ、Ｉｒのいずれかを蒸着するようにしてもよい。

つぎに、これまでに形成した電子供給層５、ソース電極６、ショットキー電極層７ａ、ドレイン電極８、および絶縁膜９の各上部にフォトレジストからなるマスク１５を形成する。そして、このマスク１５の一部分であって接合膜１１ａ〜１１ｃを形成すべき各領域をエッチングし、接合膜１１ａ〜１１ｃの形状に対応した各開口部をマスク１５に形成する。つづいて、これらの各開口部に、例えば膜厚１０ｎｍのＳｉＮｘ膜を接合膜１１ａ〜１１ｃとしてそれぞれ形成する。この場合、図３に示すように、ソース電極６の上部に接合膜１１ａが成膜され、絶縁膜９上の一部分であってフィールドプレート電極層７ｂを形成すべき領域に接合膜１１ｂが成膜され、ドレイン電極８の上部に接合膜１１ｃが成膜される。その後、このマスク１５を除去する。

つづいて、これまでに形成した電子供給層５、ショットキー電極層７ａ、絶縁膜９、および接合膜１１ａ〜１１ｃの各上部にフォトレジストからなるマスク１６を形成する。そして、このマスク１６の一部分であってフィールドプレート電極層７ｂを形成すべき領域、すなわちショットキー電極層７ａおよび接合膜１１ｂの各上部に当たる領域をエッチングし、フィールドプレート電極層７ｂの形状に対応した開口部をマスク１６に形成する。つぎに、このマスク１６の開口部に、Ｔｉ、ＰｔおよびＡｕをそれぞれ膜厚５０［ｎｍ］、２００［ｎｍ］、および２００［ｎｍ］として順次蒸着し、図４に示すように、フィールドプレート電極層７ｂを形成する。この場合、フィールドプレート電極層７ｂは、ショットキー電極層７ａおよび接合膜１１ｂの各上部に積層され、ショットキー電極層７ａに電気的に接続される。また、接合膜１１ｂは、フィールドプレート電極層７ｂと絶縁膜９とを接合するとともにフィールドプレート電極層７ｂと絶縁膜９との密着性を高め、これら両者の剥離を防止する。さらに、図４に示すように、このフィールドプレート電極層７ｂの上部に、例えば膜厚１０ｎｍのＳｉＮｘ膜を接合膜１１ｄとして成膜する。

その後、このマスク１６を除去し、これまでに形成した電子供給層５、絶縁膜９、および接合膜１１ａ〜１１ｄの各上部に、例えば膜厚２．０μｍのＳｉＯ₂膜を絶縁膜１０として蒸着する。この場合、絶縁膜１０は、上述した絶縁膜９に接合するとともに、接合膜１１ａ，１１ｃ，１１ｄを介してソース電極６、ドレイン電極８、フィールドプレート電極７ｂに密着する。接合膜１１ａ，１１ｃ，１１ｄは、ソース電極６、ドレイン電極８、およびフィールドプレート電極層７ｂと絶縁膜１０との各密着性を高め、これら両者の剥離を防止する。このようにして、上述した図１に示したＨＥＭＴ１００が形成される。

なお、上述したソース電極６、ゲート電極７、およびドレイン電極８は、Ｎｉ、Ｐｄ、Ｉｒ、Ｐｔ、Ａｕ、Ａｌ、Ｍｏ、Ｔｉ、Ｃｕ、Ｗ、Ｃｒ、Ｔａ、ＴａＳｉ、およびＡｌＳｉの中から選択される少なくとも一つによって実現される金属または合金を金属材料に用いて形成すればよい。例えば、フィールドプレート電極層７ｂは、Ｔｉ／Ｐｔ／Ａｕ積層構造を有する代わりに、Ｔｉ／Ｐｄ／Ａｕ積層構造またはＣｒ／Ａｕ積層構造を有するものであってもよい。

また、上述した絶縁膜９，１０は、ＳｉＯ₂、ＴｉＯ₂、ＺｒＯ₂、Ａｌ₂Ｏ₃、ＨｆＯ₂、およびＳｃＯ₂の中から選択される少なくとも一つを主成分にして成膜すればよく、例えば、ＳｉＯ₂を主成分にする酸化膜（ＳｉＯ₂膜）に代えてＡｌ₂Ｏ₃を主成分にする酸化膜（Ａｌ₂Ｏ₃膜）であってもよい。

さらに、上述した接合膜１１ａ〜１１ｄは、ＳｉまたはＡｌとＮとによって形成される窒化物（例えばＳｉＮｘまたはＡｌＮ等）を主成分にして成膜すればよく、例えば、ＳｉＮｘに代えてＡｌＮを主成分にしてもよい。

また、接合膜１１ａは、ソース電極６の側面に成膜されてもよいが、ソース電極６の各表面のうちの絶縁膜１０が成膜される面（すなわち図１に示すソース電極６の上面）に形成されれば、ソース電極６と絶縁膜１０との密着性を確保できる。これは、ソース電極６の上面と絶縁膜１０との接合面積がソース電極６の側面と絶縁膜１０との接合面積に比して十分大きいためである。このことは、ドレイン電極８上の接合膜１１ｃとフィールドプレート電極層７ｂ上の接合膜１１ｄについても同様である。

さらに、接合膜１１ｂは、ショットキー電極層７ａと絶縁膜９との接合界面に形成されてもよいが、絶縁膜９の各面のうちのフィールドプレート電極層７ｂが積層される面（図１に示す絶縁膜９の上面）に形成されれば、ゲート電極７と絶縁膜９との密着性を確保でき、絶縁膜９とフィールドプレート電極層７ｂとの剥離、電子供給層５とショットキー電極層７ａとの剥離、およびショットキー電極層７ａとフィールドプレート電極層７ｂとの剥離を防止できる。これは、フィールドプレート電極層７ｂの下面と絶縁膜９との接合面積がショットキー電極層７ａの側面と絶縁膜９との接合面積に比して十分大きいためである。

なお、上述した実施の形態では、化合物半導体層上に形成される複数の電極と絶縁膜との各接合界面に、所定の窒化物を主成分にする接合膜を介在させ、かかる接合膜によって複数の電極と絶縁膜とを確実に接合してＨＥＭＴ１００を実現した。一方、このような接合膜を複数の金属配線と層間の絶縁膜との接合界面に介在させることによって、かかる金属配線と層間の絶縁膜との密着性を高めた多層配線構造の半導体素子を実現できる。図５は、この発明の実施の形態の変形例にかかる半導体素子の一構成例を示す断面模式図である。

図５に示すように、この実施の形態の変形例にかかる多層配線構造の半導体素子２００は、サファイアまたはシリコン等の基板２１の上に、ＧａＮからなるバッファ層２２と、所定の金属材料からなる金属層２３と、複数の金属配線が形成された多層配線層２４と、多層配線層２４に含まれる複数の金属配線のいずれかに対して電気的に接続された電極を複数形成された電極層２５とを有する。

バッファ層２２は、基板２１と金属層２３との格子定数差または基板２１と金属層２３との間に発生する応力を緩和する。金属層２３は、このバッファ層２２を介し、基板２１の上部に積層される。この場合、金属層２３は、例えば半導体素子２００のグランド層として機能する。なお、金属層２３は、Ｎｉ、Ｐｄ、Ｉｒ、Ｐｔ、Ａｕ、Ａｌ、Ｍｏ、Ｔｉ、Ｃｕ、Ｗ、Ｃｒ、Ｔａ、ＴａＳｉ、およびＡｌＳｉの中から選択される少なくとも一つによって実現される金属または合金を用いて形成される。

多層配線層２４は、金属配線層と層間絶縁膜とを交互に積層または成膜して形成され、複数の金属配線と層間絶縁膜とが交互に形成された多層配線構造を有する。具体的には、多層配線層２４は、複数の金属配線３１〜３８と複数の絶縁膜４１〜４４とが交互に形成された３層の多層配線構造を有する。この場合、かかる金属配線３１〜３８と絶縁膜４１〜４４との各接合界面には、所定の窒化物を主成分にする膜厚１ｎｍ以上の窒化物系の接合膜が形成されている。かかる接合膜は、上述したＨＥＭＴ１００の接合膜１１ａ〜１１ｄと同様に、金属配線等の金属部と絶縁膜とを確実に接合するとともに、かかる金属部と接合膜との密着性を高めている。なお、半導体素子２００に含まれる多層配線層は、２層以上の多層配線構造を有するものであればよく、特に３層の多層配線構造を有するものに限定されない。

電極層２５は、多層配線層２４の上部に形成され、この多層配線層２４に含まれる複数の金属配線の少なくとも一つに対して電気的に接続される電極を複数有する。例えば、電極層２５は、所定の金属材料によって形成された電極２６，２７を有する。電極２６は、多層配線層２４の金属配線３８の上部に積層され、この金属配線３８に電気的に接続される。この場合、電極２６は、接合膜２９ｂを介して絶縁膜４４の上部に形成される。この接合膜２９ｂは、上述したＨＥＭＴ１００の接合膜１１ａ〜１１ｄと同様に、電極２６と絶縁膜４４とを確実に接合し、これら両者の密着性を高めている。電極２７は、多層配線層２４の金属配線３７の上部に積層され、この金属配線３７に電気的に接続される。この場合、電極２７は、接合膜２９ｄを介して絶縁膜４４の上部に形成される。この接合膜２９ｄは、上述したＨＥＭＴ１００の接合膜１１ａ〜１１ｄと同様に、電極２７と絶縁膜４４とを確実に接合し、これら両者の密着性を高めている。

また、電極層２５は、多層配線層２４の上部表面および電極層２５内の複数の電極の縁部を被覆する絶縁膜２８を有する。具体的には、絶縁膜２８は、例えば多層配線層２４の絶縁膜４４の上部と電極２６，２７の縁部とを被覆し、電極層２５内の複数の電極を互いに絶縁するとともに、上述したＨＥＭＴ１００の絶縁膜１０とほぼ同様に半導体素子２００の表面を外的な損傷から保護するパッシベーション膜として機能する。このような絶縁膜２８は、例えば多層配線層２４の上端部の絶縁膜４４の上部に成膜されるとともに、接合膜２９ａ，２９ｃを介して電極２６，２７の各縁部に接合される。かかる電極２６，２７と絶縁膜２８との各接合界面に介在させた接合膜２９ａ，２９ｃは、上述したＨＥＭＴ１００の接合膜１１ａ〜１１ｄと同様に、電極２６，２７と絶縁膜２８とを確実に接合し、これら両者の密着性を高めている。

つぎに、上述した多層配線層２４の構成について詳細に説明する。多層配線層２４は、図５に示すように、絶縁膜４１と、金属配線３１，３２と、絶縁膜４２と、金属配線３３，３４と、絶縁膜４３と、金属配線３５，３６と、絶縁膜４４とを交互に形成した３層の多層配線構造を有する。この場合、絶縁膜４１〜４４と金属配線３１〜３６との各接合界面には、所定の窒化物を主成分にする膜厚１ｎｍ以上の窒化物系の接合膜が形成されている。すなわち、絶縁膜４１〜４４および金属配線３１〜３６は、このような接合膜によって厚さ方向に挟まれている。

具体的には、絶縁膜４１は、接合膜６１を介して金属層２３の上部に形成される。接合膜６１は、金属層２３と絶縁膜４１とを確実に接合し、両者の密着性を高める。この絶縁膜４１の上部には、接合膜６２を介して金属配線３１が形成され、接合膜６３を介して金属配線３２が形成される。接合膜６２，６３は、金属配線３１，３２と絶縁膜４１とをそれぞれ確実に接合し、両者の密着性を高める。なお、金属配線３１は、絶縁膜４１および接合膜６１の各開口部を通って金属層２３に電気的に接続される。

また、金属配線３１，３２の上部には、接合膜６４，６５をそれぞれ介して絶縁膜４２が形成される。接合膜６４，６５は、金属配線３１，３２と絶縁膜４２とをそれぞれ確実に接合し、両者の密着性を高める。なお、絶縁膜４２は、金属配線３１，３２の間を通って絶縁膜４１に接合される。また、この絶縁膜４２の上部には、接合膜６６を介して金属配線３３が形成され、接合膜６７を介して金属配線３４が形成される。接合膜６６，６７は、金属配線３３，３４と絶縁膜４２とをそれぞれ確実に接合し、両者の密着性を高める。なお、金属配線３４は、絶縁膜４２および接合膜６５の各開口部を通って金属配線３２に電気的に接続される。

さらに、金属配線３３，３４の上部には、接合膜６８，６９をそれぞれ介して絶縁膜４３が形成される。接合膜６８，６９は、金属配線３３，３４と絶縁膜４３とをそれぞれ確実に接合し、両者の密着性を高める。なお、絶縁膜４３は、金属配線３３，３４の間を通って絶縁膜４２に接合される。また、この絶縁膜４３の上部には、接合膜７０を介して金属配線３５が形成され、接合膜７１を介して金属配線３６が形成される。接合膜７０，７１は、金属配線３５，３６と絶縁膜４３とをそれぞれ確実に接合し、両者の密着性を高める。なお、金属配線３５は、絶縁膜４３および接合膜６８，７０の各開口部を通って金属配線３３に電気的に接続される。一方、金属配線３６は、絶縁膜４３および接合膜６９の各開口部を通って金属配線３４に電気的に接続される。

また、金属配線３５，３６の上部には、接合膜７２，７３をそれぞれ介して絶縁膜４４が形成される。接合膜７２，７３は、金属配線３５，３６と絶縁膜４４とをそれぞれ確実に接合し、両者の密着性を高める。なお、絶縁膜４４は、金属配線３５，３６の間を通って絶縁膜４３に接合される。また、この絶縁膜４３および接合膜７２，７３には、上述した電極層２５の電極２６，２７に対応する位置に開口部がそれぞれ形成される。かかる絶縁膜４３および接合膜７２，７３の各開口部には、金属配線３７，３８がそれぞれ形成される。金属配線３７は、電極２７および金属配線３５に対してそれぞれ接合され、かかる電極２７と金属配線３５とを電気的に接続する。金属配線３８は、電極２６および金属配線３６に対してそれぞれ接合され、かかる電極２６と金属配線３６とを電気的に接続する。なお、この絶縁膜４４の上部には、上述した電極層２５が形成される。

ここで、多層配線層２４の接合膜６１〜７３および電極層２５の接合膜２９ａ〜２９ｄは、所定の窒化物を主成分にする窒化物系の膜であり、上述したＨＥＭＴ１００の接合膜１１ａ〜１１ｄと同様に、ＳｉまたはＡｌとＮとによって形成される窒化物を主成分にして成膜され、１ｎｍ以上の膜厚を有する。したがって、かかる接合膜２９ａ〜２９ｄ，６１〜７３は、電極２６，７または金属配線３１〜３６等の金属部に対して膜厚０．５μｍ以上の絶縁膜を成膜可能にし、あるいは膜厚０．５μｍ以上の絶縁膜に対して電極２６，７または金属配線３１〜３６等の金属部を積層可能にする。さらに、接合膜２９ａ〜２９ｄ，６１〜７３は、このような金属部と絶縁膜との密着性を高め、かかる金属部と絶縁膜との剥離を防止することができる。

また、多層配線層２４の絶縁膜４１〜４４および電極層２５の絶縁膜２８は、上述したＨＥＭＴ１００の絶縁膜９，１０と同様に、ＳｉＯ₂、ＴｉＯ₂、ＺｒＯ₂、Ａｌ₂Ｏ₃、ＨｆＯ₂、およびＳｃＯ₂の中から選択される少なくとも一つを主成分にし、０．５μｍ以上の膜厚、好ましくは１．０μｍ以上の膜厚を有する。したがって、かかる絶縁膜２８および絶縁膜４１〜４４は、電極２６，２７または金属配線３１〜３８の各間において、高い絶縁耐圧性を有するとともにリーク電流を低減でき、半導体素子２００の低リーク電流特性および高耐圧特性を向上させることができる。

このような構成を有する半導体素子２００は、さらに複雑な多層配線構造を有することができ、ハイパワーの駆動電力に耐えうる高耐圧特性を有するとともに、例えばドレイン電流を制御する際にゲートリーク電流を低減することができる。このような多層配線構造の半導体素子２００を用いることによって、例えば、車載用デバイス、電源用高耐圧デバイス、大電流電子デバイス等の高性能電子デバイスが実現される。

なお、このような多層配線構造の半導体素子２００は、上述したＨＥＭＴ１００の場合とほぼ同様に、ＭＯＣＶＤまたは蒸着等による積層・成膜技術、フォトリソグラフィを利用したパターンニング等による配線技術等を用いて製造することができる。この場合、電極または金属配線等の金属部と絶縁膜とを接合する接合膜は、金属部に対する絶縁膜の成膜面（すなわち金属部の上面）または絶縁膜に対する金属部の積層面（すなわち絶縁膜の上面）に形成されればよく、かかる金属部または絶縁膜の側面に形成されてもよい。

以上、説明したように、この発明の実施の形態および変形例では、電極または金属配線を形成する金属部と絶縁膜との接合界面に窒化物系の接合膜を形成し、この接合膜によって金属膜と絶縁膜とを接合するように構成した。このため、酸化物を主成分にする膜厚０．５μｍ以上の絶縁膜を金属部の表面に確実に成膜でき、または、このような絶縁膜の表面に金属部を確実に積層でき、かかる金属部と絶縁膜との密着性を高めるとともに両者の剥離を防止することができる。これによって、絶縁膜に対するリーク電流を低減できるとともに絶縁膜の絶縁耐圧を高めることができ、所望の低リーク電流特性および高耐圧特性を得られる半導体素子を実現することができる。

この発明の実施の形態にかかる半導体素子によって、ハイパワーの駆動電力に耐えうる高耐圧特性を有するとともに、例えばドレイン電流を制御する際にゲートリーク電流を低減することができ、さらに、電流コラプス等を抑制することができる高性能なＦＥＴを実現できる。また、この実施の形態の変形例にかかる半導体素子によって、複雑な多層配線構造を有する大電流電子デバイスを実現できる。さらに、この実施の形態と変形例とを組み合わせることによって、複雑な多層配線構造を有する高性能なＦＥＴを実現できる。

なお、上述した実施の形態では、この発明にかかる半導体素子として、ＦＥＴの一種であるＨＥＭＴについて説明したが、この発明は、ＨＥＭＴに限定して解釈する必要はなく、ＭＩＳＦＥＴ（Metal Insulator Semiconductor FET）、ＭＯＳＦＥＴ（Metal Oxide Semiconductor FET）、ＭＥＳＦＥＴ（Metal Semiconductor FET）等の種々なＦＥＴに対して適用可能である。

また、この発明は、ＦＥＴ以外にも、ショットキーダイオード等の各種ダイオードに対して適用可能である。この発明を適用したダイオードとして、例えば、ＨＥＭＴ１００が備えたソース電極６、ドレイン電極８、およびゲート電極７に替えて、カソード電極およびアノード電極を形成し、このカソード電極をゲート電極７と同様に、ショットキー電極層とフィールドプレート電極層とを積層して形成したフィールドプレート構造としたダイオードが実現できる。この場合、カソード電極とアノード電極との間の化合物半導体層上に絶縁膜が形成され、フィールドプレート電極層は、アノード電極に臨んで絶縁膜上に張り出すとともに窒化物系の接合膜を介して絶縁膜上に密着するフィールドプレート部を有する。

なお、この発明の実施の形態では、窒化物系化合物半導体、特にＧａＮ系化合物半導体を用いて形成された化合物半導体層を有する半導体素子を例示したが、この発明は、窒化物系およびＧａＮ系に限定して解釈する必要はなく、他の化合物半導体を用いて形成された化合物半導体層を有する半導体素子に対しても適用可能である。

この発明の実施の形態にかかる半導体素子の一構成例を示す断面模式図である。 化合物半導体層上に絶縁膜および電極を形成するまでの製造工程を説明するための断面模式図である。 電極および絶縁膜の各上部に接合膜を形成する製造工程を説明するための断面模式図である。 接合膜を介して絶縁膜の上部に形成したフィールドプレート電極層の上部に接合膜を形成するまでの製造工程を説明するための断面模式図である。 この発明の実施の形態の変形例にかかる半導体素子の一構成例を示す断面模式図である。

符号の説明

１，２１ 基板
２，２２ バッファ層
３ 電子走行層
３ａ ２次元電子ガス層
４ 中間層
５ 電子供給層
６ ソース電極
７ ゲート電極
７ａ ショットキー電極層
７ｂ フィールドプレート電極層
７ｃ フィールドプレート部
８ ドレイン電極
９，１０ 絶縁膜
１１ａ〜１１ｄ 接合膜
１５，１６ マスク
２３ 金属層
２４ 多層配線層
２５ 電極層
２６，２７ 電極
２８ 絶縁膜
２９ａ〜２９ｄ 接合膜
３１〜３８ 金属配線
４１〜４４ 絶縁膜
６１〜７３ 接合膜
１００ ＨＥＭＴ
２００ 半導体素子

Claims (8)

1. 電極または金属配線を形成する金属部と該金属部を絶縁または保護する絶縁膜とを有する半導体素子において、
   前記金属部と前記絶縁膜との接合界面に形成され、前記金属部と前記絶縁膜とを接合する窒化物系の接合膜を備えたことを特徴とする半導体素子。
2. 前記絶縁膜は、ＳｉＯ₂、ＴｉＯ₂、ＺｒＯ₂、Ａｌ₂Ｏ₃、ＨｆＯ₂、およびＳｃＯ₂の中から選択された酸化物を主成分にすることを特徴とする請求項１に記載の半導体素子。
3. 前記絶縁膜の膜厚は、０．５μｍ以上であることを特徴とする請求項１または２に記載の半導体素子。
4. 前記接合膜は、ＳｉまたはＡｌとＮとを主成分にすることを特徴とする請求項１〜３のいずれか一つに記載の半導体素子。
5. 前記接合膜の膜厚は、１ｎｍ以上であることを特徴とする請求項１〜４のいずれか一つに記載の半導体素子。
6. 前記接合膜は、前記金属部または前記絶縁膜を厚さ方向に挟むことを特徴とする請求項１〜５のいずれか一つに記載の半導体素子。
7. 前記金属部は、Ｎｉ、Ｐｄ、Ｉｒ、Ｐｔ、Ａｕ、Ａｌ、Ｍｏ、Ｔｉ、Ｃｕ、Ｗ、Ｃｒ、Ｔａ、ＴａＳｉ、およびＡｌＳｉの中から選択された少なくとも一つを含む金属材料によって形成されることを特徴とする請求項１〜６のいずれか一つに記載の半導体素子。
8. 当該半導体素子は、電界効果トランジスタまたはダイオードであることを特徴とする請求項１〜７のいずれか一つに記載の半導体素子。

Images