CN116741813B - 一种交叉增强型GaN HEMT器件及其制备工艺 - Google Patents

一种交叉增强型GaN HEMT器件及其制备工艺 Download PDF

Info

Publication number
CN116741813B
CN116741813B CN202311024180.2A CN202311024180A CN116741813B CN 116741813 B CN116741813 B CN 116741813B CN 202311024180 A CN202311024180 A CN 202311024180A CN 116741813 B CN116741813 B CN 116741813B
Authority
CN
China
Prior art keywords
layer
region
metal
source
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311024180.2A
Other languages
English (en)
Other versions
CN116741813A (zh
Inventor
黄明乐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Xianhu Semiconductor Technology Co ltd
Original Assignee
Hefei Xianhu Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Xianhu Semiconductor Technology Co ltd filed Critical Hefei Xianhu Semiconductor Technology Co ltd
Priority to CN202311024180.2A priority Critical patent/CN116741813B/zh
Publication of CN116741813A publication Critical patent/CN116741813A/zh
Application granted granted Critical
Publication of CN116741813B publication Critical patent/CN116741813B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及GaN HEMT器件技术领域，解决了GaN HEMT器件反向导通时会产生较大的反向电压，导致反向导通功耗过大，尤其涉及一种交叉增强型GaN HEMT器件及其制备工艺，包括HEMT器件，以及生长在HEMT器件上的旁路快恢复二极管器件，旁路快恢复二极管器件包括在绝缘介质层上外延生长低掺杂的二极管漂移区，以及在二极管漂移区刻蚀有用于绝缘隔绝并使电流导通路径变长的四个双向并列设置的深氧化层沟槽。本发明通过在二极管漂移区中引入四个双向并列设置的深氧化层沟槽结构，能够减小反向恢复时间，避免了动态穿通、抑制振荡以及源漏极压降过大，减小了GaN HEMT器件的开关损耗并增加可靠性。

Description

一种交叉增强型GaN HEMT器件及其制备工艺
技术领域
本发明涉及GaN HEMT器件技术领域，尤其涉及一种交叉增强型GaN HEMT器件及其制备工艺。
背景技术
目前，由于GaN HEMT(High Electron Mobility Transistor高电子迁移率晶体管)器件具备优异的功率及频率特性，高击穿和低噪声特性，广泛应用于移动通信、雷达等领域，然而，基于GaN HEMT器件固有的特性，在反向导通时会产生较大的反向电压，会造成较大损耗。
根据P=UI，电流不变情况下，电压越大，功率就越大，功耗也就越大，因此GaN HEMT器件存在反向导通时无低阻电流路径，导致反向导通功耗过大，以及源漏极压降过大的问题，并且无法满足GaN HEMT器件在大电压、大电感应用场景下的应用需求，从而限制了GaNHEMT器件的广泛应用。
发明内容
针对现有技术的不足，本发明提供了一种交叉增强型GaN HEMT器件及其制备工艺，解决了GaN HEMT器件反向导通时会产生较大的反向电压，导致反向导通功耗过大，以及源漏极压降过大的技术问题。
为解决上述技术问题，本发明提供了如下技术方案：一种交叉增强型GaN HEMT器件，该GaN HEMT器件包括HEMT器件，以及生长在HEMT器件上的旁路快恢复二极管器件，所述旁路快恢复二极管器件包括在绝缘介质层上外延生长低掺杂的二极管漂移区，以及在二极管漂移区刻蚀有用于绝缘隔绝并使电流导通路径变长的N≥2个双向并列设置的深氧化层沟槽；
N≥2个深氧化层沟槽相互交叉分布，且N≥2个深氧化层沟槽之间的间距为1～5um，单个深氧化层沟槽的深度为5～20um，宽度为5～20um，且二极管漂移区的深度为1～10um。
进一步地，所述旁路快恢复二极管器件还包括在二极管漂移区上方对应位置干刻蚀后，再刻蚀区域P型重掺杂和N型重掺杂分别形成的P型重掺杂区和N型重掺杂区，在P型重掺杂区和N型重掺杂区分别淀积并光刻形成阳极和阴极。
进一步地，所述HEMT器件包括：
基底层，所述基底层作为HEMT器件的基础平台；其中，生长在基底层上的外延层，所述外延层用于保护二维电子气的二维特性并增强HEMT器件，其包括用于耗尽二维电子气的P型氮化镓层；设置在外延层表面上的源极区域和漏极区域，所述源极区域和漏极区域分别具有提高HEMT器件耐压能力的第一场板结构和第二场板结构，且第一场板结构的长度大于第二场板结构的长度；
以及设置在源极区域和漏极区域之间且靠近源极区域的栅极区域，第一场板结构超过部分的栅极区域，所述栅极区域位于P型氮化镓层的上表面，所述栅极区域的金属延伸至面向漏极区域的P型氮化镓层边缘上；以及分别生长在源极区域和漏极区域上且金属互连的第一源极金属和第一漏极金属，所述第一源极金属延伸至栅极区域形成第三场板结构，所述第一漏极金属具有第四场板结构；其中还包括分别生长在第一源极金属和第一漏极金属上且金属互连的第二源极金属和第二漏极金属，
用于绝缘隔绝的绝缘介质层，所述绝缘介质层覆盖部分的外延层上表面以及源极区域、漏极区域、栅极区域、第一源极金属、第一漏极金属、第二源极金属和第二漏极金属以及第一场板结构、第二场板结构、第三场板结构和第四场板结构。
进一步地，所述源极区域为欧姆接触，且形成所述源极区域的材料包括钛、铝、铜、金中的至少一种；
所述漏极区域为欧姆接触，且形成所述漏极区域的材料包括钛、铝、铜、金中的至少一种；形成所述栅区域极的材料包括铜、金、钯和铂中的至少一种。
进一步地，形成所述绝缘介质层的材料包括氧化铝、氮化硅中的至少一种。
进一步地，所述基底层包括：
采用QST基底作为基础平台的衬底层，以及在衬底层中由氧注入形成的埋氧层，且埋氧层的厚度不低于1um。
所述衬底层的材料包括n型或本征的氮化镓、铝镓氮、铟镓氮、铝铟镓氮、磷化铟、砷化镓、碳化硅、金刚石、蓝宝石、锗和硅中的至少一种。
进一步地，所述外延层包括：
在衬底层上生长一层GaN材料作为HEMT器件的缓冲层和沟道层，所述缓冲层用于保护2DEG的二维特性，所述沟道层覆盖所述缓冲层，所述沟道层用于作为传输2DEG的通道；以及设置在沟道层表面且远离衬底层的势垒层，所述势垒层与缓冲层形成异质结，且源极区域和漏极区域均设置在势垒层的表面并与其形成欧姆接触；以及选择性刻蚀至势垒层上的P型氮化镓层，所述P型氮化镓层与缓冲层形成用于耗尽沟道层中2DEG的PN结。
进一步地，形成所述缓冲层的材料包括n型或非故意掺杂的氮化镓和铟镓氮中的至少一种，且所述缓冲层的厚度为1～10um，
形成所述沟道层的材料为非故意掺杂的氮化镓，且所述沟道层的厚度为300～500nm。
进一步地，形成所述势垒层的材料包括AlmGanN，其中，0.1≤m≤0.3，0.7≤n≤0.9，且所述势垒层的厚度为5～100nm，
形成P型氮化镓层的材料包括P型氮化镓，P型氮化镓层的厚度为50～1000nm。
该技术方案还提供了一种用于实现上述GaN HEMT器件的制备工艺，包括以下步骤：
S1、基底层的生长，采用QST基底作为基础，在基底上通过氧注入工艺形成一层厚度不小于0.1 um的埋氧层，进一步提高隔离性，增加HEMT器件的性能，而后在埋氧层上再次生长一层基底形成衬底层；
S2、外延层的生长，采用CVD工艺在基底层上生长外延层，外延层包括缓冲层、沟道层、势垒层，最后是P型氮化镓层，
具体为在第二层基底之上通过CVD工艺生长一层GaN材料作为HEMT器件的缓冲层和沟道层，缓冲层和沟道层厚度不低于10nm，同样采用CVD工艺生长AlGaN材料，Al组分不低于0.1，作为势垒层和P型氮化镓层，势垒层的厚度为5～100nm，P型氮化镓层的厚度为50～1000nm；
S3、势垒层的表面钝化，使用掩膜板对P型氮化镓层进行干法刻蚀，P型氮化镓层是选择性刻蚀至势垒层，然后淀积绝缘介质层的氧化物以钝化P型氮化镓层和势垒层的表面；
S4、打开P型氮化镓层上的栅极区域的接触区，使用掩膜板干刻蚀P型氮化镓层上的氧化物以形成栅极区域的接触区；
S5、栅极区域的金属淀积和刻蚀成型，先淀积栅极的金属层，然后使用掩膜板刻蚀掉多余区域，干刻蚀栅极金属延伸到面向漏极区域的P型氮化镓层边缘上，以形成栅极区域与栅极场板；
S6、打开沟道层上的源极区域和漏极区域的接触区，在栅极金属顶部淀积一层绝缘介质层氧化物，然后加掩模板刻蚀掉多余区域，干刻蚀氧化物和势垒层到达或进入沟道层，以形成源极区域和漏极区域的接触区；
S7、源极区域和漏极区域的金属淀积和刻蚀成型，先淀积形成源极区域和漏极区域的金属层，然后使用掩膜板刻蚀掉多余区域，干刻蚀源极金属延伸至栅极区域，形成源极区域的第一场板结构；
S8、打开沟道层上的第一源极金属和第一漏极金属的接触区，在源极金属和漏极金属的顶部淀积一层绝缘介质层氧化物，然后加掩模板刻蚀掉多余区域，干刻蚀至源极金属与漏极金属层上方以形成第一源极金属和第一漏极金属的接触区；
S9、第一源极金属和第一漏极金属的淀积和刻蚀成型，先淀积形成第一源极金属和第一漏极金属的金属层，然后使用掩膜板刻蚀掉多余区域，干刻蚀第一源极金属延伸至栅极区域，形成第一源极金属的第三场板结构，第三场板结构的长度大于第一场板结构的长度；
S10、打开沟道层上的第二源极金属和第二漏极金属的接触区，在第一源极金属与第一漏极金属的顶部淀积一层绝缘介质层氧化物，然后加掩模板刻蚀掉多余区域，干刻蚀至第一源极金属与第一漏极金属层的上方以形成第二源极金属和第二漏极金属的接触区；
S11、第二源极金属和第二漏极金属的淀积和刻蚀成型，先淀积形成第二源极金属和第二漏极金属的金属层，然后使用掩膜板刻蚀掉多余区域刻蚀成型，其中第二源极金属与旁路快恢复二极管器件的阳极相连，第二漏极金属与旁路快恢复二极管器件的阴极相连；
S12、绝缘介质层的研磨打光，研磨绝缘介质层，使其光滑平整，其电阻率很低；
S13、外延生长二极管漂移区，使用MOCVD工艺在绝缘介质层上外延生长出二极管漂移区；
S14、二极管漂移区的表面氧化，让生长好的二极管漂移区表面在高温下与氧气反应，生成一层绝缘介质氧化物；
S15、生成N≥2个相互交叉分布的深氧化层沟槽，在二极管漂移区中外加掩膜版在通过刻蚀工艺开出N≥2个相互交叉分布的槽口，再通过MOCVD技术淀积一层绝缘介质层，绝缘介质材料进入N≥2个槽口形成N≥2个深氧化层沟槽，氧化层沟槽的深度为5～20um，每个深氧化层沟槽的宽度为5～20um；
S16、打开二极管漂移区上的P型重掺杂区和N型重掺杂区的接触区，使用掩膜板刻蚀，干刻蚀二极管漂移区上的绝缘介质氧化物，以形成P型重掺杂区和N型重掺杂区的接触区；
S17、P型重掺杂区和N型重掺杂区的区域淀积和刻蚀成型，先淀积一层与二极管漂移区相同的材质，然后使用掩膜板刻蚀掉多余区域，形成P型重掺杂区和N型重掺杂区的区域，在P型重掺杂区高度掺杂硼离子，在N型重掺杂区高度掺杂磷离子；
S18、光刻、蒸铝、焊电极，进行光刻，把焊电极处氧化膜脱去，接着在真空器中加热铝，使铝升华为蒸气，淀积到P型重掺杂区和N型重掺杂区的上方形成阳极和阴极。
借由上述技术方案，本发明提供了一种交叉增强型GaN HEMT器件及其制备工艺，至少具备以下有益效果：
1、本发明通过在二极管漂移区中引入N≥2个相互交叉分布的深氧化层沟槽结构，能够减小反向恢复时间，避免了动态穿通、抑制振荡以及源漏极压降过大，减小了GaN HEMT器件的开关损耗并增加可靠性。
2、本发明由于N≥2个相互交叉分布设置的深氧化层沟槽，相较与一般结构的电子流动的路径增长，相同击穿电压下GaN HEMT器件的源漏距离变得更短，实现对于GaN HEMT器件小型化的追求。
3、本发明实现了旁路快恢复二极管器件的反向恢复时间为85.5ns级别，满足GaNHEMT器件在高压工业领域的使用，不仅解决了高击穿电压下，传统GaN HEMT器件尺寸大的问题，还通过深氧化层沟槽的间隙对二极管漂移区少子进行捕获，解决了二极管反向恢复时间长的问题。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1为本发明GaN HEMT器件结构的正视图；
图2为本发明GaN HEMT器件结构的侧视图；
图3为本发明旁路快恢复二极管的正向导通电压的曲线图；
图4为本发明旁路快恢复二极管的正向导通电流的曲线图；
图5为本发明GaN HEMT器件的反向击穿的曲线图；
图6为本发明旁路快恢复二极管的反向快恢复的曲线图；
图7为本发明GaN HEMT器件的正向导通特性曲线图。
图中：
1、HEMT器件；
11、基底层；
111、衬底层；112、埋氧层；
12、外延层；
121、缓冲层；122、沟道层；123、势垒层；124、P型氮化镓层；
13、源极区域；14、漏极区域；15、栅极区域；16、第一源极金属；17、第一漏极金属；18、第二源极金属；19、第二漏极金属；110、绝缘介质层；
2、旁路快恢复二极管器件；
21、二极管漂移区；22、深氧化层沟槽；23、P型重掺杂区；24、N型重掺杂区。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图 和具体实施方式对本发明作进一步详细的说明。借此对本申请如何应用技术手段来解决技术问题并达成技术功效的实现过程能充分理解并据以实施。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
请参照图1-图7，示出了本实施例的一种具体实施方式，本实施例实现了旁路快恢复二极管器件的反向恢复时间为85.5ns级别，击穿电压为887V，满足GaN HEMT器件在高压工业领域的使用，不仅解决了高击穿电压下，传统GaN HEMT器件尺寸大的问题，还通过深氧化层沟槽的间隙对二极管漂移区少子进行捕获，解决了二极管反向恢复时间长的问题。
请参照图1和图2，本实施例提出了一种交叉增强型GaN HEMT器件，该GaN HEMT器件包括HEMT器件1，以及生长在HEMT器件1上的旁路快恢复二极管器件2，旁路快恢复二极管器件2包括在绝缘介质层上外延生长低掺杂的二极管漂移区21，低掺杂的二极管漂移区21可以承受很高的电压而不被击穿，以及在二极管漂移区21刻蚀有用于绝缘隔绝并使电流导通路径变长的四个双向并列设置的深氧化层沟槽22；
四个深氧化层沟槽22相互交叉分布，且四个深氧化层沟槽22之间的间距为1～5um，单个深氧化层沟槽22的深度为5～20um，宽度为5～20um，且二极管漂移区21的深度为1～10um。
本实施例通过在二极管漂移区21内引入四个深氧化层沟槽22，能够进行电场的重塑，并增强二极管漂移区21中的还原表面场效应，二极管漂移区21的电场分布因此得到改善，由于深氧化层沟槽22中的氧化物的介电常数比硅的低，深氧化层沟槽22也增加了横向上的电场强度，两者都增加了反向击穿电压。
深氧化层沟槽22的引入缩短了二极管漂移区21，有利于减少在导通状态下结构中存储载流子的数量，存储载流子量的减少有利于加速反向恢复，从而降低反向恢复时间trr，同时缩短二极管漂移区21也有利于降低快恢复二极管的正向导通电压。
具体的，氧化层沟槽的深度为5～20um，每个深氧化层沟槽的宽度为5～20um。
N≥2个深氧化层沟槽22能够在反向恢复期间，相邻深氧化层沟槽22之间的间隙可以捕获空穴，可以避免动态穿通，从而抑制波形振荡，从而降低了反向恢复时间。
本实施例通过在二极管漂移区21中引入四个相互交叉分布的深氧化层沟槽22结构，利用氧化物的介电常数远大于硅的介电常数的原理辅助二极管漂移区21的耐压，在相同击穿电压下，二极管漂移区21的长度大大减小了，由于二极管漂移区21的长度减小，正向导通时储存在二极管漂移区21内的少数载流子数量也减小了，进而减小反向恢复时间，二极管漂移区21尺寸的减小也缩短了正向导通时少数载流子从阳极到达阴极的路径，减小正向导通压降，而且在反向抽取少数载流子的过程中，会有部分少子被沟槽间的空隙捕获，避免了动态穿通，抑制振荡，减小了旁路快恢复二极管器件2的开关损耗并增加可靠性，同时，二极管漂移区21长度的减小同样减小了GaN HEMT器件的长度，实现目前对于GaN HEMT器件小型化的追求。
在二极管漂移区21干刻蚀形成的P型重掺杂区23和N型重掺杂区24，P型重掺杂区23用于掺入受主杂质形成P型重掺杂，N型重掺杂区24用于掺入施主杂质形成N型重掺杂，在P型重掺杂区23和N型重掺杂区24分别光刻形成阳极和阴极，旁路快恢复二极管器件2的阳极和阴极分别电连接至HEMT器件1的第二源极金属18和第二漏极金属19。
本实施例通过将快恢复二极管的阳极与增强型的HEMT器件1的第二源极金属18相连接，阴极与第二漏极金属19相连接，以形成旁路快恢复二极管器件2，从而使本发明设计GaN HEMT器件反向导通时具备续流通道，在HEMT器件1正向导通关闭时，HEMT器件1会产生反向导通，但是GaN HEMT器件没有旁路二极管，只能从高电阻通道流过电流，产生高的源漏电压，导致高损耗。而本实施例通过生成旁路快恢复二极管器件2，从而提供了续流通道，保证了HEMT器件1反向导通时小的源漏电压。
二极管漂移区21的材料为硅，且二极管漂移区21的深度为1～10um，深氧化层沟槽22的材料包括氧化硅、氧化钛、氧化铝中的至少一种，且四个深氧化层沟槽22之间的间距为1～5um，单个深氧化层沟槽22的深度为5～20um，宽度为5～20um，阳极与阴极的材料包括钛、铝、铜、金中的至少一种。
进一步地说明，HEMT器件1包括：
基底层11，基底层11作为HEMT器件1的基础平台；其中，生长在基底层11上的外延层12，外延层12用于保护二维电子气的二维特性并增强HEMT器件1，其包括用于耗尽二维电子气的P型氮化镓层124；
设置在外延层12表面上的源极区域13和漏极区域14，源极区域13和漏极区域14分别具有提高HEMT器件1耐压能力的第一场板结构和第二场板结构，且第一场板结构的长度大于第二场板结构的长度；
以及设置在源极区域13和漏极区域14之间且靠近源极区域13的栅极区域15，第一场板结构超过部分的栅极区域15，栅极区域15位于P型氮化镓层124的上表面，栅极区域15的金属延伸至面向漏极区域14的P型氮化镓层124边缘上；
以及分别生长在源极区域13和漏极区域14上且金属互连的第一源极金属16和第一漏极金属17，第一源极金属16延伸至栅极区域15形成第三场板结构，第一漏极金属17具有第四场板结构；
其中还包括分别生长在第一源极金属16和第一漏极金属17上且金属互连的第二源极金属18和第二漏极金属19，第二源极金属18和第二漏极金属19的金属厚度最大化，以允许功率应用所需的高电流，用于绝缘隔绝的绝缘介质层110，绝缘介质层110覆盖部分的外延层12上表面以及源极区域13、漏极区域14、栅极区域15、第一源极金属16、第一漏极金属17、第二源极金属18和第二漏极金属19以及第一场板结构、第二场板结构、第三场板结构和第四场板结构，绝缘介质层110具有绝缘隔绝作用，从而抑制电流崩塌，同时也可以减少反向漏电流。
源极区域13为欧姆接触，且形成源极区域13的材料包括钛、铝、铜、金中的至少一种；漏极区域14为欧姆接触，且形成漏极区域14的材料包括钛、铝、铜、金中的至少一种；形成栅区域15极的材料包括铜、金、钯和铂中的至少一种，形成绝缘介质层110的材料包括氧化铝、氮化硅中的至少一种。
本实施例进一步说明，基底层11包括：
采用基底作为基础平台的衬底层111，基底包括不限于碳化硅、金刚石、蓝宝石、硅、陶瓷等，本文采用QST基底，以及在衬底层111中由氧注入形成的埋氧层112，且埋氧层112的厚度为1～10um，QST（Qromis substrate technology即Qromis基板技术，Qromis是坐落于美国加利福尼亚州的一家新创半导体公司，前身为Quora Technology），QST（Qromis基板技术）能够在氮化镓外延层使用150毫米、200毫米及300毫米硅晶，厚度能由几微米延伸到几十微米。QST具有与GaN晶层更紧密匹配的热膨胀系数（CTE），在制程中堆叠GaN的同时，也能降低翘曲（warpage）破片，更有利于晶圆代工厂量产。
衬底层111的材料包括n型或本征的氮化镓、铝镓氮、铟镓氮、铝铟镓氮、磷化铟、砷化镓、碳化硅、金刚石、蓝宝石、锗和硅中的至少一种。
本实施例进一步说明，外延层12包括：
在衬底层111上生长一层GaN材料作为HEMT器件1的缓冲层121和沟道层122，缓冲层121用于保护2DEG(二维电子气)的二维特性，从而降低泄露电流，提高击穿电压，沟道层122覆盖缓冲层121，沟道层122用于作为传输2DEG(二维电子气)的通道；以及设置在沟道层122表面且远离衬底层111的势垒层123，势垒层123与缓冲层121形成异质结，且源极区域13和漏极区域14均设置在势垒层123的表面并与其形成欧姆接触；以及选择性刻蚀至势垒层123上的P型氮化镓层124，在此需要说明的是，因为加掩模版后可以选择需要刻蚀掉的材料及材料所在的区域，通过工艺又可以控制刻蚀达到所需的深度，因此称之为选择性刻蚀，P型氮化镓层124与缓冲层121形成用于耗尽沟道层122中2DEG(二维电子气)的PN结，从而实现增强型的GaN HEMT器件。
HEMT器件1的势垒层123与沟道层122接触面产生2DEG(二维电子气)，当源极区域13与2DEG(二维电子气)相接触时，形成欧姆接触，2DEG(二维电子气)中的电子将进入源极区域13，当对靠近第一源极金属16结一侧的栅极区域15加正偏压时，相当于对第一源极金属16结的2DEG(二维电子气)一侧进行调制加重掺杂，这样结的耗尽区宽度将减薄，当耗尽区宽度降低到一定程度时，更多的电子将参与隧穿，形成隧穿电流。
形成缓冲层121的材料包括n型或非故意掺杂的氮化镓和铟镓氮中的至少一种，且缓冲层121的厚度为1～10um，形成沟道层122的材料为非故意掺杂的氮化镓，且沟道层122的厚度为300～500nm，形成势垒层123的材料包括AlmGanN，其中，0.1≤m≤0.3，0.7≤n≤0.9，且势垒层123的厚度为5～100nm，形成P型氮化镓层124的材料包括P型氮化镓，P型氮化镓层124的厚度为50～1000nm。
P型氮化镓层124中的正电荷具有内置电压，该电压大于压电效应产生的电压，因此它会耗尽2DEG(二维电子气)中的电子，形成增强型，并且，还将源极区域13做第一场板结构缩短源极区域13和漏极区域14之间的距离，通过控制第一场板结构的长度控制击穿电压。
作为具有四个相互交叉分布的深氧化层沟槽22以及旁路快恢复二极管器件2结构的GaN HEMT器件相较于现有技术具有一些特有的优势，主要为：
1、更大的正向电流，四个相互交叉分布的深氧化层沟槽22在电压为1.331V时电流约40A。
2、更小的正向导通电压，四个相互交叉分布的深氧化层沟槽22的开启电压为0.507V。
3、更小的反向恢复电流，四个相互交叉分布的深氧化层沟槽22的反向恢复电流为85.5ns。
4、极大的缩短了源极区域13和漏极区域14之间的距离，由于四个相互交叉分布的深氧化层沟槽22，相较与一般结构的电子流动的路径增长，相同击穿电压下GaN HEMT器件的源漏距离变得更短，实现对于GaN HEMT器件小型化的追求。
5、应用场板结构，由于场板结构具有重新分配电场剖面、降低电场峰值的功能，因此，可以提高反向击穿性能和电流坍塌效果，此外，场板结构不会损害HEMT器件1的导通电阻。
由于电场分布的重新分布，几乎所有类型的栅极泄露电流都可以通过使用栅场板结构得到改善。栅极边缘的高电场强度得到了缓解，应用源极场板结构在泄漏电流控制方面具有优越的性能，通过增加源极场板结构可以减小源漏间的距离，从而减小泄露电流。
为解决GaN HEMT器件反向导通时会产生较大的反向电压，导致反向导通功耗过大，以及源漏极压降过大的问题，本实施例提出一种具有四个相互交叉分布的深氧化层沟槽22结构和旁路快恢复二极管的增强型GaN HEMT器件的制作工艺，能够应用于大电压领域（>600V），相较于现有技术中的GaN HEMT器件，本实施例提出的GaN HEMT器件具有两大优势，一是整个基底层采用QST基底与外延层热膨胀匹配，以及具有优异的热性能，大大提高了芯片的整体性能；二是在现有的GaN HEMT器件的基础上，采用CVD等工艺，生长出高性能的旁路快恢复二极管，极大的提高了GaN HEMT器件在大电压、大电感应用场景下的应用优势，具体方案如下述所示：
本实施例还提供了一种用于实现上述GaN HEMT器件的制备工艺，包括以下步骤：
S1、基底层的生长，采用QST基底作为基础，在基底上通过氧注入工艺形成一层厚度不小于0.1 um的埋氧层，进一步提高隔离性，增加HEMT器件的性能，而后在埋氧层上再次生长一层基底形成衬底层；
S2、外延层的生长，采用CVD工艺在基底层上生长外延层，外延层包括缓冲层、沟道层、势垒层，最后是P型氮化镓层，
具体为在第二层基底之上通过CVD工艺生长一层GaN材料作为HEMT器件的缓冲层和沟道层，缓冲层和沟道层厚度不低于10nm，同样采用CVD工艺生长AlGaN材料，Al组分不低于0.1，作为势垒层和P型氮化镓层，势垒层的厚度为5～100nm，P型氮化镓层的厚度为50～1000nm；
S3、势垒层的表面钝化，使用掩膜板对P型氮化镓层进行干法刻蚀，P型氮化镓层是选择性刻蚀至势垒层，在此需要说明的是，因为加掩模版后可以选择需要刻蚀掉的材料及材料所在的区域，通过工艺又可以控制刻蚀达到所需的深度，因此称之为选择性刻蚀，然后淀积绝缘介质层的氧化物以钝化P型氮化镓层和势垒层的表面；
S4、打开P型氮化镓层上的栅极区域的接触区，使用掩膜板干刻蚀P型氮化镓层上的氧化物以形成栅极区域的接触区；
S5、栅极区域的金属淀积和刻蚀成型，先淀积栅极的金属层，然后使用掩膜板刻蚀掉多余区域，干刻蚀栅极金属延伸到面向漏极区域的P型氮化镓层边缘上，以形成栅极区域与栅极场板；
S6、打开沟道层上的源极区域和漏极区域的接触区，在栅极金属顶部淀积一层绝缘介质层氧化物，然后加掩模板刻蚀掉多余区域，干刻蚀氧化物和势垒层到达或进入沟道层，以形成源极区域和漏极区域的接触区；
S7、源极区域和漏极区域的金属淀积和刻蚀成型，先淀积形成源极区域和漏极区域的金属层，然后使用掩膜板刻蚀掉多余区域，干刻蚀源极金属延伸至栅极区域，形成源极区域的第一场板结构；
S8、打开沟道层上的第一源极金属和第一漏极金属的接触区，在源极金属和漏极金属的顶部淀积一层绝缘介质层氧化物，然后加掩模板刻蚀掉多余区域，干刻蚀至源极金属与漏极金属层上方以形成第一源极金属和第一漏极金属的接触区；
S9、第一源极金属和第一漏极金属的淀积和刻蚀成型，先淀积形成第一源极金属和第一漏极金属的金属层，然后使用掩膜板刻蚀掉多余区域，干刻蚀第一源极金属延伸至栅极区域，形成第一源极金属的第三场板结构，第三场板结构的长度大于第一场板结构的长度；
S10、打开沟道层上的第二源极金属和第二漏极金属的接触区，在第一源极金属与第一漏极金属的顶部淀积一层绝缘介质层氧化物，然后加掩模板刻蚀掉多余区域，干刻蚀至第一源极金属与第一漏极金属层的上方以形成第二源极金属和第二漏极金属的接触区；
S11、第二源极金属和第二漏极金属的淀积和刻蚀成型，先淀积形成第二源极金属和第二漏极金属的金属层，然后使用掩膜板刻蚀掉多余区域刻蚀成型，其中第二源极金属与旁路快恢复二极管器件的阳极相连，第二漏极金属与旁路快恢复二极管器件的阴极相连；
S12、绝缘介质层的研磨打光，研磨绝缘介质层，使其光滑平整，其电阻率很低；
S13、外延生长二极管漂移区，使用MOCVD工艺在绝缘介质层上外延生长出二极管漂移区；
S14、二极管漂移区的表面氧化，让生长好的二极管漂移区表面在高温下与氧气反应，生成一层绝缘介质氧化物；
S15、生成四个相互交叉分布的深氧化层沟槽，在二极管漂移区中外加掩膜版在通过刻蚀工艺开出四个相互交叉分布的槽口，再通过MOCVD技术淀积一层绝缘介质层，绝缘介质材料进入四个槽口形成四个深氧化层沟槽，氧化层沟槽的深度为5～20um，每个深氧化层沟槽的宽度为5～20um；
S16、打开二极管漂移区上的P型重掺杂区和N型重掺杂区的接触区，使用掩膜板刻蚀，干刻蚀二极管漂移区上的绝缘介质氧化物，以形成P型重掺杂区和N型重掺杂区的接触区；
S17、P型重掺杂区和N型重掺杂区的区域淀积和刻蚀成型，先淀积一层与二极管漂移区相同的材质，然后使用掩膜板刻蚀掉多余区域，形成P型重掺杂区和N型重掺杂区的区域，在P型重掺杂区高度掺杂硼离子，在N型重掺杂区高度掺杂磷离子；
S18、光刻、蒸铝、焊电极，进行光刻，把焊电极处氧化膜脱去，接着在真空器中加热铝，使铝升华为蒸气，淀积到P型重掺杂区和N型重掺杂区的上方形成阳极和阴极。
请参照图1和图2，本实施例以图1所示的GaN HEMT器件结构的正视图进行说明，从下往上首先是QST基底，基底作为具有良好性能的材料基底，基底与外延层12热膨胀匹配，以及具有优异的热性能，大大提高了芯片的整体性能。
QST（Qromis substrate technology即Qromis基板技术，Qromis是坐落于美国加利福尼亚州的一家新创半导体公司，前身为Quora Technology），QST（Qromis基板技术）能够在氮化镓外延层使用150毫米、200毫米及300毫米硅晶，厚度能由几微米延伸到几十微米。QST具有与GaN晶层更紧密匹配的热膨胀系数（CTE），在制程中堆叠GaN的同时，也能降低翘曲（warpage）破片，更有利于晶圆代工厂量产。
热膨胀系数是指物体由于温度改变而有胀缩现象，其变化能力以等压下，单位温度变化所导致的长度量值的变化，即热膨胀系数表示。这里的匹配即两者的热膨胀系数数值相近。
在基底上通过氧注入工艺形成一层埋氧层112，厚度不小于0.1um，进一步提高隔离性，增加器件性能。而后在埋氧层112上再次生长一层基底，以形成整个基底层1。
在第二层基底之上通过CVD技术生长一层GaN材料，作为器件的缓冲层121和沟道层122，厚度不低于10nm，其上同样采用CVD技术生长AlGaN材料，Al组分不低于0.1，作为势垒层123，势垒层123的厚度为5～100nm。对CVD工艺生成的P型氮化镓层124进行掩膜刻蚀，达到预设的尺寸；刻蚀完成后，在上面淀积介质层氧化物，厚度不低于10nm，以形成外延层12；
在经过刻蚀和金属淀积，再刻蚀，形成栅极区域及栅极场板，形成的栅极场板增加了器件的耐压性能。与此同时，在源漏极淀积、刻蚀、淀积、刻蚀形成两层源极场板，且实现欧姆接触，场板结构的应用，同样也提高了器件的耐压性能。
最后，通过MOCVD技术生长Si材料，作为快恢复二极管的主体，其N型杂质浓度在1E10~1E16cm-3，分别对源极和漏极进行P+注入（浓度为1E12~1E22cm-3）和N+注入（浓度为1E12~1E22cm-3），然后在源漏极刻蚀、淀积金属，再次进行掩膜刻蚀，形成预设的四个交叉分布的深氧化层沟槽22，进行氧化物淀积，然后再进行一层绝缘层或钝化物淀积，与外部隔离。
本发明在小尺寸设计的要求下，且需要满足高耐压要求，本实施例在GaN HEMT器件部分采用栅极场板、源场板，极大的提高了GaN HEMT器件的源漏耐压能力；在旁路快恢复二极管部分采用了四个相互交叉分布的深氧化层沟槽结构，利用氧化物高的介电常数，在尺寸与GaN HEMT器件匹配的情况下，实现了二极管高的反向耐压。
同时由于场板结构具有重新分配电场剖面、降低电场峰值的功能。因此，可以提高反向击穿性能和电流坍塌效果。此外，场板结构不会损害HEMT器件的导通电阻。由于电场分布的重新分布，几乎所有类型的栅极泄露电流都可以通过使用栅极场板得到改善，栅极边缘的高电场强度得到了缓解。应用源极场板在泄漏电流控制方面具有优越的性能，通过增加源极区域的第一场板结构，可以减小源极区域和漏极区域之间的距离，从而减小泄露电流。
为降低GaN HEMT器件的应用复杂度，本发明通过采用P型氮化镓层，保证本发明中的GaN HEMT器件为增强型的GaN HEMT器件，大大降低应用难度。
本实施例所提出的GaN HEMT器件在具有低阻续流通道优势的同时，GaN HEMT器件的旁路快恢复二极管在应用中会产生反向恢复电流，会造成部分损耗。本实施例为降低这部分损耗，经过设计验证，实现旁路快恢复二极管器件的反向恢复时间为85.5ns级别，GaNHEMT器件满足在高压工业领域的使用，同时，GaN HEMT器件的旁路快恢复二极管采用四个相互交叉分布的深氧化层沟槽，N（N≥2）沟槽的之间的间距为1～5um，沟槽深度为5～20um，各个沟槽宽度为5～20um，四个相互交叉分布的深氧化层沟槽结构中，利用介质层具有高介电常数的特性，在相同的耐压水平下，极大的缩短了阴、阳极之间的距离。而且N（N≥2）沟槽结构的设计，不仅解决了高击穿电压下，传统二极管尺寸大的问题，还通过深氧化层沟槽的间隙对二极管漂移区少子进行捕获，解决了旁路二极管反向恢复时间长的问题。
另外在本实施例中，GaN HEMT器件的旁路快恢复二极管部分和GaN HEMT部分在结构、反向击穿电压以及正向导通电压都需要匹配，GaN HEMT器件将旁路快恢复二极管寄生生长于传统的GaN HEMT之上，保证GaN HEMT器件具备反向导通时的低阻路径，从而降低了源漏电压，也就降低了功耗；
为满足设计要求，GaN HEMT器件的旁路快恢复二极管在和没有四个相互交叉分布的深氧化层沟槽的PIN二极管设置进行对比分析，其性能以及各项应用标准均能够满足，并且具有尺寸小、大击穿电压等优点。
请参阅图3-图7，为了对GaN HEMT器件的各项性能进行验证，如图3所示，为GaNHEMT器件的旁路快恢复二极管的正向导通的曲线图，从图中可知，GaN HEMT器件的旁路快恢复二极管的正向导通电压仅为0.507V，GaN HEMT器件器件处于反向导通状态时，寄生的旁路快恢复二极管处于正向导通状态，此时电流为1mA，如图4所示，0.507V时电流为1mA，此时导通，对于GaN HEMT器件的正向导通电压是指GaN HEMT器件寄生的旁路快恢复二极管能够导通的正向最低电压，当GaN HEMT器件的旁路快恢复二极管正向导通时，GaN HEMT器件的旁路快恢复二极管两端会产生压降，对于此时承受的功率（热量）P=IU，当把I固定时，正向导通电压值为U，U越小产生的热量越小，同时也说明它能更快导通，所以一般说正向导通电压越小越好。
如图5所示，为GaN HEMT器件的反向击穿的曲线图，从图中可知，反向击穿电压为887V，在887V时反向电流急剧增加，反向击穿电压是指GaN HEMT反向击穿时的电压值，击穿时反向电流剧增，GaN HEMT甚至会因过热而烧坏。所以，GaN HEMT的反向击穿电压越大，可以增加GaN HEMT的工作范围，更能避免损坏器件。
如图6所示，为GaN HEMT器件的旁路快恢复二极管的反向快恢复的曲线图，从图中可知，反向恢复时间为85.5ns，当二极管正向偏置时，电子及空穴往二极管漂移区21注入。随着时间的推移，二极管漂移区21内的非平衡载流子越来越多，最后达到稳定分布。此时在导通的二极管两侧施加固定的反向偏压，并不能立刻使二极管进入截止状态。只有这些存储在二极管漂移区21的载流子被抽取出来后，才能使二极管开始反偏，这个过程一般称为二极管的反向恢复过程。事实上，它们在停止之前需要一段有限的时间，这个时间称为反向恢复时间。
在GaN HEMT器件的旁路快恢复二极管的反向恢复时间期间，可以看到将有大量的电流流过GaN HEMT器件的旁路快恢复二极管，但方向相反。电流通过零点由正向转换成反向，再由反向转换到规定低值的时间间隔。然而，一旦时间超过反向恢复时间(trr)，其幅度就会减小并饱和到反向饱和电流的值。可以将反向恢复时间描述为从反向电流开始流过的瞬间开始到达到零的时刻的总时间。因此反向恢复时间越小越好，它是衡量高频续流及整流器件性能的重要技术指标。
如图7所示，为GaN HEMT器件的正向导通特性曲线图，而在正向导通曲线特性图里的参数阈值电压Vth尤为重要。从图中可知，阈值电压Vth约为3.1V。我们通常将传输特性曲线中输出电流随输入电压改变而急剧变化转折区的中点对应的输入电压称为阈值电压。对于GaN HEMT器件，我们更希望Vth大一些，以保证器件在工作时，电路能够更加稳定。而一般的GaN HEMT器件的阈值电压一般在1.2V至1.5V，GaN HEMT器件器件要优于一般的GaN HEMT器件。
与同向深氧化层沟槽不同的是，对于相同尺寸的器件，根据正向导通公式可知，在其他条件相同的情况下，二极管漂移区21的长度d越长，所得到的正向导通电压Vf越大，而与同向的深氧化层沟槽相比，交叉设置的深氧化层沟槽增长了二极管漂移区21的长度，因此增大了GaN HEMT器件中旁路快恢复二极管的正向导通电压。
正向导通公式如下：
上式中，是漂移区内载流子寿命，d是二极管漂移区的长度，q是一个电荷所带的电荷量，/>和/>分别是电子和空穴的迁移率，/>为N-漂移区的导通压降，结压降/>对应的漂移区结边界空穴浓度/>，k是玻尔兹曼常数，T是热力学温度，/>是本征载流子浓度，/>是施主杂质浓度。
二极管漂移区的平均载流子浓度为，则
二极管漂移区的电阻为R，则
其中，和/>分别是电子和空穴的迁移率，/>漂移区的导通压降/>，则导通压降/>的计算公式为：
J是正向电流密度，结压降对应的漂移区结边界空穴浓度为/>，则：
/>
其中，是平衡态下N型漂移区的空穴浓度，k是玻尔兹曼常数，T是热力学温度，可推得结压降/>：
同样的，NN-结也满足肖克利边界条件，结压降对应的漂移区结边界电子浓度/>，则
其中，是平衡态下N型漂移区的电子浓度，k是玻尔兹曼常数，T是热力学温度，可推得结压降/>为：
因此，同向与交叉两种不同的深氧化层沟槽结构相比而言应用场合是基本相同的，但是各自在不同的性能上表现不同，如下：
同向深氧化层沟槽的旁路快恢复二极管的正向导通电压0.5001V要优于交叉深氧化层沟槽形式二极管的正向导通电压0.507V。
同向深氧化层沟槽的旁路快恢复二极管的反向恢复时间69ns要优于交叉深氧化层沟槽形式二极管的反向恢复时间85.5ns。
以上实施方式对本发明进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种交叉增强型GaN HEMT器件，该交叉增强型GaN HEMT器件包括HEMT器件（1），以及生长在HEMT器件（1）上的旁路快恢复二极管器件（2），其特征在于：
所述旁路快恢复二极管器件（2）包括在绝缘介质层上外延生长低掺杂的二极管漂移区（21），以及在二极管漂移区（21）刻蚀有用于绝缘隔绝并使电流导通路径变长的N≥2个双向并列设置的深氧化层沟槽（22）；
N≥2个深氧化层沟槽（22）相互交叉分布，且N≥2个深氧化层沟槽（22）之间的间距为1～5um，单个深氧化层沟槽（22）的深度为5～20um，宽度为5～20um，且二极管漂移区（21）的深度为1～10um。
2.根据权利要求1所述的GaN HEMT器件，其特征在于，所述旁路快恢复二极管器件（2）还包括在二极管漂移区（21）上方对应位置干刻蚀后，再刻蚀区域P型重掺杂和N型重掺杂分别形成的P型重掺杂区（23）和N型重掺杂区（24），在P型重掺杂区（23）和N型重掺杂区（24）分别淀积并光刻形成阳极和阴极。
3.根据权利要求1所述的GaN HEMT器件，其特征在于，所述HEMT器件（1）包括：
基底层（11），所述基底层（11）作为HEMT器件（1）的基础平台；其中，生长在基底层（11）上的外延层（12），所述外延层（12）用于保护二维电子气的二维特性并增强HEMT器件（1），其包括用于耗尽二维电子气的P型氮化镓层（124）；
设置在外延层（12）表面上的源极区域（13）和漏极区域（14），所述源极区域（13）和漏极区域（14）分别具有提高HEMT器件（1）耐压能力的第一场板结构和第二场板结构，且第一场板结构的长度大于第二场板结构的长度；
以及设置在源极区域（13）和漏极区域（14）之间且靠近源极区域（13）的栅极区域（15），第一场板结构超过部分的栅极区域（15），所述栅极区域（15）位于P型氮化镓层（124）的上表面，所述栅极区域（15）的金属延伸至面向漏极区域（14）的P型氮化镓层（124）边缘上；
以及分别生长在源极区域（13）和漏极区域（14）上且金属互连的第一源极金属（16）和第一漏极金属（17），所述第一源极金属（16）延伸至栅极区域（15）形成第三场板结构，所述第一漏极金属（17）具有第四场板结构；其中还包括分别生长在第一源极金属（16）和第一漏极金属（17）上且金属互连的第二源极金属（18）和第二漏极金属（19）；
用于绝缘隔绝的绝缘介质层（110），所述绝缘介质层（110）覆盖部分的外延层（12）上表面以及源极区域（13）、漏极区域（14）、栅极区域（15）、第一源极金属（16）、第一漏极金属（17）、第二源极金属（18）和第二漏极金属（19）以及第一场板结构、第二场板结构、第三场板结构和第四场板结构。
4.根据权利要求3所述的GaN HEMT器件，其特征在于，所述源极区域（13）为欧姆接触，且形成所述源极区域（13）的材料包括钛、铝、铜、金中的至少一种；
所述漏极区域（14）为欧姆接触，且形成所述漏极区域（14）的材料包括钛、铝、铜、金中的至少一种；形成所述栅极区域（15）的材料包括铜、金、钯和铂中的至少一种。
5.根据权利要求3所述的GaN HEMT器件，其特征在于，形成所述绝缘介质层（110）的材料包括氧化铝、氮化硅中的至少一种。
6.根据权利要求3所述的GaN HEMT器件，其特征在于，所述基底层（11）包括：
采用基底作为基础平台的衬底层（111），以及在衬底层（111）中由氧注入形成的埋氧层（112），且埋氧层（112）的厚度为1～10um。
7.根据权利要求6所述的GaN HEMT器件，其特征在于，所述外延层（12）包括：
在衬底层（111）上生长一层GaN材料作为HEMT器件（1）的缓冲层（121）和沟道层（122），所述缓冲层（121）用于保护2DEG的二维特性，所述沟道层（122）覆盖所述缓冲层（121），所述沟道层（122）用于作为传输2DEG的通道；
以及设置在沟道层（122）表面且远离衬底层（111）的势垒层（123），所述势垒层（123）与缓冲层（121）形成异质结，且源极区域（13）和漏极区域（14）均设置在势垒层（123）的表面并与其形成欧姆接触；
以及选择性刻蚀至势垒层（123）上的P型氮化镓层（124），所述P型氮化镓层（124）与缓冲层（121）形成用于耗尽沟道层（122）中2DEG的PN结。
8.根据权利要求7所述的GaN HEMT器件，其特征在于，形成所述缓冲层（121）的材料包括n型或非故意掺杂的氮化镓和铟镓氮中的至少一种，且所述缓冲层（121）的厚度为1～10um，
形成所述沟道层（122）的材料为非故意掺杂的氮化镓，且所述沟道层（122）的厚度为300～500nm。
9.根据权利要求7所述的GaN HEMT器件，其特征在于，形成所述势垒层（123）的材料包括，其中，0.1≤m≤0.3，0.7≤n≤0.9，且所述势垒层（123）的厚度为5～100nm，
形成P型氮化镓层（124）的材料包括P型氮化镓，P型氮化镓层（124）的厚度为50～1000nm。
10.一种用于实现上述权利要求1-9任一项所述的GaN HEMT器件的制备工艺，其特征在于，包括以下步骤：
S1、基底层的生长，采用基底QST基底作为基础，在基底上通过氧注入工艺形成一层厚度不小于0.1 um的埋氧层，进一步提高隔离性，增加HEMT器件的性能，而后在埋氧层上再次生长一层基底形成衬底层，基底包括碳化硅、金刚石、蓝宝石、硅、陶瓷中的任一种；
S2、外延层的生长，采用CVD工艺在基底层上生长外延层，外延层包括缓冲层、沟道层、势垒层，最后是P型氮化镓层，
具体为在第二层基底之上通过CVD工艺生长一层GaN材料作为HEMT器件的缓冲层和沟道层，缓冲层和沟道层厚度不低于10nm，同样采用CVD工艺生长AlGaN材料，Al组分不低于0.1，作为势垒层和P型氮化镓层，势垒层的厚度为5～100nm，P型氮化镓层的厚度为50～1000nm；
S3、势垒层的表面钝化，使用掩膜板对P型氮化镓层进行干法刻蚀，P型氮化镓层是选择性刻蚀至势垒层，然后淀积绝缘介质层的氧化物以钝化P型氮化镓层和势垒层的表面；
S4、打开P型氮化镓层上的栅极区域的接触区，使用掩膜板干刻蚀P型氮化镓层上的氧化物以形成栅极区域的接触区；
S5、栅极区域的金属淀积和刻蚀成型，先淀积栅极的金属层，然后使用掩膜板刻蚀掉多余区域，干刻蚀栅极金属延伸到面向漏极区域的P型氮化镓层边缘上，以形成栅极区域与栅极场板；
S6、打开沟道层上的源极区域和漏极区域的接触区，在栅极金属顶部淀积一层绝缘介质层氧化物，然后加掩模板刻蚀掉多余区域，干刻蚀氧化物和势垒层到达或进入沟道层，以形成源极区域和漏极区域的接触区；
S7、源极区域和漏极区域的金属淀积和刻蚀成型，先淀积形成源极区域和漏极区域的金属层，然后使用掩膜板刻蚀掉多余区域，干刻蚀源极金属延伸至栅极区域，形成源极区域的第一场板结构；
S8、打开沟道层上的第一源极金属和第一漏极金属的接触区，在源极金属和漏极金属的顶部淀积一层绝缘介质层氧化物，然后加掩模板刻蚀掉多余区域，干刻蚀至源极金属与漏极金属层上方以形成第一源极金属和第一漏极金属的接触区；
S9、第一源极金属和第一漏极金属的淀积和刻蚀成型，先淀积形成第一源极金属和第一漏极金属的金属层，然后使用掩膜板刻蚀掉多余区域，干刻蚀第一源极金属延伸至栅极区域，形成第一源极金属的第三场板结构，第三场板结构的长度大于第一场板结构的长度；
S10、打开沟道层上的第二源极金属和第二漏极金属的接触区，在第一源极金属与第一漏极金属的顶部淀积一层绝缘介质层氧化物，然后加掩模板刻蚀掉多余区域，干刻蚀至第一源极金属与第一漏极金属层的上方以形成第二源极金属和第二漏极金属的接触区；
S11、第二源极金属和第二漏极金属的淀积和刻蚀成型，先淀积形成第二源极金属和第二漏极金属的金属层，然后使用掩膜板刻蚀掉多余区域刻蚀成型，其中第二源极金属与旁路快恢复二极管器件的阳极相连，第二漏极金属与旁路快恢复二极管器件的阴极相连；
S12、绝缘介质层的研磨打光，研磨绝缘介质层，使其光滑平整；
S13、外延生长二极管漂移区，使用MOCVD工艺在绝缘介质层上外延生长出二极管漂移区；
S14、二极管漂移区的表面氧化，让生长好的二极管漂移区表面在高温下与氧气反应，生成一层绝缘介质氧化物；
S15、生成N≥2个相互交叉分布的深氧化层沟槽，在二极管漂移区中外加掩膜板刻蚀出N≥2个相互交叉分布的槽口，再通过MOCVD技术淀积一层绝缘介质层，绝缘介质材料淀积到N≥2个槽口形成N≥2个深氧化层沟槽，氧化层沟槽的深度为5～20um，每个深氧化层沟槽的宽度为5～20um；
S16、打开二极管漂移区上的P型重掺杂区和N型重掺杂区的接触区，使用掩膜板刻蚀，干刻蚀二极管漂移区上的绝缘介质氧化物，以形成P型重掺杂区和N型重掺杂区的接触区；
S17、P型重掺杂区和N型重掺杂区的区域淀积和刻蚀成型，先淀积一层与二极管漂移区相同的材质，然后使用掩膜板刻蚀掉多余区域，形成P型重掺杂区和N型重掺杂区的区域，在P型重掺杂区高度掺杂硼离子，在N型重掺杂区高度掺杂磷离子；
S18、光刻、蒸铝、焊电极，进行光刻，把焊电极处氧化膜脱去，接着在真空器中加热铝，使铝升华为蒸气，淀积到P型重掺杂区和N型重掺杂区的上方形成阳极和阴极。
CN202311024180.2A 2023-08-15 2023-08-15 一种交叉增强型GaN HEMT器件及其制备工艺 Active CN116741813B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311024180.2A CN116741813B (zh) 2023-08-15 2023-08-15 一种交叉增强型GaN HEMT器件及其制备工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311024180.2A CN116741813B (zh) 2023-08-15 2023-08-15 一种交叉增强型GaN HEMT器件及其制备工艺

Publications (2)

Publication Number Publication Date
CN116741813A CN116741813A (zh) 2023-09-12
CN116741813B true CN116741813B (zh) 2023-10-31

Family

ID=87911924

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311024180.2A Active CN116741813B (zh) 2023-08-15 2023-08-15 一种交叉增强型GaN HEMT器件及其制备工艺

Country Status (1)

Country Link
CN (1) CN116741813B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6052060A (ja) * 1983-08-31 1985-03-23 Masataka Inoue 電界効果トランジスタ
JP2007250792A (ja) * 2006-03-15 2007-09-27 Furukawa Electric Co Ltd:The 半導体素子
CN103890923A (zh) * 2011-10-31 2014-06-25 株式会社电装 半导体器件
CN105720053A (zh) * 2014-12-17 2016-06-29 英飞凌科技奥地利有限公司 半导体器件和方法
KR20170057114A (ko) * 2015-11-13 2017-05-24 한국전자통신연구원 하이브리드 다이오드 소자

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013058640A (ja) * 2011-09-08 2013-03-28 Toshiba Corp 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6052060A (ja) * 1983-08-31 1985-03-23 Masataka Inoue 電界効果トランジスタ
JP2007250792A (ja) * 2006-03-15 2007-09-27 Furukawa Electric Co Ltd:The 半導体素子
CN103890923A (zh) * 2011-10-31 2014-06-25 株式会社电装 半导体器件
CN105720053A (zh) * 2014-12-17 2016-06-29 英飞凌科技奥地利有限公司 半导体器件和方法
KR20170057114A (ko) * 2015-11-13 2017-05-24 한국전자통신연구원 하이브리드 다이오드 소자

Also Published As

Publication number Publication date
CN116741813A (zh) 2023-09-12

Similar Documents

Publication Publication Date Title
US10475896B2 (en) Silicon carbide MOSFET device and method for manufacturing the same
CN110047910B (zh) 一种高耐压能力的异质结半导体器件
CN102364688B (zh) 一种垂直双扩散金属氧化物半导体场效应晶体管
TW201301401A (zh) 在基於溝槽的碳化矽功率裝置中的分裂柵結構
JP6667774B1 (ja) パワー半導体素子及びその製造方法
CN105428412A (zh) AlGaN/GaN异质结场效应晶体管及其制备方法
CN105789289B (zh) 一种双向igbt器件及其制造方法
JP4159651B2 (ja) 低減された電界を備えた絶縁ゲートバイポーラトランジスタ
WO2024001422A1 (zh) 集成高速续流二极管的沟槽碳化硅mosfet及制备方法
CN111697078A (zh) 高雪崩耐量的vdmos器件及制备方法
CN111048580A (zh) 一种碳化硅绝缘栅双极晶体管及其制作方法
CN111081763B (zh) 一种场板下方具有蜂窝凹槽势垒层结构的常关型hemt器件及其制备方法
CN117080269A (zh) 一种碳化硅mosfet器件及其制备方法
JP2020072244A (ja) パワー半導体装置
KR102244200B1 (ko) Mosfet 소자 및 그 제조 방법
CN111129137B (zh) 具有NiO/SiC pn异质结的SiC绝缘栅双极晶体管
CN116565023A (zh) 场效应晶体管及其制造方法
CN116741813B (zh) 一种交叉增强型GaN HEMT器件及其制备工艺
US20230047794A1 (en) Multi-trench Super-Junction IGBT Device
CN113078204B (zh) 一种氮化镓3d-resurf场效应晶体管及其制造方法
CN111739800B (zh) 一种SOI基凹栅增强型GaN功率开关器件的制备方法
CN115172451A (zh) 一种基于PP异质结的结型栅增强型GaN器件
CN117038725A (zh) 一种同向增强型GaN HEMT器件及其制造工艺
CN107527952B (zh) 一种Nano-Fin栅结构的混合阳极二极管
CN107681001B (zh) 一种碳化硅开关器件及制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant