JP4159651B2 - 低減された電界を備えた絶縁ゲートバイポーラトランジスタ - Google Patents
低減された電界を備えた絶縁ゲートバイポーラトランジスタ Download PDFInfo
- Publication number
- JP4159651B2 JP4159651B2 JP10007398A JP10007398A JP4159651B2 JP 4159651 B2 JP4159651 B2 JP 4159651B2 JP 10007398 A JP10007398 A JP 10007398A JP 10007398 A JP10007398 A JP 10007398A JP 4159651 B2 JP4159651 B2 JP 4159651B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- doped
- disposed
- doped structure
- buried
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005684 electric field Effects 0.000 title claims description 23
- 239000000758 substrate Substances 0.000 claims description 46
- 238000002513 implantation Methods 0.000 claims description 40
- 229910052751 metal Inorganic materials 0.000 claims description 24
- 239000002184 metal Substances 0.000 claims description 24
- 239000007943 implant Substances 0.000 claims description 17
- 239000004065 semiconductor Substances 0.000 claims description 13
- 238000003860 storage Methods 0.000 claims description 12
- 238000004891 communication Methods 0.000 claims description 8
- 238000002347 injection Methods 0.000 claims description 4
- 239000007924 injection Substances 0.000 claims description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 52
- 229910010271 silicon carbide Inorganic materials 0.000 description 50
- 108091006146 Channels Proteins 0.000 description 41
- 238000000034 method Methods 0.000 description 15
- 238000009792 diffusion process Methods 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- 239000002245 particle Substances 0.000 description 5
- 238000007667 floating Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229910002601 GaN Inorganic materials 0.000 description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- WYTGDNHDOZPMIW-RCBQFDQVSA-N alstonine Natural products C1=CC2=C3C=CC=CC3=NC2=C2N1C[C@H]1[C@H](C)OC=C(C(=O)OC)[C@H]1C2 WYTGDNHDOZPMIW-RCBQFDQVSA-N 0.000 description 1
- 230000003466 anti-cipated effect Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002028 premature Effects 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7391—Gated diode structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7391—Gated diode structures
- H01L29/7392—Gated diode structures with PN junction gate, e.g. field controlled thyristors (FCTh), static induction thyristors (SITh)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thyristors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は絶縁ゲートバイポーラトランジスタ（ｉｎｓｕｌａｔｅｄｇａｔｅｂｉｐｏｌａｒｔｒａｎｓｉｓｔｏｒｓ：ＩＧＢＴ）に関し、かつより特定的にはシリコンカーバイド絶縁ゲートバイポーラトランジスタに関する。
【０００２】
【従来の技術】
伝統的に、パワーデバイス（ｐｏｗｅｒ ｄｅｖｉｃｅ）に関連する用途（６０〜２０００Ｖ）に対しては、シリコンを基礎としたまたは基体とした（ｓｉｌｉｃｏｎ ｂａｓｅｄ）パワーＭＯＳＦＥＴまたはＩＧＢＴが使用される。高電圧および高電流の能力に加えて、これらのデバイスはまた低いオン状態（ｏｎ−ｓｔａｔｅ）の電力損失（ｐｏｗｅｒ ｌｏｓｓｅｓ）および良好なスイッチング特性（例えば、最小のスイッチング損失を備えた高速スイッチングなど）を有するべきである。しかしながら、目下これらのＳｉデバイスのいずれもが前述の特性の理想の組み合わせを提供していない。特に、ＳｉのＭＯＳＦＥＴ（Ｓｉ ＭＯＳＦＥＴ）は非常に良好なスイッチング特性を有するが、高電圧の用途に対しては、そのオン抵抗（ｏｎ−ｒｅｓｉｓｔａｎｃｅ）は非常に高くなる。これは６００〜９００Ｖより小さいブレークダウン電圧（ＶＢ）を備えたデバイスを必要とする用途に対してだけにＳｉのＭＯＳＦＥＴの使用を制限する。これに反して、高いＶＢ（６００〜２０００Ｖ）を備えたデバイスに対してさえも、ＳｉのＩＧＢＴ（Ｓｉ ＩＧＢＴ）は非常に良好なオン状態特性（高い電流密度における低い順方向電圧降下）を有している。しかしながら、ＳｉのＩＧＢＴは低周波数の用途（＜４０ＫＨｚ）に対してだけ使用でき、なぜなら高いスイッチング周波数においてＩＧＢＴのスイッチング損失は実用的な用途にとって高くなり過ぎるからである。従って、今日のＳｉ工業技術（Ｓｉ ｔｅｃｈｎｏｌｏｇｙ）においてはＳｉのＭＯＳＦＥＴ（速いスイッチング、ＭＯＳゲート制御など）およびＳｉのＩＧＢＴ（高いＶＢの用途に対する低い順方向電圧降下）の組合わされた利益を提供できる単一のデバイスはない。
【０００３】
最近、パワーデバイスの用途に対して炭化ケイ素またはシリコンカーバイド（ｓｉｌｉｃｏｎ ｃａｒｂｉｄｅ：ＳｉＣ）がその大きな電界強度、高い熱伝導度および適度に高い移動度のために多くの関心を得てきている。ＳｉＣを基礎とした（ＳｉＣ ｂａｓｅｄ）ＭＯＳＦＥＴおよびＩＧＢＴはそれらのＳｉの対応物（ｃｏｕｎｔｅｒｐａｒｔｓ）よりもかなり改善された性能の利点を提供できるであろうことが予想される。例えば、ＭＯＳＦＥＴが９００Ｖより大きいＶＢを備えたデバイスを必要とする用途に対して使用できないＳｉ工業技術とは異なり、ＳｉＣのＭＯＳＦＥＴ（ＳｉＣ ＭＯＳＦＥＴ）は２５００Ｖまでの用途に対して有効であると予想される。しかしながら、より高いＶＢの用途（２５００〜５０００Ｖ）に対しては、ＳｉＣのＭＯＳＦＥＴのオン抵抗は高くなりすぎかつＳｉＣを基礎としたバイポーラデバイスが性能の利点を提供し始める。特に、ＳｉのＩＧＢＴおよびサイリスタに比較して、ＳｉＣのＩＧＢＴ（ＳｉＣ ＩＧＢＴ）はより小さなドリフト領域はもちろんそれらのより低いキャリア寿命のためにずっと高いスイッチング周波数で動作できるであろう。
【０００４】
最近５年の間、ＳｉＣ工業技術に基づいた多くの異なるパワートランジスタが明らかにされてきた。これらのデバイスはＳｉＣを基礎としたＭＯＳＦＥＴ、ＩＧＢＴおよびサイリスタを含んでいる。これらのデバイスのいくつかは低いオン状態損失、高いスイッチングスピード、および高い動作温度性能に関して大いに有望な成果を示してきた。しかしながら、これらのデバイスのどれもが、最適に設計されたＳｉＣを基礎としたパワーデバイスが提供することが予想される十分な可能性を実現するのに近いところには来ていない。これまで明らかにされた実験的なデバイスの予想より低い性能に対する１つの理由は、これらのデバイスの全てが伝統的に使用されるＳｉのパワーデバイスに基づく本質的に副次的なまたは少しの変形物であることである。これらのより早期のデバイスの設計はＳｉＣ工業技術に特有である性能事項（例えば、乏しい反転層の移動度およびゲート酸化物の乏しい高温の信頼性）に対処していない。
【０００５】
例えば、二重拡散ＭＯＳＦＥＴ（ｄｏｕｂｌｅ ｄｉｆｆｕｓｉｏｎ ＭＯＳＦＥＴ：ＤＭＯＳＦＥＴ）はＳｉ工業技術において最も一般に用いられるパワーＭＯＳＦＥＴ構造の１つであるが、その現在の形状ではそれはＳｉＣ工業技術において用いることができない。ＤＭＯＳＦＥＴにおいてはゲート制御は横方向の表面に沿ったＰ導電性材料中に形成される反転チャネル（ｉｎｖｅｒｓｉｏｎ ｃｈａｎｎｅｌ）を通して生じる。しかしながら、シリコンカーバイドに対する製造可能な拡散工業技術の欠如により、ＤＭＯＳＦＥＴはＳｉＣでは製造できない。また、ＤＭＯＳＦＥＴにおける反転チャネルはソースとゲートとの間のＰ導電性材料上にゲート酸化物を形成することによって提供され、そしてＳｉＣにとってこれは高い固定電荷（ｈｉｇｈ ｆｉｘｅｄ ｃｈａｒｇｅｓ）を備えた劣悪な品質の酸化物および酸化物／ＳｉＣ界面におけるたくさんのトラップを結果として生じる。これはデバイス中で電流を生み出すキャリヤ（電子）の移動度の減少を生じ、かつ電子の移動度におけるこの減少はデバイスのオン抵抗（ＯＮ−ｒｅｓｉｓｔａｎｃｅ）を猛烈に悪化させる。
【０００６】
シリコンカーバイドに対する代替の（ａｌｔｅｒｎａｔｉｖｅ）、縦型構造は、「フローティングフィールドリングおよびフローティングフィールドプレートを備えたシリコンカーバイドパワーＭＯＳＦＥＴ（Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ Ｐｏｗｅｒ ＭＯＳＦＥＴ ｗｉｔｈ Ｆｌｏａｔｉｎｇ Ｆｉｅｌｄ Ｒｉｎｇ ａｎｄ Ｆｌｏａｔｉｎｇ Ｆｉｅｌｄ Ｐｌａｔｅ）」と題されかつ１９９３年８月３日に発行された、米国特許番号５，２３３，２１５号で開示されたＵＭＯＳＦＥＴである。ＵＭＯＳＦＥＴにおいては反転チャネルはエッチングされた溝またはトレンチに沿ってＭＯＳゲートによって形成される。ＤＭＯＳＦＥＴと同様に、ＵＭＯＳＦＥＴにおいても、ゲート酸化物は前述のようにＰ導電性層上に形成され、それはＳｉＣを基礎としたＦＥＴに対して劣悪な品質の酸化物と高いオン抵抗とを生じる。
【０００７】
ＤＭＯＳまたはＵＭＯＳ工業技術に基いたＳｉＣのＭＯＳＦＥＴまたはＩＧＢＴにともなう他の大きな問題は、ＳｉＣの大きなブレークダウン電界強度のために、これらのデバイスではゲート酸化物における電界が非常に高いことである。実験に基づく研究は、ＳｉＣのＭＯＳデバイスにおける高温の酸化物の信頼性の懸念（ｃｏｎｃｅｒｎｓ）のために、酸化物における電界は４ＭＶ／ｃｍ以下に抑えるべきであることを示唆する。しかしながら、これは材料の本来のブレークダウン電界強度をかなり下回るようにＳｉＣドリフト領域における電界を制限することを必要とするであろう。これは、ＤＭＯＳまたはＵＭＯＳ工業技術に基いたＳｉＣのＩＧＢＴデバイスの場合に対して、デバイスの性能（ブレークダウン電圧、オン抵抗など）がゲート酸化物の信頼性の懸念によって決定されかつＳｉＣの本来の特性にはよらないであろうことを示唆する。
【０００８】
【発明が解決しようとする課題】
それゆえ、低いオン抵抗、良好なスイッチング特性（例えば速いスイッチングタイムおよび最小のスイッチング損失など）、低いリーク電流、高いチャネル密度などを備えた製造可能なＩＧＢＴを有することは大いに有益であるだろう。
【０００９】
本発明の目的は、新しくかつ改善されたＩＧＢＴを提供することである。
【００１０】
本発明の他の目的は、低いオン抵抗、良好なスイッチング特性、低いリーク電流、および高いチャネル密度を備えた新しくかつ改善されたＩＧＢＴを提供することである。
【００１１】
本発明の更に他の目的は、ゲート酸化物における電界を最小にしかつ従って、高温および高電界でのゲート酸化物の信頼性の懸念を緩和する新しいＩＧＢＴ構造を提供することである。
【００１２】
本発明の更に他の目的は、シリコンまたはシリコンカーバイドまたはいずれかのＩＩＩ−Ｖ材料系で製造できる新しくかつ改善されたＩＧＢＴを提供することである。
【００１３】
【課題を解決するための手段】
本発明に係る絶縁ゲートバイポーラトランジスタにより前述および他の問題は少なくとも部分的には解決されかつ前述および他の目的が実現される。前記絶縁ゲートバイポーラトランジスタは第１の表面および反対側の表面を有する第１導電型を備えた半導体基板を含み、前記反対側の表面上に配置された第１の電流ターミナル（ｃｕｒｒｅｎｔ ｔｅｒｍｉｎａｌ）を備えている。第２導電型を備えたドープ構造（ｄｏｐｅｄ ｓｔｒｕｃｔｕｒｅ）はその中に配置された第１導電型を備えた埋込み領域（ｂｕｒｉｅｄ ｒｅｇｉｏｎ）を有するよう形成される。前記ドープ構造は前記基板の第１の表面上に配置されそして前記基板の第１の表面と平行でかつ間隔をあけられた（ｓｐａｃｅｄ）表面を画定（ｄｅｆｉｎｅ）する。前記埋込み領域は前記ドープ構造中に配置されて前記基板の第１の表面から延在（ｅｘｔｅｎｄｉｎｇ）しかつ前記第１の表面とほぼ垂直なドープ構造中のドリフト領域（ｄｒｉｆｔ ｒｅｇｉｏｎ）を画定する。前記埋込み領域は更に前記ドープ構造中に配置されて前記ドリフト領域に連通（ｃｏｍｍｕｎｉｃａｔｉｏｎ）しかつ前記ドープ構造の前記表面に隣接するドープ領域（ｄｏｐｅｄ ｒｅｇｉｏｎ）を画定する。また、前記埋込み領域、前記基板、およびそれらの間に配置される前記ドープ構造の一部分はバイポーラトランジスタを形成する。第２の電流ターミナルは前記ドープ構造中でかつ前記ドープ領域に連通する第１の注入領域（ｉｍｐｌａｎｔ ｒｅｇｉｏｎ）と該第１の注入領域に連通しかつ前記ドープ構造の表面上に配置された電気的コンタクトとを含んでいる。絶縁層（ｉｎｓｕｌａｔｉｎｇ ｌａｙｅｒ）は前記ドープ領域上に横たわる前記ドープ構造の表面上に配置されかつ制御ターミナル（ｃｏｎｔｒｏｌ ｔｅｒｍｉｎａｌ）は前記ドープ領域中に伝導チャネル（ｃｏｎｄｕｃｔｉｏｎ ｃｈａｎｎｅｌ）を画定するように前記絶縁層上に配置される。前記伝導チャネルは前記制御ターミナルに近接または隣接（ａｄｊａｃｅｎｔ）しかつ前記ドリフト領域および前記第２の電流ターミナルに連通して横方向に延在する。
【００１４】
前記埋込み領域はいくつかの異なる技術を利用して形成でき、それらの技術はエピタキシャル層中に粒子（ｐａｒｔｉｃｌｅｓ）を注入すること、または前記基板上に第１のエピタキシャル層を形成し、該第１のエピタキシャル層上に第２のエピタキシャル層を形成しかつ該第２のエピタキシャル層中に埋込み層を画定し、そして前記第２のエピタキシャル層上に第３のエピタキシャル層を形成し、該第３のエピタキシャル層が伝導チャネルを画定することを含む。
【００１５】
１つの特定の実施形態においては前記第２の電流ターミナルは前記第１の注入領域に連通する第１導電型の第２の注入領域を含んでおり、かつ前記第１の注入領域は前記伝導チャネルを蓄積チャネル（ａｃｃｕｍｕｌａｔｉｏｎ ｃｈａｎｎｅｌ）に形づくるように前記第２の注入領域および前記ドリフト領域の間に配置されている。他の特定の実施形態においては前記第２の注入領域は、前記第１の注入領域に連通しかつ前記伝導チャネルを反転チャネル（ｉｎｖｅｒｓｉｏｎｃｈａｎｎｅｌ）に形づくるように前記第１の注入領域および前記ドリフト領域の間に配置された第１導電型の第２の注入領域を含んでいる。
【００１６】
【発明の実施の形態】
特に図１を参照すると、単純化された断面図は伝統的なＤＭＯＳ絶縁ゲートバイポーラトランジスタ１０を図解している。トランジスタ１０はシリコンで形成されたＰ＋ドープ（Ｐ＋ ｄｏｐｅｄ）半導体基板１１を含んでいる。金属の層が基板１１の下部または後部面上に被着または堆積され（ｄｅｐｏｓｉｔｅｄ）かつ当業者によってよく知られた技術によりオーミックコンタクトを形成するよう処理され、それはトランジスタ１０のためのコレクタ１３である。Ｎドープ構造１５は基板１１の表面１２上に配置されかつ拡散領域（ｄｉｆｆｕｓｅｄ ｒｅｇｉｏｎ）１６が垂直または縦方向の（ｖｅｒｔｉｃａｌ）ドリフト領域１７を画定するようにドープ構造１５中に形成される。Ｎ＋ソース１８は拡散領域１６中に拡散され、かつ金属エミッタターミナル１９は拡散領域１６およびソース１８と連通して表面上に配置される。
【００１７】
絶縁層２０はソース１８および拡散領域１６の一部分上に横たわる関係にドープ構造１５の表面上に配置される。また、絶縁層２０は拡散領域１６の内部（の間）でドリフト領域１７上に横たわる。金属ゲート２１は層２０上に被着されかつＭＯＳゲートとして動作するコンタクトを作成するためによく知られた方法で処理される。金属層２１は絶縁層２０のすぐ下の拡散領域１６中のかつソース１８とドリフト領域１７との間に拡張または延在している反転チャネル２２を画定する。よく知られるようにコレクタ１３、エミッタ１９およびゲート２１の間に印加された電界によって適切に電圧が加えられたとき、トランジスタ１０はエミッタ１９、ソース１８、反転チャネル２２、ドリフト領域１７、および基板１１からコレクタ１３へ電流を伝導する。
【００１８】
ＤＭＯＳ絶縁ゲートバイポーラトランジスタ１０の特定の構造はシリコンカーバイド（ＳｉＣ）工業技術にとって適切ではなく、なぜなら、１８００℃以下の温度に対するＳｉＣにおけるＮおよびＰ型ドーパントの非常に小さい拡散係数により、ＤＭＯＳ工業技術はＳｉＣにおいて製造可能ではないからである。トランジスタ１０を製造するための代替の方法はＮ＋ソースおよびＰ−ベース（Ｐ− ｂａｓｅ）領域をつくるために拡散の代わりにイオン注入を用いることによるものである。この場合、しかしながら、ＡおよびＢによって図１中で示されるように、高電界が拡散領域１６とドリフト領域１７との間の界面（Ｐ−ベースのコーナー／Ｎ−ドリフト領域界面）にはもちろん絶縁層２０とドープ構造１５との間の界面（酸化物／半導体界面）に存在する。シリコン材料系のＤＭＯＳ絶縁ゲートバイポーラトランジスタの場合では、点Ｂでの最大電界はシリコンのブレークダウン電界強度（およそ０．２ＭＶ／ｃｍ）と同じくらい高いだけでありかつ従って、点Ａでの電界は常にゲート酸化物における最大許容電界（およそ１０ＭＶ／ｃｍ）をかなり下回る。しかしながら、シリコンカーバイドを基礎としたＤＭＯＳ絶縁ゲートバイポーラトランジスタの場合では、点Ｂでの最大電界はシリコンカーバイドのブレークダウン電界強度（およそ３ＭＶ／ｃｍ）と同じくらい高くかつ従って、点Ａでのゲート酸化物の電界は５〜７ＭＶ／ｃｍと同じくらい高いであろう。ゲートにおける電界のそのような高い値のため、高電界下の酸化物の信頼性はシリコンカーバイド（ＳｉＣ）に対して極めて乏しくかつ、従って、早期の酸化物の破壊がＳｉＣ絶縁ゲートバイポーラトランジスタにおいて点Ａで生じるであろう。
【００１９】
特に図２を参照すると、単純化された断面図が本発明に従った絶縁ゲートバイポーラトランジスタ３０を図解している。トランジスタ３０は上部表面３２を備えた半導体基板３１を含んでおり、該基板は、第１の型の導電性でドープされた、シリコン（ｓｉｌｉｃｏｎ）、炭化ケイ素またはシリコンカーバイド（ｓｉｌｉｃｏｎ ｃａｒｂｉｄｅ）、ヒ化ガリウムまたはガリウムヒ素（ｇａｌｌｉｕｍ ａｒｓｅｎｉｄｅ）、窒化ガリウムまたはガリウムナイトライド（ｇａｌｌｉｕｍ ｎｉｔｒｉｄｅ）などのようないずれの適切なまたは都合のよい半導体材料とすることもできる。この好ましい実施形態においては、基板３１はシリコンカーバイドで形成されかつＰ導電性で濃くまたは多量にドープ（Ｐ＋）される。金属の層３３が基板３１の下部または後部面上に被着されかつ当業者によってよく知られた技術によりオーミックコンタクトを形成するよう処理される。この実施形態においては、層３３はトランジスタ３０のためのコレクタターミナルまたは電極である。層３３は製造工程の間のいずれの都合がよい時にも被着することができかつこの記述は理解を容易にするためにこの時点に含められていることが理解されるであろう。
【００２０】
その中に配置された埋込み領域３６を有するドープ構造３５は、基板３１の表面３２上に配置されそして基板の表面３２と平行でかつ間隔をあけられた表面３７を画定する。埋込み領域３６は基板３１の表面３２から延在しかつほぼ垂直なドープ構造３５中のドリフト領域４０を画定するようにドープ構造３５中に配置される。ドリフト領域４０の厚みおよびドーピングは基本的なデバイス物理（ｂａｓｉｃ ｄｅｖｉｃｅ ｐｈｙｓｉｃｓ）に従って与えられたブレークダウン電圧を維持するように設計される。更に、埋込み領域３６はドリフト領域４０と連通しかつドープ構造３５の表面３７に隣接するドープ領域４１を画定するようにドープ構造３５中に配置される。埋込み領域３６は２つの間隔をあけられた部分として図２に現われているが、トランジスタ３０は普通は閉じられた形態（ｃｌｏｓｅｄ ｆｏｒｍａｔｉｏｎ）で構成され、すなわち埋込み領域３６は上面図（ｔｏｐ ｐｌａｎ）において円形状（ｃｉｒｃｕｌａｒ）、競馬場形状（ｒａｃｅ−ｔｒａｃｋ ｓｈａｐｅｄ）、蛇状（ｓｅｒｐｅｎｔｉｎｅ）などで現われ、全てのそのような形態は従来技術でよく知られていることが、当業者によって理解されるであろう。
【００２１】
埋込み領域３６は基板３１と同じ導電型で形成されかつドープ構造３５は反対の導電型を有する。この特定の実施形態においては、基板３１はＰ型の導電性を有しそして、それゆえ、埋込み領域３６はＰ型導電性を有しかつドープ構造３５はＮ型導電性を有する。従って、基板３１、ドープ構造３５および埋込み領域３６はＰ−Ｎ−Ｐバイポーラトランジスタ３４を形成する。
【００２２】
第２の電流ターミナル４５はドープ領域４１と連通してドープ構造３５上に配置される。この実施形態においてはトランジスタ３０のエミッタターミナルである第２の電流ターミナル４５は、第２の導電型で濃くドープされる（Ｎ＋）表面３７に隣接した注入領域（ｉｍｐｌａｎｔ ａｒｅａ）４６を含んでいる。第２の電流ターミナル４５は、例えば、埋込み領域３６とドープ構造３５の表面３７との間に延在しかつ注入領域４６から間隔をあけられている注入領域４７によって埋込み領域３６に電気的に結合される。金属層４８は注入領域４６および注入領域４７に電気的に接触して表面３７上に被着されかつ、金属層４８と注入領域４６および４７との間にオーミックコンタクトを提供するためによく知られた方法で処理される。
【００２３】
絶縁層５０がドープ領域４１上に横たわる関係にドープ構造３５の表面３７上に配置される。一般に、絶縁層５０は注入領域４６の中の（の間の）表面３７上に横たわる。好ましい実施形態においては絶縁層５０は表面３７上に成長した酸化物または窒化物である。ドープ領域４１はｎ導電性材料であるので、その上に成長した酸化物の質は比較的に良好でありかつ界面またはその下の材料中の固定電荷（ｆｉｘｅｄ ｃｈａｒｇｅｓ）に問題はない。金属層５５は層５０上に被着されかつゲートターミナルとして動作するコンタクトを生じるためによく知られた方法で処理される。ＭＯＳゲートはパワーデバイスにおけるより低い伝導チャネル抵抗（ｃｏｎｄｕｃｔｉｏｎ ｃｈａｎｎｅｌ ｒｅｓｉｓｔａｎｃｅ）のためにチャネル領域中の電流を制御するのに（ショットキーゲートよりも）好ましい。また、ＭＯＳゲートは、例えば、ショットキーゲートよりも低いゲートリーク電流または漏れ電流を提供する。金属層５５は表面３７に隣接するドープ領域４１中に蓄積チャネル５６を画定する。蓄積チャネル５６はドリフト領域４０と注入領域４６との間にゲートターミナルに隣接または近接して横方向に延在している。よく知られる様にエミッタ、コレクタおよびゲートターミナルの間に印加された電位によって適切に電圧を加えたとき、ＩＧＢＴトランジスタ３０は、矢印５７によって表わされるように、エミッタ４８の注入４６から、蓄積チャネル５６、ドリフト領域４０、および基板３１を通してコレクタターミナル３３へ電流を伝導する。
【００２４】
蓄積チャネルＩＧＢＴ３０の動作はＭＯＳゲート制御が蓄積チャネル５６を通して行なわれることを除いては図１のＤＭＯＳのＩＧＢＴ１０とほとんど同様である。蓄積チャネルの移動度は反転チャネルの移動度よりも２〜３倍高いので、ＩＧＢＴ３０は反転チャネルＭＯＳＦＥＴデバイスよりもより低いＲＯＮを有する。Ｐ埋込み領域３６の存在はＢで表わされた高電界領域からのＡで表わされたドリフト領域４０におけるゲート絶縁層５０の完全なアイソレーションを提供する。ＩＧＢＴ３０においては、ＤＩＭＯＳまたはＵＭＯＳ構造とは違って、高電界および高温下のゲート酸化物（絶縁層５０）の信頼性の問題は完全に除去される。更に、ＩＧＢＴ３０のＶＢはドリフト領域４０の厚みおよびドーピングによってもっぱら決定されかつ従って、ＳｉＣで形成されたドリフト領域の本質的に優れた特性の最適な使用を可能にする。これは、ゲートの下の酸化物の信頼性がＳｉＣにおける最大許容電界を決定しかつ従って、ドリフト領域の期待されるＶＢ以下にＳｉＣデバイスのＶＢを制限する、従来技術のＤＭＯＳまたはＤＩＭＯＳＩＧＢＴとは対照的である。Ｎ型チャネル領域における全電荷（ｔｏｔａｌ ｃｈａｒｇｅ）に依存して、蓄積チャネルＩＧＢＴ３０はノーマリ（ｎｏｒｍａｌｌｙ）−オン（ＶＴ＜０）またはノーマリ−オフ（ＶＴ＞０）モードのどちらに対しても設計できる。
【００２５】
特に図３を参照すると、単純化された断面図が本発明に従った絶縁ゲートバイポーラトランジスタ３０′の他の実施形態を図解している。図２に関連して記述された構成要素と同様である図３に図解された実施形態の構成要素は同様に番号付けされかつプライム（ｐｒｉｍｅ）が異なる実施形態を示すために全ての数字に加えられている。トランジスタ３０′は上部表面３２′とトランジスタ３０′のためのコレクタターミナルとして底部または後部面上に被着された金属の層３３′とを備えた半導体基板３１′を含んでいる。その中に配置された埋込み領域３６′を有するドープ構造３５′は、基板３１′の表面３２′上に配置されそして表面３２′と平行でかつ間隔をあけられた表面３７′を画定する。埋込み領域３６はドープ構造３５′中に配置され、ドリフト領域４０′および該ドリフト領域４０′と連通しかつドープ構造３５′の表面３７′に隣接するドープ領域４１′を画定する。一般に、基板３１および３１′、ドープ構造３５および３５′そして埋込み領域３６および３６′は同様にかつ現在記述されている方法で構成される。また、前に記述されたように、基板３１′、ドープ構造３５′および埋込み領域３６′はＰ−Ｎ−Ｐバイポーラトランジスタ３４′を形成する。
【００２６】
第２の電流ターミナル４５′はドープ領域４１′と連通してドープ構造３５′上に配置される。この実施形態においてはトランジスタ３０′のエミッタターミナルである第２の電流ターミナル４５′は、第１の導電型で濃くドープされる（Ｎ＋）表面３７′に隣接する注入領域４６′を含んでいる。この実施形態においては、第２の電流ターミナル４５′は、埋込み領域３６′とドープ構造３５′の表面３７′との間に延在しかつ注入領域４６′とドリフト領域４０′との間に少なくとも部分的に配置される注入領域４７′によって、埋込み領域３６′に電気的に結合される。金属層４８′は注入領域４６′および注入領域４７′に電気的に接触して表面３７′上に被着されかつ、金属層４８′と注入領域４６′および４７′との間にオーミックコンタクトを提供するためによく知られた方法で処理される。
【００２７】
絶縁層５０′はドープ領域４１′上に横たわる関係にドープ構造３５′の表面３７′上に配置される。一般に、絶縁層５０′は注入領域４６′の中の（の間の）表面３７′上に横たわる。好ましい実施形態においては絶縁層５０′は表面３７′上に成長した酸化物または窒化物である。金属層５５′が層５０′上に被着されかつゲートターミナルとして動作するコンタクトを生じるためによく知られた方法で処理される。金属層５５′は表面３７′に隣接した注入領域４７′中に反転チャネル５６′を画定する。反転チャネル５６′はドリフト領域４０′と注入領域４６′との間にゲートターミナルに隣接して横方向に延在する。よく知られる様にエミッタ、コレクタおよびゲートターミナルの間に印加される電位によって適切に電圧が加えられたとき、ＩＧＢＴトランジスタ３０′は、矢印５７′で示されるように、エミッタ４８′の注入４６′から、反転チャネル５６′、ドリフト領域４０′、および基板３１′を通ってコレクタターミナル３３′に電流を伝導する。
【００２８】
反転チャネルＩＧＢＴ３０′の動作は、ＭＯＳゲート制御が反転チャネル５６′を通して生じることを除いては、図１のＤＭＯＳＩＧＢＴ１０とほとんど同様である。Ｐ埋込み領域３６′の存在はＢで示される高電界からのＡで示されるドリフト領域４０′におけるゲート絶縁層５０′の完全なアイソレーションを提供する。ＩＧＢＴ３０′においては、ＤＩＭＯＳまたはＵＭＯＳ構造とは違って、高電界および高温下のゲート酸化物（絶縁層５０′）の信頼性の問題は完全に除去される。更に、ＩＧＢＴ３０′のＶＢはドリフト領域４０′の厚みおよびドーピングによってもっぱら決定されかつ従って、ＳｉＣで形成されるドリフト領域の本質的に優れた特性の最適な使用を可能にする。これは、ゲートの下の酸化物の信頼性がＳｉＣにおける最大許容電界を決定しかつ従って、ドリフト領域の期待されるＶＢ以下にＳｉＣデバイスのＶＢを制限する、従来技術のＤＭＯＳまたはＤＩＭＯＳＩＧＢＴと対照的である。反転チャネルＩＧＢＴ３０′は一般にゼロＶより大きなしきい値電圧（ｔｈｒｅｓｈｏｌｄ ｖｏｌｔａｇｅ：ＶＴ）を有するように設計されかつＶＴは数ある因子の中でＰ−ベース領域のドーピング、絶縁層５０′の厚み、およびゲート金属層５５′の仕事関数に主として依存する。反転層ＩＧＢＴ３０′はＳｉバイポーラパワーデバイスのそれと非常に類似したゲート制御仕様（ｇａｔｅ ｃｏｎｔｒｏｌ ｓｐｅｃｉｆｉｃａｔｉｏｎ）でＳｉＣのＩＧＢＴの製造を可能にする。
【００２９】
今図４〜６に目を移すと、トランジスタ３０または３０′における埋込み層３６または３６′を製造するための一つの工程におけるいくつかの段階が図解されている。図２および３におけるトランジスタ３０または３０′の構成要素と同様の構成要素はデバイスを比較するのを助けるために同じ数字（プライムは簡単化のために省略した）で表わされる。特に図４を参照すると、上部表面３２を有する、この例ではシリコンカーバイド基板である半導体基板３１が提供されかつ電流コンタクト３３が下部表面上に形成される。基板３１はＰ導電性で濃く（ｈｅａｖｉｌｙ）ドープされる。Ｎ導電性で薄く（ｌｉｇｈｔｌｙ）ドープされた比較的厚いエピタキシャル層（ｅｐｉｔａｘｉａｌ ｌａｙｅｒ）３５はよく知られる工程のいずれかを利用して表面３２上にエピタキシャル成長される。エピタキシャル層３５は図２および３に関連して記述されたドープ構造３５を表わしかつ上部表面３７を画定する。
【００３０】
図５に目を移すと、注入マスク７０がいずれかのよく知られた方法でエピタキシャル層３５の表面３７上に形成される。例えば、金属層とフォトレジストの組み合わせが表面３７上に被着されそしてフォトレジストを露出しかつそれから金属をエッチングするためにそれを使用することによってパターン化される。パターン化された金属および残っているフォトレジストは、もし都合がよければ、それからエピタキシャル層３５中に粒子（ｐａｒｔｉｃｌｅｓ）を深く注入するためのマスクとして使用され、それによって埋込み層３６が形成される。埋込み層３６はＰ＋導電性を有しそしてこの導電性を提供しかつ深く注入されるのが可能ないずれの材料も使用できる。
【００３１】
特定の例においては、埋込み層３６の上部表面は表面３７の下におよそ０．２μｍから０．３μｍの範囲にありかつ下部表面は表面３７の下におよそ０．７μｍから１．１μｍの範囲にある。また、埋込み層３６の下部表面は基板３１の表面３２からは５μｍから３５μｍの範囲にある。この例においては埋込み層３６を形成する粒子は望まれる深さを達成するために２００ＫｅＶから１ＭｅＶの範囲のエネルギーで５Ｅ１５から５Ｅ１６の密度で注入される（矢印７１で表わされる）。埋込み層３６が適切に形成されるとともに、注入マスク７０が除去される。
【００３２】
図６に目を移すと、新しい注入マスク７２が前述のそれと同様の被着およびパターニングによって形成される。この段階または工程においては注入マスク７２は、埋込み層３６の直接的に上の領域７３を除いて、表面３７全体を覆う。粒子は領域７３を通して、埋込み領域３６によって画定されるドープ領域４１中に注入され、埋込み領域３６からエピタキシャル層３５の表面３７まで延在している濃くドープされたＰ導電性注入領域４７を形成する。注入領域４７の長さ、または横方向の寸法は注入領域４７の選択された位置に依存し、かつ図２または図３の実施形態のいずれかが製造されている。粒子は５Ｅ１５から５Ｅ１６の範囲の密度および５０ＫｅＶから３００ＫｅＶの範囲のエネルギーでおよそ０．２μｍから０．３μｍの範囲の深さに注入される。前に説明されたように、注入領域４７は、図３の実施形態において反転チャネル５６′を画定するためにはもちろん、埋込み領域３６とエミッタターミナル４５との間の電気的な接続を形成するために提供される。
【００３３】
今図７〜９に目を移すと、トランジスタ３０または３０′における埋込み層３６または３６′を製造するための他の工程におけるいくつかの段階が図解されている。図２および３におけるトランジスタ３０または３０′の構成要素と同様の構成要素はデバイスを比較するのを助けるために同じ数字（プライムは簡単化のために省略した）で表わされる。特に図７を参照すると、上部表面３２を有する半導体基板３１が提供されかつ電流コンタクト３３が下部表面上に形成される。基板３１はＰ導電性で濃くドープされる。Ｎ導電性で薄くドープされた第１のエピタキシャル層３５ａはよく知られた工程のいずれかを利用して表面３２上にエピタキシャル成長される。エピタキシャル層３５ａは図２および３に関連して記述されたドープ構造３５の第１の部分を表わす。
【００３４】
図８に目を移すと、Ｐ＋導電性で濃くドープされた第２のエピタキシャル層３５ｂがよく知られる工程のいずれかを利用して第１のエピタキシャル層３５ａ上に成長される。エッチマスク８０はフォトレジストまたは金属およびパターニングのようないずれかのよく知られる技術でエピタキシャル層３５ｂの上部表面上に形成される。エッチマスク８０はそれからエピタキシャル層３５ｂを通して開口をエッチングするために使用され、該開口は最後にドリフト領域４０を画定するであろう。第３のエピタキシャル層３５ｃがそれから層３５ｂ上にそこを通る開口を含んでエピタキシャルに成長される。エピタキシャル層３５ｂは比較的厚い（０．４μｍから０．９μｍ）ので、エピタキシャル層３５ｂ中の開口（ドリフト領域４０）によって生じるであろう不均一性は、もし必要なら、付加的な（ａｄｄｉｔｉｏｎａｌ）マスクおよび開口における成長段階または工程（ｇｒｏｗｔｈ ｓｔａｇｅ）で比較的簡単に補償でき、その後マスクが除去されかつ完全な（ｃｏｍｐｌｅｔｅ）層３５ｃが、図９に図解されるように、成長される。注入領域４６および４７はそれから前に説明されたように完成される。
【００３５】
今図１０〜１１に目を移すと、トランジスタ３０または３０′における埋込み層３６または３６′を製造するための更に他の工程におけるいくつかの段階が図解されている。図２および３におけるトランジスタ３０および３０′の構成要素と同様の構成要素はデバイスおよび方法を比較するのを助けるために同じ数字（プライムは簡単化のために省略した）で表わされる。この実施形態においては再び図７の構造が出発点であると仮定される。エピタキシャル層３５ａを成長した後（図７）、埋込み層３６がエピタキシャル層３５ａ中にイオン注入（ｉｏｎ−ｉｍｐｌａｎｔａｔｉｏｎ）によって形成され、そこを通してドリフト領域４０を画定するようイオン注入物または注入（ｉｏｎ ｉｍｐｌａｎｔ）をパターニングする。イオン注入は従来技術で知られる標準的な技術のいずれを用いても行うことができ、一般に注入マスク（図示せず）を含んでいる。チャネル層３５ｃはそれから、図１１に図解されるように、注入された埋込み層３６およびドリフト領域４０の上部上に成長される。
【００３６】
【発明の効果】
それゆえ、新しくかつ改善されたＩＧＢＴが、縦または垂直方向のドリフト領域、ＭＯＳゲート制御、横方向のゲートまたはチャネル領域、および蓄積または反転チャネルを含んで開示される。更に、改善されたＩＧＢＴはシリコン、シリコンカーバイド、ガリウムヒ素、ガリウムナイトライド、または他のＩＩＩ−Ｖ材料系のいずれでも簡単に製造できる。一般に、ＳｉＣ材料系は、特に高電力（ｈｉｇｈ ｐｏｗｅｒ）用途に対して、より低いオン抵抗のために好ましい。ＳｉＣのＤＩＭＯＳまたはＵＭＯＳデバイスに比較すれば、本手法は高電界条件下のＭＯＳ酸化物（または他のゲート絶縁層）の乏しい信頼性の問題を解決する。更に、電流制御（ｃｕｒｒｅｎｔ−ｃｏｎｔｒｏｌｌｅｄ）デバイス（例えばＧＴＯ）とは異なり、開示されたデバイスはいずれの複雑なゲート駆動回路（ｇａｔｅ ｄｒｉｖｅ ｃｉｒｃｕｉｔｒｙ）およびゲート制御のためのスナバ（ｓｎｕｂｂｅｒｓ）も必要としない。ＭＯＳゲートサイリスタ（例えばＭＣＴ、ＭＴＯ）に比較して、２−５ＫＶの用途に対しては、本ＩＧＢＴの利点はより良好なＲＯＮ対スイッチング速度の交換条件（ｔｒａｄｅ−ｏｆｆ）にある。
【００３７】
本ＳｉＣパワートランジスタは、高いＶＢ（２〜５ＫＶ）、高電流（１０〜１００Ａ）および速いスイッチング速度（＞２００ＫＨｚ）を備えたデバイスを必要とする用途に対して代替の（ａｌｔｅｒｎａｔｉｖｅ）ＳｉＣの手法よりもかなり改善された性能を提供する。縦方向のドリフト領域はより高いチャネル密度および半導体基板の不動産または面積（ｒｅａｌ ｅｓｔａｔｅ）における実質的な節約を提供する。ＭＯＳゲート制御はより高いトランスコンダクタンス（ｔｒａｎｓｃｏｎｄｕｃｔａｎｃｅ）および低減されたゲートリーク電流を提供する。横方向ゲートまたはチャネル領域は改善された酸化物および酸化物（ＳｉＣ／ＳｉＯ２）界面へ改善されたエピタキシャル層を提供する。従って、低いオン抵抗、良好なスイッチング特性、低いリーク電流、および高いチャネル密度を備えた新しくかつ改善されたＩＧＢＴが開示された。
【図面の簡単な説明】
【図１】伝統的な絶縁ゲートバイポーラトランジスタの単純化された断面図である。
【図２】本発明に従った絶縁ゲートバイポーラトランジスタの一実施形態の単純化された断面図である。
【図３】本発明に従った絶縁ゲートバイポーラトランジスタの他の実施形態の単純化された断面図である。
【図４】図２または３の絶縁ゲートバイポーラトランジスタを製造する方法におけるある段階を示した断面図である。
【図５】図２または３の絶縁ゲートバイポーラトランジスタを製造する方法におけるある段階を示した断面図である。
【図６】図２または３の絶縁ゲートバイポーラトランジスタを製造する方法におけるある段階を示した断面図である。
【図７】図２または３の絶縁ゲートバイポーラトランジスタを製造する他の方法におけるある段階を示した断面図である。
【図８】図２または３の絶縁ゲートバイポーラトランジスタを製造する他の方法におけるある段階を示した断面図である。
【図９】図２または３の絶縁ゲートバイポーラトランジスタを製造する他の方法におけるある段階を示した断面図である。
【図１０】図２または３の絶縁ゲートバイポーラトランジスタを製造する他の方法におけるある段階を示した断面図である。
【図１１】図２または３の絶縁ゲートバイポーラトランジスタを製造する他の方法におけるある段階を示した断面図である。
【符号の説明】
１０ ＤＭＯＳ絶縁ゲートバイポーラトランジスタ
１１ 半導体基板
１２ 表面
１３ コレクタ
１５ ドープ構造
１６ 拡散領域
１７ ドリフト領域
１８ ソース
１９ エミッタ
２０ 絶縁層
２１ 金属ゲート
２２ 反転チャネル
３０、３０′ 絶縁ゲートバイポーラトランジスタ
３１、３１′ 半導体基板
３２、３２′ 上部表面
３３、３３′ 金属の層
３４、３４′ Ｐ−Ｎ−Ｐバイポーラトランジスタ
３５、３５′ ドープ構造
３５ａ エピタキシャル層
３５ｂ エピタキシャル層
３５ｃ エピタキシャル層
３６、３６′ 埋込み領域
３７、３７′ 表面
４０、４０′ ドリフト領域
４１、４１′ ドープ領域
４５、４５′ 第２の電流ターミナル
４６、４６′ 注入領域
４７、４７′ 注入領域
４８、４８′ 金属層
５０、５０′ 絶縁層
５５、５５′ 金属層
５６ 蓄積チャネル
５６′ 反転チャネル
７０ 注入マスク
７１ 注入
７２ 注入マスク
７３ 領域
８０ エッチマスク
【発明の属する技術分野】
本発明は絶縁ゲートバイポーラトランジスタ（ｉｎｓｕｌａｔｅｄｇａｔｅｂｉｐｏｌａｒｔｒａｎｓｉｓｔｏｒｓ：ＩＧＢＴ）に関し、かつより特定的にはシリコンカーバイド絶縁ゲートバイポーラトランジスタに関する。
【０００２】
【従来の技術】
伝統的に、パワーデバイス（ｐｏｗｅｒ ｄｅｖｉｃｅ）に関連する用途（６０〜２０００Ｖ）に対しては、シリコンを基礎としたまたは基体とした（ｓｉｌｉｃｏｎ ｂａｓｅｄ）パワーＭＯＳＦＥＴまたはＩＧＢＴが使用される。高電圧および高電流の能力に加えて、これらのデバイスはまた低いオン状態（ｏｎ−ｓｔａｔｅ）の電力損失（ｐｏｗｅｒ ｌｏｓｓｅｓ）および良好なスイッチング特性（例えば、最小のスイッチング損失を備えた高速スイッチングなど）を有するべきである。しかしながら、目下これらのＳｉデバイスのいずれもが前述の特性の理想の組み合わせを提供していない。特に、ＳｉのＭＯＳＦＥＴ（Ｓｉ ＭＯＳＦＥＴ）は非常に良好なスイッチング特性を有するが、高電圧の用途に対しては、そのオン抵抗（ｏｎ−ｒｅｓｉｓｔａｎｃｅ）は非常に高くなる。これは６００〜９００Ｖより小さいブレークダウン電圧（ＶＢ）を備えたデバイスを必要とする用途に対してだけにＳｉのＭＯＳＦＥＴの使用を制限する。これに反して、高いＶＢ（６００〜２０００Ｖ）を備えたデバイスに対してさえも、ＳｉのＩＧＢＴ（Ｓｉ ＩＧＢＴ）は非常に良好なオン状態特性（高い電流密度における低い順方向電圧降下）を有している。しかしながら、ＳｉのＩＧＢＴは低周波数の用途（＜４０ＫＨｚ）に対してだけ使用でき、なぜなら高いスイッチング周波数においてＩＧＢＴのスイッチング損失は実用的な用途にとって高くなり過ぎるからである。従って、今日のＳｉ工業技術（Ｓｉ ｔｅｃｈｎｏｌｏｇｙ）においてはＳｉのＭＯＳＦＥＴ（速いスイッチング、ＭＯＳゲート制御など）およびＳｉのＩＧＢＴ（高いＶＢの用途に対する低い順方向電圧降下）の組合わされた利益を提供できる単一のデバイスはない。
【０００３】
最近、パワーデバイスの用途に対して炭化ケイ素またはシリコンカーバイド（ｓｉｌｉｃｏｎ ｃａｒｂｉｄｅ：ＳｉＣ）がその大きな電界強度、高い熱伝導度および適度に高い移動度のために多くの関心を得てきている。ＳｉＣを基礎とした（ＳｉＣ ｂａｓｅｄ）ＭＯＳＦＥＴおよびＩＧＢＴはそれらのＳｉの対応物（ｃｏｕｎｔｅｒｐａｒｔｓ）よりもかなり改善された性能の利点を提供できるであろうことが予想される。例えば、ＭＯＳＦＥＴが９００Ｖより大きいＶＢを備えたデバイスを必要とする用途に対して使用できないＳｉ工業技術とは異なり、ＳｉＣのＭＯＳＦＥＴ（ＳｉＣ ＭＯＳＦＥＴ）は２５００Ｖまでの用途に対して有効であると予想される。しかしながら、より高いＶＢの用途（２５００〜５０００Ｖ）に対しては、ＳｉＣのＭＯＳＦＥＴのオン抵抗は高くなりすぎかつＳｉＣを基礎としたバイポーラデバイスが性能の利点を提供し始める。特に、ＳｉのＩＧＢＴおよびサイリスタに比較して、ＳｉＣのＩＧＢＴ（ＳｉＣ ＩＧＢＴ）はより小さなドリフト領域はもちろんそれらのより低いキャリア寿命のためにずっと高いスイッチング周波数で動作できるであろう。
【０００４】
最近５年の間、ＳｉＣ工業技術に基づいた多くの異なるパワートランジスタが明らかにされてきた。これらのデバイスはＳｉＣを基礎としたＭＯＳＦＥＴ、ＩＧＢＴおよびサイリスタを含んでいる。これらのデバイスのいくつかは低いオン状態損失、高いスイッチングスピード、および高い動作温度性能に関して大いに有望な成果を示してきた。しかしながら、これらのデバイスのどれもが、最適に設計されたＳｉＣを基礎としたパワーデバイスが提供することが予想される十分な可能性を実現するのに近いところには来ていない。これまで明らかにされた実験的なデバイスの予想より低い性能に対する１つの理由は、これらのデバイスの全てが伝統的に使用されるＳｉのパワーデバイスに基づく本質的に副次的なまたは少しの変形物であることである。これらのより早期のデバイスの設計はＳｉＣ工業技術に特有である性能事項（例えば、乏しい反転層の移動度およびゲート酸化物の乏しい高温の信頼性）に対処していない。
【０００５】
例えば、二重拡散ＭＯＳＦＥＴ（ｄｏｕｂｌｅ ｄｉｆｆｕｓｉｏｎ ＭＯＳＦＥＴ：ＤＭＯＳＦＥＴ）はＳｉ工業技術において最も一般に用いられるパワーＭＯＳＦＥＴ構造の１つであるが、その現在の形状ではそれはＳｉＣ工業技術において用いることができない。ＤＭＯＳＦＥＴにおいてはゲート制御は横方向の表面に沿ったＰ導電性材料中に形成される反転チャネル（ｉｎｖｅｒｓｉｏｎ ｃｈａｎｎｅｌ）を通して生じる。しかしながら、シリコンカーバイドに対する製造可能な拡散工業技術の欠如により、ＤＭＯＳＦＥＴはＳｉＣでは製造できない。また、ＤＭＯＳＦＥＴにおける反転チャネルはソースとゲートとの間のＰ導電性材料上にゲート酸化物を形成することによって提供され、そしてＳｉＣにとってこれは高い固定電荷（ｈｉｇｈ ｆｉｘｅｄ ｃｈａｒｇｅｓ）を備えた劣悪な品質の酸化物および酸化物／ＳｉＣ界面におけるたくさんのトラップを結果として生じる。これはデバイス中で電流を生み出すキャリヤ（電子）の移動度の減少を生じ、かつ電子の移動度におけるこの減少はデバイスのオン抵抗（ＯＮ−ｒｅｓｉｓｔａｎｃｅ）を猛烈に悪化させる。
【０００６】
シリコンカーバイドに対する代替の（ａｌｔｅｒｎａｔｉｖｅ）、縦型構造は、「フローティングフィールドリングおよびフローティングフィールドプレートを備えたシリコンカーバイドパワーＭＯＳＦＥＴ（Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ Ｐｏｗｅｒ ＭＯＳＦＥＴ ｗｉｔｈ Ｆｌｏａｔｉｎｇ Ｆｉｅｌｄ Ｒｉｎｇ ａｎｄ Ｆｌｏａｔｉｎｇ Ｆｉｅｌｄ Ｐｌａｔｅ）」と題されかつ１９９３年８月３日に発行された、米国特許番号５，２３３，２１５号で開示されたＵＭＯＳＦＥＴである。ＵＭＯＳＦＥＴにおいては反転チャネルはエッチングされた溝またはトレンチに沿ってＭＯＳゲートによって形成される。ＤＭＯＳＦＥＴと同様に、ＵＭＯＳＦＥＴにおいても、ゲート酸化物は前述のようにＰ導電性層上に形成され、それはＳｉＣを基礎としたＦＥＴに対して劣悪な品質の酸化物と高いオン抵抗とを生じる。
【０００７】
ＤＭＯＳまたはＵＭＯＳ工業技術に基いたＳｉＣのＭＯＳＦＥＴまたはＩＧＢＴにともなう他の大きな問題は、ＳｉＣの大きなブレークダウン電界強度のために、これらのデバイスではゲート酸化物における電界が非常に高いことである。実験に基づく研究は、ＳｉＣのＭＯＳデバイスにおける高温の酸化物の信頼性の懸念（ｃｏｎｃｅｒｎｓ）のために、酸化物における電界は４ＭＶ／ｃｍ以下に抑えるべきであることを示唆する。しかしながら、これは材料の本来のブレークダウン電界強度をかなり下回るようにＳｉＣドリフト領域における電界を制限することを必要とするであろう。これは、ＤＭＯＳまたはＵＭＯＳ工業技術に基いたＳｉＣのＩＧＢＴデバイスの場合に対して、デバイスの性能（ブレークダウン電圧、オン抵抗など）がゲート酸化物の信頼性の懸念によって決定されかつＳｉＣの本来の特性にはよらないであろうことを示唆する。
【０００８】
【発明が解決しようとする課題】
それゆえ、低いオン抵抗、良好なスイッチング特性（例えば速いスイッチングタイムおよび最小のスイッチング損失など）、低いリーク電流、高いチャネル密度などを備えた製造可能なＩＧＢＴを有することは大いに有益であるだろう。
【０００９】
本発明の目的は、新しくかつ改善されたＩＧＢＴを提供することである。
【００１０】
本発明の他の目的は、低いオン抵抗、良好なスイッチング特性、低いリーク電流、および高いチャネル密度を備えた新しくかつ改善されたＩＧＢＴを提供することである。
【００１１】
本発明の更に他の目的は、ゲート酸化物における電界を最小にしかつ従って、高温および高電界でのゲート酸化物の信頼性の懸念を緩和する新しいＩＧＢＴ構造を提供することである。
【００１２】
本発明の更に他の目的は、シリコンまたはシリコンカーバイドまたはいずれかのＩＩＩ−Ｖ材料系で製造できる新しくかつ改善されたＩＧＢＴを提供することである。
【００１３】
【課題を解決するための手段】
本発明に係る絶縁ゲートバイポーラトランジスタにより前述および他の問題は少なくとも部分的には解決されかつ前述および他の目的が実現される。前記絶縁ゲートバイポーラトランジスタは第１の表面および反対側の表面を有する第１導電型を備えた半導体基板を含み、前記反対側の表面上に配置された第１の電流ターミナル（ｃｕｒｒｅｎｔ ｔｅｒｍｉｎａｌ）を備えている。第２導電型を備えたドープ構造（ｄｏｐｅｄ ｓｔｒｕｃｔｕｒｅ）はその中に配置された第１導電型を備えた埋込み領域（ｂｕｒｉｅｄ ｒｅｇｉｏｎ）を有するよう形成される。前記ドープ構造は前記基板の第１の表面上に配置されそして前記基板の第１の表面と平行でかつ間隔をあけられた（ｓｐａｃｅｄ）表面を画定（ｄｅｆｉｎｅ）する。前記埋込み領域は前記ドープ構造中に配置されて前記基板の第１の表面から延在（ｅｘｔｅｎｄｉｎｇ）しかつ前記第１の表面とほぼ垂直なドープ構造中のドリフト領域（ｄｒｉｆｔ ｒｅｇｉｏｎ）を画定する。前記埋込み領域は更に前記ドープ構造中に配置されて前記ドリフト領域に連通（ｃｏｍｍｕｎｉｃａｔｉｏｎ）しかつ前記ドープ構造の前記表面に隣接するドープ領域（ｄｏｐｅｄ ｒｅｇｉｏｎ）を画定する。また、前記埋込み領域、前記基板、およびそれらの間に配置される前記ドープ構造の一部分はバイポーラトランジスタを形成する。第２の電流ターミナルは前記ドープ構造中でかつ前記ドープ領域に連通する第１の注入領域（ｉｍｐｌａｎｔ ｒｅｇｉｏｎ）と該第１の注入領域に連通しかつ前記ドープ構造の表面上に配置された電気的コンタクトとを含んでいる。絶縁層（ｉｎｓｕｌａｔｉｎｇ ｌａｙｅｒ）は前記ドープ領域上に横たわる前記ドープ構造の表面上に配置されかつ制御ターミナル（ｃｏｎｔｒｏｌ ｔｅｒｍｉｎａｌ）は前記ドープ領域中に伝導チャネル（ｃｏｎｄｕｃｔｉｏｎ ｃｈａｎｎｅｌ）を画定するように前記絶縁層上に配置される。前記伝導チャネルは前記制御ターミナルに近接または隣接（ａｄｊａｃｅｎｔ）しかつ前記ドリフト領域および前記第２の電流ターミナルに連通して横方向に延在する。
【００１４】
前記埋込み領域はいくつかの異なる技術を利用して形成でき、それらの技術はエピタキシャル層中に粒子（ｐａｒｔｉｃｌｅｓ）を注入すること、または前記基板上に第１のエピタキシャル層を形成し、該第１のエピタキシャル層上に第２のエピタキシャル層を形成しかつ該第２のエピタキシャル層中に埋込み層を画定し、そして前記第２のエピタキシャル層上に第３のエピタキシャル層を形成し、該第３のエピタキシャル層が伝導チャネルを画定することを含む。
【００１５】
１つの特定の実施形態においては前記第２の電流ターミナルは前記第１の注入領域に連通する第１導電型の第２の注入領域を含んでおり、かつ前記第１の注入領域は前記伝導チャネルを蓄積チャネル（ａｃｃｕｍｕｌａｔｉｏｎ ｃｈａｎｎｅｌ）に形づくるように前記第２の注入領域および前記ドリフト領域の間に配置されている。他の特定の実施形態においては前記第２の注入領域は、前記第１の注入領域に連通しかつ前記伝導チャネルを反転チャネル（ｉｎｖｅｒｓｉｏｎｃｈａｎｎｅｌ）に形づくるように前記第１の注入領域および前記ドリフト領域の間に配置された第１導電型の第２の注入領域を含んでいる。
【００１６】
【発明の実施の形態】
特に図１を参照すると、単純化された断面図は伝統的なＤＭＯＳ絶縁ゲートバイポーラトランジスタ１０を図解している。トランジスタ１０はシリコンで形成されたＰ＋ドープ（Ｐ＋ ｄｏｐｅｄ）半導体基板１１を含んでいる。金属の層が基板１１の下部または後部面上に被着または堆積され（ｄｅｐｏｓｉｔｅｄ）かつ当業者によってよく知られた技術によりオーミックコンタクトを形成するよう処理され、それはトランジスタ１０のためのコレクタ１３である。Ｎドープ構造１５は基板１１の表面１２上に配置されかつ拡散領域（ｄｉｆｆｕｓｅｄ ｒｅｇｉｏｎ）１６が垂直または縦方向の（ｖｅｒｔｉｃａｌ）ドリフト領域１７を画定するようにドープ構造１５中に形成される。Ｎ＋ソース１８は拡散領域１６中に拡散され、かつ金属エミッタターミナル１９は拡散領域１６およびソース１８と連通して表面上に配置される。
【００１７】
絶縁層２０はソース１８および拡散領域１６の一部分上に横たわる関係にドープ構造１５の表面上に配置される。また、絶縁層２０は拡散領域１６の内部（の間）でドリフト領域１７上に横たわる。金属ゲート２１は層２０上に被着されかつＭＯＳゲートとして動作するコンタクトを作成するためによく知られた方法で処理される。金属層２１は絶縁層２０のすぐ下の拡散領域１６中のかつソース１８とドリフト領域１７との間に拡張または延在している反転チャネル２２を画定する。よく知られるようにコレクタ１３、エミッタ１９およびゲート２１の間に印加された電界によって適切に電圧が加えられたとき、トランジスタ１０はエミッタ１９、ソース１８、反転チャネル２２、ドリフト領域１７、および基板１１からコレクタ１３へ電流を伝導する。
【００１８】
ＤＭＯＳ絶縁ゲートバイポーラトランジスタ１０の特定の構造はシリコンカーバイド（ＳｉＣ）工業技術にとって適切ではなく、なぜなら、１８００℃以下の温度に対するＳｉＣにおけるＮおよびＰ型ドーパントの非常に小さい拡散係数により、ＤＭＯＳ工業技術はＳｉＣにおいて製造可能ではないからである。トランジスタ１０を製造するための代替の方法はＮ＋ソースおよびＰ−ベース（Ｐ− ｂａｓｅ）領域をつくるために拡散の代わりにイオン注入を用いることによるものである。この場合、しかしながら、ＡおよびＢによって図１中で示されるように、高電界が拡散領域１６とドリフト領域１７との間の界面（Ｐ−ベースのコーナー／Ｎ−ドリフト領域界面）にはもちろん絶縁層２０とドープ構造１５との間の界面（酸化物／半導体界面）に存在する。シリコン材料系のＤＭＯＳ絶縁ゲートバイポーラトランジスタの場合では、点Ｂでの最大電界はシリコンのブレークダウン電界強度（およそ０．２ＭＶ／ｃｍ）と同じくらい高いだけでありかつ従って、点Ａでの電界は常にゲート酸化物における最大許容電界（およそ１０ＭＶ／ｃｍ）をかなり下回る。しかしながら、シリコンカーバイドを基礎としたＤＭＯＳ絶縁ゲートバイポーラトランジスタの場合では、点Ｂでの最大電界はシリコンカーバイドのブレークダウン電界強度（およそ３ＭＶ／ｃｍ）と同じくらい高くかつ従って、点Ａでのゲート酸化物の電界は５〜７ＭＶ／ｃｍと同じくらい高いであろう。ゲートにおける電界のそのような高い値のため、高電界下の酸化物の信頼性はシリコンカーバイド（ＳｉＣ）に対して極めて乏しくかつ、従って、早期の酸化物の破壊がＳｉＣ絶縁ゲートバイポーラトランジスタにおいて点Ａで生じるであろう。
【００１９】
特に図２を参照すると、単純化された断面図が本発明に従った絶縁ゲートバイポーラトランジスタ３０を図解している。トランジスタ３０は上部表面３２を備えた半導体基板３１を含んでおり、該基板は、第１の型の導電性でドープされた、シリコン（ｓｉｌｉｃｏｎ）、炭化ケイ素またはシリコンカーバイド（ｓｉｌｉｃｏｎ ｃａｒｂｉｄｅ）、ヒ化ガリウムまたはガリウムヒ素（ｇａｌｌｉｕｍ ａｒｓｅｎｉｄｅ）、窒化ガリウムまたはガリウムナイトライド（ｇａｌｌｉｕｍ ｎｉｔｒｉｄｅ）などのようないずれの適切なまたは都合のよい半導体材料とすることもできる。この好ましい実施形態においては、基板３１はシリコンカーバイドで形成されかつＰ導電性で濃くまたは多量にドープ（Ｐ＋）される。金属の層３３が基板３１の下部または後部面上に被着されかつ当業者によってよく知られた技術によりオーミックコンタクトを形成するよう処理される。この実施形態においては、層３３はトランジスタ３０のためのコレクタターミナルまたは電極である。層３３は製造工程の間のいずれの都合がよい時にも被着することができかつこの記述は理解を容易にするためにこの時点に含められていることが理解されるであろう。
【００２０】
その中に配置された埋込み領域３６を有するドープ構造３５は、基板３１の表面３２上に配置されそして基板の表面３２と平行でかつ間隔をあけられた表面３７を画定する。埋込み領域３６は基板３１の表面３２から延在しかつほぼ垂直なドープ構造３５中のドリフト領域４０を画定するようにドープ構造３５中に配置される。ドリフト領域４０の厚みおよびドーピングは基本的なデバイス物理（ｂａｓｉｃ ｄｅｖｉｃｅ ｐｈｙｓｉｃｓ）に従って与えられたブレークダウン電圧を維持するように設計される。更に、埋込み領域３６はドリフト領域４０と連通しかつドープ構造３５の表面３７に隣接するドープ領域４１を画定するようにドープ構造３５中に配置される。埋込み領域３６は２つの間隔をあけられた部分として図２に現われているが、トランジスタ３０は普通は閉じられた形態（ｃｌｏｓｅｄ ｆｏｒｍａｔｉｏｎ）で構成され、すなわち埋込み領域３６は上面図（ｔｏｐ ｐｌａｎ）において円形状（ｃｉｒｃｕｌａｒ）、競馬場形状（ｒａｃｅ−ｔｒａｃｋ ｓｈａｐｅｄ）、蛇状（ｓｅｒｐｅｎｔｉｎｅ）などで現われ、全てのそのような形態は従来技術でよく知られていることが、当業者によって理解されるであろう。
【００２１】
埋込み領域３６は基板３１と同じ導電型で形成されかつドープ構造３５は反対の導電型を有する。この特定の実施形態においては、基板３１はＰ型の導電性を有しそして、それゆえ、埋込み領域３６はＰ型導電性を有しかつドープ構造３５はＮ型導電性を有する。従って、基板３１、ドープ構造３５および埋込み領域３６はＰ−Ｎ−Ｐバイポーラトランジスタ３４を形成する。
【００２２】
第２の電流ターミナル４５はドープ領域４１と連通してドープ構造３５上に配置される。この実施形態においてはトランジスタ３０のエミッタターミナルである第２の電流ターミナル４５は、第２の導電型で濃くドープされる（Ｎ＋）表面３７に隣接した注入領域（ｉｍｐｌａｎｔ ａｒｅａ）４６を含んでいる。第２の電流ターミナル４５は、例えば、埋込み領域３６とドープ構造３５の表面３７との間に延在しかつ注入領域４６から間隔をあけられている注入領域４７によって埋込み領域３６に電気的に結合される。金属層４８は注入領域４６および注入領域４７に電気的に接触して表面３７上に被着されかつ、金属層４８と注入領域４６および４７との間にオーミックコンタクトを提供するためによく知られた方法で処理される。
【００２３】
絶縁層５０がドープ領域４１上に横たわる関係にドープ構造３５の表面３７上に配置される。一般に、絶縁層５０は注入領域４６の中の（の間の）表面３７上に横たわる。好ましい実施形態においては絶縁層５０は表面３７上に成長した酸化物または窒化物である。ドープ領域４１はｎ導電性材料であるので、その上に成長した酸化物の質は比較的に良好でありかつ界面またはその下の材料中の固定電荷（ｆｉｘｅｄ ｃｈａｒｇｅｓ）に問題はない。金属層５５は層５０上に被着されかつゲートターミナルとして動作するコンタクトを生じるためによく知られた方法で処理される。ＭＯＳゲートはパワーデバイスにおけるより低い伝導チャネル抵抗（ｃｏｎｄｕｃｔｉｏｎ ｃｈａｎｎｅｌ ｒｅｓｉｓｔａｎｃｅ）のためにチャネル領域中の電流を制御するのに（ショットキーゲートよりも）好ましい。また、ＭＯＳゲートは、例えば、ショットキーゲートよりも低いゲートリーク電流または漏れ電流を提供する。金属層５５は表面３７に隣接するドープ領域４１中に蓄積チャネル５６を画定する。蓄積チャネル５６はドリフト領域４０と注入領域４６との間にゲートターミナルに隣接または近接して横方向に延在している。よく知られる様にエミッタ、コレクタおよびゲートターミナルの間に印加された電位によって適切に電圧を加えたとき、ＩＧＢＴトランジスタ３０は、矢印５７によって表わされるように、エミッタ４８の注入４６から、蓄積チャネル５６、ドリフト領域４０、および基板３１を通してコレクタターミナル３３へ電流を伝導する。
【００２４】
蓄積チャネルＩＧＢＴ３０の動作はＭＯＳゲート制御が蓄積チャネル５６を通して行なわれることを除いては図１のＤＭＯＳのＩＧＢＴ１０とほとんど同様である。蓄積チャネルの移動度は反転チャネルの移動度よりも２〜３倍高いので、ＩＧＢＴ３０は反転チャネルＭＯＳＦＥＴデバイスよりもより低いＲＯＮを有する。Ｐ埋込み領域３６の存在はＢで表わされた高電界領域からのＡで表わされたドリフト領域４０におけるゲート絶縁層５０の完全なアイソレーションを提供する。ＩＧＢＴ３０においては、ＤＩＭＯＳまたはＵＭＯＳ構造とは違って、高電界および高温下のゲート酸化物（絶縁層５０）の信頼性の問題は完全に除去される。更に、ＩＧＢＴ３０のＶＢはドリフト領域４０の厚みおよびドーピングによってもっぱら決定されかつ従って、ＳｉＣで形成されたドリフト領域の本質的に優れた特性の最適な使用を可能にする。これは、ゲートの下の酸化物の信頼性がＳｉＣにおける最大許容電界を決定しかつ従って、ドリフト領域の期待されるＶＢ以下にＳｉＣデバイスのＶＢを制限する、従来技術のＤＭＯＳまたはＤＩＭＯＳＩＧＢＴとは対照的である。Ｎ型チャネル領域における全電荷（ｔｏｔａｌ ｃｈａｒｇｅ）に依存して、蓄積チャネルＩＧＢＴ３０はノーマリ（ｎｏｒｍａｌｌｙ）−オン（ＶＴ＜０）またはノーマリ−オフ（ＶＴ＞０）モードのどちらに対しても設計できる。
【００２５】
特に図３を参照すると、単純化された断面図が本発明に従った絶縁ゲートバイポーラトランジスタ３０′の他の実施形態を図解している。図２に関連して記述された構成要素と同様である図３に図解された実施形態の構成要素は同様に番号付けされかつプライム（ｐｒｉｍｅ）が異なる実施形態を示すために全ての数字に加えられている。トランジスタ３０′は上部表面３２′とトランジスタ３０′のためのコレクタターミナルとして底部または後部面上に被着された金属の層３３′とを備えた半導体基板３１′を含んでいる。その中に配置された埋込み領域３６′を有するドープ構造３５′は、基板３１′の表面３２′上に配置されそして表面３２′と平行でかつ間隔をあけられた表面３７′を画定する。埋込み領域３６はドープ構造３５′中に配置され、ドリフト領域４０′および該ドリフト領域４０′と連通しかつドープ構造３５′の表面３７′に隣接するドープ領域４１′を画定する。一般に、基板３１および３１′、ドープ構造３５および３５′そして埋込み領域３６および３６′は同様にかつ現在記述されている方法で構成される。また、前に記述されたように、基板３１′、ドープ構造３５′および埋込み領域３６′はＰ−Ｎ−Ｐバイポーラトランジスタ３４′を形成する。
【００２６】
第２の電流ターミナル４５′はドープ領域４１′と連通してドープ構造３５′上に配置される。この実施形態においてはトランジスタ３０′のエミッタターミナルである第２の電流ターミナル４５′は、第１の導電型で濃くドープされる（Ｎ＋）表面３７′に隣接する注入領域４６′を含んでいる。この実施形態においては、第２の電流ターミナル４５′は、埋込み領域３６′とドープ構造３５′の表面３７′との間に延在しかつ注入領域４６′とドリフト領域４０′との間に少なくとも部分的に配置される注入領域４７′によって、埋込み領域３６′に電気的に結合される。金属層４８′は注入領域４６′および注入領域４７′に電気的に接触して表面３７′上に被着されかつ、金属層４８′と注入領域４６′および４７′との間にオーミックコンタクトを提供するためによく知られた方法で処理される。
【００２７】
絶縁層５０′はドープ領域４１′上に横たわる関係にドープ構造３５′の表面３７′上に配置される。一般に、絶縁層５０′は注入領域４６′の中の（の間の）表面３７′上に横たわる。好ましい実施形態においては絶縁層５０′は表面３７′上に成長した酸化物または窒化物である。金属層５５′が層５０′上に被着されかつゲートターミナルとして動作するコンタクトを生じるためによく知られた方法で処理される。金属層５５′は表面３７′に隣接した注入領域４７′中に反転チャネル５６′を画定する。反転チャネル５６′はドリフト領域４０′と注入領域４６′との間にゲートターミナルに隣接して横方向に延在する。よく知られる様にエミッタ、コレクタおよびゲートターミナルの間に印加される電位によって適切に電圧が加えられたとき、ＩＧＢＴトランジスタ３０′は、矢印５７′で示されるように、エミッタ４８′の注入４６′から、反転チャネル５６′、ドリフト領域４０′、および基板３１′を通ってコレクタターミナル３３′に電流を伝導する。
【００２８】
反転チャネルＩＧＢＴ３０′の動作は、ＭＯＳゲート制御が反転チャネル５６′を通して生じることを除いては、図１のＤＭＯＳＩＧＢＴ１０とほとんど同様である。Ｐ埋込み領域３６′の存在はＢで示される高電界からのＡで示されるドリフト領域４０′におけるゲート絶縁層５０′の完全なアイソレーションを提供する。ＩＧＢＴ３０′においては、ＤＩＭＯＳまたはＵＭＯＳ構造とは違って、高電界および高温下のゲート酸化物（絶縁層５０′）の信頼性の問題は完全に除去される。更に、ＩＧＢＴ３０′のＶＢはドリフト領域４０′の厚みおよびドーピングによってもっぱら決定されかつ従って、ＳｉＣで形成されるドリフト領域の本質的に優れた特性の最適な使用を可能にする。これは、ゲートの下の酸化物の信頼性がＳｉＣにおける最大許容電界を決定しかつ従って、ドリフト領域の期待されるＶＢ以下にＳｉＣデバイスのＶＢを制限する、従来技術のＤＭＯＳまたはＤＩＭＯＳＩＧＢＴと対照的である。反転チャネルＩＧＢＴ３０′は一般にゼロＶより大きなしきい値電圧（ｔｈｒｅｓｈｏｌｄ ｖｏｌｔａｇｅ：ＶＴ）を有するように設計されかつＶＴは数ある因子の中でＰ−ベース領域のドーピング、絶縁層５０′の厚み、およびゲート金属層５５′の仕事関数に主として依存する。反転層ＩＧＢＴ３０′はＳｉバイポーラパワーデバイスのそれと非常に類似したゲート制御仕様（ｇａｔｅ ｃｏｎｔｒｏｌ ｓｐｅｃｉｆｉｃａｔｉｏｎ）でＳｉＣのＩＧＢＴの製造を可能にする。
【００２９】
今図４〜６に目を移すと、トランジスタ３０または３０′における埋込み層３６または３６′を製造するための一つの工程におけるいくつかの段階が図解されている。図２および３におけるトランジスタ３０または３０′の構成要素と同様の構成要素はデバイスを比較するのを助けるために同じ数字（プライムは簡単化のために省略した）で表わされる。特に図４を参照すると、上部表面３２を有する、この例ではシリコンカーバイド基板である半導体基板３１が提供されかつ電流コンタクト３３が下部表面上に形成される。基板３１はＰ導電性で濃く（ｈｅａｖｉｌｙ）ドープされる。Ｎ導電性で薄く（ｌｉｇｈｔｌｙ）ドープされた比較的厚いエピタキシャル層（ｅｐｉｔａｘｉａｌ ｌａｙｅｒ）３５はよく知られる工程のいずれかを利用して表面３２上にエピタキシャル成長される。エピタキシャル層３５は図２および３に関連して記述されたドープ構造３５を表わしかつ上部表面３７を画定する。
【００３０】
図５に目を移すと、注入マスク７０がいずれかのよく知られた方法でエピタキシャル層３５の表面３７上に形成される。例えば、金属層とフォトレジストの組み合わせが表面３７上に被着されそしてフォトレジストを露出しかつそれから金属をエッチングするためにそれを使用することによってパターン化される。パターン化された金属および残っているフォトレジストは、もし都合がよければ、それからエピタキシャル層３５中に粒子（ｐａｒｔｉｃｌｅｓ）を深く注入するためのマスクとして使用され、それによって埋込み層３６が形成される。埋込み層３６はＰ＋導電性を有しそしてこの導電性を提供しかつ深く注入されるのが可能ないずれの材料も使用できる。
【００３１】
特定の例においては、埋込み層３６の上部表面は表面３７の下におよそ０．２μｍから０．３μｍの範囲にありかつ下部表面は表面３７の下におよそ０．７μｍから１．１μｍの範囲にある。また、埋込み層３６の下部表面は基板３１の表面３２からは５μｍから３５μｍの範囲にある。この例においては埋込み層３６を形成する粒子は望まれる深さを達成するために２００ＫｅＶから１ＭｅＶの範囲のエネルギーで５Ｅ１５から５Ｅ１６の密度で注入される（矢印７１で表わされる）。埋込み層３６が適切に形成されるとともに、注入マスク７０が除去される。
【００３２】
図６に目を移すと、新しい注入マスク７２が前述のそれと同様の被着およびパターニングによって形成される。この段階または工程においては注入マスク７２は、埋込み層３６の直接的に上の領域７３を除いて、表面３７全体を覆う。粒子は領域７３を通して、埋込み領域３６によって画定されるドープ領域４１中に注入され、埋込み領域３６からエピタキシャル層３５の表面３７まで延在している濃くドープされたＰ導電性注入領域４７を形成する。注入領域４７の長さ、または横方向の寸法は注入領域４７の選択された位置に依存し、かつ図２または図３の実施形態のいずれかが製造されている。粒子は５Ｅ１５から５Ｅ１６の範囲の密度および５０ＫｅＶから３００ＫｅＶの範囲のエネルギーでおよそ０．２μｍから０．３μｍの範囲の深さに注入される。前に説明されたように、注入領域４７は、図３の実施形態において反転チャネル５６′を画定するためにはもちろん、埋込み領域３６とエミッタターミナル４５との間の電気的な接続を形成するために提供される。
【００３３】
今図７〜９に目を移すと、トランジスタ３０または３０′における埋込み層３６または３６′を製造するための他の工程におけるいくつかの段階が図解されている。図２および３におけるトランジスタ３０または３０′の構成要素と同様の構成要素はデバイスを比較するのを助けるために同じ数字（プライムは簡単化のために省略した）で表わされる。特に図７を参照すると、上部表面３２を有する半導体基板３１が提供されかつ電流コンタクト３３が下部表面上に形成される。基板３１はＰ導電性で濃くドープされる。Ｎ導電性で薄くドープされた第１のエピタキシャル層３５ａはよく知られた工程のいずれかを利用して表面３２上にエピタキシャル成長される。エピタキシャル層３５ａは図２および３に関連して記述されたドープ構造３５の第１の部分を表わす。
【００３４】
図８に目を移すと、Ｐ＋導電性で濃くドープされた第２のエピタキシャル層３５ｂがよく知られる工程のいずれかを利用して第１のエピタキシャル層３５ａ上に成長される。エッチマスク８０はフォトレジストまたは金属およびパターニングのようないずれかのよく知られる技術でエピタキシャル層３５ｂの上部表面上に形成される。エッチマスク８０はそれからエピタキシャル層３５ｂを通して開口をエッチングするために使用され、該開口は最後にドリフト領域４０を画定するであろう。第３のエピタキシャル層３５ｃがそれから層３５ｂ上にそこを通る開口を含んでエピタキシャルに成長される。エピタキシャル層３５ｂは比較的厚い（０．４μｍから０．９μｍ）ので、エピタキシャル層３５ｂ中の開口（ドリフト領域４０）によって生じるであろう不均一性は、もし必要なら、付加的な（ａｄｄｉｔｉｏｎａｌ）マスクおよび開口における成長段階または工程（ｇｒｏｗｔｈ ｓｔａｇｅ）で比較的簡単に補償でき、その後マスクが除去されかつ完全な（ｃｏｍｐｌｅｔｅ）層３５ｃが、図９に図解されるように、成長される。注入領域４６および４７はそれから前に説明されたように完成される。
【００３５】
今図１０〜１１に目を移すと、トランジスタ３０または３０′における埋込み層３６または３６′を製造するための更に他の工程におけるいくつかの段階が図解されている。図２および３におけるトランジスタ３０および３０′の構成要素と同様の構成要素はデバイスおよび方法を比較するのを助けるために同じ数字（プライムは簡単化のために省略した）で表わされる。この実施形態においては再び図７の構造が出発点であると仮定される。エピタキシャル層３５ａを成長した後（図７）、埋込み層３６がエピタキシャル層３５ａ中にイオン注入（ｉｏｎ−ｉｍｐｌａｎｔａｔｉｏｎ）によって形成され、そこを通してドリフト領域４０を画定するようイオン注入物または注入（ｉｏｎ ｉｍｐｌａｎｔ）をパターニングする。イオン注入は従来技術で知られる標準的な技術のいずれを用いても行うことができ、一般に注入マスク（図示せず）を含んでいる。チャネル層３５ｃはそれから、図１１に図解されるように、注入された埋込み層３６およびドリフト領域４０の上部上に成長される。
【００３６】
【発明の効果】
それゆえ、新しくかつ改善されたＩＧＢＴが、縦または垂直方向のドリフト領域、ＭＯＳゲート制御、横方向のゲートまたはチャネル領域、および蓄積または反転チャネルを含んで開示される。更に、改善されたＩＧＢＴはシリコン、シリコンカーバイド、ガリウムヒ素、ガリウムナイトライド、または他のＩＩＩ−Ｖ材料系のいずれでも簡単に製造できる。一般に、ＳｉＣ材料系は、特に高電力（ｈｉｇｈ ｐｏｗｅｒ）用途に対して、より低いオン抵抗のために好ましい。ＳｉＣのＤＩＭＯＳまたはＵＭＯＳデバイスに比較すれば、本手法は高電界条件下のＭＯＳ酸化物（または他のゲート絶縁層）の乏しい信頼性の問題を解決する。更に、電流制御（ｃｕｒｒｅｎｔ−ｃｏｎｔｒｏｌｌｅｄ）デバイス（例えばＧＴＯ）とは異なり、開示されたデバイスはいずれの複雑なゲート駆動回路（ｇａｔｅ ｄｒｉｖｅ ｃｉｒｃｕｉｔｒｙ）およびゲート制御のためのスナバ（ｓｎｕｂｂｅｒｓ）も必要としない。ＭＯＳゲートサイリスタ（例えばＭＣＴ、ＭＴＯ）に比較して、２−５ＫＶの用途に対しては、本ＩＧＢＴの利点はより良好なＲＯＮ対スイッチング速度の交換条件（ｔｒａｄｅ−ｏｆｆ）にある。
【００３７】
本ＳｉＣパワートランジスタは、高いＶＢ（２〜５ＫＶ）、高電流（１０〜１００Ａ）および速いスイッチング速度（＞２００ＫＨｚ）を備えたデバイスを必要とする用途に対して代替の（ａｌｔｅｒｎａｔｉｖｅ）ＳｉＣの手法よりもかなり改善された性能を提供する。縦方向のドリフト領域はより高いチャネル密度および半導体基板の不動産または面積（ｒｅａｌ ｅｓｔａｔｅ）における実質的な節約を提供する。ＭＯＳゲート制御はより高いトランスコンダクタンス（ｔｒａｎｓｃｏｎｄｕｃｔａｎｃｅ）および低減されたゲートリーク電流を提供する。横方向ゲートまたはチャネル領域は改善された酸化物および酸化物（ＳｉＣ／ＳｉＯ２）界面へ改善されたエピタキシャル層を提供する。従って、低いオン抵抗、良好なスイッチング特性、低いリーク電流、および高いチャネル密度を備えた新しくかつ改善されたＩＧＢＴが開示された。
【図面の簡単な説明】
【図１】伝統的な絶縁ゲートバイポーラトランジスタの単純化された断面図である。
【図２】本発明に従った絶縁ゲートバイポーラトランジスタの一実施形態の単純化された断面図である。
【図３】本発明に従った絶縁ゲートバイポーラトランジスタの他の実施形態の単純化された断面図である。
【図４】図２または３の絶縁ゲートバイポーラトランジスタを製造する方法におけるある段階を示した断面図である。
【図５】図２または３の絶縁ゲートバイポーラトランジスタを製造する方法におけるある段階を示した断面図である。
【図６】図２または３の絶縁ゲートバイポーラトランジスタを製造する方法におけるある段階を示した断面図である。
【図７】図２または３の絶縁ゲートバイポーラトランジスタを製造する他の方法におけるある段階を示した断面図である。
【図８】図２または３の絶縁ゲートバイポーラトランジスタを製造する他の方法におけるある段階を示した断面図である。
【図９】図２または３の絶縁ゲートバイポーラトランジスタを製造する他の方法におけるある段階を示した断面図である。
【図１０】図２または３の絶縁ゲートバイポーラトランジスタを製造する他の方法におけるある段階を示した断面図である。
【図１１】図２または３の絶縁ゲートバイポーラトランジスタを製造する他の方法におけるある段階を示した断面図である。
【符号の説明】
１０ ＤＭＯＳ絶縁ゲートバイポーラトランジスタ
１１ 半導体基板
１２ 表面
１３ コレクタ
１５ ドープ構造
１６ 拡散領域
１７ ドリフト領域
１８ ソース
１９ エミッタ
２０ 絶縁層
２１ 金属ゲート
２２ 反転チャネル
３０、３０′ 絶縁ゲートバイポーラトランジスタ
３１、３１′ 半導体基板
３２、３２′ 上部表面
３３、３３′ 金属の層
３４、３４′ Ｐ−Ｎ−Ｐバイポーラトランジスタ
３５、３５′ ドープ構造
３５ａ エピタキシャル層
３５ｂ エピタキシャル層
３５ｃ エピタキシャル層
３６、３６′ 埋込み領域
３７、３７′ 表面
４０、４０′ ドリフト領域
４１、４１′ ドープ領域
４５、４５′ 第２の電流ターミナル
４６、４６′ 注入領域
４７、４７′ 注入領域
４８、４８′ 金属層
５０、５０′ 絶縁層
５５、５５′ 金属層
５６ 蓄積チャネル
５６′ 反転チャネル
７０ 注入マスク
７１ 注入
７２ 注入マスク
７３ 領域
８０ エッチマスク
Claims (2)
- ノーマリーオンのタイプである絶縁ゲートバイポーラトランジスタ（３０）であって、
第１の表面（３２）および反対側の表面を有する第１導電型を備えた半導体基板（３１）であって、前記反対側の表面上に配置された第１の電流ターミナル（３３）を備えるもの、
その中に配置された第１導電型の埋込み領域（３６）を有する第２導電型を備えたドープ構造（３５）であって、該ドープ構造（３５）は前記基板（３１）の第１の表面（３２）上に配置されそして前記基板（３１）の第１の表面（３２）と平行でかつ間隔をあけられた表面（３７）を画定し、前記埋込み領域（３６）は前記ドープ構造（３５）中に配置されて前記基板（３１）の第１の表面（３２）から延在しかつほぼ垂直なドープ構造（３５）中のドリフト領域（４０）を画定し、前記埋込み領域（３６）は更に前記ドープ構造（３５）中に配置されて前記ドリフト領域（４０）に連通しかつ前記ドープ構造（３５）の前記表面（３７）に隣接する横方向に延在しているドープ領域（４１）を画定するもの、
を具備し、前記基板（３１）および前記埋込み領域（３６）はバイポーラトランジスタ（３４）を画定するようにそれらの間に配置される前記ドープ構造（３５）の一部分を有し、前記絶縁ゲートバイポーラトランジスタ（３０）はさらに、
前記ドープ領域（４１）に連通し、前記ドープ構造（３５）中の前記埋込み領域（３６）に対して前記ドープ領域（４１）を挟んで形成される第２導電型の第１の注入領域（４６）と、前記埋込み領域（３６）と前記ドープ構造（３５）の表面（３７）との間に延在しかつ前記第１の注入領域（４６）から間隔をあけて形成される第１導電型の第２の注入領域（４７）と、前記第１の注入領域（４６）および第２の注入領域（４７）に電気的に結合されて第１の注入領域（４６）および前記埋込み領域（３６）に連通する前記ドープ構造（３５）上に配置された電気的コンタクト（４８）とを含んでいる第２の電流ターミナル（４５）、
前記第１の注入領域（４６）上から前記ドープ領域（４１）上に横たわる前記ドープ構造（３５）の表面（３７）上に配置された絶縁層（５０）、該絶縁層（５０）に隣接して横方向に延在する蓄積チャネル（５６）、および前記ドープ領域（４１）中に前記蓄積チャネル（５６）を画定するように前記絶縁層（５０）上に配置された制御ターミナル（５５）
を具備し、前記電気的コンタクト（４８）から、前記第１の注入領域（４６）、前記蓄積チャネル（５６）、前記ドープ領域（４１）、前記ドリフト領域（４０）及び前記基板（３１）を通して前記第１の電流ターミナル（３３）へ電流を伝導することを特徴とする絶縁ゲートバイポーラトランジスタ（３０）。 - ノーマリーオフのタイプである絶縁ゲートバイポーラトランジスタ（３０´）であって、
第１の表面（３２´）および反対側の表面を有する第１導電型を備えた半導体基板（３１´）であって、前記反対側の表面上に配置された第１の電流ターミナル（３３´）を備えるもの、
その中に配置された第１導電型の埋込み領域（３６´）を有する第２導電型を備えたドープ構造（３５´）であって、該ドープ構造（３５´）は前記基板（３１´）の第１の表面（３２´）上に配置されそして前記基板（３１´）の第１の表面（３２´）と平行でかつ間隔をあけられた表面（３７´）を画定し、前記埋込み領域（３６´）は前記ドープ構造（３５´）中に配置されて前記基板（３１´）の第１の表面（３２´）から延在しかつほぼ垂直な前記ドープ構造（３５´）中のドリフト領域（４０´）を画定し、前記埋込み領域（３６´）は更に前記ドープ構造（３５´）中に配置されて前記ドリフト領域（４０´）に連通しかつ前記ドープ構造（３５´）の前記表面（３７´）に隣接する横方向に延在しているドープ領域（４１´）を画定するもの、
を具備し、前記基板（３１´）および前記埋込み領域（３６´）はバイポーラトランジスタ（３４´）を画定するようにそれらの間に配置される前記ドープ構造（３５´）の一部分を有し、前記絶縁ゲートバイポーラトランジスタ（３０´）はさらに、
前記ドープ構造（３５´）の表面（３７´）に隣接し、かつ前記埋込み領域（３６´）の上方に形成された第２導電型の第１の注入領域（４６´）と、前記埋込み領域（３６´）とドープ構造（３５´）の表面（３７´）との間に延在する第１導電型の第２の注入領域（４７´）であって、該第２の注入領域（４７´）の一部が前記ドープ領域（４１´）と連通するように前記第１の注入領域（４６´）と前記埋込み領域（３６´）との間に延在する、前記第２の注入領域（４７´）と、前記第１の注入領域（４６´）および第２の注入領域（４７´）に電気的に結合されて該第１の注入領域（４６´）および前記埋込み領域（３６´）に連通する前記ドープ構造（３５´）上に配置された電気的コンタクト（４８´）とを含んでいる第２の電流ターミナル（４５´）、
前記第１の注入領域（４６´）上から前記ドープ領域（４１´）上に横たわる前記ドープ構造（３５´）の表面（３７´）上に配置された絶縁層（５０´）、前記ドープ領域（４１´）と前記第１の注入領域（４６´）との間に、前記ドープ構造（３５´）の表面（３７´）に隣接した前記第２の注入領域（４７´）中に前記絶縁層（５０´）に隣接して横方向に延在する反転チャネル（５６´）を画定するように前記絶縁層（５０´）上に配置された金属層（５５´）
を具備し、前記電気的コンタクト（４８´）から、前記第１の注入領域（４６´）、前記反転チャネル（５６´）、前記ドープ領域（４１´）、前記ドリフト領域（４０´）及び前記基板（３１´）を通して前記第１の電流ターミナル（３３´）へ電流を伝導し、前記埋込み領域（３６´）は、該埋込み領域（３６´）近傍に高電界領域が存在するとき、前記ドリフト領域（４０´）に隣接する絶縁層（５０´）が前記高電界領域から分離されるように作用することを特徴とする絶縁ゲートバイポーラトランジスタ（３０´）。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/829,035 | 1997-03-31 | ||
| US08/829,035 US5917204A (en) | 1997-03-31 | 1997-03-31 | Insulated gate bipolar transistor with reduced electric fields |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10284733A JPH10284733A (ja) | 1998-10-23 |
| JP4159651B2 true JP4159651B2 (ja) | 2008-10-01 |
Family
ID=25253363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10007398A Expired - Fee Related JP4159651B2 (ja) | 1997-03-31 | 1998-03-27 | 低減された電界を備えた絶縁ゲートバイポーラトランジスタ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5917204A (ja) |
| EP (1) | EP0869558A3 (ja) |
| JP (1) | JP4159651B2 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4541489B2 (ja) * | 2000-04-06 | 2010-09-08 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
| FR2816113A1 (fr) * | 2000-10-31 | 2002-05-03 | St Microelectronics Sa | Procede de realisation d'une zone dopee dans du carbure de silicium et application a une diode schottky |
| DE10117801B4 (de) * | 2001-04-10 | 2005-12-22 | Robert Bosch Gmbh | Halbleiterleistungsbauelement und entsprechendes Herstellungsverfahren |
| US6534857B1 (en) * | 2001-11-02 | 2003-03-18 | Northrop Grumman Corporation | Thermally balanced power transistor |
| JP4166010B2 (ja) * | 2001-12-04 | 2008-10-15 | 富士電機デバイステクノロジー株式会社 | 横型高耐圧ｍｏｓｆｅｔ及びこれを備えた半導体装置 |
| JPWO2004036655A1 (ja) * | 2002-10-18 | 2006-03-16 | 独立行政法人産業技術総合研究所 | 炭化ケイ素半導体装置及びその製造方法 |
| JP4237086B2 (ja) | 2004-03-22 | 2009-03-11 | 関西電力株式会社 | 電圧制御型半導体装置 |
| JP5452062B2 (ja) * | 2009-04-08 | 2014-03-26 | 三菱電機株式会社 | 炭化珪素半導体装置の製造方法 |
| CN102005473B (zh) * | 2009-08-28 | 2012-10-17 | 比亚迪股份有限公司 | 具有改进终端的igbt |
| JP2012174927A (ja) * | 2011-02-22 | 2012-09-10 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| EP2551910B1 (en) * | 2011-07-28 | 2020-05-06 | STMicroelectronics S.r.l. | Insulated gate semiconductor device with optimized breakdown voltage and manufacturing method thereof |
| CN103918079B (zh) | 2011-09-11 | 2017-10-31 | 科锐 | 包括具有改进布局的晶体管的高电流密度功率模块 |
| US9640617B2 (en) * | 2011-09-11 | 2017-05-02 | Cree, Inc. | High performance power module |
| GB2530284A (en) * | 2014-09-17 | 2016-03-23 | Anvil Semiconductors Ltd | High voltage semiconductor devices |
| CN106098761B (zh) * | 2016-06-29 | 2019-06-07 | 黄嘉杰 | 一种绝缘栅双极型晶体管结构及其制造方法 |
| JP6123941B1 (ja) * | 2016-10-03 | 2017-05-10 | 富士電機株式会社 | 縦型半導体装置およびその製造方法 |
| GB2561388B (en) * | 2017-04-13 | 2019-11-06 | Raytheon Systems Ltd | Silicon carbide integrated circuit |
| JP6715210B2 (ja) * | 2017-04-19 | 2020-07-01 | 株式会社豊田中央研究所 | 窒化物半導体装置の製造方法 |
| CN110444587B (zh) * | 2019-08-21 | 2023-01-03 | 江苏中科君芯科技有限公司 | 具有埋层的终端结构 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2611338C3 (de) * | 1976-03-17 | 1979-03-29 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Feldeffekttransistor mit sehr kurzer Kanallange |
| US4454523A (en) * | 1981-03-30 | 1984-06-12 | Siliconix Incorporated | High voltage field effect transistor |
| FR2586861B1 (fr) * | 1985-09-05 | 1987-11-13 | Centre Nat Rech Scient | Dispositif integre mos-bipolaire normalement passant. |
| JPS63186475A (ja) * | 1987-01-29 | 1988-08-02 | Nissan Motor Co Ltd | 電導度変調形ｍｏｓｆｅｔ |
| DE69429130T2 (de) * | 1993-04-30 | 2002-07-11 | Texas Instruments Inc., Dallas | Verfahren zum epitaxialen Wachstum und Vorrichtungen |
| EP0683529B1 (en) * | 1994-05-19 | 2003-04-02 | Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno | Power integrated circuit ("PIC") structure with a vertical IGBT, and manufacturing process thereof |
| DE4430732C2 (de) * | 1994-08-30 | 1998-07-02 | Daimler Benz Ag | Vertikaler Feldeffekt-Transistor hoher Leistung und Verfahren zu dessen Herstellung |
| JP3158973B2 (ja) * | 1995-07-20 | 2001-04-23 | 富士電機株式会社 | 炭化けい素縦型ｆｅｔ |
| DE19534154C2 (de) * | 1995-09-14 | 2001-06-28 | Siemens Ag | Durch Feldeffekt steuerbares Leistungs-Halbleiterbauelement |
-
1997
- 1997-03-31 US US08/829,035 patent/US5917204A/en not_active Expired - Fee Related
-
1998
- 1998-03-18 EP EP98104864A patent/EP0869558A3/en not_active Withdrawn
- 1998-03-27 JP JP10007398A patent/JP4159651B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10284733A (ja) | 1998-10-23 |
| EP0869558A2 (en) | 1998-10-07 |
| US5917204A (en) | 1999-06-29 |
| EP0869558A3 (en) | 1999-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4159651B2 (ja) | 低減された電界を備えた絶縁ゲートバイポーラトランジスタ | |
| US5917203A (en) | Lateral gate vertical drift region transistor | |
| US5969378A (en) | Latch-up free power UMOS-bipolar transistor | |
| US6303410B1 (en) | Methods of forming power semiconductor devices having T-shaped gate electrodes | |
| JP4143134B2 (ja) | 無ラッチアップ型パワーｍｏｓ−バイポーラートランジスター | |
| US5506421A (en) | Power MOSFET in silicon carbide | |
| KR100869324B1 (ko) | 베이스 리치-쓰루를 방지하는 측면 확장 베이스 차폐영역을 구비한 전력 반도체 소자 및 그 제조방법 | |
| US7118970B2 (en) | Methods of fabricating silicon carbide devices with hybrid well regions | |
| US7750377B2 (en) | Vertical junction field effect transistors, and methods of producing the vertical junction field effect transistors | |
| JP3502371B2 (ja) | 半導体素子 | |
| KR100762545B1 (ko) | Ｌｍｏｓｆｅｔ 및 그 제조 방법 | |
| US7829898B2 (en) | Power semiconductor device having raised channel and manufacturing method thereof | |
| JP4965756B2 (ja) | 半導体装置 | |
| US6127695A (en) | Lateral field effect transistor of SiC, a method for production thereof and a use of such a transistor | |
| US20220238698A1 (en) | Mos-gated trench device using low mask count and simplified processing | |
| US5780878A (en) | Lateral gate, vertical drift region transistor | |
| CN113130650B (zh) | 功率半导体器件及其制备工艺 | |
| US5923051A (en) | Field controlled semiconductor device of SiC and a method for production thereof | |
| US6150671A (en) | Semiconductor device having high channel mobility and a high breakdown voltage for high power applications | |
| WO1997036316A2 (en) | A FIELD CONTROLLED SEMICONDUCTOR DEVICE OF SiC AND A METHOD FOR PRODUCTION THEREOF | |
| JP2023529342A (ja) | 段階的な横方向ドーピングを有する半導体パワーデバイスおよびそのようなデバイスを形成する方法 | |
| JP3541832B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| CN118136677B (zh) | 平面栅型功率金属-氧化物场效应晶体管以及功率器件 | |
| EP0890183B1 (en) | A FIELD EFFECT TRANSISTOR OF SiC AND A METHOD FOR PRODUCTION THEREOF | |
| US11610987B2 (en) | NPNP layered MOS-gated trench device having lowered operating voltage |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041217 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050310 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050310 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070223 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070306 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070424 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070606 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070821 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20071116 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20071121 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080221 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080624 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080716 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130725 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |