CN103456733B - 单片集成hemt和电流保护器件 - Google Patents

单片集成hemt和电流保护器件 Download PDF

Info

Publication number
CN103456733B
CN103456733B CN201310218277.7A CN201310218277A CN103456733B CN 103456733 B CN103456733 B CN 103456733B CN 201310218277 A CN201310218277 A CN 201310218277A CN 103456733 B CN103456733 B CN 103456733B
Authority
CN
China
Prior art keywords
hemt
protection device
grid
groove
compound semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310218277.7A
Other languages
English (en)
Other versions
CN103456733A (zh
Inventor
O.赫贝伦
W.里格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN103456733A publication Critical patent/CN103456733A/zh
Application granted granted Critical
Publication of CN103456733B publication Critical patent/CN103456733B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1588—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load comprising at least one synchronous rectifier element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Abstract

本发明涉及单片集成HEMT和电流保护器件。一种晶体管器件包括高电子迁移率场效应晶体管（HEMT）和保护器件。HEMT具有源极、漏极和栅极。HEMT当施加到栅极的电压超过HEMT的阈值电压时导通并且从源极向漏极传导电流。保护器件与HEMT单片集成，使得保护器件与HEMT共享源极和漏极并且进一步包括电连接到源极的栅极。保护器件当HEMT关断并且源极和漏极之间的反向电压超过保护器件的阈值电压时从漏极向源极传导电流。保护器件的阈值电压小于HEMT的阈值电压和用于关断HEMT的栅极电压的差。

Description

单片集成HEMT和电流保护器件
技术领域
本申请涉及高电子迁移率场效应晶体管（HEMT），更具体地，涉及与HEMT单片集成的最优化的反向二极管。
背景技术
功率MOSFET（金属氧化物半导体场效应晶体管）广泛地用在DC-DC转换器中。MOSFET被最优化以使在每个开关周期中发生的损耗最小。在每个周期中，在每个开关相中不同的、MOSFET将传递的多个开关相导致了可以因特定的晶体管参数而被放大或减小的损耗。在这些相中的每一个期间，在MOSFET的体二极管被正向偏置的情况下，整个电流短时间反向流动通过具有常闭合沟道的MOSFET。在此时通过电流乘以体二极管的正向电压的积来计算功率损耗。在这些操作条件下，典型的体二极管具有约0.9V的正向电压，导致具有显著降低DC-DC转换器的整体效率的损耗的MOSFET。
基于GaN的HEMT（高电子迁移率晶体管）今后正被更为广泛地用在DC-DC转换器中。HEMT，还被称为异质结构FET（HFET）或调制掺杂FET（MODFET），是一种场效应晶体管，其并入了具有不同带隙的两种材料之间的结（即异质结）作为沟道而非掺杂区域，如MOSFET的情况中常见的那样。HEMT没有传统意义上的体二极管。然而，当施加小的负电压作为漏极处相对于源极的电位时，在反向方向上在关断状态下，在HEMT的栅极电极下面，沟道关断。这样的电压MOS栅控反向二极管（MGD）的通量与HEMT的阈值电压的差异相关。然而，不能使HEMT的阈值电压过小，因为要不然会使HEMT再次动态导通，导致极大的损耗。这要求不能把准反向二极管的正向电压设定成如同出于最有效率的目的而有利的正向电压那样低。
一种能够减少Si基MOSFET（也是常见的）的体二极管正向电压的方式是使肖特基二极管与晶体管的体二极管并联连接。该额外的二极管依赖于金属接触而具有约0.4V的较低的正向电压。因而，DC-DC转换器的相移期间的功率损耗仅为体二极管的情况的一半。即便对于低阈值电压，肖特基二极管所需的接触也引起了对于应用而言可能是破坏性的较高温度下的高反向漏电流。肖特基二极管也可以与基于III族-氮化物的横向HEMT一同使用。然而这样的传统结构导致了因材料而受限于约1V的正向电压。
提供在肖特基接触的左右两侧的沟槽结构或柱形pn结构能够减小肖特基接触附近的场，导致减少的漏电流。然而，沟槽和柱形pn的概念证实对于与沟槽MOSFET的工艺集成的肖特基接触而言难于实现。这些概念还降低了MOSFET所需的之前的工艺步骤中的肖特基接触的质量。肖特基接触对于应用中的电流和温度应力的鲁棒性也不是最优的。
期望具有一种结构，其中进一步降低通量电压并且分离地使阈值电压最优化。
发明内容
这里描述的实施例提供一种HEMT，该HEMT具有额外的单片集成晶体管区域，其在这里还被称为保护器件或并联连接的肖特基式二极管。该HEMT可以常通或常断，并且保护器件具有略高于0V的阈值电压（例如大于0V并且小于1.5V）。通过使保护器件的栅极电极短接至源极，获得了具有略高于0V的最小正向电压的晶体管区域。保护器件的晶体管区域的动态恢复受到内部栅极-源极短路的抑制。HEMT具有与保护器件不同的阈值电压，并且对于目标应用而言可以使之充分高，同时保护器件的阈值电压保持相对低以确保例如在被实现为DC-DC转换器的部件时的HEMT的低开关损耗和可靠操作。
根据晶体管器件的一个实施例，该晶体管器件包括HEMT，该HEMT具有源极、漏极和栅极。HEMT可操作用于当施加到栅极的电压超过HEMT的阈值电压时导通并且从源极向漏极传导电流。该晶体管器件进一步包括与HEMT单片集成的保护器件，使得保护器件与HEMT共享源极和漏极并且进一步包括电连接到源极的栅极。该保护器件可操作用于当HEMT关断并且源极和漏极之间的反向电压超过保护器件的阈值电压时从漏极向源极传导电流。保护器件的阈值电压小于HEMT的阈值电压和用于关断HEMT的栅极电压的差。
根据DC-DC转换器的一个实施例，该DC-DC转换器包括用于耦合到负载的高边晶体管、用于耦合到负载的低边HEMT以及与低边HEMT单片集成的保护器件，使得保护器件与低边HEMT共享源极和漏极并且进一步包括电连接到源极的栅极。该保护器件可操作用于当低边HEMT关断，高边HEMT关断并且源极和漏极之间的反向电压超过保护器件的阈值电压时在漏极和源极之间传导电流。保护器件的阈值电压小于HEMT的阈值电压和用于关断HEMT的栅极电压的差。
根据半导体器件的一个实施例，该半导体器件包括化合物半导体本体和HEMT，该HEMT包括延伸到化合物半导体本体中的源极、与源极隔开并且延伸到化合物半导体本体中的漏极、安置在延伸到化合物半导体本体中的第一沟槽中的栅极、以及在第一沟槽中使栅极与化合物半导体本体分离的第一绝缘体。该半导体器件进一步包括保护器件，该保护器件包括与HEMT的源极共同的源极、与HEMT的漏极共同的漏极、安置在延伸到化合物半导体本体中的第二沟槽中并且电连接到源极的栅极、以及在第二沟槽中使保护器件的栅极与化合物半导体本体分离的第二绝缘体。第一沟槽中的至少一个第一绝缘体比第二沟槽中的第二绝缘体薄，并且第一沟槽比第二沟槽在化合物半导体本体中延伸得更深。
根据制造半导体器件的方法的一个实施例，该方法包括：在化合物半导体本体中形成高电子迁移率场效应晶体管（HEMT），该HEMT包括延伸到化合物半导体本体中的源极、与源极隔开并且延伸到化合物半导体本体中的漏极、安置在延伸到化合物半导体本体中的第一沟槽中的栅极、以及在第一沟槽中使栅极与化合物半导体本体分离的第一绝缘体；以及与HEMT单片集成保护器件，使得该保护器件具有与HEMT的源极共同的源极、与HEMT的漏极共同的漏极、安置在延伸到化合物半导体本体中的第二沟槽中并且电连接到源极的栅极、在第二沟槽中使保护器件的栅极与化合物半导体本体分离的第二绝缘体，并且第一沟槽中的至少一个第一绝缘体比第二沟槽中的第二绝缘体薄并且第一沟槽比第二沟槽在化合物半导体本体中延伸得更深。
在阅读以下详细描述并且查看附图之后，本领域技术人员将认识到额外的特征和优点。
附图说明
图中的元件不一定依比例绘制，重点在于图示本发明的原理。此外，在附图中，相同的附图标记表示相应的部件。在附图中：
图1图示了具有HEMT以及与HEMT并联单片集成的保护器件的半导体器件的顶部俯视图。
图2A和2B分别图示了根据一个实施例的保护器件和HEMT的横截面视图。
图3A和3B分别图示了根据另一实施例的保护器件和HEMT的横截面视图。
图4A和4B分别图示了根据又一实施例的保护器件和HEMT的横截面视图。
图5A和5B分别图示了根据再一实施例的保护器件和HEMT的横截面视图。
图6A和6B图示了制造具有HEMT以及与HEMT并联单片集成的保护器件的半导体器件的方法的顶部俯视图。
图7A和7B图示了制造具有HEMT以及与HEMT并联单片集成的保护器件的半导体器件的另一方法的横截面视图。
图8图示了包括高边HEMT、低边HEMT和与低边HEMT并联单片集成的保护器件的DC-DC转换器的电路图。
具体实施方式
图1图示了半导体器件的实施例的顶部俯视图，该半导体器件包括化合物半导体本体100、安置在半导体本体100中的高电子迁移率场效应晶体管（HEMT）110以及与HEMT110单片集成的保护器件120，使得保护器件120具有与HEMT110的源极（SHEMT）共同的源极（SPD）和与HEMT110的漏极（DHEMT）共同的漏极（DPD）。根据一个实施例，如图1中所示，HEMT110和保护器件120共享相同的源极130和漏极132。在另一实施例中，HEMT110的源极和漏极可以分别与保护器件120的源极和漏极隔开，但是例如经由金属导线电连接。在每种情况下，HEMT110和保护器件120具有共同（共享）的源极和共同（共享）的漏极。然而，HEMT110的栅极（GHEMT）与保护器件120的栅极（GPD）分离并且不与之连接。
HEMT110可以常通，意味着HEMT110在耗尽模式下操作，或者可以常断，意味着HEMT110在增强模式下操作。例如，常断HEMT110具有在HEMT栅极下面的中断的沟道区域（图1的视图外）并且HEMT110仅在施加到HEMT110的栅极的电压超过HEMT110的阈值电压时导通。典型的AlGaN-GaN异质结自动地导致常断晶体管。在图1中，示出了常断竖直晶体管。然而，常断晶体管也可以通过将生长衬底取向为a平面来实现。这样的生长取向导致了晶体管的阈值电压受AlGaN或介电层厚度的影响。
在常通或常断任一情况下，HEMT110的沟道区域可以在栅极之间的化合物半导体本体100的区域中与保护器件120的沟道区域（也在图1的视图外）分离。在一个实施例中，例如由注入的Ar形成的注入区域在化合物半导体本体100中形成，其在该区域中使沟道区域中断。保护器件120的栅极电连接到源极130，并且在图1中被示意性地示出为电连接121。
当施加到HEMT110的栅极的电压超过HEMT110的阈值电压时，HEMT110接通并且从源极130向漏极132传导电流（即正电流）。否则，HEMT110关断或者处于高阻抗状态。当HEMT110关断并且源极130和漏极132之间的反向电压超过保护器件120的阈值电压时，保护器件120从漏极132向源极130传导电流（即负电流，常被称为换向）。保护器件120的阈值电压小于HEMT110的阈值电压和用于关断HEMT110的栅极电压的差。例如，常通HEMT110可以具有-3V的阈值电压并且在-5V处关断。在该纯说明性实施例中，保护器件120的阈值电压或有效“体二极管”电压因此是-3V减-5V或2V。
当HEMT110关断并且在电路中存在负电流（即电路换向）时，保护器件120导通并且从漏极132向源极130投入电流。在一个实施例中，保护器件120的阈值电压大于0V并且小于1.5V，并且HEMT110的阈值电压大于1.5V。通常，可以按照目标应用的需要，使HEMT110的阈值电压是高的。通过如以下实施例中更详细描述的，通过调整HEMT110和保护器件120的一个或更多个几何特征和/或材料，可以将保护器件120的阈值电压设定为低于HEMT110的阈值电压。
图2A示出了沿着图中标有I的线的保护器件120的横截面视图，并且图2B示出了沿着图1中标有II的线的HEMT110的横截面视图。根据图2A和2B中所示的实施例，化合物半导体本体100包括成核层（未示出）上的GaN缓冲层102和GaN缓冲层102上的GaN合金阻挡层104。阻挡层104可以包括任何适当的GaN合金，诸如AlGaN、InAlN、AlN或InAlGaN。源极130通过GaN合金阻挡层104延伸到GaN缓冲层102中。漏极132与源极130隔开并且也通过GaN合金阻挡层104延伸到GaN缓冲层102中。HEMT110和保护器件120共享相同的源极130和漏极132。
通常对于GaN技术，例如对于GaN/AlGaN异质结构，可以沿c平面（即极性Ga面）、a平面（非极性Ga面）或者沿N面（氮面）生长基于GaN的异质结构。每个生长取向可用于制造这里描述的基于GaN的结构。同样对于GaN技术，极化电荷的存在以及应力效应导致了二维电荷载流子气体的实现，该二维电荷载流子气体是二维电子或空穴反转层，具有非常高的载流子密度和载流子迁移率的特征。这样的二维电荷载流子气体形成HEMT110的导电沟道区域112和保护器件120的导电沟道区域122。薄的（例如1-2nm）的AlN层可以提供在GaN缓冲层102和GaN合金阻挡层104之间以使合金散射最小并且增强2DEG迁移率。还可以使用具有二维电子或空穴气体的其他化合物半导体技术。在每种情况下，极化电荷用于形成HEMT110和保护器件120的二维电荷载流子气体沟道区域112、122。如本领域公知的，可以使用III-V半导体材料的其他组合以便在缓冲层102中形成2DEG或2DHG（二维空穴气体）。通常，可以使用能带不连续性对器件概念负有责任的任何异质结构。例如，对于AlGaAs系统，不存在压电效应，但是牵涉布置用于限制沟道的量子阱的限制概念是可能的。
根据图2A和2B中所示的实施例，HEMT110的栅极（GHEMT）和保护器件120的栅极（GPD）均可以包括p型GaN。这样的p型GaN栅极导致HEMT110和保护器件120常断。对于p型GaN，不需要阻挡层或电介质用于常断操作。HEMT110的p型GaN栅极的厚度和/或掺杂浓度可以不同于保护器件120的p型GaN栅极的厚度和/或掺杂浓度，使得HEMT110和保护器件120具有不同的阈值电压。不同于p型GaN，金属或多晶硅可以用作HEMT110和保护器件120的栅极材料。替选地，HEMT110的AlGaN或介电层厚度不同于保护器件120的AlGaN或介电层厚度，使得对于沿衬底的a平面生长的HEMT110和集成保护器件120的阈值电压不同。在其他实施例中，HEMT110和保护器件120可以常通的而非常断的，意味着必须将负的阈值电压施加到栅极以便夹断下面的沟道区域112、122。
无论如何，HEMT栅极被安置在延伸到GaN合金阻挡层104中的第一沟槽150中。第一绝缘体160在第一沟槽150中使HEMT栅极与GaN合金阻挡层104分离。保护器件栅极被安置在延伸到GaN合金阻挡层104中的第二沟槽152中。保护器件120的栅极通过金属层131电连接到公共源极130，金属层131例如可以是栅极金属的延伸。第二绝缘体162在第二沟槽152中使保护器件120的栅极与GaN合金阻挡层104分离。在一个实施例中，第一和第二绝缘体160、162由同一绝缘层形成，例如氧化铝或氮化硅。诸如SiN、Zr或Hf氧化物的额外的绝缘层170也可以提供在栅极绝缘体160、162上。
在每种情况下，第一沟槽150中的第一绝缘体160较薄（tHEMT）并且第二沟槽152中的第二绝缘体162较厚（tPD）。通过使用p型GaN作为栅极材料，栅极绝缘体材料的厚度部分地确定被实现为常断器件的HEMT的阈值电压。对于常断器件，可以使用任何适当的凹陷和栅极电极形成工艺。更薄的栅极电介质意味着p型GaN更接近沟道区域112，更强烈地中断HEMT栅极下面的沟道区域112并且产生具有p型GaN栅极的常断器件的更高的阈值电压。这样，常断HEMT110具有比保护器件120薄的栅极绝缘体160，使得保护器件120的阈值电压低于HEMT110的阈值电压和用于关断HEMT110的栅极电压之间的差。
图3A示出了沿着图中标有I的线的保护器件120的另一横截面视图，并且图3B示出了沿着图1中标有II的线的HEMT110的另一横截面视图。图3A和3B中所示的实施例与图2A和2B中所示的实施例相似，然而栅极绝缘体材料160、162在化合物半导体本体100的保护器件区域和HEMT区域两者中具有相对相同（均匀）的厚度。根据图3A和3B中所示的实施例，通过改变栅极沟槽深度而非栅极绝缘体厚度，将保护器件120的阈值电压设定为低于HEMT110的阈值电压和用于关断HEMT110的栅极电压之间的差。栅极沟槽深度部分地确定被实现为常断器件的HEMT的阈值电压。更深的沟槽意味着栅极更接近沟道区域，更强烈地中断栅极下面的沟道区域并且产生常断器件的更高的阈值电压。这样，HEMT110的栅极沟槽150（dHEMT）比保护器件120的栅极沟槽152（dPD）在化合物半导体本体100中延伸得更深，使得保护器件120的阈值电压低于HEMT110的阈值电压和用于关断HEMT110的栅极电压之间的差。
图4A示出了沿着图中标有I的线的保护器件120的又一横截面视图，并且图4B示出了沿着图1中标有II的线的HEMT110的又一横截面视图。图4A和4B中所示的实施例是图2A和2B中所示的实施例和图3A和3B中所示的实施例的组合。就是说，HEMT110的栅极绝缘体160（tHEMT）比保护器件120的栅极绝缘体162（tPD）薄，并且，HEMT110的栅极沟槽150（dHEMT）比保护器件120的栅极沟槽152（dPD）在化合物半导体本体100中延伸得更深，使得保护器件120的阈值电压低于HEMT110的阈值电压和用于关断HEMT110的栅极电压之间的差。
图5A示出了沿着图中标有I的线的保护器件120的再一横截面视图，并且图5B示出了沿着图1中标有II的线的HEMT110的再一横截面视图。根据图5A和5B中所示的实施例，HEMT110的栅极（GHEMT）和保护器件120的栅极（GPD）是未掺杂的，即是本征的，或者作为生长缓冲层102和阻挡层104所牵涉的外延加工的结果，略微n或p掺杂的（无意地）。就是说，外延加工导致了在栅极区域中存在的活跃掺杂剂原子，这些活跃掺杂剂原子并非是在有意的一个或多个步骤中故意掺杂的。不论栅极区域是未掺杂的还是掺杂的，这两个栅极都足够厚，足以耗尽各个栅极下面的沟道区域112、122中的2DEG，使得HEMT110和保护器件120均具有正的阈值电压并且因此被视为常断的。
为HEMT110提供相对厚的未掺杂的或略微n或p掺杂的栅极（GHEMT）在不需要该区域的p型掺杂的情况下确保了HEMT110常断。在一个实施例中，HEMT栅极是具有约150nm至200nm或更大的厚度（TGHEMT）的未掺杂的GaN层（作为外延加工的结果，其可能被略微n或p掺杂）。该相对厚的GaN栅极生成了耗尽HEMT栅极下方的沟道区域112中的2DEG的竖直场，实现了常断器件。GaN栅极将导带上拉并且因此耗尽下面的沟道区域112。这样，可以调节GaN层的厚度，使得HEMT110具有可控的正阈值电压。保护器件120的栅极（GPD）可以由与HEMT栅极相同的材料（例如GaN）制成并且具有更小的厚度（TGPD），使得保护器件120的阈值电压低于HEMT110的阈值电压和用于关断HEMT110的栅极电压之间的差。
在一个实施例中，GaNHEMT栅极的宽度（WGHEMT）介于约100nm至500nm之间。如果GaNHEMT栅极的宽度减小到几百纳米的范围，则可以经由竖直电场并且还经由横向边缘电容控制HEMT栅极下方的沟道区域112。因此利用二维效应，其相对于传统的p型GaN栅极方法，增加了调节HEMT110的电气性质的自由度。保护器件120的GaN栅极可以具有比HEMT栅极小的宽度（WGPD），使得保护器件120的阈值电压低于HEMT110的阈值电压和用于关断HEMT110的栅极电压之间的差。在一个实施例中，HEMT栅极比保护器件120的栅极厚且宽。
第一栅极金属180被提供为与HEMT110的未掺杂的GaN栅极接触。第二栅极金属182被提供为与保护器件120的未掺杂的GaN栅极接触。第二栅极金属182可以延伸到保护器件120的源极（SPD），将保护器件120的GaN栅极连接到源极。替选地，可以提供不同的金属连接用于将保护器件120的GaN栅极连接到源极。在图5A中保护器件120的GaN栅极和源极之间的电连接被示意性地示出为连接121。在每种情况下，第一栅极金属180和第二栅极金属182可以包括不同的材料，具有不同的厚度，或者此两者，使得HEMT110和保护器件120具有不同的阈值电压。
图6A和6B图示了制造半导体器件的方法的实施例，该半导体器件具有在化合物半导体本体100中形成的HEMT110以及与HEMT110单片集成的保护器件120，使得保护器件120的阈值电压低于HEMT110的阈值电压和用于关断HEMT110的栅极电压之间的差。在图6A中，在例如由掩模层200保护化合物半导体本体100的分配给保护器件120的区域的同时，形成HEMT110。图6B示出了当在例如不同的掩模层210保护化合物半导体本体100的分配给HEMT110的区域的同时，随后形成保护器件120时的化合物半导体本体100。
在一个实施例中，如图2A和2B中所示，在HEMT栅极沟槽150中形成的HEMT栅极绝缘体160比保护器件栅极沟槽152中的保护器件栅极绝缘体162薄，使得保护器件120的阈值电压低于HEMT110的阈值电压和用于关断HEMT110的栅极电压之间的差。在另一实施例中，如图3A和3B中所示，HEMT栅极沟槽150比保护器件栅极沟槽152在化合物半导体本体100中刻蚀得更深，使得保护器件120的阈值电压低于HEMT110的阈值电压和用于关断HEMT110的栅极电压之间的差。例如，当对保护器件区域进行保护时可以完全形成HEMT栅极沟槽150，并且当对HEMT区域进行保护时可以完全形成保护器件栅极沟槽152。替选地，栅极沟槽150、152两者可以在化合物半导体本体100中被刻蚀到相同的深度，即未对这两个区域进行掩蔽时的保护器件栅极沟槽152的最终深度。随后例如经由掩模200对保护器件区域进行保护，并且在HEMT区域中继续刻蚀工艺，使得HEMT栅极沟槽150被更深地刻蚀到化合物半导体本体100中。在又一实施例中，如图4A和4B中所示，在HEMT栅极沟槽150中形成的HEMT栅极绝缘体160比保护器件栅极沟槽152中的保护器件栅极绝缘体162薄，并且HEMT栅极沟槽150比保护器件栅极沟槽152在化合物半导体本体100中刻蚀得更深，使得保护器件120的阈值电压低于HEMT110的阈值电压和用于关断HEMT110的栅极电压之间的差。
图7A和7B图示了制造半导体器件的方法的另一实施例，该半导体器件具有在化合物半导体本体100中形成的HEMT110以及与HEMT110单片集成的保护器件120，使得保护器件120的阈值电压低于HEMT110的阈值电压和用于关断HEMT110的栅极电压之间的差。图7A示出了沿着图中标有I的线的保护器件120的横截面视图，并且图4B示出了沿着图1中标有II的线的HEMT110的横截面视图。根据该实施例HEMT110和保护器件120同时形成。在这两种情况下，在图7A和7B中仍必须形成各个栅极。通过在化合物半导体本体100上选择性地淀积诸如氧化铝的相接的介电材料300（其在HEMT区域中较薄并且在保护器件区域中较厚），使得HEMT栅极沟槽150中的绝缘体比保护器件栅极沟槽152中的绝缘体厚，将保护器件120的阈值电压设定为低于HEMT110的阈值电压和用于关断HEMT110的栅极电压之间的差。
图8图示了DC-DC转换器的电路图，该DC-DC转换器包括用于通过电感器（L）将负载400可开关地耦合到VCC的诸如HEMT的高边晶体管（HSF）以及用于通过该电感器将负载400可开关地耦合到地的低边HEMT（LSF）。高边和低边晶体管可以在同一管芯上集成或者在不同管芯上制造。在任一情况下，高边HEMT由第一驱动器410驱动并且低边HEMT由第二驱动器420驱动。在一个实施例中，DC-DC转换器是开关调节器并且针对驱动器的输入可以是PWM（脉冲宽度调制）信号，该PWM信号根据施加到负载的电压或者流过电感器的电流来控制HEMT的占空周期。如前文所述，在每种情况下，保护器件120与低边HEMT单片集成，使得保护器件120与低边HEMT共享源极（SLS）和漏极（DLS）并且进一步包括电连接到源极的栅极。当低边HEMT关断，高边HEMT关断并且保护器件120的源极和漏极之间的反向电压超过保护器件120的阈值电压时，保护器件120在低边HEMT的漏极和源极之间传导负电流。如前文所述，保护器件120的阈值电压小于低边HEMT的阈值电压和用于关断低边HEMT的栅极电压之间的差。在一个实施例中，保护器件120的阈值电压大于0V并且小于1.5V。
低边HEMT可以具有针对由于电路中的寄生电感引起的HEMT的意外重启的鲁棒性，并且因此低边HEMT可以具有介于2V和4V的范围内的阈值电压。这样的阈值电压对应于-2V至-4V的VDS（漏极-源极电压）下的低边HEMT的反向导电性。如前文所述，通过使保护器件120与低边HEMT并联连接，显著降低了DC-DC转换器的反流电压，保护器件120具有极低的但是仍然为正的阈值电压（例如，小于0.6V）。由于保护器件120的栅极连接到源极电位，因此保护器件120的区域中的局部减小的阈值电压在低边HEMT的传输特性中不可见。通过提供具有略微移位高于0V（例如0.6V）的阈值电压以及短接到源极的栅极的保护器件120，提供了具有例如在-0.6V以上的最小正向电压的晶体管区域。通过保护器件120的内部栅极-源极短路来抑制低边HEMT区域的动态恢复。对于预期应用低边HEMT的阈值电压可以被设定为充分高。与低边HEMT并联单片集成的保护器件120可以是整体晶体管尺寸的1%至50%。
诸如“下面”、“下方”、“下”、“之上”、“上”等的空间相对术语用于简化描述以说明一个元件相对于第二元件的定位。这些术语旨在涵盖除了附图中示出的取向以外的器件的不同取向。此外，诸如“第一”、“第二”等的术语也用于描述各种元件、区域、部分等，并且也并非旨在成为限制。在描述通篇中相同的术语指示相同的元件。
如这里使用的，术语“具有”、“包含”、“包括（including）”、“包括（comprising）”等是开放术语，其指示所陈述的元件或特征的存在，但是并未排除另外的元件或特征。除非上下文清楚地指出另外的情况，否则冠词“一个（a、an）”和“该”旨在包括复数以及单数。
对于所考虑的以上变化和应用的范围，应当理解，本发明不限于前面的描述，也不限于附图。相反，本发明仅由所附权利要求及其合法等同物限定。

Claims (25)

1.一种晶体管器件，包括：
高电子迁移率场效应晶体管（HEMT），所述HEMT具有源极、漏极和栅极，所述HEMT能够操作用于当施加到所述栅极的电压超过所述HEMT的阈值电压时导通并且从所述源极向所述漏极传导电流；以及
保护器件，所述保护器件与所述HEMT单片集成，使得所述保护器件与所述HEMT共享所述源极和所述漏极并且进一步包括电连接到所述源极的栅极，所述保护器件能够操作用于当所述HEMT关断并且所述源极和所述漏极之间的反向电压超过所述保护器件的阈值电压时从所述漏极向所述源极传导电流，所述保护器件的阈值电压小于所述HEMT的阈值电压和用于关断所述HEMT的栅极电压的差。
2.根据权利要求1所述的晶体管器件，其中所述保护器件的阈值电压大于0V并且小于1.5V。
3.根据权利要求1所述的晶体管器件，其中所述HEMT是常断HEMT。
4.一种DC-DC转换器，包括：
高边晶体管，用于耦合到负载；
低边高电子迁移率场效应晶体管（HEMT），用于耦合到所述负载；以及
保护器件，所述保护器件与所述低边HEMT单片集成，使得所述保护器件与所述低边HEMT共享源极和漏极并且进一步包括电连接到所述源极的栅极，所述保护器件能够操作用于当所述低边HEMT关断，高边晶体管关断并且所述源极和所述漏极之间的反向电压超过所述保护器件的阈值电压时在所述漏极和所述源极之间传导电流，所述保护器件的阈值电压小于所述低边HEMT的阈值电压和用于关断所述低边HEMT的栅极电压的差。
5.根据权利要求4所述的DC-DC转换器，其中所述保护器件的阈值电压大于0V并且小于1.5V。
6.一种半导体器件，包括：
化合物半导体本体；
高电子迁移率场效应晶体管（HEMT），所述HEMT包括延伸到所述化合物半导体本体中的源极、与所述源极隔开并且延伸到所述化合物半导体本体中的漏极、安置在延伸到所述化合物半导体本体中的第一沟槽中的栅极、以及在所述第一沟槽中使所述栅极与所述化合物半导体本体分离的第一绝缘体；
保护器件，所述保护器件包括与所述HEMT的源极共同的源极、与所述HEMT的漏极共同的漏极、安置在延伸到所述化合物半导体本体中的第二沟槽中并且电连接到所述源极的栅极、以及在所述第二沟槽中使所述保护器件的栅极与所述化合物半导体本体分离的第二绝缘体；以及
其中所述第一沟槽中的至少一个所述第一绝缘体比所述第二沟槽中的所述第二绝缘体薄，并且所述第一沟槽比所述第二沟槽在所述化合物半导体本体中延伸得更深。
7.根据权利要求6所述的半导体器件，其中所述第一绝缘体和所述第二绝缘体由相同的氧化铝层形成。
8.根据权利要求6所述的半导体器件，其中所述HEMT的栅极和所述保护器件的栅极均包括p型GaN，并且其中较之所述保护器件的p型GaN栅极的厚度和掺杂浓度至少之一，所述HEMT的p型GaN栅极的厚度和掺杂浓度至少之一是不同的。
9.根据权利要求6所述的半导体器件，其中所述HEMT的栅极和所述保护器件的栅极均包括未掺杂的GaN，并且其中较之所述保护器件的未掺杂的GaN栅极的厚度和宽度至少之一，所述HEMT的未掺杂的GaN栅极的厚度和宽度至少之一是不同的。
10.根据权利要求9所述的半导体器件，进一步包括与所述HEMT的未掺杂的GaN栅极接触的第一栅极金属和与所述保护器件的未掺杂的GaN栅极接触的第二栅极金属，并且其中所述第一栅极金属和所述第二栅极金属包括不同的材料，具有不同的厚度或者两者皆有。
11.根据权利要求6所述的半导体器件，其中在所述化合物半导体本体中在所述源极和所述漏极之间出现二维电子气体，其中当施加到所述HEMT的栅极的电压在所述HEMT的阈值电压以下时，所述二维电子气体在所述HEMT的栅极下方中断，并且其中当施加到所述保护器件的栅极的电压在所述保护器件的阈值电压以下时，所述二维电子气体在所述保护器件的栅极下方中断。
12.根据权利要求11所述的半导体器件，进一步包括注入区域，所述注入区域中断在所述化合物半导体本体中在所述HEMT和所述保护器件之间的所述二维电子气体。
13.根据权利要求6所述的半导体器件，其中所述HEMT是常断HEMT。
14.根据权利要求6所述的半导体器件，其中所述化合物半导体本体包括淀积在GaN层上的AlGaN层，二维电子气体在所述AlGaN层和所述GaN层之间的界面附近出现，并且所述HEMT的AlGaN层的厚度不同于所述保护器件的AlGaN层的厚度。
15.一种制造半导体器件的方法，包括：
在化合物半导体本体中形成高电子迁移率场效应晶体管（HEMT），所述HEMT包括延伸到所述化合物半导体本体中的源极、与所述源极隔开并且延伸到所述化合物半导体本体中的漏极、安置在延伸到所述化合物半导体本体中的第一沟槽中的栅极、以及在所述第一沟槽中使栅极与所述化合物半导体本体分离的第一绝缘体；以及
与HEMT单片集成保护器件，使得所述保护器件具有与所述HEMT的源极共同的源极、与所述HEMT的漏极共同的漏极、安置在延伸到所述化合物半导体本体中的第二沟槽中并且电连接到所述源极的栅极、在所述第二沟槽中使所述保护器件的栅极与所述化合物半导体本体分离的第二绝缘体，并且所述第一沟槽中的至少一个所述第一绝缘体比所述第二沟槽中的所述第二绝缘体薄并且所述第一沟槽比所述第二沟槽在所述化合物半导体本体中延伸得更深。
16.根据权利要求15所述的方法，其中在保护所述化合物半导体本体的分配给所述保护器件的区域时形成所述HEMT，并且在保护所述化合物半导体本体的分配给所述HEMT的不同区域时在不同时间形成所述保护器件，使得在所述第一沟槽中形成的所述第一绝缘体比所述第二沟槽中的所述第二绝缘体薄。
17.根据权利要求16所述的方法，其中所述第一绝缘体和所述第二绝缘体由淀积在所述化合物半导体本体的两个区域上的相同的氧化铝层形成。
18.根据权利要求15所述的方法，其中在保护所述化合物半导体本体的分配给所述保护器件的区域时形成所述HEMT，并且在保护所述化合物半导体本体的分配给所述HEMT的不同区域时在不同时间形成所述保护器件，使得所述第一沟槽比所述第二沟槽在所述化合物半导体本体中刻蚀得更深。
19.根据权利要求15所述的方法，其中在保护所述化合物半导体本体的分配给所述保护器件的区域时形成所述HEMT，并且在保护所述化合物半导体本体的分配给所述HEMT的不同区域时在不同时间形成所述保护器件，使得在所述第一沟槽中形成的所述第一绝缘体比所述第二沟槽中的所述第二绝缘体薄并且所述第一沟槽比所述第二沟槽在所述化合物半导体本体中刻蚀得更深。
20.根据权利要求19所述的方法，其中所述第一绝缘体和所述第二绝缘体由淀积在所述化合物半导体本体的两个区域上的相同的氧化铝层形成。
21.根据权利要求15所述的方法，其中通过在所述化合物半导体本体上选择性地淀积毗连的介电材料，形成所述第一沟槽中的所述第一绝缘体和所述第二沟槽中的所述第二绝缘体，其中所述介电材料在第一沟槽中较薄并且在第二沟槽中较厚。
22.根据权利要求15所述的方法，其中通过同时将所述第二沟槽和部分所述第一沟槽刻蚀到所述化合物半导体本体中并且在将所述第一沟槽更深地刻蚀到所述化合物半导体本体中时保护所述第二沟槽，形成所述第一沟槽和所述第二沟槽。
23.根据权利要求15所述的方法，其中所述HEMT的栅极和所述保护器件的栅极均包括p型GaN，并且其中较之所述保护器件的p型GaN栅极的厚度和掺杂浓度至少之一，所述HEMT的p型GaN栅极的厚度和掺杂浓度至少之一是不同的。
24.根据权利要求15所述的方法，其中所述HEMT的栅极和所述保护器件的栅极均包括未掺杂的GaN，并且其中较之所述保护器件的未掺杂的GaN栅极的厚度和宽度至少之一，所述HEMT的未掺杂的GaN栅极的厚度和宽度至少之一是不同的。
25.根据权利要求24的方法，进一步包括形成与所述HEMT的未掺杂的GaN栅极接触的第一材料的第一栅极金属和与所述保护器件的未掺杂的GaN栅极接触的与所述第一材料不同的第二材料的第二栅极金属，并且其中所述第一栅极金属和所述第二栅极金属包括不同的材料，具有不同的厚度或者两者皆有。
CN201310218277.7A 2012-06-04 2013-06-04 单片集成hemt和电流保护器件 Active CN103456733B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/487795 2012-06-04
US13/487,795 US8587033B1 (en) 2012-06-04 2012-06-04 Monolithically integrated HEMT and current protection device

Publications (2)

Publication Number Publication Date
CN103456733A CN103456733A (zh) 2013-12-18
CN103456733B true CN103456733B (zh) 2016-06-01

Family

ID=49555745

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310218277.7A Active CN103456733B (zh) 2012-06-04 2013-06-04 单片集成hemt和电流保护器件

Country Status (3)

Country Link
US (2) US8587033B1 (zh)
CN (1) CN103456733B (zh)
DE (1) DE102013105714A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8587033B1 (en) * 2012-06-04 2013-11-19 Infineon Technologies Austria Ag Monolithically integrated HEMT and current protection device
JP6161889B2 (ja) * 2012-10-23 2017-07-12 ルネサスエレクトロニクス株式会社 半導体装置
TWI566328B (zh) * 2013-07-29 2017-01-11 高效電源轉換公司 具有用於產生附加構件之多晶矽層的氮化鎵電晶體
US9331158B2 (en) * 2014-09-15 2016-05-03 Qualcomm, Incorporated Transistor devices and methods
JP2016082335A (ja) * 2014-10-14 2016-05-16 トヨタ自動車株式会社 半導体装置
US9985121B1 (en) * 2015-04-13 2018-05-29 Hrl Laboratories, Llc P-type diamond gate-GaN heterojunction FET structure
US10381473B2 (en) 2016-12-02 2019-08-13 Vishay-Siliconix High-electron-mobility transistor with buried interconnect
US10224426B2 (en) * 2016-12-02 2019-03-05 Vishay-Siliconix High-electron-mobility transistor devices
US10811514B2 (en) * 2018-03-28 2020-10-20 Semiconductor Components Industries, Llc Electronic device including an enhancement-mode HEMT and a method of using the same
US10833063B2 (en) 2018-07-25 2020-11-10 Vishay SIliconix, LLC High electron mobility transistor ESD protection structures
US10811527B2 (en) 2018-09-06 2020-10-20 Semiconductor Components Industries, Llc Electronic device including high electron mobility transistors
CN111739941A (zh) 2019-03-25 2020-10-02 台达电子企业管理（上海）有限公司 半导体芯片
US11799268B2 (en) * 2020-08-24 2023-10-24 Geoff W. Taylor Semiconductor integrated circuit and methodology for making same
CN114447103B (zh) * 2022-01-26 2023-04-25 电子科技大学 一种具有逆向导通能力的GaN RC-HEMT

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5818084A (en) * 1996-05-15 1998-10-06 Siliconix Incorporated Pseudo-Schottky diode
CN101916992A (zh) * 2010-07-28 2010-12-15 锐迪科创微电子（北京）有限公司 pHEMT射频开关静电保护装置及包含该装置的射频前端模块

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5396085A (en) 1993-12-28 1995-03-07 North Carolina State University Silicon carbide switching device with rectifying-gate
JPH08204179A (ja) 1995-01-26 1996-08-09 Fuji Electric Co Ltd 炭化ケイ素トレンチｍｏｓｆｅｔ
US6979861B2 (en) 2002-05-30 2005-12-27 Apd Semiconductor, Inc. Power device having reduced reverse bias leakage current
DE10250175B4 (de) 2002-10-28 2005-02-17 Infineon Technologies Ag Leistungstransistor
DE102004058431B4 (de) 2003-12-05 2021-02-18 Infineon Technologies Americas Corp. III-Nitrid Halbleitervorrichtung mit Grabenstruktur
JP2005197495A (ja) * 2004-01-08 2005-07-21 Sony Corp 静電保護素子及びその製造方法、並びに半導体装置及びその製造方法
US7465997B2 (en) * 2004-02-12 2008-12-16 International Rectifier Corporation III-nitride bidirectional switch
DE102004029435B4 (de) 2004-06-18 2017-02-16 Infineon Technologies Ag Feldplattentrenchtransistor
US7972915B2 (en) * 2005-11-29 2011-07-05 The Hong Kong University Of Science And Technology Monolithic integration of enhancement- and depletion-mode AlGaN/GaN HFETs
US8981380B2 (en) * 2010-03-01 2015-03-17 International Rectifier Corporation Monolithic integration of silicon and group III-V devices
US9219058B2 (en) * 2010-03-01 2015-12-22 Infineon Technologies Americas Corp. Efficient high voltage switching circuits and monolithic integration of same
US9263439B2 (en) * 2010-05-24 2016-02-16 Infineon Technologies Americas Corp. III-nitride switching device with an emulated diode
JP2012054440A (ja) * 2010-09-02 2012-03-15 Sanken Electric Co Ltd 半導体装置及びこれを用いた電気回路、電気回路の制御方法
US8587033B1 (en) * 2012-06-04 2013-11-19 Infineon Technologies Austria Ag Monolithically integrated HEMT and current protection device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5818084A (en) * 1996-05-15 1998-10-06 Siliconix Incorporated Pseudo-Schottky diode
CN101916992A (zh) * 2010-07-28 2010-12-15 锐迪科创微电子（北京）有限公司 pHEMT射频开关静电保护装置及包含该装置的射频前端模块

Also Published As

Publication number Publication date
US9041066B2 (en) 2015-05-26
US8587033B1 (en) 2013-11-19
DE102013105714A1 (de) 2013-12-05
US20130320952A1 (en) 2013-12-05
US20140035003A1 (en) 2014-02-06
CN103456733A (zh) 2013-12-18

Similar Documents

Publication Publication Date Title
CN103456733B (zh) 单片集成hemt和电流保护器件
TWI762486B (zh) 包含漸變空乏層的三族氮化物裝置
US10777673B2 (en) Asymmetrical blocking bidirectional gallium nitride switch
US9111786B1 (en) Complementary field effect transistors using gallium polar and nitrogen polar III-nitride material
US8928003B2 (en) Nitride semiconductor device
US7737467B2 (en) Nitride semiconductor device with a hole extraction electrode
CN102354705B (zh) 半导体装置
US9431391B2 (en) Gallium nitride hemt device with a mosfet in series coupled to diodes for protection of high-voltage
US11336279B2 (en) Power semiconductor device with a series connection of two devices
US9502549B2 (en) Nitride semiconductor device
CN110047910B (zh) 一种高耐压能力的异质结半导体器件
US9087704B2 (en) Semiconductor devices and methods of manufacturing the semiconductor device
GB2564482A (en) A power semiconductor device with a double gate structure
CN104051520A (zh) 高电子迁移率的半导体器件及其方法
US20120292635A1 (en) Composite semiconductor device
WO2009116223A1 (ja) 半導体装置
JP2015526900A (ja) 電流リミッタが組み込まれた半導体電子部品
US20140159116A1 (en) III-Nitride Device Having an Enhanced Field Plate
WO2019003746A1 (ja) 半導体装置
US20120274402A1 (en) High electron mobility transistor
WO2013024752A1 (ja) 窒化物系半導体装置
JP6671043B2 (ja) 半導体装置
CN105070752A (zh) 一种具有集成二极管的异质结器件
CN102810563A (zh) 横向沟槽mesfet

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant