CN114628511A - 高电子迁移率晶体管及其制作方法 - Google Patents

高电子迁移率晶体管及其制作方法 Download PDF

Info

Publication number
CN114628511A
CN114628511A CN202011457077.3A CN202011457077A CN114628511A CN 114628511 A CN114628511 A CN 114628511A CN 202011457077 A CN202011457077 A CN 202011457077A CN 114628511 A CN114628511 A CN 114628511A
Authority
CN
China
Prior art keywords
iii
compound layer
layer
forming
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011457077.3A
Other languages
English (en)
Inventor
杨柏宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CN202011457077.3A priority Critical patent/CN114628511A/zh
Priority to US17/152,742 priority patent/US11688801B2/en
Publication of CN114628511A publication Critical patent/CN114628511A/zh
Priority to US17/988,720 priority patent/US11935948B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开一种高电子迁移率晶体管及其制作方法，其中该高电子迁移率晶体管包含一第一III‑V族化合物层，一第二III‑V族化合物层设置于第一III‑V族化合物层上，第二III‑V族化合物层的组成与第一III‑V族化合物层不同，一第三III‑V族化合物层设置于第二III‑V族化合物层上，其中第一III‑V族化合物层和第三III‑V族化合物层由相同的第III族和第V族元素组成，第三III‑V族化合物层包含一本体和多个指状部位，其中各个指状部位和本体相连，各个指状部位彼此平行且彼此不接触，一源极电极设置在本体的一侧并且接触第一III‑V族化合物层，一漏极电极设置在本体的另一侧并且接触第一III‑V族化合物层，一栅极电极设置在本体的正上方。

Description

高电子迁移率晶体管及其制作方法
技术领域
本发明涉及一种高电子迁移率晶体管的结构及其制作方法，特别是涉及一种栅极延伸出指状部位的高电子迁移率晶体管的结构及其制作方法。
背景技术
III-V族半导体化合物由于其半导体特性而可应用于形成许多种类的集成电路装置，例如高功率场效晶体管、高频晶体管或高电子迁移率晶体管(high electron mobilitytransistor，HEMT)。在高电子迁移率晶体管中，两种不同能带隙(band-gap)的半导体材料是结合而于结(junction)形成异质结(heterojunction)而为载流子提供通道。近年来，氮化镓系列的材料由于拥有较宽能隙与饱和速率高的特点而适合应用于高功率与高频率产品。氮化镓系列的高电子迁移率晶体管由材料本身的压电效应产生二维电子气(two-dimensional electron gas,2DEG)，相较于传统晶体管，高电子迁移率晶体管的电子速度及密度均较高，故可用以增加切换速度。
在提升高电子迁移率晶体管击穿电压方面，人们进行了大量的研究，发现高电子迁移率晶体管的击穿主要发生在靠近漏极的栅极侧壁下方，因此若要增加高电子迁移率晶体管的操作效能，还需要进一步改善高电子迁移率晶体管的击穿电压。
发明内容
有鉴于此，本发明提供了一种栅极具有指状部位的高电子迁移率晶体管用于提升高电子迁移率晶体管的击穿电压。
根据本发明的一优选实施例，一种高电子迁移率晶体管，包含：
一第一III-V族化合物层，一第二III-V族化合物层设置于第一III-V族化合物层上，第二III-V族化合物层的组成与第一III-V族化合物层不同，一第三III-V族化合物层设置于第二III-V族化合物层上，，第三III-V族化合物层包含一本体和多个指状部位，其中各个指状部位和本体相连，各个指状部位彼此平行且彼此不接触，一源极电极设置在本体的一侧并且接触第一III-V族化合物层，一漏极电极设置在本体的另一侧并且接触第一III-V族化合物层，一栅极电极设置在本体的正上方。
根据本发明的另一优选实施例，一种高电子迁移率晶体管的制作方法包含形成一第一III-V族化合物层和一第二III-V族化合物层，第二III-V族化合物层设置于第一III-V族化合物层上，第二III-V族化合物层的组成与第一III-V族化合物层不同，然后形成一第三III-V族化合物层设置于第二III-V族化合物层上，其中第三III-V族化合物层包含一本体和多个指状部位，各个指状部位和本体相连，并且各个指状部位彼此平行且彼此不接触，最后形成一源极电极、一漏极电极和一栅极电极，其中源极电极设置在本体的一侧、漏极电极设置在本体的另一侧以及栅极电极设置在本体的正上方。
为让本发明的上述目的、特征及优点能更明显易懂，下文特举优选实施方式，并配合所附的附图，作详细说明如下。然而如下的优选实施方式与附图仅供参考与说明用，并非用来对本发明加以限制者。
附图说明
图1为本发明的第一优选实施例所绘示的高电子迁移率晶体管的三维示意图；
图2为本发明的第一优选实施例中的电子迁移率晶体管的上视图；
图3为本发明的第一优选实施例所绘示的电子迁移率晶体管的上视图的变化型；
图4为本发明的第一优选实施例所绘示的电子迁移率晶体管的上视图的另一变化型；
图5为本发明的第二优选实施例所绘示的高电子迁移率晶体管的三维示意图；
图6为本发明的第二优选实施例中的电子迁移率晶体管的上视图；
图7为本发明的第二优选实施例所绘示的电子迁移率晶体管的上视图的变化型；
图8为本发明的第二优选实施例所绘示的电子迁移率晶体管的上视图的另一变化型；
图9至图10为本发明的一优选实施例所绘示的制作本体和指状部位都为具有P型掺质的高电子迁移率晶体管的方法的示意图；
图11至图12为本发明的另一优选实施例所绘示的制作本体和指状部位都为具有P型掺质的高电子迁移率晶体管的方法的示意图；
图13至图14为本发明的一优选实施例所绘示的制作本体和指状部位分别具有P型掺质的化合物层和未掺杂的化合物层的高电子迁移率晶体管的方法的示意图；
图15至图16为本发明的另一优选实施例所绘示的制作本体和指状部位分别具有P型掺质的化合物层和未掺杂的化合物层的高电子迁移率晶体管的方法的示意图。
主要元件符号说明
10:基底
12:第一III-V族化合物层
14:第二III-V族化合物层
16:第三III-V族化合物层
16a:本体
16b:指状部位
16c:指状部位
18:源极电极
20:漏极电极
22:栅极电极
24:二维电子气
26:第一保护层
28:第一开口
30:第二开口
32:第二保护层
36:第三开口
38:掩模层
40:未掺杂的III-V族化合物层
42:保护层
44:第一开口
46:第二开口
100:高电子迁移率晶体管
200:高电子迁移率晶体管
300:高电子迁移率晶体管
400:高电子迁移率晶体管
A:转角处
具体实施方式
图1为根据本发明的第一优选实施例所绘示的高电子迁移率晶体管的三维示意图。图2为本发明的第一优选实施例中的电子迁移率晶体管的上视图，其中为了清楚显示第三III-V族化合物层的结构，因此省略了源极电极、漏极电极和栅极电极。
请同时参阅图1和图2，一种高电子迁移率晶体管100包含一基底10，一第一III-V族化合物层12覆盖于基底10上，一第二III-V族化合物层14设置于第一III-V族化合物层12上，第二III-V族化合物层14的组成与第一III-V族化合物层12不同，一第三III-V族化合物层16设置于第二III-V族化合物层14上，其中第一III-V族化合物层12和第三III-V族化合物层16由可以由相同的第III族和第V族元素组成或是由不同的第III族和第V族元素组成，第三III-V族化合物层16包含一本体16a和多个指状部位16b，其中各个指状部位16b和本体相连16a，各个指状部位16b彼此平行且彼此不接触，在图2中以虚线区隔出本体16a和指状部位16b，但在实际元件上并未设置该虚线。一源极电极18设置在本体16a的一侧并且接触第一III-V族化合物层12，一漏极电极20设置在本体16a的另一侧并且接触第一III-V族化合物层12，一栅极电极22设置在本体16a的正上方。本体16a作为高电子迁移率晶体管100的栅极。
根据本发明的优选实施例，第一III-V族化合物层12和第三III-V族化合物层16可以为氮化镓或氮化铝镓，但第一III-V族化合物层12为未掺杂的III-V族化合物层，而第三III-V族化合物层16为P型的III-V族化合物层，举例而言第一III-V族化合物层12可以为未掺杂的氮化镓，第三III-V族化合物层16可以为P型氮化镓，此外第三III-V族化合物层16中没有N型掺质，也就是本体16a和指状部位16b中没有N型掺质。第二III-V族化合物层14包含氮化铝镓、氮化铝铟、氮化铝铟镓或氮化铝，在本实施例中第二III-V族化合物层14为未掺杂的氮化铝镓。源极电极18、漏极电极20和栅极电极22可以各自包含金、钨、钴、镍、钛、钼、铜、铝、钽、钯、铂、上述材料的化合物、复合层或合金，铜、铝或钨。基底10包含硅基底、一锗基底、一砷化镓基底、一硅锗基底、一磷化铟基底、一氮化镓基底、一碳化硅基底或是一硅覆绝缘基底。高电子迁移率晶体管100为一常关(normally-off)型晶体管，当高电子迁移率晶体管100开启时，二维电子气24形成在第一III-V族化合物层12和第二III-V族化合物层14的界面中。
此外，第三III-V族化合物层16的各个指状部位16b设置在本体16a和漏极电极20之间，并且指状部位16b朝向远离本体16a的方向延伸，如此第三III-V族化合物层16构成一梳子状轮廓。虽然在第一优选实施例中，指状部位16b的数量为4个，然而指状部位16b的数量可以依据产品需求不同而调整。值得注意的是：被多个指状部位16b所覆盖的第一III-V族化合物层12和第二III-V族化合物层14的界面的电场变平均。电场变平均可以提升高电子迁移率晶体管100的耐压能力，也就是高电子迁移率晶体管100的击穿电压会增加。另一方面，若是第三III-V族化合物层16没有指状部位16b只有本体16a，在本体16a转角处下方会有极大的电场，特别是靠近漏极电极20的转角处A会有大量电荷聚集，如此就容易产生漏电流，也就是电子迁移率晶体管100的击穿电压会较低。
此外，本发明特别将由本体16a延伸出来的指状部位16b制作成互不相连的原因在于：由于指状部位16b之间留有空隙，因此在本体16a正下方到漏极电极20之间的第一III-V族化合物层12和第二III-V族化合物层14的界面，依然有部分位置没有被指状部位16b覆盖，所以可以生成二维电子气24，当高电子迁移率晶体管100开启时，二维电子气24就可以在没有被指状部位16b覆盖的下方流动。反之，若是将本体16a至漏极电极20之间都以连续的第三III-V族化合物层16完全覆盖，则会导致本体16a正下方到漏极电极20之间的第一III-V族化合物层12和第二III-V族化合物层14的界面之间完全不会生成二维电子气24，当高电子迁移率晶体管100开启时，就需要更大的电压才能让电子通过，也就是说以连续的第三III-V族化合物层16覆盖本体16a至漏极电极20的高电子迁移率晶体管的导通电阻(Ron)会比用指状部位16b覆盖本体16a至漏极电极20的高电子迁移率晶体管100的导通电阻(Ron)大。
图3为根据本发明的第一优选实施例所绘示的电子迁移率晶体管的上视图的变化型，图4为根据本发明的第一优选实施例所绘示的电子迁移率晶体管的上视图的另一变化型，其中为了清楚显示第三III-V族化合物层的结构，因此省略了源极电极、漏极电极和栅极电极。在图3和图4中具有相同功能的元件将使用和第一优选实施例中相同的标号。
如上文所述第三III-V族化合物层16由一本体16a和多个指状部位16b组成，在图2中以指状部位16b向漏极电极20延伸为例，也就是说指状部位16b只在本体16a和漏极电极20之间，然而不限于此。如图3所示，指状部位16a是向源极电极18延伸，而且只在本体16a和源极电极18之间。如图4所示，指状部位18b可以同时向漏极电极20和源极电极18延伸。
图5为根据本发明的第二优选实施例所绘示的高电子迁移率晶体管的三维示意图。图6为本发明的第二优选实施例中的电子迁移率晶体管的上视图，其中为了清楚显示第三III-V族化合物层的结构，因此省略了源极电极、漏极电极和栅极电极。在图5和图6中具有相同功能的元件将使用和第一优选实施例中相同的标号。
第一优选实施例和第二优选实施例的差别在于第二优选实施例中的第三III-V族化合物层16是由具有P型掺质的III-V族化合物层和未掺杂的III-V族化合物层所组成，详细来说第二优选实施例中的本体16a是由具有P型掺质的III-V族化合物层构成，而指状部位16c是由未掺杂的III-V族化合物层构成，并且本体16a和指状部位16c的III-V族化合物层是由相同的第III族和第V族元素组成，举例而言，本体16a可以是P型氮化镓而指状部位16c可以是未掺杂的氮化镓，并且本体16a和指状部位16b中都没有N型掺质。除此之外，第二优选实施例中其它元件位置都和第一优选实施例中的相同，在此不再赘述。另外不论指状部位16b/16c是由具有P型掺质的III-V族化合物层构成或者是由未掺杂的III-V族化合物层构成，对高电子迁移率晶体管100/200的差别只在于指状部位16b是P型掺质的III-V族化合物层时，其所形成的二维电子气24密度略高于指状部位16c是未掺杂的III-V族化合物层。然而不论指状部位16b/16c是由具有P型掺质的III-V族化合物层构成或者是由未掺杂的III-V族化合物层构成的高电子迁移率晶体管100/200，都具有耐高压以及低导通电阻的特性。
图7为根据本发明的第二优选实施例所绘示的电子迁移率晶体管的上视图的变化型，图8为根据本发明的第二优选实施例所绘示的电子迁移率晶体管的上视图的另一变化型，其中为了清楚显示第三III-V族化合物层的结构，因此图7和图8中省略了源极电极、漏极电极和栅极电极，并且在图7和图8中具有相同功能的元件将使用和第一优选实施例中相同的标号。
在图6中以指状部位16c向漏极电极20延伸为例，也就是说指状部位16c只在本体16a和漏极电极20之间，然而不限于此。如图7所示，指状部位16c是向源极电极18延伸，并且只在本体16a和源极电极18之间。如图8所示指状部位16c可以同时向漏极电极20和源极电极18延伸。
以下将说明数种制作本发明高电子迁移率晶体管的方法作为示范，但本发明的高电子迁移率晶体管不限制于该些制作方法。图9至图10为根据本发明的一优选实施例所绘示的制作本体和指状部位都为具有P型掺质的高电子迁移率晶体管的方法，图11至图12为根据本发明的另一优选实施例所绘示的制作本体和指状部位都为具有P型掺质的高电子迁移率晶体管的方法，其中具有相同功能的元件将使用和第一优选实施例中相同的标号。
如图9所示，首先提供一基底10，然后依序形成一第一III-V族化合物层12和一第二III-V族化合物层14覆盖基底10，形成一第三III-V族化合物层16设置于第二III-V族化合物层14上。根据本发明的优选实施例，第一III-V族化合物层12和第三III-V族化合物层16为都为氮化镓，然而第一III-V族化合物层12为未掺杂的氮化镓，第三III-V族化合物层16为P型氮化镓，第二III-V族化合物层14为未掺杂的氮化铝镓。
如图10所示，进行一光刻蚀刻制作工艺，图案化第三III-V族化合物层16使得第三III-V族化合物层16形成一本体16a和多个指状部位16b，指状部位16b是由本体16a延伸出来。接着如图1所示先同时形成源极电极18和漏极电极20在第三III-V族化合物层16两侧，源极电极18和漏极电极20接触第一III-V族化合物层12和第二III-V族化合物层14，之后再形成一栅极电极22接触本体16a。至此本发明的高电子迁移率晶体管100业已完成。
根据本发明的另一制作方法，如图11所示，首先提供一基底10，然后依序形成一第一III-V族化合物层12和一第二III-V族化合物层14覆盖基底10。接着形成一第一保护层26覆盖第二III-V族化合物层，接着图案化第一保护层26，在第一保护层26上蚀刻出第一开口28作为后续第三III-V族化合物层16的预定位置，接着形成一第三III-V族化合物层16填满第一开口28，此时第三III-V族化合物层16配合第一开口28的形状形成本体16a和指状部位16b。
如图12所示再次蚀刻第一保护层26，在第一保护层上形成两个第二开口30曝露出第一III-V族化合物层12，两个第二开口30分别作为后续形成源极电极18和漏极电极20的预定位置，接着形成源极电极18和漏极电极20填入第二开口30。然后形成一第二保护层32覆盖第一保护层26、第三III-V族化合物层16、源极电极18和漏极电极20，然后蚀刻第二保护层32在第二保护层上形成数个第三开口36，从第三开口36分别曝露出本体16a、源极电极18和漏极电极20，然后形成栅极电极22填入第三开口36，使得栅极电极22接触本体16a。至此本发明的高电子迁移率晶体管300业已完成。第一保护层26和第二保护层32可以为氮化硅或氮化铝。
图13至图14为根据本发明的一优选实施例所绘示的制作本体和指状部位分别具有P型掺质的化合物层和未掺杂的化合物层的高电子迁移率晶体管的方法，图15至图16根据本发明的另一优选实施例所绘示的制作本体和指状部位分别具有P型掺质的化合物层和未掺杂的化合物层的高电子迁移率晶体管的方法，其中具有相同功能的元件将使用和第一优选实施例中相同的标号。
如图13所示，首先提供一基底10，然后依序形成一第一III-V族化合物层12、一第二III-V族化合物层14和一具有P型掺质的III-V族化合物层覆盖基底10。根据本发明的优选实施例，第一III-V族化合物层12为未掺杂的氮化镓，具有P型掺质的III-V族化合物层为P型氮化镓，第二III-V族化合物层14为未掺杂的氮化铝镓。接着形成一掩模层38覆盖具有P型掺质的III-V族化合物层，然后图案化掩模层38，之后以掩模层38为掩模图案化具有P型掺质的III-V族化合物层形成一本体16a。如图14所示，形成一未掺杂的III-V族化合物层40覆盖第二III-V族化合物层。如图5所示，移除掩模层38后，图案化未掺杂的III-V族化合物层40以形成多个指状部位16c，此时未掺杂的III-V族化合物层40和具有P型掺质的III-V族化合物层组成第三III-V族化合物层16。然后形成源极电极18、漏极电极20和栅极电极22，其中源极电极18和漏极电极20接触第一III-V族化合物层12，并且栅极电极22接触本体16a。
根据本发明的另一制作方法，接续图13中已形成本体16a后，如图15所示，移除掩模层38，之后形成一保护层42覆盖本体16a和第二III-V族化合物层14，图案化保护层42以在保护层42上形成一第一开口44定义出指状部位16c的预定位置，并且第二III-V族化合物层14由第一开口44曝露出来，接着形成一未掺杂的III-V族化合物层填满第一开口44以形成指状部位16c。如图16所示，图案化保护层42以在保护层42上形成多个第二开口46分别定义出源极电极18、漏极电极20和栅极电极22的预定位置，然后形成源极电极18、漏极电极20和栅极电极22各自填入第二开口46，其中源极电极18和漏极电极20接触第一III-V族化合物层12，并且栅极电极22接触本体16a。至此本发明的高电子迁移率晶体管400业已完成。
本发明特别将常关型高电子迁移率晶体管的本体延伸出数个指状部位，如此可使指状部位覆盖的第一III-V族化合物层和第二III-V族化合物层的界面的电场变平均、增加高电子迁移率晶体管的耐压能力。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (20)

1.一种高电子迁移率晶体管，其特征在于，包含：
第一III-V族化合物层；
第二III-V族化合物层，设置于该第一III-V族化合物层上，该第二III-V族化合物层的组成与该第一III-V族化合物层不同；
第三III-V族化合物层，设置于该第二III-V族化合物层上，该第三III-V族化合物层包含一本体和多个指状部位，其中该多个指状部位和该本体相连，各该指状部位彼此平行且彼此不接触；
源极电极，设置在该本体的一侧并且接触该第一III-V族化合物层；
漏极电极，设置在该本体的另一侧并且接触该第一III-V族化合物层；以及
栅极电极，设置在该本体的正上方。
2.如权利要求1所述的高电子迁移率晶体管，其中该本体和该多个指状部位为相同的具有P型掺质的III-V族化合物层。
3.如权利要求1所述的高电子迁移率晶体管，其中该本体为具有P型掺质的III-V族化合物层，并且该多个指状部位为未掺杂的III-V族化合物层。
4.如权利要求1所述的高电子迁移率晶体管，该第一III-V族化合物层包含氮化镓或氮化铝镓、该第三III-V族化合物层包含氮化镓或氮化铝镓，该第二III-V族化合物层包含氮化铝镓、氮化铝铟、氮化铝铟镓或氮化铝。
5.如权利要求1所述的高电子迁移率晶体管，其中该多个指状部位只设置在该本体和该漏极电极之间。
6.如权利要求1所述的高电子迁移率晶体管，其中该多个指状部位只设置在该本体和该源极电极之间。
7.如权利要求1所述的高电子迁移率晶体管，其中该多个指状部位设置在该本体和该漏极电极之间以及该本体和该源极电极之间。
8.如权利要求1所述的高电子迁移率晶体管，其中该多个指状部位中没有N型掺质。
9.如权利要求1所述的高电子迁移率晶体管，其中各该指状部位朝向远离该本体的方向延伸。
10.一种高电子迁移率晶体管的制作方法，包含：
形成第一III-V族化合物层和第二III-V族化合物层，该第二III-V族化合物层设置于该第一III-V族化合物层上，该第二III-V族化合物层的组成与该第一III-V族化合物层不同；
形成第三III-V族化合物层设置于该第二III-V族化合物层上，其中该第三III-V族化合物层包含本体和多个指状部位，该多个指状部位和该本体相连，并且各该指状部位彼此平行且彼此不接触；以及
形成源极电极、漏极电极和栅极电极，其中该源极电极设置在该本体的一侧、该漏极电极设置在该本体的另一侧以及该栅极电极设置在该本体的正上方。
11.如权利要求10所述的高电子迁移率晶体管的制作方法，其中该第三III-V族化合物层的形成方式包含：
形成具有P型掺质的III-V族化合物层；
图案化该具有P型掺质的III-V族化合物层以形成该本体和该多个指状部位；以及
在图案化该具有P型掺质的III-V族化合物层之后，形成该源极电极、该漏极电极和和该栅极电极，其中该源极电极和该漏极电极接触该第一III-V族化合物层，并且该栅极电极接触该本体。
12.如权利要求10所述的高电子迁移率晶体管的制作方法，其中该第三III-V族化合物层的形成方式包含：
在形成该第三III-V族化合物层之前，形成第一保护层覆盖该第二III-V族化合物层；
图案化该第一保护层以在该第一保护层上形成第一开口定义出该本体和该多个指状部位的预定位置，并且该第二III-V族化合物层由该第一开口曝露出来；
形成具有P型掺质的III-V族化合物层填满该第一开口以形成该本体和该多个指状部位；
在形成该本体和该多个指状部位之后，图案化该第一保护层以在该第一保护层上形成两个第二开口分别定义出该源极电极和该漏极电极的预定位置；
形成该源极电极和该漏极电极填入各该第二开口，其中该源极电极和该漏极电极接触该第一III-V族化合物层；
形成第二保护层覆盖该第一保护层、该本体、该多个指状部位、该源极电极和该漏极电极；
图案化该第二保护层以在该第二保护层上形成三个第三开口，各该第三开口分别定义出该栅极电极的预定位置并且曝露该源极电极和该漏极电极；以及
形成该栅极电极填入其中之一的该多个第三开口，并且该栅极电极接触该本体。
13.如权利要求10所述的高电子迁移率晶体管的制作方法，其中该第三III-V族化合物层的形成方式包含：
形成具有P型掺质的III-V族化合物层；
图案化该具有P型掺质的III-V族化合物层以形成该本体；
在形成该本体之后，形成未掺杂的III-V族化合物层覆盖该第二III-V族化合物层；
图案化该未掺杂的III-V族化合物层以形成该多个指状部位；
在形成该本体和该多个指状部位之后，形成该源极电极、该漏极电极和和该栅极电极，其中该源极电极和该漏极电极接触该第一III-V族化合物层，并且该栅极电极接触该本体。
14.如权利要求10所述的高电子迁移率晶体管的制作方法，其中该第三III-V族化合物层的形成方式包含：
形成具有P型掺质的III-V族化合物层；
图案化该具有P型掺质的III-V族化合物层以形成该本体；
形成保护层覆盖该本体和该第二III-V族化合物层；
图案化该保护层以在该保护层上形成第一开口定义出该多个指状部位的预定位置，并且该第二III-V族化合物层由该第一开口曝露出来；
形成未掺杂的III-V族化合物层填满该第一开口以形成该多个指状部位；
在形成该多个指状部位后，图案化该保护层以在该保护层上形成多个第二开口分别定义出该源极电极、该漏极电极和该栅极电极的预定位置；以及
形成该源极电极、该漏极电极和该栅极电极填入各该第二开口，其中该源极电极和该漏极电极接触该第一III-V族化合物层，并且该栅极电极接触该本体。
15.如权利要求10所述的高电子迁移率晶体管的制作方法，其中该第一III-V族化合物层和该第三III-V族化合物层为氮化镓，该第二III-V族化合物层包含氮化铝镓、氮化铝铟、氮化铝铟镓或氮化铝。
16.如权利要求10所述的高电子迁移率晶体管的制作方法，其中该多个指状部位只设置在该本体和该漏极电极之间。
17.如权利要求10所述的高电子迁移率晶体管的制作方法，其中该多个指状部位只设置在该本体和该源极电极之间。
18.如权利要求10所述的高电子迁移率晶体管的制作方法，其中该多个指状部位设置在该本体和该源极电极之间以及该本体和该漏极电极之间。
19.如权利要求10所述的高电子迁移率晶体管的制作方法，其中该多个指状部位中没有N型掺质。
20.如权利要求10所述的高电子迁移率晶体管的制作方法，其中各该指状部位朝向远离该本体的方向延伸。
CN202011457077.3A 2020-12-11 2020-12-11 高电子迁移率晶体管及其制作方法 Pending CN114628511A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202011457077.3A CN114628511A (zh) 2020-12-11 2020-12-11 高电子迁移率晶体管及其制作方法
US17/152,742 US11688801B2 (en) 2020-12-11 2021-01-19 HEMT and method of fabricating the same
US17/988,720 US11935948B2 (en) 2020-12-11 2022-11-16 HEMT and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011457077.3A CN114628511A (zh) 2020-12-11 2020-12-11 高电子迁移率晶体管及其制作方法

Publications (1)

Publication Number Publication Date
CN114628511A true CN114628511A (zh) 2022-06-14

Family

ID=81894833

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011457077.3A Pending CN114628511A (zh) 2020-12-11 2020-12-11 高电子迁移率晶体管及其制作方法

Country Status (2)

Country Link
US (2) US11688801B2 (zh)
CN (1) CN114628511A (zh)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6933544B2 (en) * 2003-01-29 2005-08-23 Kabushiki Kaisha Toshiba Power semiconductor device
JP4041075B2 (ja) * 2004-02-27 2008-01-30 株式会社東芝 半導体装置
KR101843192B1 (ko) * 2011-09-30 2018-03-29 삼성전기주식회사 질화물 반도체 소자 및 그 제조방법
US20130240951A1 (en) 2012-03-13 2013-09-19 International Business Machines Corporation Gallium nitride superjunction devices
WO2016144263A1 (en) 2015-03-09 2016-09-15 Agency For Science, Technology And Research Self-aligning source, drain and gate process for iii-v nitride mishemts
CN105097911B (zh) 2015-07-29 2017-11-03 电子科技大学 一种具有结型半导体层的hemt器件
US11171203B2 (en) * 2019-05-22 2021-11-09 Virginia Tech Intellectual Properties, Inc. High electron mobility transistors with charge compensation
US11876130B2 (en) * 2019-12-03 2024-01-16 Finwave Semiconductor, Inc. III-nitride transistor with a modified drain access region
CN111989780B (zh) * 2020-07-02 2022-08-23 英诺赛科（珠海）科技有限公司 半导体装置结构和其制造的方法
JP2022084345A (ja) * 2020-11-26 2022-06-07 ローム株式会社 窒化物半導体装置

Also Published As

Publication number Publication date
US20220190149A1 (en) 2022-06-16
US11688801B2 (en) 2023-06-27
US11935948B2 (en) 2024-03-19
US20230085517A1 (en) 2023-03-16

Similar Documents

Publication Publication Date Title
US10204998B2 (en) Heterostructure device
US8963209B2 (en) Enhancement-mode HFET circuit arrangement having high power and a high threshold voltage
KR101991036B1 (ko) 갈륨 나이트라이드 트랜지스터에 대한 이온주입 및 자기정합형 게이트 구조
CN107680999B (zh) 高功率半导体元件
CN109952634B (zh) 在漏极指尖与源极之间具有导电势垒的hemt
KR20210074871A (ko) 반도체 장치 및 그 제조 방법
US20210336016A1 (en) High electron mobility transistor and fabrication method thereof
CN112242444B (zh) 高电子迁移率晶体管及其制作方法
EP4033541A1 (en) High electron mobility transistor and method for forming the same
US20230317840A1 (en) Hemt and method of fabricating the same
CN114078965A (zh) 高电子迁移率晶体管及其制作方法
CN114628511A (zh) 高电子迁移率晶体管及其制作方法
CN117981087A (zh) 降低漏电流的氮化镓半导体装置及其制造方法
CN113451403A (zh) 高电子迁移率晶体管及其制作方法
US20230387250A1 (en) Hemt with stair-like compound layer at drain
CN115832041B (zh) 半导体器件及其制造方法
US20230065509A1 (en) Group iii-v ic with different sheet resistance 2-deg resistors
KR102156377B1 (ko) 반도체 소자
CN112397584B (zh) 增强型高电子迁移率晶体管元件
KR102137749B1 (ko) 전력 반도체 소자
CN112397582B (zh) 高电子迁移率晶体管及其制作方法
KR102501473B1 (ko) 전력 반도체 장치 및 그 제조 방법
WO2023197088A1 (zh) 半导体元件及其制作方法
CN117393596A (zh) 半导体器件以及半导体器件的制造方法
TW202420559A (zh) 半導體裝置及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination