JP5226246B2 - 配線設計プログラム、配線設計方法及び配線設計装置 - Google Patents
配線設計プログラム、配線設計方法及び配線設計装置 Download PDFInfo
- Publication number
- JP5226246B2 JP5226246B2 JP2007143434A JP2007143434A JP5226246B2 JP 5226246 B2 JP5226246 B2 JP 5226246B2 JP 2007143434 A JP2007143434 A JP 2007143434A JP 2007143434 A JP2007143434 A JP 2007143434A JP 5226246 B2 JP5226246 B2 JP 5226246B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- vertex
- layout
- data
- auxiliary circle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
上記目的を達成するために、第2の発明の配線設計方法は、設計された配線のレイアウトから、該レイアウトにおける頂点を抽出する頂点抽出ステップと、前記頂点抽出ステップで抽出された前記頂点を含む端部が、異なる配線同士が接続された第1の端部及び配線と回路素子とが接続された第2の端部の何れであるか否かを前記レイアウトに基づいて判定する端部判定ステップと、前記端部判定ステップで前記第1の端部及び前記第2の端部の何れかの端部であると判定された場合、前記何れかの端部に接続される配線の形状が直線状の場合には、前記頂点抽出ステップで抽出された前記頂点を前記何れかの端部とする配線と、前記何れかの端部に接続される直線状の配線と、の成す角度に応じて異なる半径を定めた第1の補助円を、前記頂点抽出ステップで抽出された前記頂点を前記何れかの端部とする配線と、前記直線状の配線と、に接するように配置し、前記第2の端部に接続される配線の形状が円形状の場合には、前記頂点抽出ステップで抽出された前記頂点を前記第2の端部とする配線と、前記第2の端部に接続される円形状の配線と、に接する予め定めた半径を有する第2の補助円を配置する配置ステップと、前記配置ステップによって配置された前記第1の補助円と、該第1の補助円と接する前記頂点抽出ステップで抽出された前記頂点を前記何れかの端部とする配線と、前記直線状の配線と、によって囲まれた領域、及び、前記配置ステップによって配置された前記第2の補助円と、該第2の補助円と接する前記頂点抽出ステップで抽出された前記頂点を前記第2の端部とする配線と、前記円形状の配線と、によって囲まれた領域に相当する部分を前記配線のレイアウトにおける対応する部分に付加することにより前記第1の端部及び前記第2の端部を円弧化する円弧化ステップと、を含む。
上記目的を達成するために、第3の発明の配線設計装置は、設計された配線のレイアウトを示すレイアウトデータから、前記レイアウトにおける頂点を示す頂点データを抽出する頂点抽出手段と、前記頂点抽出手段で抽出された前記頂点データにより示される頂点を含む配線の端部が、異なる配線同士が接続された第1の端部及び配線と回路素子とが接続された第2の端部の何れであるか否かを前記レイアウトデータに基づいて判定する端部判定手段と、前記端部判定手段で前記第1の端部及び前記第2の端部の何れかの端部であると判定された場合、前記何れかの端部に接続される配線の形状が直線状の場合には、前記頂点抽出手段で抽出された前記頂点データにより示される頂点を前記何れかの端部とする配線と、前記何れかの端部に接続される直線状の配線と、の成す角度に応じて異なる半径を定めた第1の補助円を、前記頂点抽出手段で抽出された前記頂点データにより示される頂点を前記何れかの端部とする配線と、前記直線状の配線と、に接するように配置し、前記第2の端部に接続される配線の形状が円形状の場合には、前記頂点抽出手段で抽出された前記頂点データにより示される頂点を前記第2の端部とする配線と、前記第2の端部に接続される円形状の配線と、に接する予め定めた半径を有する第2の補助円を配置する配置手段と、前記配置手段によって配置された前記第1の補助円と、該第1の補助円と接する前記頂点抽出手段で抽出された前記頂点データにより示される頂点を前記何れかの端部とする配線と、前記直線状の配線と、によって囲まれた領域、及び、前記配置手段によって配置された前記第2の補助円と、該第2の補助円と接する前記頂点抽出手段で抽出された前記頂点データにより示される頂点を前記第2の端部とする配線と、前記円形状の配線と、によって囲まれた領域に相当する部分を示す領域データを生成する生成手段と、前記生成手段で生成された前記領域データにより示される前記領域に相当する部分を前記配線のレイアウトにおける対応する部分に付加することにより、前記第1の端部及び前記第2の端部を円弧化するように前記レイアウトデータを変更する変更手段と、を含む。
(第1実施形態)
次に、コンピュータシステム10で行なわれる、半導体パッケージの配線の第1実施形態に係るレイアウト設計処理のルーチンについて説明する。
(第2実施形態)
次に、コンピュータシステム10で行なわれる、半導体パッケージの配線の第2実施形態に係るレイアウト設計処理のルーチンについて説明する。
12 CPU
16 RAM
20 HDD
22 表示部
24 入力デバイス
30 ネットデータファイル
32 レイアウトデータファイル
34 頂点データファイル
36 円弧化指示データファイル
52 配線頂点抽出処理
56 始終端部円弧化処理
58 屈曲部円弧化処理
Claims (3)
- コンピュータに、
設計された配線のレイアウトを示すレイアウトデータから、前記レイアウトにおける頂点を示す頂点データを抽出する頂点抽出ステップと、
前記頂点抽出ステップで抽出された前記頂点データにより示される頂点を含む配線の端部が、異なる配線同士が接続された第1の端部及び配線と回路素子とが接続された第2の端部の何れであるか否かを前記レイアウトデータに基づいて判定する端部判定ステップと、
前記端部判定ステップで前記第1の端部及び前記第2の端部の何れかの端部であると判定された場合、前記何れかの端部に接続される配線の形状が直線状の場合には、前記頂点抽出ステップで抽出された前記頂点データにより示される頂点を前記何れかの端部とする配線と、前記何れかの端部に接続される直線状の配線と、の成す角度に応じて異なる半径を定めた第1の補助円を、前記頂点抽出ステップで抽出された前記頂点データにより示される頂点を前記何れかの端部とする配線と、前記直線状の配線と、に接するように配置し、前記第2の端部に接続される配線の形状が円形状の場合には、前記頂点抽出ステップで抽出された前記頂点データにより示される頂点を前記第2の端部とする配線と、前記第2の端部に接続される円形状の配線と、に接する予め定めた半径を有する第2の補助円を配置する配置ステップと、
前記配置ステップによって配置された前記第1の補助円と、該第1の補助円と接する
前記頂点抽出ステップで抽出された前記頂点データにより示される頂点を前記何れかの端部とする配線と、前記直線状の配線と、によって囲まれた領域、及び、前記配置ステップによって配置された前記第2の補助円と、該第2の補助円と接する前記頂点抽出ステップで抽出された前記頂点データにより示される頂点を前記第2の端部とする配線と、前記円形状の配線と、によって囲まれた領域に相当する部分を示す領域データを生成する生成ステップと、
前記生成ステップで生成された前記領域データにより示される前記領域に相当する部分を前記配線のレイアウトにおける対応する部分に付加することにより、前記第1の端部及び前記第2の端部を円弧化するように前記レイアウトデータを変更する変更ステップと、
を実行させるための配線設計プログラム。 - 設計された配線のレイアウトから、該レイアウトにおける頂点を抽出する頂点抽出ステップと、
前記頂点抽出ステップで抽出された前記頂点を含む端部が、異なる配線同士が接続された第1の端部及び配線と回路素子とが接続された第2の端部の何れであるか否かを前記レイアウトに基づいて判定する端部判定ステップと、
前記端部判定ステップで前記第1の端部及び前記第2の端部の何れかの端部であると判定された場合、前記何れかの端部に接続される配線の形状が直線状の場合には、前記頂点抽出ステップで抽出された前記頂点を前記何れかの端部とする配線と、前記何れかの端部に接続される直線状の配線と、の成す角度に応じて異なる半径を定めた第1の補助円を、前記頂点抽出ステップで抽出された前記頂点を前記何れかの端部とする配線と、前記直線状の配線と、に接するように配置し、前記第2の端部に接続される配線の形状が円形状の場合には、前記頂点抽出ステップで抽出された前記頂点を前記第2の端部とする配線と、前記第2の端部に接続される円形状の配線と、に接する予め定めた半径を有する第2の補助円を配置する配置ステップと、
前記配置ステップによって配置された前記第1の補助円と、該第1の補助円と接する前記頂点抽出ステップで抽出された前記頂点を前記何れかの端部とする配線と、前記直線状の配線と、によって囲まれた領域、及び、前記配置ステップによって配置された前記第2の補助円と、該第2の補助円と接する前記頂点抽出ステップで抽出された前記頂点を前記第2の端部とする配線と、前記円形状の配線と、によって囲まれた領域に相当する部分を前記配線のレイアウトにおける対応する部分に付加することにより前記第1の端部及び前記第2の端部を円弧化する円弧化ステップと、
を含む配線設計方法。 - 設計された配線のレイアウトを示すレイアウトデータから、前記レイアウトにおける頂点を示す頂点データを抽出する頂点抽出手段と、
前記頂点抽出手段で抽出された前記頂点データにより示される頂点を含む配線の端部が、異なる配線同士が接続された第1の端部及び配線と回路素子とが接続された第2の端部の何れであるか否かを前記レイアウトデータに基づいて判定する端部判定手段と、
前記端部判定手段で前記第1の端部及び前記第2の端部の何れかの端部であると判定された場合、前記何れかの端部に接続される配線の形状が直線状の場合には、前記頂点抽出手段で抽出された前記頂点データにより示される頂点を前記何れかの端部とする配線と、前記何れかの端部に接続される直線状の配線と、の成す角度に応じて異なる半径を定めた第1の補助円を、前記頂点抽出手段で抽出された前記頂点データにより示される頂点を前記何れかの端部とする配線と、前記直線状の配線と、に接するように配置し、前記第2の端部に接続される配線の形状が円形状の場合には、前記頂点抽出手段で抽出された前記頂点データにより示される頂点を前記第2の端部とする配線と、前記第2の端部に接続される円形状の配線と、に接する予め定めた半径を有する第2の補助円を配置する配置手段と、
前記配置手段によって配置された前記第1の補助円と、該第1の補助円と接する前記頂点抽出手段で抽出された前記頂点データにより示される頂点を前記何れかの端部とする配線と、前記直線状の配線と、によって囲まれた領域、及び、前記配置手段によって配置された前記第2の補助円と、該第2の補助円と接する前記頂点抽出手段で抽出された前記頂点データにより示される頂点を前記第2の端部とする配線と、前記円形状の配線と、によって囲まれた領域に相当する部分を示す領域データを生成する生成手段と、
前記生成手段で生成された前記領域データにより示される前記領域に相当する部分を前記配線のレイアウトにおける対応する部分に付加することにより、前記第1の端部及び前記第2の端部を円弧化するように前記レイアウトデータを変更する変更手段と、
を含む配線設計装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007143434A JP5226246B2 (ja) | 2007-05-30 | 2007-05-30 | 配線設計プログラム、配線設計方法及び配線設計装置 |
US12/107,911 US7904866B2 (en) | 2007-05-30 | 2008-04-23 | Computer readable recording medium with a wiring design program stored thereon and wiring design device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007143434A JP5226246B2 (ja) | 2007-05-30 | 2007-05-30 | 配線設計プログラム、配線設計方法及び配線設計装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008300519A JP2008300519A (ja) | 2008-12-11 |
JP5226246B2 true JP5226246B2 (ja) | 2013-07-03 |
Family
ID=40089719
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007143434A Expired - Fee Related JP5226246B2 (ja) | 2007-05-30 | 2007-05-30 | 配線設計プログラム、配線設計方法及び配線設計装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7904866B2 (ja) |
JP (1) | JP5226246B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102474982A (zh) * | 2009-07-06 | 2012-05-23 | 株式会社藤仓 | 贯通布线基板及其制造方法 |
TW201304107A (zh) * | 2011-05-12 | 2013-01-16 | Fujikura Ltd | 貫通配線基板、電子元件封裝體、及電子零件(二) |
JP6314619B2 (ja) * | 2014-04-10 | 2018-04-25 | 富士通株式会社 | 設計支援プログラム、設計支援方法及び設計支援装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2551939Y2 (ja) * | 1992-05-08 | 1997-10-27 | スタンレー電気株式会社 | 面実装led用プリント基板 |
JP2536398B2 (ja) * | 1993-05-15 | 1996-09-18 | 日本電気株式会社 | プリント配線パタ―ンコ―ナ修正方法 |
US5498767A (en) * | 1994-10-11 | 1996-03-12 | Motorola, Inc. | Method for positioning bond pads in a semiconductor die layout |
JPH11150342A (ja) * | 1997-11-19 | 1999-06-02 | Nec Corp | 回路基板およびこの回路基板を用いる電子機器 |
JP3398319B2 (ja) | 1997-12-16 | 2003-04-21 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
-
2007
- 2007-05-30 JP JP2007143434A patent/JP5226246B2/ja not_active Expired - Fee Related
-
2008
- 2008-04-23 US US12/107,911 patent/US7904866B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20080301617A1 (en) | 2008-12-04 |
JP2008300519A (ja) | 2008-12-11 |
US7904866B2 (en) | 2011-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5226246B2 (ja) | 配線設計プログラム、配線設計方法及び配線設計装置 | |
US8532435B1 (en) | System and method for automatically adapting images | |
JP2006190840A (ja) | 半導体パッケージ、そのid化装置、そのid認識装置及びそのid認識方法、並びに半導体集積回路チップ、そのid化装置、そのid認識装置及びそのid認識方法 | |
US6615400B1 (en) | Optimizing dense via arrays of shrunk integrated circuit designs | |
JP5504693B2 (ja) | 半導体装置の製造方法、半導体装置の製造装置、半導体装置の製造プログラム、マスクデータの生成プログラム | |
JP4443450B2 (ja) | 自動配線決定装置 | |
US7960836B2 (en) | Redundant micro-loop structure for use in an integrated circuit physical design process and method of forming the same | |
JPH10116911A (ja) | 半導体集積回路の再レイアウト方法及び半導体集積回路の再レイアウトプログラムを記録した媒体 | |
US20070022400A1 (en) | Method, program, and apparatus for designing layout of semiconductor integrated circuit | |
CN117274246A (zh) | 一种焊盘识别方法、计算机设备以及存储介质 | |
JP4562625B2 (ja) | 自動配線決定方法、およびこの自動配線決定処理をコンピュータに実行させるためのコンピュータプログラム | |
JP4935232B2 (ja) | 情報処理装置、配線設計方法及びプログラム | |
US6567954B1 (en) | Placement and routing method in two dimensions in one plane for semiconductor integrated circuit | |
JP5147448B2 (ja) | 半導体外観検査装置用画像処理装置及び半導体外観検査装置、並びに画像処理方法 | |
CN110263438B (zh) | 集成电路布局锐角修复方法和集成电路布局锐角修复系统 | |
JP3099782B2 (ja) | Camデータの自動修正装置、自動修正方法及び自動修正プログラムを記録した記録媒体 | |
JP5309728B2 (ja) | レチクルデータ作成方法及びレチクルデータ作成装置 | |
US8239793B2 (en) | Routing design method, routing design apparatus and recording medium storing routing design program | |
JP3887193B2 (ja) | ウェハマッピングシステム | |
JP2009015366A (ja) | 自動配線設計方法 | |
JP3481199B2 (ja) | 集積回路のレイアウト方法および装置 | |
JPH09232432A (ja) | 半導体集積回路装置のレイアウト圧縮方法 | |
JP2010123063A (ja) | 自動配線整形方法およびこのコンピュータプログラム | |
JP2007243099A (ja) | 半導体集積回路の自動レイアウト方法、プログラム、および装置 | |
JP3075012B2 (ja) | レイアウト検証装置及びレイアウト検証システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081224 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090209 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100329 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111005 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111011 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120207 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120405 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130121 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130128 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130312 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130314 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5226246 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160322 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |