JP3481199B2 - 集積回路のレイアウト方法および装置 - Google Patents

集積回路のレイアウト方法および装置

Info

Publication number
JP3481199B2
JP3481199B2 JP2000317245A JP2000317245A JP3481199B2 JP 3481199 B2 JP3481199 B2 JP 3481199B2 JP 2000317245 A JP2000317245 A JP 2000317245A JP 2000317245 A JP2000317245 A JP 2000317245A JP 3481199 B2 JP3481199 B2 JP 3481199B2
Authority
JP
Japan
Prior art keywords
mask
layout
aperture ratio
opening area
standard cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000317245A
Other languages
English (en)
Other versions
JP2002122974A (ja
Inventor
浩史 取屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2000317245A priority Critical patent/JP3481199B2/ja
Publication of JP2002122974A publication Critical patent/JP2002122974A/ja
Application granted granted Critical
Publication of JP3481199B2 publication Critical patent/JP3481199B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、集積回路のレイア
ウト工程内にて開口率を満足させるためのレイアウト修
正を実施させることを可能とするレイアウト方法および
装置に関するものである。
【0002】
【従来の技術】以下に、従来のレイアウト方法と開口率
計算フローについて説明する。図4は、従来のレイアウ
トから開口率を満足するまでの工程を示すフローチャー
トである。
【0003】A1は自動配置配線処理の工程、A2はレ
イアウトのデザインルールチェックの工程、A3はスタ
ンダードセルのバインドを行い物理データを作成する工
程、A4はマスク毎の開口率計算工程、A5はプロセス
の制約に対して開口率が満足しているかどうかを判定す
る工程、A6は開口率の制約不足情報を出力する工程、
A7はレイアウト修正に用いるレイアウトデータにフォ
ーマット変換する工程、A8はレイアウトエディタツー
ルで開口率を満たすように既存のレイアウトを変更する
ことなくレイアウトデータを修正する工程である。
【0004】以上のような従来の自動レイアウト方法と
開口率計算について、以下にそのフロー動作を説明す
る。まず、回路設計に基づいて集積回路の自動レイアウ
ト設計を行う(A1)。自動配置と配線が終了した後、
レイアウトしたデータがデザインルールを満足している
か確認する(A2)。スタンダードセルのバインドを行
い物理データを出力する(A3)。ここで、レイアウト
設計は完了である。次に、その物理データより開口率の
計算を行い(A4)、開口率が制約を満たすかどうか判
定する(A5)。開口率が制約を満たさない場合、レイ
アウトエディタツールを用いて、レイアウトを修正す
る。まず、開口率の制約を満たさないマスクに対してど
のぐらい開口率が不足しているかを算出する(A6)。
そして、レイアウト修正に使用するツールが自動レイア
ウトしたツールと異なっているため、レイアウト設計を
完了した物理データをレイアウト修正するツールのフォ
ーマットに変換し(A7)、論理回路やレイアウトパタ
ーンを変更することなく、ただ開口領域を確保するだけ
のためのレイアウトデータ修正を実施する(A8)。修
正完了後、再度、開口率を計算するためにフォーマット
変換を行い、制約を満足しているかどうかの判定を行う
(A5)。
【0005】
【発明が解決しようとする課題】しかしながら、上記従
来の技術では、1度レイアウト設計が完了したにもかか
わらず、開口率制約を満足していない場合には、論理回
路やレイアウトパターンを変更することなく、開口率を
確保のためにレイアウト修正の工程に戻るという後戻り
(以下イタレーションと称す)が発生し、データ変換や
修正実施の工数がかかり、開発期間に悪影響をもたらす
という問題点を有していた。
【0006】本発明は、上記従来の問題点を解決するも
ので、開口率確保のためのイタレーションをなくし開発
期間短縮を実現できる集積回路のレイアウト方法および
装置を提供することを目的とする。
【0007】
【課題を解決するための手段】この目的を達成するため
に、本発明の請求項1記載の集積回路のレイアウト方法
は、集積回路の回路設計情報に基づいて自動配置配線処
理を実施することによりレイアウト設計を行う工程と、
各スタンダードセルを形成するのに用いるマスクの種類
とそれぞれのマスクの開口面積との関係を示すテーブル
を用意する工程と、レイアウトデータより、レイアウト
されたスタンダードセルの情報と配線層情報を抽出する
工程と、前記抽出したスタンダードセルの情報と前記テ
ーブルにより、スタンダードセル部分の各マスク毎の開
口面積を算出する工程と、前記抽出した配線層情報から
配線層部分の各マスク毎の開口面積を算出する工程と、
前記スタンダードセル部分の開口面積と配線層部分の開
口面積により、チップ全体の開口率を算出する工程と、
前記チップ全体の開口率に対して各マスクが開口率の制
約条件を満たしているかを判定する工程と、判定した結
果により開口率を満たさないマスクについて、データフ
ォーマットを変更せずに前記レイアウトデータを修正し
て前記各マスクの開口率を満足するだけの開口領域を確
保する工程とを有する。
【0008】 請求項2記載の集積回路のレイアウト装
置は、集積回路の回路設計情報に基づいて自動配置配線
処理を実施することによりレイアウト設計を行う手段
と、各スタンダードセルを形成するのに用いるマスクの
種類とそれぞれのマスクの開口面積との関係を示すテー
ブルを記憶する手段と、レイアウトデータより、レイア
ウトされたスタンダードセルの情報と配線層情報を抽出
する手段と、前記抽出したスタンダードセルの情報と前
記テーブルにより、スタンダードセル部分の各マスク毎
の開口面積を算出する手段と、前記抽出した配線層情報
から配線層部分の各マスク毎の開口面積を算出する手段
と、前記スタンダードセル部分の開口面積と配線層部分
の開口面積により、チップ全体の開口率を算出する手段
と、前記チップ全体の開口率に対して各マスクが開口率
の制約条件を満たしているかを判定する手段と、判定し
た結果により開口率を満たさないマスクについて、デー
タフォーマットを変更せずに前記レイアウトデータを修
正して前記各マスクの開口率を満足するだけの開口領域
を確保する手段とを有する。
【0009】上記方法および装置により、従来までレイ
アウト終了後、データフォーマットを変換してから開口
率を計算し修正していた処理を、レイアウト設計段階で
実施することで、データの変換や工程のイタレーション
がなくなり、開発期間の短縮を実現することができる。
【0010】
【発明の実施の形態】以下本発明の実施の形態について
図面を参照しながら説明する。図1は本発明の集積回路
のレイアウト方法に関する実施の形態におけるレイアウ
ト方法のフローチャートを示すものである。
【0011】図1において、S1は自動配置配線処理の
工程、S2はレイアウトのデザインルールチェックの工
程、S3はレイアウトデータ、S4はスタンダードセル
の開口面積の情報を読み込む工程、S5はレイアウトデ
ータから配置されたスタンダードセルの情報を抽出する
工程、S6は抽出した情報から各マスクのスタンダード
セル部分の開口面積を算出する工程、S7は配線使用領
域を入力する工程、S8はレイアウトデータから配線の
情報を抽出する工程、S9は抽出した情報から各マスク
の配線部分の開口面積を算出する工程、S10はチップ
サイズを入力してチップ全体の開口率を算出する工程、
S11は各プロセス毎の開口率制約条件、S12は開口
率制約条件を満たしているかを判定する工程、S13は
開口率の制約条件が満たされない場合の開口領域を確保
する修正の工程で、これらすべての工程においてデータ
フォーマットは統一されている。
【0012】上記フローチャートについて、以下にその
方法を説明する。まず、回路設計に基づいてレイアウト
設計を開始して、自動配置配線処理を実施し(S1)、
デザインルールのチェックを行ない(S2)、デザイン
ルールを満たしていればレイアウト設計完了となる。
【0013】次にこの完了したデータに対して、2つの
観点より開口率を算出する。1つは配置されるスタンダ
ードセルである。この情報は通常、ライブラリーとして
登録されているものであるが、さらに開口率を算出する
ために必要な開口面積テーブルも準備しておく。つま
り、それぞれのスタンダードセルの形成に用いる各工程
毎のマスクの開口面積が異なるため、各スタンダードセ
ルの種類とランク(大きさ)に応じて、各マスク毎の開
口面積を表したテーブルをライブラリーに登録してお
く。
【0014】図3のインバーターのレイアウト概略図を
例として説明する。図3において、インバータは、活性
領域形成マスク部31、ゲート電極形成マスク部32、
第1メタル配線形成マスク部33、コンタクト形成マス
ク部34で構成されている。このように、1つのスタン
ダードセルを形成する場合でも、それぞれのマスクの開
口面積が異なり、さらにセルのランクによっても各マス
クの開口面積が異なるので、あらかじめ全てのスタンダ
ードセル毎に各マスクの開口面積を算出しておく。(図
3のA,B,C,D) この各スタンダードセルの開口面積の情報を読み込んで
(S4)、使用しているスタンダードセルの種類とラン
クと個数をレイアウトデータから抽出し(S5)、前記
スタンダードセルの種類とランクと個数により、各マス
ク毎のチップ全体のスタンダードセルの開口面積を算出
する(S6)。
【0015】もう1つは、スタンダードセル間などを接
続する配線である。この配線領域は、回路設計に基づく
レイアウト設計段階で特定でき(S7)、実際に使用し
ているマスク種類と配線の長さもレイアウトデータから
抽出することができる(S8)。以上の情報により、全
ての配線における各マスクの開口面積を算出する(S
9)。
【0016】以上の2つの工程を経て、実際のチップサ
イズを入力して全体の開口面積に対する各マスクの開口
率を計算する(S10)。この計算によって算出された
開口率に対して、各プロセスによる開口率の制約条件
(S11)を比較して、開口率が制約条件を満たしてい
るか判定する(S12)。この判定で開口率の制約条件
を満たしていない場合は、どのマスクがどのぐらいの開
口面積が不足しているかを算出し、データフォーマット
を変更せずにレイアウトデータを修正して(S13)、
各マスクの開口率を満足するだけの開口領域を確保す
る。修正実施後は開口率を確認するために再度、スタン
ダードセルと配線領域の情報を入力する工程から実施す
る。
【0017】以上のように本発明の実施の形態1によれ
ば、物理データに変換する前のレイアウトデータに対し
て開口率の判定および修正を行うことができるので、従
来まで発生していたイタレーションをなくすことがで
き、大幅な開発期間短縮を実現することができるもので
ある。
【0018】以下本発明の集積回路のレイアウト装置に
関する実施の形態について図面を参照しながら説明す
る。図2は本発明の集積回路のレイアウト装置に関する
実施の形態を示すレイアウト装置の概略図である。
【0019】図2において、21はホストコンピュー
タ、211はレイアウト開口率計算手段、レイアウト開
口率計算手段211内の110はレイアウト手段,11
1は開口面積入力手段,112はスタンダードセル情報
抽出手段,113はスタンダードセル開口面積算出手
段,114は配線使用領域入力手段,115は配線情報
抽出手段,116は配線開口面積算出手段,117は開
口率算出手段,118は開口率判定手段である。212
は入出力制御部、22は通常のセルライブラリー記憶装
置、23はレイアウトの配線情報記憶装置、25は表示
装置である。
【0020】上記のように構成されたレイアウト装置に
ついて以下にその動作について説明する。まず、ホスト
コンピュータ21を立ち上げ、回路設計に基づいてレイ
アウト手段110にて集積回路のレイアウト設計を行
う。この時、得られた配線情報を配線情報記憶装置23
に格納しておく。レイアウト設計完了後、あらかじめ用
意しておいた各スタンダードセル開口面積テーブルを開
口面積入力手段111により入力して、スタンダードセ
ル情報入力手段112によりレイアウトデータから抽出
したスタンダードセルの種類、ランク、個数とで、スタ
ンダードセル開口面積算出手段113を用いて全てのス
タンダードセルの各マスク毎の開口面積の合計を算出す
る。
【0021】一方、配線使用領域入力手段114により
配線された情報を配線情報記憶装置23から入力して、
レイアウトデータから配線情報抽出手段115により抽
出した配線の長さと種類を加えて、配線開口面積算出手
段116を用いて全ての配線の各マスク毎の開口面積の
合計を算出する。
【0022】これら2つの算出した開口面積に加えて、
チップサイズと各プロセスに特化した開口率制約条件を
入力して、開口率算出手段117によりチップ全体の各
マスク毎の開口率を算出し、開口率判定手段118で制
約条件を満たしているか判定を実施する。その結果を、
入出力制御部212を通して、表示装置25に出力させ
る。ここで、判定で開口率の制約条件を満たさなかった
場合、データフォーマットを変換することなく、レイア
ウト手段110に戻して、論理や既存のレイアウトを変
更することなく、レイアウトデータに対して開口領域を
確保する変更を行う。
【0023】以上のようにレイアウト開口率計算手段2
11をホストコンピュータ21に設けることにより、デ
ータを変換して複数のコンピュータで開発を行う必要が
なくり、1つのホストコンピュータで全ての操作を行う
ことで、コンピュータ間のデータ変換などの工数を削減
でき、大幅に開発期間を短縮することができるものであ
る。
【0024】
【発明の効果】以上のように本発明の集積回路のレイア
ウト方法および装置は、自動レイアウト装置による自動
レイアウト後、物理データに変換することなく、スタン
ダードセルの各マスク毎の開口面積の情報や配線層の開
口面積の情報を入力してチップ全体の開口率を計算し、
開口率の制約条件を満足するように開口領域を確保する
変更を行うため、物理データ変換後、開口率を満足する
ようにレイアウトを修正するためにレイアウトデータに
再変換するというイタレーションをなくすことができ、
物理データに変換する前のレイアウトデータに対して開
口率の判定および修正ができるようになり開発期間の短
縮を可能にすることができる。
【図面の簡単な説明】
【図1】本発明のレイアウトと開口率計算のフロー図
【図2】本発明の開口率計算装置を搭載したレイアウト
装置の構成図
【図3】スタンダードセルのマスク構成概略図
【図4】従来のレイアウトと開口率計算のフロー図
【符号の説明】
21 ホストコンピュータ 22 セルライブラリ記憶装置 23 配線情報記憶装置 25 表示装置 31 活性領域形成マスク部 32 ゲート電極形成マスク部 33 第1メタル配線形成マスク部 34 コンタクト形成マスク部 110 レイアウト手段 111 開口面積入力手段 112 スタンダードセル情報抽出手段 113 スタンダードセル開口面積算出手段 114 配線使用領域入力手段 115 配線情報抽出手段 116 配線開口面積算出手段 117 開口率算出手段 118 開口率判定手段 211 レイアウト開口率計算手段 212 入出力制御部
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) G03F 1/08 H01L 21/82

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】集積回路の回路設計情報に基づいて自動配
    置配線処理を実施することによりレイアウト設計を行う
    工程と、 各スタンダードセルを形成するのに用いるマスクの種類
    とそれぞれのマスクの開口面積との関係を示すテーブル
    を用意する工程と、レイアウトデータ より、レイアウトされたスタンダード
    セルの情報と配線層情報を抽出する工程と、 前記抽出したスタンダードセルの情報と前記テーブルに
    より、スタンダードセル部分の各マスク毎の開口面積を
    算出する工程と、 前記抽出した配線層情報から配線層部分の各マスク毎の
    開口面積を算出する工程と、 前記スタンダードセル部分の開口面積と配線層部分の開
    口面積により、チップ全体の開口率を算出する工程と、 前記チップ全体の開口率に対して各マスクが開口率の制
    約条件を満たしているかを判定する工程と、 判定した結果により開口率を満たさないマスクについ
    て、データフォーマットを変更せずに前記レイアウトデ
    ータを修正して前記各マスクの開口率を満足するだけの
    開口領域を確保する工程とを有する集積回路のレイアウ
    ト方法。
  2. 【請求項2】集積回路の回路設計情報に基づいて自動配
    置配線処理を実施することによりレイアウト設計を行う
    手段と、 各スタンダードセルを形成するのに用いるマスクの種類
    とそれぞれのマスクの開口面積との関係を示すテーブル
    を記憶する手段と、レイアウトデータ より、レイアウトされたスタンダード
    セルの情報と配線層情報を抽出する手段と、 前記抽出したスタンダードセルの情報と前記テーブルに
    より、スタンダードセル部分の各マスク毎の開口面積を
    算出する手段と、 前記抽出した配線層情報から配線層部分の各マスク毎の
    開口面積を算出する手段と、 前記スタンダードセル部分の開口面積と配線層部分の開
    口面積により、チップ全体の開口率を算出する手段と、 前記チップ全体の開口率に対して各マスクが開口率の制
    約条件を満たしているかを判定する手段と、 判定した結果により開口率を満たさないマスクについ
    て、データフォーマットを変更せずに前記レイアウトデ
    ータを修正して前記各マスクの開口率を満足するだけの
    開口領域を確保する手段とを有する集積回路のレイアウ
    ト装置。
JP2000317245A 2000-10-18 2000-10-18 集積回路のレイアウト方法および装置 Expired - Fee Related JP3481199B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000317245A JP3481199B2 (ja) 2000-10-18 2000-10-18 集積回路のレイアウト方法および装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000317245A JP3481199B2 (ja) 2000-10-18 2000-10-18 集積回路のレイアウト方法および装置

Publications (2)

Publication Number Publication Date
JP2002122974A JP2002122974A (ja) 2002-04-26
JP3481199B2 true JP3481199B2 (ja) 2003-12-22

Family

ID=18796065

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000317245A Expired - Fee Related JP3481199B2 (ja) 2000-10-18 2000-10-18 集積回路のレイアウト方法および装置

Country Status (1)

Country Link
JP (1) JP3481199B2 (ja)

Also Published As

Publication number Publication date
JP2002122974A (ja) 2002-04-26

Similar Documents

Publication Publication Date Title
JP2954894B2 (ja) 集積回路設計方法、集積回路設計のためのデータベース装置および集積回路設計支援装置
US8239803B2 (en) Layout method and layout apparatus for semiconductor integrated circuit
JP3024593B2 (ja) レイアウト設計方法およびレイアウト設計装置
US7784003B2 (en) Estimation of process variation impact of slack in multi-corner path-based static timing analysis
WO2007072562A1 (ja) ノイズチェック方法および装置並びにノイズチェックプログラムを記録したコンピュータ読取可能な記録媒体
JP2006004191A (ja) ノイズチェック方法および装置並びにノイズチェックプログラムおよび同プログラムを記録したコンピュータ読取可能な記録媒体
US8234605B2 (en) Minimal leakage-power standard cell library
US7555737B2 (en) Auxiliary method for circuit design
US20080104563A1 (en) Timing verification method and timing verification apparatus
US6931610B1 (en) Method for rapid estimation of wire delays and capacitances based on placement of cells
JP3481199B2 (ja) 集積回路のレイアウト方法および装置
US20040010761A1 (en) Integrated circuit design flow with capacitive margin
US7418675B2 (en) System and method for reducing the power consumption of clock systems
US8132141B2 (en) Method and apparatus for generating a centerline connectivity representation
US7490310B2 (en) Method for creating a layout for an electronic circuit
JP2006338090A (ja) 半導体集積回路の設計方法および設計装置
JP3288336B2 (ja) 半導体集積回路の設計方法
CN117391034B (zh) 版图设计文件修正方法及装置
WO1998055950A1 (en) Integrated circuit layout synthesis tool
JPH09330339A (ja) 自動記述分割装置
JP2009302179A (ja) 半導体集積回路のレイアウトシステム及び方法
JP2910730B2 (ja) 階層レイアウト設計方法および階層レイアウト設計装置
JP2000150659A (ja) 半導体集積回路装置のレイアウト設計方法
US6526560B1 (en) Macro cell creating method, apparatus and library thereof, and recording medium
JP2007328745A (ja) フロアプラン生成装置及びその制御方法、プログラム、記憶媒体

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees