JP5309728B2 - レチクルデータ作成方法及びレチクルデータ作成装置 - Google Patents

レチクルデータ作成方法及びレチクルデータ作成装置 Download PDF

Info

Publication number
JP5309728B2
JP5309728B2 JP2008168725A JP2008168725A JP5309728B2 JP 5309728 B2 JP5309728 B2 JP 5309728B2 JP 2008168725 A JP2008168725 A JP 2008168725A JP 2008168725 A JP2008168725 A JP 2008168725A JP 5309728 B2 JP5309728 B2 JP 5309728B2
Authority
JP
Japan
Prior art keywords
data
area
scribe
reticle
dummy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008168725A
Other languages
English (en)
Other versions
JP2010008772A (ja
Inventor
健次 鈴木
志定 堀江
勝人 小島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2008168725A priority Critical patent/JP5309728B2/ja
Priority to US12/485,396 priority patent/US8513777B2/en
Publication of JP2010008772A publication Critical patent/JP2010008772A/ja
Application granted granted Critical
Publication of JP5309728B2 publication Critical patent/JP5309728B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7084—Position of mark on substrate, i.e. position in (x, y, z) of mark, e.g. buried or resist covered mark, mark on rearside, at the substrate edge, in the circuit area, latent image mark, marks in plural levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/54466—Located in a dummy or reference die
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

この発明は、半導体装置の露光工程で使用するレチクルを作成するためのデータ作成方法に関するものである。
近年の半導体集積回路装置の微細化によるレチクルコストの高騰にともない、複数の異なる種類のチップを１つのレチクルで露光するマルチチップ用レチクルが採用されている。また、マルチチップの中でも、チップの種類が異なるだけでなく、サイズも異なるチップを同一レチクルで露光するマルチダイ用レチクルも採用されている。
図１６は、マルチダイ用レチクルのイメージを示す。図中、Ｍ１，Ｍ２，Ｍ３は、メインチップを露光するためのパターン、すなわち基板に所要のデバイスパターンを露光するためのパターンが生成される領域であり、さらに多数層の配線層を露光するための露光パターンが生成される領域である。
メインチップ領域Ｍ１〜Ｍ３以外の領域は、チップが形成されない未配置領域ＮＬであり、デバイスを露光するための露光パターン及び配線層を露光するための露光パターンは生成されず、基板上には配線間絶縁層のみが積層され、配線層は生成されない。
図１５は、上記のようなマルチダイ用レチクルを使用して形成されたウェハ基板Ｗのメインチップ領域及び未配置領域の断面図を示し、図１６におけるＣ−Ｃ線に対応する基板断面を示す。同図に示すように、メインチップ領域Ｍ１，Ｍ３では複数層の配線層ＬＡ〜ＬＣにおいてそれぞれ金属配線ＭＬが形成されるが、未配置領域ＮＬでは、配線間絶縁層のみが積層されている。
図１７は、マルチダイ用レチクルのＣＡＤデータイメージを示す。種々のメインチップＭとともに、いろいろな形状の未配置領域ＮＬが点在している。
上記のようなマルチダイ用レチクルを生成するためのＣＡＤデータを生成する工程におけるスクライブデータの作成工程を図１８に示す。
まず、プロセス仕様データ及びプロセスパターンマークデータを取り込み（ステップ１）、スクライブラインを生成するためのデータを作成する（ステップ２）。次いで、スクライブラインにアライメントマークや検査マーク等のマークを配置する（ステップ３）。
そして、スクライブライン上に各マークを配置できた場合には、スクライブラインとメインチップ領域とを平坦化するためのダミーパターンをスクライブライン上に生成し（ステップ４，５）、生成されたＣＡＤデータを出力して（ステップ６）、データ生成工程を終了する。
また、ステップ４において、スクライブラインに各マークを配置できない場合には、エラーを出力して（ステップ７）、終了する。
このような処理により、スクライブライン上へ各種マークを配置し、スクライブ領域とメインチップ領域とを平坦化する処理が行われる。
特開昭５６−１２６４４号公報 特開昭６３−２３６０４５号公報 特開昭６２−５４９２１号公報 特開２０００−１４７７４２号公報
図１５に示すように、上記のようなマルチダイ用レチクルで生成されたウェハ基板Ｗでは、未配置領域ＮＬに金属配線ＭＬが形成されないことから、メインチップ領域Ｍ１，Ｍ３と未配置領域ＮＬとの間に段差が発生する。近年、配線層が多層化されている現状では、この段差によりメインチップ領域の配線間絶縁層に凹み部Ｑが生じ、金属配線の絶縁不良の原因となる。
また、未配置領域ＮＬでは配線間絶縁層のみが積層されているが、近年の配線層の多層化により、配線間絶縁層に物理的に脆弱な低誘電率物質が使用されている現状では、ダイシング時に未配置領域ＮＬで配線間絶縁層が剥がれＨ１が発生し、その剥がれた低誘電率物質が飛散すると、その飛散物Ｈ２がチップの歩留まりを低下させる原因となる。
特許文献１〜３には、同一レチクル上にパターンの異なる２種以上のチップのパターンを生成するフォトマスクが開示されている。いずれもマルチダイ用レチクルの未配置領域に起因する上記のような問題点の開示はなく、またその問題点を解決する手段を示唆するものではない。
特許文献４には、マルチダイ用レチクルのＣＡＤデータ作成方法が開示されている。しかし、デバイス領域に隣接して最適なスクライブ領域を確保するための処理であり、未配置領域に起因する上記のような問題点を解決する手段は開示されていない。
この発明の目的は、マルチダイ用レチクルを使用して製造されるチップの歩留まりを向上させ得るマルチダイ用レチクルのデータ作成方法を提供することにある。
上記目的は、サイズの異なる複数のメインチップを含む半導体装置のレイアウトデータから前記複数のメインチップが配置されていない未配置領域を検出し、前記未配置領域を、前記未配置領域に隣接する前記複数のメインチップのスクライブ領域のうちの幅の広いスクライブ領域に沿って矩形に分割し、前記分割された矩形の周囲の辺のうちのスクライブ領域が形成されていない部分に前記幅の広いスクライブ領域と同じ幅でスクライブデータを発生し、前記分割された矩形をダミーチップとして当該ダミーチップにダミーパターンを発生するレチクルデータ作成方法により達成される。
開示されたマルチダイ用レチクルのデータ作成方法では、マルチダイ用レチクルを使用して製造されるチップの歩留まりを向上させることができる。
以下、この発明を具体化した一実施の形態を図面に従って説明する。図１は、マルチダイ用レチクルのＣＡＤデータ作成装置を示す。入力装置１は、処理装置（未配置領域検出手段、矩形分割手段、スクライブデータ発生手段、ダミーパターン発生手段、判定手段、再配置手段）２に種々の処理動作を指示するための入力信号を入力可能である。表示装置３は、前記処理装置２で生成されたＣＡＤデータを図形として表示する。
前記処理装置２は、記憶手段としてファイル４〜１２が接続される。そして、ファイル４に格納されている処理プログラムに基づいてマルチダイ用レチクルのＣＡＤデータ生成処理を行う。
ファイル５には、マルチダイ用レチクルを作成するための多数のメインチップのプロセスパターン（レイアウトデータ）が格納され、前記処理装置２はそのプロセスパターンを取り込んでＣＡＤデータの生成処理を行う。
ファイル６にはプロセスパターンマークデータが格納され、前記処理装置２はそのプロセスパターンマークデータを取り込んで、スクライブ領域へのアライメントマークあるいは検査マーク等の配置を行う。
ファイル７にはプロセス仕様データが格納され、処理装置２は当該プロセス仕様に沿ってＣＡＤデータの生成処理を行う。
ファイル８にはスクライブ領域に配置するマークに関するライブラリデータと、各マークを配置する際の配置制約条件データが格納され、前記処理装置２はその配置制約条件データに基づいてマークの配置処理を行う。
ファイル９にはダミーパターン発生ルールが格納され、前記処理装置２はそのダミーパターン発生ルールに従って未配置領域あるいはスクライブ領域にダミーパターンを生成する。
ファイル１０には前記処理装置２で生成されたメインチップ領域データが一時的に格納される。また、ファイル１１には前記処理装置２で生成された未配置領域データが一時的に格納される。
ファイル１２には前記処理装置２で生成された未配置領域の分割矩形データが一時的に格納される。
次に、上記のようなＣＡＤデータ作成装置の処理装置２でレチクルのチップ未配置領域へのデータ生成動作を図２〜図４に示すフローチャートと図５〜図１２に示すレチクルイメージを示す説明図に基づいて説明する。
図２に示すように、ＣＡＤデータの生成処理が開始されると、前記処理装置２への処理条件の読み込みが行われる（ステップ１１）。ここでは、ファイル５に格納されているプロセスパターン、ファイル７に格納されているプロセス仕様データ等が処理装置２に取り込まれる。
次いで、ステップ１２に移行して未配置領域の検出処理が行われる。ここでは、図５に示す１ショットのレチクルデータＲＤについて説明する。図５において、Ｍ１〜Ｍ３はチップを生成するためのメインチップ領域であり、そのメインチップ領域Ｍ１〜Ｍ３間にチップが形成されない未配置領域ＮＬが存在している。
ステップ１２の処理の詳細を図３に示す。すなわち、ステップ１２ではまずレチクルデータＲＤのショットサイズの面積Ｓの算出が行われる（ステップ１２−ａ）。その面積Ｓは、図６に示すように、レチクルデータのＸ軸方向の長さｓｈｏｔＸとＹ軸方向の長さｓｈｏｔＹとの積により算出される。
次いで、図７に示すように、前記メインチップ領域Ｍ１〜Ｍ３の面積の総和Ｓｎを算出する（ステップ１２−ｂ）。各メインチップ領域Ｍ１〜Ｍ３の面積Ｓｍ１，Ｓｍ２，Ｓｍ３は、ショットサイズの面積Ｓと同様に、各チップのＸ軸方向の長さとＹ軸方向の長さの積で算出される。そして、総和ＳｎはＳｍ１＋Ｓｍ２＋Ｓｍ３で算出される。
次いで、ショットサイズの面積Ｓからメインチップ領域Ｍ１〜Ｍ３の面積の総和Ｓｎを減算した値が０より大きいか否かを判定する（ステップ１２−ｃ）。そして、Ｓ−Ｓｎが０より大きい場合には未配置領域ＮＬが存在するため、ステップ１２−ｄに移行してその未配置領域を出力してファイル１１に一時的に格納する。
未配置領域ＮＬの出力は、図８に示すように、未配置領域ＮＬの各頂点Ｐｚ１〜Ｐｚ８のＸ−Ｙ座標を出力する。
ステップ１２−ｃにおいて、Ｓ−Ｓｎが０以下である場合にはステップ１２−ｅに移行し、Ｓ−Ｓｎが０である場合には未配置領域ＮＬがないので、次のステップに移行する。また、Ｓ−Ｓｎが０未満である場合には、エラーを出力する。
ステップ１２で、未配置領域ＮＬが出力されると、ステップ１３からステップ１４に移行する。なお、ステップ１２で未配置領域が出力されない場合には、ステップ１７へ移行する。
ステップ１４では、未配置領域ＮＬの分割処理を行う。ステップ１４の詳細を図４に示す。ステップ１４−ａでは、ファイル１１から未配置領域データを取り込み、ステップ１４−ｂでは未配置領域ＮＬを頂点Ｐｚの数が４となる単純矩形に分割する。
図９は、未配置領域ＮＬを頂点Ｐｚ４を含むＸ軸方向の線分と、頂点Ｐｚ５を含むＸ軸方向の線分で未配置領域（矩形分割領域）ＮＬ１〜ＮＬ３に分割した例を示す。図１０は、未配置領域ＮＬを頂点Ｐｚ４を含むＹ軸方向の線分と、頂点Ｐｚ５を含むＹ軸方向の線分で未配置領域（矩形分割領域）ＮＬ４〜ＮＬ６に分割した例を示す。
Ｘ軸方向に分割するかＹ軸方向に分割するかは、メインチップＭ３のＸ軸方向のスクライブ領域の幅とＹ軸方向のスクライブ領域の幅の広い方に連なる線分を優先して選択する。スクライブ領域の幅の広い方を選択することにより、スクライブ領域に配置するマークの数を増加させることができるからである。
ついで、ステップ１５に移行して、ダミーチップの発生処理を行う。図１１では、分割した未配置領域ＮＬ１〜ＮＬ３をダミーチップＤ１〜Ｄ３とした場合を示し、図１２は、未配置領域ＮＬ４〜ＮＬ６をダミーチップＤ４〜Ｄ６とした場合を示す。
次いで、各ダミーチップ間のスクライブ領域のデータを作成し（ステップ１６）、そのスクライブ領域へマークを配置する処理を行う（ステップ１７）。
次いで、必要なマークを配置できたか否かを判定し（ステップ１８）、配置できている場合にはステップ１９に移行して、スクライブ領域に平坦化用のダミーパターンを生成する。そして、ダミーチップＤ１〜Ｄ３あるいは同Ｄ４〜Ｄ６に平坦化用のダミーパターン生成する（ステップ２０）。
そして、このように生成されたダミーチップのデータ及びダミーチップのスクライブ領域のデータを出力して（ステップ２１）、処理動作を終了する。
ステップ１８において、必要なマークが配置できていない場合には、ステップ２２に移行して、ステップ１５で生成したダミーチップにマークを配置可能か否かをファイル８の配置制約条件データに基づいて判定する。そして、配置可能であれば、ダミーチップ領域にマークを配置し（ステップ２３）、再度ステップ１８に移行して、マーク配置結果を判定する。
また、ステップ２２において、ダミーチップ領域へのマーク配置が不可となったときには、エラーを出力して（ステップ２４）処理動作を終了する。
図１３は、上記のような処理により、未配置領域を矩形に分割し、さらに多数のダミーチップＤとして平坦化ダミーパターンを生成したＣＡＤデータを示す。このような処理により、すべての未配置領域にダミーチップを生成可能としたレチクルデータが生成される。
上記のようなマルチダイ用レチクルのＣＡＤデータ作成装置及びそのＣＡＤデータで作成されたレチクルを使用して作成されたウェハでは、次に示す作用効果を得ることができる。
（１）マルチダイ用レチクルのチップ未配置領域にダミーパターンを備えたダミーチップ領域を生成することができる。従って、このマルチダイ用レチクルで生成したウェハのメインチップ領域と未配置領域を平坦化することができる。
（２）未配置領域にダミーパターンを備えたダミーチップをレイアウトすることができる。従って、図１４に示すように、ウェハ上の未配置領域に形成されるダミーパターンＤＰにより、未配置領域の配線間絶縁層の物理的強度を確保して、ダイシング時の配線間絶縁層の剥がれを防止することができる。
（３）ダミーチップ領域にもプロセスパターンのマークを配置することができる。従って、ダイシング領域に配置しきれないマークをダミーチップ領域に配置して、マーク数の増大に対処することができる。
（４）未配置領域を矩形に分割し、その矩形をダミーチップとしてスクライブ領域を生成するので、ウェハ基板上に形成されたメインチップ及びダミーチップは、スクライブ領域に沿ってダイシングすることにより容易に取り出すことができる。
上記実施の形態は、以下の態様で実施してもよい。
・ダミーチップに生成するダミーパターンは、平坦化の観点からメインチップと同一数の配線層を形成することが望ましいが、少なくとも１層、任意の層に生成すれば、配線間絶縁層の剥がれを防止することができる。
レチクルデータ作成装置を示すブロック図である。 レチクルデータ作成装置の動作を示すフローチャートである。 レチクルデータ作成装置の動作を示すフローチャートである。 レチクルデータ作成装置の動作を示すフローチャートである。 レチクルデータ作成処理動作を示す説明図である。 レチクルデータ作成処理動作を示す説明図である。 レチクルデータ作成処理動作を示す説明図である。 レチクルデータ作成処理動作を示す説明図である。 レチクルデータ作成処理動作を示す説明図である。 レチクルデータ作成処理動作を示す説明図である。 レチクルデータ作成処理動作を示す説明図である。 レチクルデータ作成処理動作を示す説明図である。 マルチダイレチクル用のＣＡＤデータイメージを示す説明図である。 ウェハ基板のメインチップ領域及び未配置領域を示す断面図である。 従来のメインチップ領域及び未配置領域を示す断面図である。 マルチダイ用レチクルのイメージを示す説明図である。 従来のマルチダイレチクル用のＣＡＤデータイメージを示す説明図である。 従来のレチクルデータ作成動作を示すフローチャートである。
符号の説明
２ 未配置領域検出手段、矩形分割手段、スクライブデータ発生手段、ダミーパ
ターン発生手段（処理装置）
４〜１２ 記憶手段
Ｍ，Ｍ１〜Ｍ３ メインチップ
ＮＬ 未配置領域
Ｄ，Ｄ１〜Ｄ６ ダミーチップ
ＤＰ ダミーパターン

Claims (7)

  1. サイズの異なる複数のメインチップを含む半導体装置のレイアウトデータから前記複数のメインチップが配置されていない未配置領域を検出し、
    前記未配置領域を、前記未配置領域に隣接する前記複数のメインチップのスクライブ領域のうちの幅の広いスクライブ領域に沿って矩形に分割し、
    前記分割された矩形の周囲の辺のうちのスクライブ領域が形成されていない部分に前記幅の広いスクライブ領域と同じ幅でスクライブデータを発生し、
    前記分割された矩形をダミーチップとして当該ダミーチップにダミーパターンを発生することを特徴とするレチクルデータ作成方法。
  2. 前記ダミーパターンとして、少なくとも１層の金属配線を生成することを特徴とする請求項１記載のレチクルデータ作成方法。
  3. 前記ダミーパターンとして、メインチップと同一の配線層を生成することを特徴とする請求項１記載のレチクルデータ作成方法。
  4. 前記スクライブデータを発生する際に、当該スクライブデータの領域内にすべてのマークを配置できるか否かを判定し、すべてのマークを配置できないときに前記ダミーチップの領域内に前記マークを配置することを特徴とする請求項１乃至３のいずれか１項に記載のレチクルデータ作成方法。
  5. サイズの異なる複数のメインチップを含む半導体装置のレイアウトデータから前記複数のメインチップが配置されていない未配置領域を検出する未配置領域検出手段と、
    前記未配置領域を、前記未配置領域に隣接する前記複数のメインチップのスクライブ領域のうちの幅の広いスクライブ領域に沿って矩形に分割する矩形分割手段と、
    前記分割された矩形の周囲の辺のうちのスクライブ領域が形成されていない部分に前記幅の広いスクライブ領域と同じ幅でスクライブデータを発生させるスクライブデータ発生手段と、
    前記分割された矩形をダミーチップとして当該ダミーチップにダミーパターンを発生させるダミーパターン発生手段と
    を備えたことを特徴とするレチクルデータ作成装置。
  6. 前記スクライブデータ発生手段は、
    発生した前記スクライブデータの領域内にすべてのマークを配置できるか否かを判定する判定手段と、
    すべてのマークを配置できないときに前記ダミーチップの領域内に前記マークを配置する再配置手段と
    を備えたことを特徴とする請求項５記載のレチクルデータ作成装置。
  7. 前記未配置領域検出手段で検出された未配置領域データを格納する記憶手段と、
    前記矩形分割手段で矩形に分割された未配置領域データを格納する記憶手段と、
    前記半導体装置のレイアウトデータのマークデータを格納した記憶手段と、
    前記ダミーパターンを発生させるためのルールを格納した記憶手段と
    を備えたことを特徴とする請求項５又は６記載のレチクルデータ作成装置。
JP2008168725A 2008-06-27 2008-06-27 レチクルデータ作成方法及びレチクルデータ作成装置 Expired - Fee Related JP5309728B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008168725A JP5309728B2 (ja) 2008-06-27 2008-06-27 レチクルデータ作成方法及びレチクルデータ作成装置
US12/485,396 US8513777B2 (en) 2008-06-27 2009-06-16 Method and apparatus for generating reticle data

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008168725A JP5309728B2 (ja) 2008-06-27 2008-06-27 レチクルデータ作成方法及びレチクルデータ作成装置

Publications (2)

Publication Number Publication Date
JP2010008772A JP2010008772A (ja) 2010-01-14
JP5309728B2 true JP5309728B2 (ja) 2013-10-09

Family

ID=41446375

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008168725A Expired - Fee Related JP5309728B2 (ja) 2008-06-27 2008-06-27 レチクルデータ作成方法及びレチクルデータ作成装置

Country Status (2)

Country Link
US (1) US8513777B2 (ja)
JP (1) JP5309728B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8423945B2 (en) * 2010-05-18 2013-04-16 International Business Machines Corporation Methods and systems to meet technology pattern density requirements of semiconductor fabrication processes

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5612644A (en) 1979-07-12 1981-02-07 Matsushita Electric Ind Co Ltd Manufacture of photomask
JPS6254921A (ja) 1985-09-04 1987-03-10 Nec Corp 半導体装置の製造方法
JPS63236045A (ja) 1987-03-25 1988-09-30 Matsushita Electronics Corp フオトマスク
JP2516403B2 (ja) * 1988-06-01 1996-07-24 富士通株式会社 ウエハ・スケ―ル・メモリ
JP3638778B2 (ja) * 1997-03-31 2005-04-13 株式会社ルネサステクノロジ 半導体集積回路装置およびその製造方法
JPH1174229A (ja) * 1997-08-29 1999-03-16 Toshiba Microelectron Corp 半導体装置
JP2000147742A (ja) * 1998-11-12 2000-05-26 Fujitsu Ltd 露光用マスクの製造方法
JP3065309B1 (ja) * 1999-03-11 2000-07-17 沖電気工業株式会社 半導体装置の製造方法
US6396158B1 (en) * 1999-06-29 2002-05-28 Motorola Inc. Semiconductor device and a process for designing a mask
JP2001160577A (ja) * 1999-12-02 2001-06-12 Nec Corp 半導体装置の製造方法と半導体ウェハ
JP4307664B2 (ja) * 1999-12-03 2009-08-05 株式会社ルネサステクノロジ 半導体装置
JP3651344B2 (ja) * 2000-02-03 2005-05-25 セイコーエプソン株式会社 半導体装置の製造方法
KR100509651B1 (ko) * 2001-10-31 2005-08-23 미쓰보시 다이야몬도 고교 가부시키가이샤 반도체 웨이퍼의 스크라이브 라인의 형성방법 및스크라이브 라인의 형성장치
JP4149715B2 (ja) * 2002-02-28 2008-09-17 富士通株式会社 パターン作成方法及びフォトマスク
US20030173648A1 (en) * 2002-03-16 2003-09-18 Sniegowski Jeffry Joseph Multi-die chip and method for making the same
JP2004022631A (ja) * 2002-06-13 2004-01-22 Mitsubishi Electric Corp 半導体装置およびパターン配置方法
JP4005870B2 (ja) * 2002-08-02 2007-11-14 株式会社東芝 マスク、マスクの作成方法、および半導体装置の製造方法
US6914002B2 (en) * 2002-12-28 2005-07-05 Intel Corporation Differential planarization
JP4136684B2 (ja) * 2003-01-29 2008-08-20 Ｎｅｃエレクトロニクス株式会社 半導体装置及びそのダミーパターンの配置方法
JP2004294664A (ja) * 2003-03-26 2004-10-21 Fujitsu Ltd レチクルの作成方法、およびレチクルの作成プログラム
US6900075B2 (en) * 2003-10-31 2005-05-31 Lsi Logic Corporation Mixed LVR and HVR reticle set design for the processing of gate arrays, embedded arrays and rapid chip products
JP4619705B2 (ja) * 2004-01-15 2011-01-26 株式会社東芝 半導体装置
JP4377300B2 (ja) * 2004-06-22 2009-12-02 Ｎｅｃエレクトロニクス株式会社 半導体ウエハおよび半導体装置の製造方法
JP4741822B2 (ja) * 2004-09-02 2011-08-10 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2006189674A (ja) * 2005-01-07 2006-07-20 Fujitsu Ltd プロセスパターンの配置方法及びプロセスパターンデータ作成装置
JP2006344795A (ja) * 2005-06-09 2006-12-21 Disco Abrasive Syst Ltd ウエーハの分割方法
JP4761859B2 (ja) * 2005-07-14 2011-08-31 ルネサスエレクトロニクス株式会社 半導体集積回路のレイアウト設計方法
US7755207B2 (en) * 2005-07-27 2010-07-13 Ricoh Company, Ltd. Wafer, reticle, and exposure method using the wafer and reticle
JP4278645B2 (ja) * 2005-09-30 2009-06-17 株式会社リコー 半導体ウェハ及びそのレイアウト設定方法並びにレチクルレイアウト設定方法
JP2007287770A (ja) * 2006-04-13 2007-11-01 Matsushita Electric Ind Co Ltd 半導体集積回路
US7696607B2 (en) * 2006-08-10 2010-04-13 Panasonic Corporation Semiconductor device
JP5023653B2 (ja) * 2006-10-19 2012-09-12 富士通セミコンダクター株式会社 露光用マスク、電子装置の製造方法、及び露光用マスクの検査方法
US7387950B1 (en) * 2006-12-17 2008-06-17 United Microelectronics Corp. Method for forming a metal structure
JP2009081219A (ja) * 2007-09-26 2009-04-16 Ricoh Co Ltd 半導体ウェハ、その半導体ウェハから切り出した半導体チップ及び半導体ウェハの製造方法
JP5194770B2 (ja) * 2007-12-20 2013-05-08 富士通セミコンダクター株式会社 半導体装置の製造方法及びそのプログラム
JP2010003949A (ja) * 2008-06-23 2010-01-07 Nec Electronics Corp 半導体集積回路装置のレイアウト検証方法
JP2011134893A (ja) * 2009-12-24 2011-07-07 Renesas Electronics Corp 半導体装置

Also Published As

Publication number Publication date
JP2010008772A (ja) 2010-01-14
US20090321891A1 (en) 2009-12-31
US8513777B2 (en) 2013-08-20

Similar Documents

Publication Publication Date Title
US6581195B2 (en) Method and apparatus for extracting parasitic element of semiconductor circuit
US7640520B2 (en) Design flow for shrinking circuits having non-shrinkable IP layout
US9672611B2 (en) Pattern analysis method of a semiconductor device
JP2006126745A (ja) 半導体集積回路の設計方法、半導体集積回路の設計システム及び半導体集積回路の製造方法
JP2007305713A (ja) 半導体装置及び配線補助パターン生成方法
US9449929B2 (en) Semiconductor device and layout design system
US20060289750A1 (en) Macro-placement designing apparatus, program product, and method considering density
US8136084B2 (en) Arranging through silicon vias in IC layout
JP2009054817A (ja) 半導体集積回路およびダミーパターンの配置方法
TWI735851B (zh) 用於設計虛設圖案的系統和方法
US20080178142A1 (en) Hotspot detection method for design and validation of layout for semiconductor device
JP5309728B2 (ja) レチクルデータ作成方法及びレチクルデータ作成装置
JP4799858B2 (ja) 半導体集積回路の自動設計方法
JP2007081293A (ja) 検査方法、半導体装置の製造方法およびプログラム
JPWO2008114394A1 (ja) 半導体装置の設計方法およびレイアウトデータ検証プログラム
JP2008040811A (ja) 情報処理装置、配線設計方法及びプログラム
US9305863B2 (en) Semiconductor device
US20040188849A1 (en) Semiconductor device and pattern generating method
JP2007258328A (ja) 半導体装置及びその製造方法
JP2009123966A (ja) 半導体集積回路のレイアウトパターン設計方法、レイアウトパターン設計装置およびレイアウトパターン設計用プログラム
JP2012028403A (ja) 半導体装置の製造方法
US20100122226A1 (en) Layout density verification system and layout density verification method
JP2005310825A (ja) クリアランス検査装置および方法
JPH10312408A (ja) 半導体設計検証装置及び半導体設計検証方法
JP6544123B2 (ja) 検出方法、検出装置及び検出プログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120612

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120810

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130617

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees