JP5194770B2 - 半導体装置の製造方法及びそのプログラム - Google Patents

半導体装置の製造方法及びそのプログラム Download PDF

Info

Publication number
JP5194770B2
JP5194770B2 JP2007328813A JP2007328813A JP5194770B2 JP 5194770 B2 JP5194770 B2 JP 5194770B2 JP 2007328813 A JP2007328813 A JP 2007328813A JP 2007328813 A JP2007328813 A JP 2007328813A JP 5194770 B2 JP5194770 B2 JP 5194770B2
Authority
JP
Japan
Prior art keywords
exposure
pattern
semiconductor device
chip
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007328813A
Other languages
English (en)
Other versions
JP2009152370A (ja
Inventor
裕美 星野
隆司 丸山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2007328813A priority Critical patent/JP5194770B2/ja
Priority to TW097146270A priority patent/TWI393172B/zh
Priority to US12/326,154 priority patent/US7968259B2/en
Priority to DE102008060245.0A priority patent/DE102008060245B4/de
Publication of JP2009152370A publication Critical patent/JP2009152370A/ja
Application granted granted Critical
Publication of JP5194770B2 publication Critical patent/JP5194770B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H01J37/3174Particle-beam lithography, e.g. electron beam lithography
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/7045Hybrid exposures, i.e. multiple exposures of the same area using different types of exposure apparatus, e.g. combining projection, proximity, direct write, interferometric, UV, x-ray or particle beam
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S430/00Radiation imagery chemistry: process, composition, or product thereof
    • Y10S430/143Electron beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Analytical Chemistry (AREA)
  • Electron Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Description

本発明は、半導体装置及びその製造方法並びにプログラムに係り、特にマルチプロジェクトチップ方式の半導体装置、そのような半導体装置を直接描画技術を用いた露光処理により製造する半導体装置の製造方法、及びコンピュータにそのような半導体装置の製造方法を実行させるプログラムに関する。
マルチプロジェクトチップ方式の半導体装置では、ウェーハ上の領域が分割されて複数のユーザ、或いは、複数の仕様や種類の半導体デバイス(半導体チップ)が形成されている。ウェーハは、複数の半導体デバイスが形成されたままの状態で、或いは、個々の半導体デバイスに切り分けられた後に各種試験等が実施される。このような方法で製造された半導体デバイスを、マルチプロジェクトチップ方式の半導体デバイス、或いは、マルチプロジェクトチップと言う。このようなマルチプロジェクトチップ方式の半導体デバイスは、異なるユーザ又は異なる仕様や種類の半導体デバイスが同じウェーハ上に相乗りした状態で製造されるので、半導体デバイスを量産する前に少量の試作品を比較的低コストで製造する場合等に適している。
図1は、マルチプロジェクトチップ方式の半導体装置の一例を示す図である。図1では、ウェーハ1上の1ファイル分の露光データの領域2を右側に拡大して破線で囲んで示す。各矩形領域3は、作成される一つの半導体デバイスの領域を示し、スクライブモニタパターン4は、半導体デバイスの位置ずれや半導体デバイス間のピッチ等を検証するための領域を示す。しかし、マルチプロジェクトチップ方式では、同じ半導体デバイスを大量に作成することはできないため、量産には向かず、一般的には半導体デバイスの試作段階においてエンジニアリングサンプル(ES:Engineering Sample)を製造するため、或いは、マクロ検証、チップ検証等の試験をウェーハ上で行うために用いられている。
マルチプロジェクトチップ方式のリソグラフィー技術としては、レチクルを使用しない電子ビーム露光等の直接描画技術を用いることが考えられるが、電子ビーム露光等の直接描画技術は光露光に比べるとスループットが著しく劣るため、マルチプロジェクトチップ方式の半導体デバイスは量産品に比べて所要が少ないとはいえ、短納期の要求を満たせない可能性がある。
一方、マルチプロジェクトチップ方式は、例えば様々なユーザの半導体デバイスの乗り合いであるため、個々の所要数が少なくても、ユーザ毎の要求への個別対応が必要になり、半導体デバイス固有の製造条件の組み合わせが多様になるため、ロット数(=総ウェーハ枚数)を半導体デバイス単位の製造条件の種類の数以下に減らすことができない。従って、露光時間が長くなり、スループットが低下する傾向にある。個別対応の対象となる項目には、条件振り、チップ特性(電源電圧や酸化の有無を含む)、配線構造、チップサイズ、バンプの有無、出荷時のウェーハの厚さ等が含まれる。
半導体デバイス単位の製造条件の種類の数(=ロット数)が多いということは、所定の製造条件で形成されるウェーハ上のマルチプロジェクトチップ方式の半導体デバイスの中には、その所定の製造条件を必要として最終的に製品として出荷するべき有効半導体デバイスと、その所定の製造条件は必要としないために最終的に製品として出荷することのない無効半導体デバイスが存在することになる。
図2は、ウェーハ上の所定の領域内に形成される半導体デバイスを示す図であり、3−1〜3−4は互いに異なる製造条件で形成された半導体デバイスを示す。図3は、図2のように形成された半導体デバイス3−1〜3−4のうち、有効半導体デバイスを3−Vで示し、無効半導体デバイスを3−Iで示す。図3の場合、図2に示す半導体デバイス3−1が有効半導体デバイス3−Vを構成する。
図4は、ウェーハ上の所定の領域内に形成される半導体デバイスを示す図であり、3−5〜3−6は互いに異なる製造条件で形成された半導体デバイスを示す。図4中、破線はスクライブラインを示す。又、図4では、半導体デバイス3−5は他の半導体デバイス3−6と異なるチップサイズを有し、他の半導体デバイス3−6とは個別対応の対象が異なる。図5は、図4のように形成された半導体デバイス3−5,3−6のうち、有効半導体デバイスを3−Vで示し、無効半導体デバイスを3−Iで示す。図5の場合、図4に示す半導体デバイス3−5が有効半導体デバイス3−Vを構成し、スクライブライン上の半導体デバイス3−6は無効半導体デバイス3−Iとなる。
描画パターンの密度に応じて一列内の電子ビームが安定化するまでの待ち時間を可変とする電子ビーム描画方法は、例えば特許文献1にて提案されている。ダミーパターンを露光する場合のスループット低下を抑える露光方法は、例えば特許文献2にて提案されている。同一ウェーハ上に異なるチップパターンを描画する際に、描画データをバッファメモリに格納してから実際にウェーハ上を電子ビームが露光するまでのスループットを向上させる描画方法は、例えば特許文献3にて提案されている。パターン面積密度の差に起因する化学機械研磨での平坦度の不均一性を解消してスループットを向上する電子ビーム露光方法は、例えば特許文献4にて提案されている。疎なパターン面積密度に合わせてダミーパターンを配置してパターン面積密度の偏りを少なくする露光方法は、例えば特許文献5にて提案されている。
特開平8−316131号公報 特開2000−269126号公報 特開2001−93799号公報 特開2003−332205号公報 特開2005−101405号公報
マルチプロジェクトチップ方式の半導体装置の場合は、図3及び図5と共に説明したように半導体装置内の個々の半導体デバイスに対して、ロット単位に有効半導体デバイスと無効半導体デバイスが存在する。従来技術で用いる露光データでは、有効半導体デバイス、無効半導体デバイスの区別なく、露光装置は全ての半導体デバイスに対して忠実にパターンを描画することになるが、無効半導体デバイスは、半導体デバイスとして完成させる必要がないため、無効半導体デバイスの部分については無駄な露光を行っていることになる。
そこで、本発明は、露光スループットの向上が可能な半導体装置及びその製造方法並びにプログラムを提供することを目的とする。
上記の課題は、マルチプロジェクトチップ方式の半導体装置であって、ウェーハ上に形成された複数の半導体デバイスは、該複数の半導体デバイスのパターンの露光順序に合わせて、製造条件とショット数を示す情報とに応じた配置を有し、同じ製造条件の半導体デバイスは近接して、ショット数が多い順又は少ない順に配置されていることを特徴とする半導体装置によって達成できる。
上記の課題は、マルチプロジェクトチップ方式の半導体装置の製造方法であって、ウェーハ上に形成する複数の半導体デバイスの配置を、該複数の半導体デバイスのパターンの露光順序に合わせて、製造条件とショット数を示す情報とに応じてコンピュータにより決定することで、同じ製造条件の半導体デバイスは近接して、ショット数が多い順又は少ない順に配置し、該露光順序に従って該複数の半導体デバイスを直接描画技術を用いる露光装置により露光することを特徴とする半導体装置の製造方法によって達成できる。
上記の課題は、コンピュータ及び直接描画技術を用いる露光装置を含む露光システムにおいてマルチプロジェクトチップ方式の半導体装置の製造を該コンピュータに制御させるプログラムであって、ウェーハ上に形成する複数の半導体デバイスの配置を、該複数の半導体デバイスのパターンの露光順序に合わせて、製造条件とショット数を示す情報とに応じて決定することで、同じ製造条件の半導体デバイスは近接して、ショット数が多い順又は少ない順に配置する手順と、該露光順序に従って該複数の半導体デバイスを該露光装置により露光させる手順とを該コンピュータに実行させることを特徴とするプログラムによって達成できる。
本発明によれば、露光スループットの向上が可能な半導体装置及びその製造方法並びにプログラムを実現することができる。
本発明では、マルチプロジェクトチップ方式の半導体装置内の個々の半導体デバイス(以下、半導体チップ又はマルチプロジェクトチップと言う)の配置を、直接描画技術を用いた露光のスループットを向上するのに効果的な配置となるように配置した露光データを作成する。
電子ビーム露光等の直接描画技術を用いる場合、ウェーハの移動速度を高めることがスループット向上に繋がる。例えばベクタースキャン型の電子ビーム露光装置のウェーハの移動速度は、電子ビームの偏向時間と照射時間で決まる。つまり、ウェーハの移動速度は露光パターンの密度で左右され、パターンが密集している場合は、露光に時間がかかるためウェーハはゆっくり移動し、パターンが密集していない場合は、露光に費やされる時間は短くて済むためウェーハが速く移動するように、露光装置はウェーハステージの移動速度を制御している。このウェーハステージ移動において、加速、減速が頻繁に起こると、本来移動できる最高速度に到達しないうちに減速することになったり、設定された速度への減速が間に合わず、ウェーハステージが止まった状態になったりする場合がある。これは露光スループットを減少させることになるため、露光スループット向上のためには、ウェーハステージ移動速度はなるべく一定であること、又は加速、減速の頻度が少なく、加速幅、減速幅が少ないことが望ましい。そこで、本発明では、マルチプロジェクトチップ方式の半導体装置内の個々の半導体チップ(即ち、マルチプロジェクトチップ)の配置を、露光パターンの密度を考慮して決定する。
このようなマルチプロジェクトチップ方式の半導体装置の露光データを作成する際には、半導体装置内のマルチプロジェクトチップのうち、例えばチップとして完成させる必要がない無効チップについては、チップとして完成させる必要のある有効チップを製造する時と同じように忠実にパターンを描画する必要はなく、有効チップの製造に差し支えない範囲で描画を省略することが可能である。描画を省略することは露光時間の削減に繋がるため、本発明では夫々のロット処理の条件に合わせて例えば有効チップと無効チップを識別すると共に、マルチプロジェクトチップに対する露光データを例えば有効チップと無効チップの夫々に最適な露光パターンが配置されるように編集する。
このように、マルチプロジェクトチップの特徴を考慮し、電子ビーム露光やレーザビーム露光等の直接描画技術を用いた露光のスループットを向上して最適な露光スループットが得られるように露光データを作成する。
図6は、本発明の第1実施例における露光システムを示す図である。露光システム20は、汎用のコンピュータ21と、インタフェース部22と、電子ビーム露光装置23を有する。コンピュータ21は、CPUやMPU等のプロセッサと、メモリ等の記憶部と、キーボード等の入力部とを含む周知の基本構成を有するので、この基本構成の図示及び説明は省略する。コンピュータ21が実行するプログラムや使用するデータは、コンピュータ21内の記憶部及び/又は外部の記憶部に格納される。外部の記憶部は、コンピュータ21とネットワーク等を介して接続されていても良く、露光システム20内に設けられていても、露光システム20外に設けられていても良い。プログラムが格納される記憶部は、コンピュータ読み取り可能な記憶媒体であれば特に限定されない。電子ビーム露光装置23は、移動可能なウェーハステージ上に載置されたウェーハ上に照射される電子ビームを必要に応じて偏向し、電子ビーム露光パターンを直接ウェーハ上に露光する周知の基本構成を有するので、この基本構成の図示及び説明は省略する。尚、ここでは説明便宜上、電子ビーム露光装置23を用いているが、直接描画技術を用いる露光装置であれば例えばレーザビーム露光装置を使用可能であることは言うまでもない。
図7は、露光システム20の動作を説明するフローチャートであり、コンピュータ21のプロセッサが実行する処理を示す。本実施例では、半導体装置の製造方法は少なくとも図7に示すステップを含む。又、プログラムは、コンピュータ21に少なくとも図7に示す処理の手順を実行させるものである。
図7において、ステップS0は、ウェーハ上の所定の領域に形成するべきマルチプロジェクトチップ方式の個々の半導体デバイス(以下、半導体チップ又はマルチプロジェクトチップと言う)に関する設計データ11と、露光データ作成指示パラメータ14とに基づいて、ウェーハ上に形成される個々の半導体チップの配置を示す配置情報(又は、配置データ)12を作成する配置情報作成処理を行う。ステップS1は、設計データ11と、電子ビーム露光用プロセスパターンデータ13とを配置情報12に基づいて合成して、所定の領域に形成するべき半導体チップに関する一つのファイルのデータ(以下、ファイルデータと言う)を作成する合成配置処理を行う。
設計データ11は、ユーザ毎に異なり、例えば図1の場合であればウェーハ1上の各半導体チップのデータを含む。電子ビーム露光用プロセスパターンデータ13は、露光するべき回路パターン等のパターンのデータを含み、例えば図1の場合であれば各半導体チップ3のパターンのデータを含む。配置情報12は、ウェーハ上に形成される個々の半導体チップの配置のデータを含み、例えば図1の場合であれば各半導体チップ3の配置を示すデータを含む。露光データ作成指示パラメータ14は、ウェーハ上に形成される個々の半導体チップのパターンの露光順序のデータを含み、例えば図1の場合であれば各半導体チップ3の露光順序のデータを含む。各データ11,13,14は、外部からネットワークを介してコンピュータ21に入力されても、コンピュータ21の入力部から入力されても、コンピュータ21内の記憶部に格納されていても良い。合成配置処理により作成されるファイルデータは、例えば図1の場合であれば領域2内に形成するべき半導体チップ2のデータからなる。
ステップS2は、パターンを露光する露光順序のデータを含む露光データ作成指示パラメータ14に基づいて、ステップS1の合成配置処理で作成されたファイルデータを、電子ビーム露光装置23の露光処理に適した形式の電子ビーム露光データ15に変換する露光データ作成処理を行う。この露光データ作成処理には、変換処理と編集処理が含まれる。変換処理は、ファイルデータに対して、従来のシステムの場合と同様なサイジング、部分一括露光図形抽出、近接効果補正、矩形分割、フォーマット変換等を行う。編集処理は、後述するように、ファイルデータを、マルチプロジェクトチップに対する露光データを有効チップと無効チップの夫々に最適な露光パターンが配置されるように編集する。電子ビーム露光データ15は、露光システム20内(例えば、コンピュータ21内)又は露光システム20外に設けられた記憶部に格納されると共に、電子ビーム露光装置23に入力される。電子ビーム露光装置23は、入力された電子ビーム露光データ15が示す露光パターンを、露光データ作成指示パラメータ14に従った露光順序でウェーハ上に露光する。その後、露光パターンに従って各種成膜処理が周知の方法で行われ、最終的にはウェーハ上にマルチプロジェクトチップが形成されたマルチプロジェクトチップ方式の半導体装置が作成される。ウェーハ上に形成されたマルチプロジェクトチップは、個々のチップに切り分けられても良い。
次に、ステップS0の配置情報作成処理を、図8乃至図10と共により詳細に説明する。
先ず、配置情報作成処理では、マルチプロジェクトチップ方式の半導体装置に搭載する個々のチップの設計データ11に対して、図8に示す如きチップ管理テーブル31を作成する。チップ管理テーブル31は、ユーザ名(又は、顧客名)、チップ識別番号、チップサイズ又は配置領域座標、製造条件、及びショット(電子ビームの照射)数を格納する。製造条件は、この例では任意の個別対応項目a〜gを含む。マルチプロジェクトチップ方式の半導体装置内の個々の半導体チップに対しては、個々の半導体チップに固有なチップ識別番号を付与し、チップサイズを求め、設計データ11を電子ビーム露光データに変換したときのショット数を算出する。ショット数の代わりに、ショット数を間接的に示す頂点数や線分数等の情報を用いても良い。チップ管理テーブル31に、ユーザ名と、チップ識別番号、チップサイズ、ショット数を格納すると共に、各チップデータの製造条件として対応が必要な項目の欄に「1」を設定して格納し、対応が不要な項目の欄は初期状態の「0」のままとする。
図8に示すように、マルチプロジェクトチップ方式の半導体装置内の全ての半導体チップに対してチップ管理テーブル31への情報格納が完了したら、製造条件の項目a〜gの欄を例えば7桁の2進数としたものを第1のキーとし、ショット数を第2のキーとして、チップ管理テーブル31の内容を行に対して降順又は昇順に並び替えるソーティングを行う。図9は、このようなソーティングを行った後のチップ管理テーブル31の状態を説明する図である。図8及び図9において、m,nはn>mを満足する正の整数である。又、図9において、minは最小値、maxは最大値であることを示す。
尚、同じユーザであっても、マルチプロジェクトチップ方式の半導体装置内に製造条件の異なる2以上の半導体チップを作成することがある。又、2以上の異なるユーザであっても、マルチプロジェクトチップ方式の半導体装置内に同じ製造条件の半導体チップを作成することがある。つまり、マルチプロジェクトチップ方式の半導体装置内に作成される同じ製造条件の半導体チップは、同じユーザのものとは限らない。
更に、図8及び図9に示すチップ管理テーブル31では、個々の半導体チップのユーザ名が格納されているが、ユーザ名の代わりに半導体チップの仕様又は種類を示す情報を格納しても良いことは言うまでもない。
次に、露光データ作成指示パラメータ14に含まれるパターンの露光順序のデータに合わせて、図9に示すコンピュータ21によるソーティング後のチップ管理テーブル31の上の行から順番に、マルチプロジェクトチップ方式の半導体装置内の各半導体チップの配置を、チップサイズを考慮しながらコンピュータ21により決定する。マルチプロジェクトチップ方式の半導体装置内の各半導体チップの配置、即ち、各半導体チップの配置領域座標は、図9に示すようにチップサイズの代わりにチップ管理テーブル31に格納する。各半導体チップの配置領域座標を格納した図9に示すチップ管理テーブル31は、配置情報12として用いられる。
図10は、配置情報作成処理を説明するフローチャートであり、コンピュータ21のプロセッサが実行する処理を示す。図10において、ステップS11はチップ管理テーブル31をクリアする初期化処理を行う。ステップS12は、製造するべきマルチプロジェクトチップ方式の半導体装置に搭載する個々のユーザの半導体チップに関する設計データ11を入力する。ステップS13は、各半導体チップのチップ識別番号を自動的に、或いは、ユーザがコンピュータ21の入力部から入力した指示に基づいて決定する。ステップS14は、設計データ11からチップサイズを求めると共に、設計データ11を電子ビーム露光データに変換したときのショット数を算出する。ステップS15は、ユーザ名を、ステップS13,S14で得られたチップ識別番号、チップサイズ及びショット数と共にチップ管理テーブル31に格納する。ステップS16は、ユーザがコンピュータ21の入力部から入力した指示に基づいて、チップ管理テーブル31の製造条件のうち対応が必要な項目に「1」を設定して格納する。ステップS17は、ステップS13〜S16の処理をマルチプロセスチップ方式の半導体装置の全ての半導体チップに対して行ったか否かを判定し、判定結果がNOであると処理はステップS13へ戻る。
一方、ステップS17の判定結果がYESであると、ステップS18は、チップ管理テーブル31に格納された製造条件の項目a〜gの欄を7桁の2進数としたものを第1のキーとし、ショット数を第2のキーとして、チップ管理テーブル31を行に対して降順又は昇順に並び替えるソーティングを行い、図8に示す管理テーブル31は図9に示す状態となる。ステップS19は、図9に示すソーティング後のチップ管理テーブル31の上の行から順番に、マルチプロジェクトチップ方式の半導体装置内の各半導体チップの配置を、チップサイズを考慮しながら、電子ビーム露光時の各パターンの露光順序に合わせるように各半導体チップの配置を決定する。ステップS20は、マルチプロジェクトチップ方式の半導体装置内の各半導体チップの配置、即ち、各半導体チップの配置領域座標を、図9に示すようにチップ管理テーブル31に格納し、処理は終了する。各半導体チップの配置領域座標を格納した図9に示すチップ管理テーブル31は、配置情報12として用いられる。
図11乃至図15は、配置情報作成処理により作成される配置情報12を説明する図である。
図11は、マルチプロジェクトチップ方式の半導体装置の所定領域に形成するべき半導体チップの配置を示す図であり、チップ管理テーブル31がソーティングされる前の状態を示す。図11及び後述する図12、図13及び図15において、各矩形は1つの半導体チップの領域を示し、各矩形内に示す数字はチップ識別番号を示し、同じハッチング同じ製造条件で形成される半導体チップを示す。尚、説明の便宜上、図11乃至図14におけるチップ識別番号で示される半導体チップは、図8及び図9に示すチップ識別番号で示される半導体チップとは別のものであるものとする。
図12は、マルチプロジェクトチップ方式の半導体装置の所定領域に形成するべき半導体チップの配置を示す図であり、図11中同じ製造条件の半導体チップを隣接して配置した場合の配置を示す。又、図13は、マルチプロジェクトチップ方式の半導体装置の所定領域に形成するべき半導体チップの配置を示す図であり、図12中同じ製造条件の半導体チップをウェーハ走査方向(即ち、ウェーハステージの移動方向とは逆の方向)の同じ列に配置した場合の配置を示す。
図14は、同じ製造条件の半導体チップのチップ識別番号とショット数の関係を示す図である。図14中、(a)はチップ識別番号1,7,...等を有する第1の製造条件で形成される半導体チップのショット数、(b)はチップ識別番号3,6,...等を有する第2の製造条件で形成される半導体チップのショット数、(c)はチップ識別番号2,4,...等を有する第3の製造条件で形成される半導体チップのショット数、(d)はチップ識別番号12,14,...等を有する第4の製造条件で形成される半導体チップのショット数を示す。
図15は、マルチプロジェクトチップ方式の半導体装置の所定領域に形成するべき半導体チップの配置を示す図であり、図14に示す配置を第1乃至第4の製造条件を第1のキーとし、図14に示すショット数を第2のキーとして降順に並び替えるソーティングを行った結果の配置を示す。図15中、矢印はウェーハ走査方向を示す。図15に示すように、マルチプロジェクトチップ方式の半導体デバイス内での個々の半導体チップの配置は、パターンの露光順序のデータに合わせて、個々の半導体チップのショット数に応じてソーティング後のチップ管理テーブル31の上の行から順番に、個々のチップサイズを考慮しながら決定する。これにより、可能な限りウェーハ走査方向上の同じ列にショット数が同程度の半導体チップが配置されると共に、ウェーハ走査方向上の露光順序に従ってショット数が多い順に半導体チップが配置される。図15は、ショット数が多い順に半導体チップが配置された場合を示す。
このように、本実施例では、ウェーハ上に形成された複数の半導体デバイスは、複数の半導体デバイスのパターンの露光順序に合わせて、製造条件とショット数を示す情報とに応じた配置を有し、且つ、同じ製造条件の半導体デバイスは近接して、ショット数が多い順又は少ない順に配置されている。電子ビーム露光装置23は、露光順序に従って複数の半導体デバイスを電子ビームを用いた周知の直接描画技術により露光する。
図16は、本発明の第2実施例における露光システム20の動作を説明するフローチャートである。図16中、図7と同一部分には同一符号を付し、その説明は省略する。
本実施例では、電子ビーム露光データ15は、ロット毎に露光システム20内(例えば、コンピュータ21内)又は露光システム20外に設けられた記憶部に格納されると共に、電子ビーム露光装置23に入力される。
このため、ステップS0は、露光データ作成指示パラメータ14に含まれるパターンの露光順序のデータに合わせてマルチプロジェクトチップ方式の半導体装置内での個々の半導体チップの配置を決定した配置情報12を作成する配置情報作成処理を、一つのマルチプロジェクトチップ方式の半導体装置に対して一回行う。ステップS1は、設計データ11、配置情報12及び電子ビーム露光用プロセスパターンデータ13に基づいてファイルデータを作成する合成配置処理を、一つのマルチプロジェクトチップ方式の半導体装置に対して一回行う。一方、ステップS2は、ファイルデータからロット単位の電子ビーム露光データを作成する露光データ作成処理を、一つのマルチプロジェクトチップ方式の半導体装置に対して必要なロット数分だけ行う。
具体的には、ステップS3−1〜S3−nは、チップ管理テーブル31から作成したロットL1〜Ln毎の指示ファイルF1〜Fnに基づいて、対応するロットL1〜Lnの電子ビーム露光データ15に対して指定領域内のパターン発生を制御するパターン編集処理を行う。指定領域は、例えばユーザがコンピュータ21の入力部から入力した任意の領域であれば良く、無効チップ領域に限定されない。パターン編集処理が行う指定領域のパターン発生の制御は、例えば指定領域のパターンを削除する。これにより、例えば図17に示すマルチプロジェクトチップ方式の半導体装置の所定領域に形成するべき半導体チップの配置において、図18に示すように有効チップ領域31のパターンのみを発生させ、無効チップ領域32のパターンは発生させなくすることができる。図17及び図18中、図15と同一部分には同一符号を付し、その説明は省略する。パターン編集処理を施された電子ビーム露光データ15は、ロットL1〜Ln毎の電子ビーム露光データ15−1〜15−nとして露光システム20内(例えば、コンピュータ21内)又は露光システム20外に設けられた記憶部に格納されると共に、電子ビーム露光装置23に入力される。
例えばロットL1の指示ファイルF1には、以下に例示するように、無効チップの配置領域座標、パターンを削除する無効チップ領域32を特定するための配置領域からの距離が記述されている。つまり、削除対象の領域(Xmin, Ymin, Xmax, Ymax)は、電子ビームのショットの原点からの絶対座標で表される矩形領域で指定されている。

パターンを削除する無効チップ領域32を特定するための配置領域からの距離には、ゼロを含む正又は負の値を指定することができ、例えばパターンを削除する無効チップ領域32を特定するための配置領域からの距離がゼロの場合は、無効チップ領域32内の全てのパターンを削除することを意味する。
例えばステップS3−1のパターン編集処理で行うパターンの削除を図19と共に説明する。指示ファイルF1に従って、電子ビーム露光データ15のうち削除対象の無効チップ領域32−1〜32−3内のパターンを削除する。この際、無効チップ領域32−1〜32−3内に完全に内包されるフィールド若しくはサブフィールド内のパターンを、そのフィールド若しくはサブフィールド単位で削除する。フィールドは、電子ビーム露光の対象となる領域を指し、サブフィールドは、電子ビームが一度に、即ち、1ショットで露光する領域を指す。図19において、左上部分は電子ビーム露光データ15が示す配置の一例であるレイアウトイメージを示し、右上部分はこの配置のパターンのデータイメージを示し、下側部分は削除対象の無効チップ領域32内のパターンを削除した後の状態のデータイメージを示し、このデータイメージ中白抜きの部分が削除された部分である。このようにして、パターン編集処理の単純化及び処理の高速化を図ることができる。
本実施例は、無効チップ領域等の指定領域内のパターンを削除、即ち、発生しないので、開口を有するホール層等のパターンに適用すると特に有効である。
図20は、本発明の第3実施例における露光システム20の動作を説明するフローチャートである。図20中、図16と同一部分には同一符号を付し、その説明は省略する。
本実施例では、ステップS31−1〜S31−nは、チップ管理テーブル31から作成したロットL1〜Ln毎の指示ファイルF1〜Fnに基づいて、対応するロットL1〜Lnの電子ビーム露光データ15に対して指定領域内のパターン発生を制御するパターン編集処理を行う。指定領域は、例えばユーザがコンピュータ21の入力部から入力した任意の領域であれば良く、無効チップ領域に限定されない。パターン編集処理が行う指定領域のパターン発生の制御は、例えば指定領域のパターンを仮のパターンと入れ替える。仮のパターンとは、例えばメタル層等に対して、平坦化を目的としてパターンの面積密度を一定に保つように、素子動作上影響のない箇所に配置するダミーパタ―ンを指す。仮のパターンは、有効チップを正常に製造するために、必要最小限の範囲に、必要最小限のサイズで、必要最低限の個数配置するものであり、パターンを削除した指定領域全体に、或いは、部分的に配置される。これにより、例えば図21に示すマルチプロジェクトチップ方式の半導体装置の所定領域に形成するべき半導体チップの配置において、図22に示すように有効チップ領域31のパターンのみを発生させ、無効チップ領域32のパターンを仮のパターンと入れ替える。図21及び図22中、図17及び図18と同一部分には同一符号を付し、その説明は省略する。パターン編集処理を施された電子ビーム露光データ15は、ロットL1〜Ln毎の電子ビーム露光データ15−1〜15−nとして露光システム20内(例えば、コンピュータ21内)又は露光システム20外に設けられた記憶部に格納されると共に、電子ビーム露光装置23に入力される。
具体的には、ステップS200は、半導体チップのチップサイズと仮のパターンの発生条件を含む仮パターン配置情報112に基づいて、仮の電子ビーム露光が必要な層に対する仮の電子ビーム露光データ150を作成する仮電子ビーム露光データ作成処理を行い、仮の電子ビーム露光データ150は露光システム20内(例えば、コンピュータ21内)又は露光システム20外に設けられた記憶部に格納される。これにより、仮パターン配置情報112に従って、ウェーハ全面に仮のパターンを配置するための仮の電子ビーム露光データ150が作成される。仮パターン配置情報112は、外部からネットワークを介してコンピュータ21に入力されても、コンピュータ21の入力部から入力されても、コンピュータ21内の記憶部に格納されていても良い。尚、仮の電子ビーム露光データ150のフィールド及びサブフィールドのサイズと配置は、図23乃至図26に示すように電子ビーム露光データ15と一致させておく。図23は電子ビーム露光データ15のフィールドを示し、図24は仮の電子ビーム露光データ150のフィールドを示す。又、図25は電子ビーム露光データ15のサブフィールドを示し、図26は仮の電子ビーム露光データ150のサブフィールドを示す。
例えばステップS31−1のパターン編集処理で行うパターンの仮のパターンへの入れ替えを図27及び図28と共に説明する。図27は、パターン編集処理で行うパターンの削除を説明する図であり、図28は、パターン編集処理で行うパターンの仮パターンへの入れ替えを説明する図である。指示ファイルF1に従って、電子ビーム露光データ15のうち入れ替え対象の無効チップ領域32−1〜32−3内のパターンを削除する。この際、無効チップ領域32−1〜32−3内に完全に内包されるフィールド若しくはサブフィールド内のパターンを、そのフィールド若しくはサブフィールド単位で削除する。図27において、上側部分は電子ビーム露光データ15が示す配置のパターンのデータイメージを示し、下側部分は削除対象の無効チップ領域32内のパターンを削除した後の状態のデータイメージを示し、このデータイメージ中白抜きの部分が削除された部分である。又、指示ファイルF1に従って、入れ替え対象でパターンが削除された無効チップ領域32−1〜32−3内に、仮の電子ビーム露光データ150で示される仮のパターンP1〜P3を追加することで、削除したパターンを仮のパターンP1〜P3と入れ替える。図28において、上側部分は仮の電子ビーム露光データ150が示す配置のパターンのデータイメージを示し、下側部分は無効チップ領域32内の削除されたパターンの代わりに追加された仮のパターンが追加された後の状態のデータイメージを示す。図28は、仮のパターンが、パターンを削除した指定領域全体に配置された場合を示すが、部分的に配置されても良い。指定領域(例えば、無効チップ領域32)内に完全に内包されるフィールド若しくはサブフィールド内のパターンを、そのフィールド若しくはサブフィールド単位で削除して代わりに仮のパターンを追加することで、パターン編集処理の単純化及び処理の高速化を図ることができる。
本実施例は、無効チップ領域等の指定領域内のパターンを削除して代わりに仮のパターンを追加するので、メタル層等のパターンに適用すると特に有効である。
図29は、本発明の第4実施例における露光システム20の動作を説明するフローチャートである。図29中、図20と同一部分には同一符号を付し、その説明は省略する。
本実施例は、本発明が所謂ハイブリッド露光を行う場合に適用されている。ハイブリッド露光では、ウェーハ上の一部分(例えば、一つの層)に対しては電子ビーム露光が行われ、ウェーハ上の他の部分(例えば、前記一つの層とは異なる層)に対しては電子ビーム露光とは異なる露光が行われる。電子ビーム露光とは異なる露光とは、例えばレチクルを使用して一括転写により露光する光露光等の露光技術である。
図29において、ステップS4は、ファイルデータを、電子ビーム露光用のパターンデータ150−1と、電子ビーム露光以外の露光用のパターンデータ150−2に分割するハイブリッド分割処理を行う。露光用のパターンデータ150−1,150−2は、露光システム20内(例えば、コンピュータ21内)又は露光システム20外に設けられた記憶部に格納される。ステップS2は、電子ビーム露光用のパターンデータ150−1に対して上記第3実施例の場合と同様の処理を行う。一方、ステップS200は、電子ビーム露光以外の露光用のパターンデータ150−2に対して上記第3実施例の場合と同様の処理を行う。
具体的には、ステップS2は、電子ビーム露光用のパターンデータ150−1に対して電子ビーム露光データ作成処理を行う。又、ステップS200は、パターンデータ150−2と半導体チップのチップサイズと仮のパターンの発生条件を含む仮パターン配置情報112に基づいて、仮の電子ビーム露光が必要な層に対する仮の電子ビーム露光データ151を作成する仮電子ビーム露光データ作成処理を行い、仮の電子ビーム露光データ151は露光システム20内(例えば、コンピュータ21内)又は露光システム20外に設けられた記憶部に格納される。これにより、仮パターン配置情報112に従って、ウェーハ全面に仮のパターンを配置するための仮の電子ビーム露光データ151が作成される。仮パターン配置情報112は、外部からネットワークを介してコンピュータ21に入力されても、コンピュータ21の入力部から入力されても、コンピュータ21内の記憶部に格納されていても良い。尚、仮の電子ビーム露光データ151のフィールド及びサブフィールドのサイズと配置は、電子ビーム露光データ15と一致させておく。
例えばステップS31−1のパターン編集処理で行うパターンの仮のパターンへの入れ替えを図30乃至図33と共に説明する。図30は、ハイブリッド露光対象の露光データが示す露光パターンの一例を示す図であり、H1が電子ビーム露光パターン、H2が電子ビーム露光以外の露光による露光パターンを示す。図31は、ステップS4のハイブリッド分割処理により得られる電子ビーム露光データ150−1が示す露光パターンの一例を示す図であり、図32は、ハイブリッド分割処理により得られる電子ビーム露光以外の露光用のパターンデータ150−2が示す露光パターンの一例を示す図である。又、図33は、図32に示す露光パターンに対して、電子ビーム露光パターンのない指定部分に仮のパターンを配置した場合のパターンを示す図である。このように、図32の露光パターン中の指定領域(即ち、無効領域)のパターンを、仮のパターンに入れ替えることで図33の露光パターンが得られる。ハイブリッド露光の対象となる層であっても、電子ビーム露光データ151には電子ビーム露光以外で露光されるパターンを避けるように仮のパターンが存在するため、パターン編集処理では電子ビーム露光以外で露光されるパターンを意識することなく、ハイブリッド露光対象となる以外の層と同様に処理することができる。
本実施例は、無効チップ領域等の指定領域内のパターンを削除して代わりに仮のパターンを追加するので、ハイブリッド露光対象となる層等のパターンに適用すると特に有効である。
上記第2、第3及び第4実施例では、ロット毎の電子ビーム露光データを従来の露光データ作成処理で用いる資源を生かした状態で作成するので、露光スループットを向上可能な電子ビーム露光データを作成することができる。又、電子ビーム露光データを利用して、ロット毎に定義された指定領域内のパターンの削除や入れ替えという単純な操作でロット毎の電子ビーム露光データを作成できるため、ロット毎の電子ビーム露光データ作成処理を比較的短い計算時間で実行でき、且つ、比較的少ない資源で実現可能である。
例えば、65nm技術ノードのマルチプロジェクトチップ方式の半導体装置の電子ビーム露光データの作成は、1ロット1層分での平均が、処理時間で10秒、コンピュータの記憶部の使用量は8Mbytesである。これに対し、本発明者らによる実験結果によれば、上記第1乃至第4実施例を採用した場合の露光スループットは、1ロット1層分での平均で約2倍に向上することが確認された。このように、上記各実施例によれば、従来と比較して電子ビーム露光データ作成処理への負荷を少なくできると共に、露光スループットを向上することができる。
尚、本発明は、以下に付記する発明をも包含するものである。
付記の順序を入れ替えてください。
(付記1)
マルチプロジェクトチップ方式の半導体装置の製造方法であって、
ウェーハ上に形成する複数の半導体デバイスの配置を、該複数の半導体デバイスのパターンの露光順序に合わせて、製造条件とショット数を示す情報とに応じてコンピュータにより決定することで、同じ製造条件の半導体デバイスは近接して、ショット数が多い順又は少ない順に配置し、
該露光順序に従って該複数の半導体デバイスを直接描画技術を用いる露光装置により露光することを特徴とする、半導体装置の製造方法。
(付記2)
ウェーハ上の無効領域内では、半導体デバイスのパターンを削除することを特徴とする、付記1記載の半導体装置の製造方法。
(付記3)
ウェーハ上の無効領域内では、半導体デバイスのパターンを削除して仮のパターンと入れ替えることを特徴とする、付記1記載の半導体装置の製造方法。
(付記4)
該無効領域は、該コンピュータへの入力に基づいて任意に設定されることを特徴とする、付記2又は3記載の半導体装置の製造方法。
(付記5)
該無効領域は、該直接描画技術以外による露光の露光データに基づいて設定されることを特徴とする、付記2又は3記載の半導体装置の製造方法。
(付記6)
該複数の半導体デバイスの配置は、半導体デバイスのサイズを考慮して決定することを特徴とする、付記1乃至3のいずれか1項記載の半導体装置の製造方法。
(付記7)
該複数の半導体デバイスの配置は、
ユーザ名、半導体デバイスの識別番号、半導体デバイスのサイズ又は配置領域座標、製造条件、及びショット数を格納する管理テーブル中、製造条件を第1のキーとし、ショット数を第2のキーとして管理テーブルの内容を降順又は昇順に並び替えるソーティングを該コンピュータにより行い、
パターンの露光順序に合わせて、ソーティング後の管理テーブルの内容の順番を半導体デバイスのサイズを考慮しながら該コンピュータにより決定することを特徴とする、付記1乃至3のいずれか1項記載の半導体装置の製造方法。
(付記8)
マルチプロジェクトチップ方式の半導体装置であって、
ウェーハ上に形成された複数の半導体デバイスは、該複数の半導体デバイスのパターンの露光順序に合わせて、製造条件とショット数を示す情報とに応じた配置を有し、
同じ製造条件の半導体デバイスは近接して、ショット数が多い順又は少ない順に配置されていることを特徴とする、半導体装置。
(付記9)
ウェーハ上の無効領域内では、半導体デバイスのパターンが削除されていることを特徴とする、付記8記載の半導体装置。
(付記10)
ウェーハ上の無効領域内では、半導体デバイスのパターンが削除されて仮のパターンと入れ替えられていることを特徴とする、付記8記載の半導体装置。
(付記11)
該複数の半導体デバイスの配置は、半導体デバイスのサイズを考慮して決定されていることを特徴とする、付記8乃至10のいずれか1項記載の半導体装置。
(付記12)
コンピュータ及び直接描画技術を用いる露光装置を含む露光システムにおいてマルチプロジェクトチップ方式の半導体装置の製造を該コンピュータに制御させるプログラムであって、
ウェーハ上に形成する複数の半導体デバイスの配置を、該複数の半導体デバイスのパターンの露光順序に合わせて、製造条件とショット数を示す情報とに応じて決定することで、同じ製造条件の半導体デバイスは近接して、ショット数が多い順又は少ない順に配置する手順と、
該露光順序に従って該複数の半導体デバイスを該露光装置により露光させる手順と
を該コンピュータに実行させることを特徴とする、プログラム。
(付記13)
ウェーハ上の無効領域内では、半導体デバイスのパターンを削除する手順を更に該コンピュータに実行させることを特徴とする、付記12記載のプログラム。
(付記14)
ウェーハ上の無効領域内では、半導体デバイスのパターンを削除して仮のパターンと入れ替える手順を更に該コンピュータに実行させることを特徴とする、付記12記載のプログラム。
(付記15)
該無効領域を、該コンピュータへの入力に基づいて任意に設定する手順を更に該コンピュータに実行させることを特徴とする、付記13又は14記載のプログラム。
(付記16)
該無効領域を、該直接描画技術以外による露光の露光データに基づいて設定する手順を更に該コンピュータに実行させることを特徴とする、付記13又は14記載のプログラム。
(付記17)
該複数の半導体デバイスの配置を、半導体デバイスのサイズを考慮して決定する手順を更に該コンピュータに実行させることを特徴とする、付記12乃至14のいずれか1項記載のプログラム。
(付記18)
該複数の半導体デバイスを配置する手順は、
ユーザ名、半導体デバイスの識別番号、半導体デバイスのサイズ又は配置領域座標、製造条件、及びショット数を格納する管理テーブル中、製造条件を第1のキーとし、ショット数を第2のキーとして管理テーブルの内容を降順又は昇順に並び替えるソーティングを該コンピュータに実行させ、
パターンの露光順序に合わせて、ソーティング後の管理テーブルの内容の順番を半導体デバイスのサイズを考慮しながら該コンピュータに決定させることを特徴とする、付記12乃至14のいずれか1項記載のプログラム。
以上、本発明を実施例により説明したが、本発明は上記実施例に限定されるものではなく、本発明の範囲内で種々の変形及び改良が可能であることは言うまでもない。
マルチプロジェクトチップ方式の半導体装置の一例を示す図である。 ウェーハ上の所定の領域内に形成される半導体デバイスを示す図である。 図2のウェーハ上の有効半導体デバイス及び無効半導体デバイスを示す図である。 ウェーハ上の所定の領域内に形成される半導体デバイスを示す図である。 図4のウェーハ上の有効半導体デバイス及び無効半導体デバイスを示す図である。 本発明の第1実施例における露光システムを示す図である。 露光システムの動作を説明するフローチャートである。 チップ管理テーブルの一例を説明する図である。 ソーティングを行った後のチップ管理テーブルの状態を説明する図である。 配置情報作成処理を説明するフローチャートである。 マルチプロジェクトチップ方式の半導体装置の所定領域に形成するべき半導体チップの配置を示す図である。 同じ製造条件の半導体チップを隣接して配置した場合の配置を示す図である。 同じ製造条件の半導体チップをウェーハ走査方向の同じ列に配置した場合の配置を示す図である。 同じ製造条件の半導体チップのチップ識別番号とショット数の関係を示す図である。 図14に示す配置を第1乃至第4の製造条件を第1のキーとし、ショット数を第2のキーとして降順に並び替えるソーティングを行った結果示す図である。 本発明の第2実施例における露光システムの動作を説明するフローチャートである。 マルチプロジェクトチップ方式の半導体装置の所定領域に形成するべき半導体チップの配置を示す図である。 無効チップ領域のパターンの削除を説明する図である。 パターン編集処理で行うパターンの削除を説明する図である。 本発明の第3実施例における露光システムの動作を説明するフローチャートである。 マルチプロジェクトチップ方式の半導体装置の所定領域に形成するべき半導体チップの配置を示す図である。 無効チップ領域のパターンの仮パターンへの入れ替えを説明する図である。 電子ビーム露光データのフィールドを示す図である。 仮の電子ビーム露光データのフィールドを示す図である。 電子ビーム露光データのサブフィールドを示す図である。 仮の電子ビーム露光データのサブフィールドを示す図である。 パターン編集処理で行うパターンの削除を説明する図である。 パターン編集処理で行うパターンの仮パターンへの入れ替えを説明する図である。 本発明の第4実施例における露光システムの動作を説明するフローチャートである。 ハイブリッド露光対象の露光データが示す露光パターンの一例を示す図である。 ハイブリッド分割処理により得られる電子ビーム露光データが示す露光パターンの一例を示す図である。 ハイブリッド分割処理により得られる電子ビーム露光以外の露光用のパターンデータが示す露光パターンの一例を示す図である。 図32に示す露光データに対して、電子ビーム露光データのない指定部分に仮のパターンを配置した場合のパターンを示す図である。
符号の説明
20 露光システム
21 コンピュータ
22 インタフェース部
23 電子ビーム露光装置

Claims (9)

  1. マルチプロジェクトチップ方式の半導体装置の製造方法であって、
    ウェーハ上に形成する複数の半導体デバイスの配置を、該複数の半導体デバイスのパターンの露光順序に合わせて、製造条件とショット数を示す情報とに応じてコンピュータにより決定することで、同じ製造条件の半導体デバイスは近接して、ウェーハ走査方向上にショット数が多い順又は少ない順に配置し、
    ウェーハ走査方向上に順に前記複数の半導体デバイスを直接描画技術を用いる露光装置により露光することを特徴とする、半導体装置の製造方法。
  2. ウェーハ上の無効領域内では、半導体デバイスのパターンを削除することを特徴とする、請求項1記載の半導体装置の製造方法。
  3. ウェーハ上の無効領域内では、半導体デバイスのパターンを削除して仮のパターンと入れ替えることを特徴とする、請求項1記載の半導体装置の製造方法。
  4. 前記無効領域は、前記コンピュータへの入力に基づいて任意に設定されることを特徴とする、請求項2又は3記載の半導体装置の製造方法。
  5. 前記無効領域は、前記直接描画技術以外による露光の露光データに基づいて設定されることを特徴とする、請求項2又は3記載の半導体装置の製造方法。
  6. コンピュータ及び直接描画技術を用いる露光装置を含む露光システムにおいてマルチプロジェクトチップ方式の半導体装置の製造を該コンピュータに制御させるプログラムであって、
    ウェーハ上に形成する複数の半導体デバイスの配置を、該複数の半導体デバイスのパターンの露光順序に合わせて、製造条件とショット数を示す情報とに応じて決定することで、同じ製造条件の半導体デバイスは近接して、ウェーハ走査方向上にショット数が多い順又は少ない順に配置する手順と、
    ウェーハ走査方向上に順に前記複数の半導体デバイスを該露光装置により露光させる手順と
    を該コンピュータに実行させることを特徴とする、プログラム。
  7. ウェーハ上の無効領域内では、半導体デバイスのパターンを削除する手順を更に該コンピュータに実行させることを特徴とする、請求項記載のプログラム。
  8. ウェーハ上の無効領域内では、半導体デバイスのパターンを削除して仮のパターンと入れ替える手順を更に該コンピュータに実行させることを特徴とする、請求項記載のプログラム。
  9. 前記無効領域を、前記コンピュータへの入力に基づいて任意に設定する手順を更に該コンピュータに実行させることを特徴とする、請求項又は記載のプログラム。
JP2007328813A 2007-12-20 2007-12-20 半導体装置の製造方法及びそのプログラム Expired - Fee Related JP5194770B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007328813A JP5194770B2 (ja) 2007-12-20 2007-12-20 半導体装置の製造方法及びそのプログラム
TW097146270A TWI393172B (zh) 2007-12-20 2008-11-28 半導體裝置、用於製造半導體裝置之方法及電腦可讀取媒體
US12/326,154 US7968259B2 (en) 2007-12-20 2008-12-02 Semiconductor device, method for manufacturing semiconductor device, and computer readable medium
DE102008060245.0A DE102008060245B4 (de) 2007-12-20 2008-12-04 Verfahren zum Herstellen einer Halbleiteranordnung und computerlesbares Medium mit einem Programm zum Ausführen dieses Verfahrens

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007328813A JP5194770B2 (ja) 2007-12-20 2007-12-20 半導体装置の製造方法及びそのプログラム

Publications (2)

Publication Number Publication Date
JP2009152370A JP2009152370A (ja) 2009-07-09
JP5194770B2 true JP5194770B2 (ja) 2013-05-08

Family

ID=40690959

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007328813A Expired - Fee Related JP5194770B2 (ja) 2007-12-20 2007-12-20 半導体装置の製造方法及びそのプログラム

Country Status (4)

Country Link
US (1) US7968259B2 (ja)
JP (1) JP5194770B2 (ja)
DE (1) DE102008060245B4 (ja)
TW (1) TWI393172B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007004953A1 (de) * 2007-01-26 2008-07-31 Tesa Ag Heizelement
US8234597B2 (en) * 2008-01-14 2012-07-31 International Business Machines Corporation Tool and method to graphically correlate process and test data with specific chips on a wafer
JP5309728B2 (ja) * 2008-06-27 2013-10-09 富士通セミコンダクター株式会社 レチクルデータ作成方法及びレチクルデータ作成装置
US20100296074A1 (en) * 2009-04-30 2010-11-25 Nikon Corporation Exposure method, and device manufacturing method
US9140978B2 (en) * 2010-10-12 2015-09-22 Weng-Dah Ken Semiconductor multi-project or multi-product wafer process
US20150270181A1 (en) * 2013-09-27 2015-09-24 Pdf Solutions, Inc. Opportunistic placement of ic test strucutres and/or e-beam target pads in areas otherwise used for filler cells, tap cells, decap cells, scribe lines, and/or dummy fill, as well as product ic chips containing same
US10714427B2 (en) 2016-09-08 2020-07-14 Asml Netherlands B.V. Secure chips with serial numbers
US20180068047A1 (en) * 2016-09-08 2018-03-08 Mapper Lithography Ip B.V. Method and system for fabricating unique chips using a charged particle multi-beamlet lithography system
US10418324B2 (en) 2016-10-27 2019-09-17 Asml Netherlands B.V. Fabricating unique chips using a charged particle multi-beamlet lithography system
US11054748B2 (en) 2018-09-21 2021-07-06 Taiwan Semiconductor Manufacturing Co., Ltd. Dummy insertion for improving throughput of electron beam lithography

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62160720A (ja) * 1986-01-08 1987-07-16 Jeol Ltd 荷電粒子ビ−ム装置による描画装置のチツプ配列の確認方法
JPH08316131A (ja) * 1995-05-22 1996-11-29 Hitachi Ltd 電子線描画方法及び装置
JPH11168055A (ja) * 1997-12-03 1999-06-22 Nikon Corp パターン転写方法及びパターン転写装置
US6490630B1 (en) 1998-05-08 2002-12-03 Fujitsu Limited System and method for avoiding deadlock in multi-node network
JP2000124113A (ja) * 1998-10-14 2000-04-28 Nikon Corp 荷電ビーム露光装置及び荷電ビーム露光方法
JP2000269126A (ja) * 1999-03-19 2000-09-29 Nec Corp 電子線露光方法及び装置
JP2001093799A (ja) * 1999-09-20 2001-04-06 Hitachi Ltd 電子ビーム描画装置および電子ビームを用いた描画方法
JP3983990B2 (ja) * 2000-06-13 2007-09-26 株式会社東芝 回路パターンの設計方法と荷電粒子ビーム露光方法及び記録媒体
JP4077141B2 (ja) * 2000-06-30 2008-04-16 株式会社東芝 デザインルール作成方法、デザインルール作成システム及び記録媒体
JP3964606B2 (ja) * 2000-07-18 2007-08-22 株式会社東芝 荷電ビーム描画装置、荷電ビーム描画方法、およびコンピュータ読み取り可能な記録媒体
TW512429B (en) * 2001-08-15 2002-12-01 Taiwan Semiconductor Mfg Dry development method using top surface imaging technology
JP2003332205A (ja) * 2002-05-10 2003-11-21 Nec Electronics Corp 電子線露光方法
JP4529398B2 (ja) * 2003-09-26 2010-08-25 ソニー株式会社 ダミーパターン情報生成装置、パターン情報生成装置、マスク作成方法、ダミーパターン情報生成方法、プログラム及び上記プログラムを記録したコンピュータ読み取り可能な記録媒体
JP2005259840A (ja) * 2004-03-10 2005-09-22 Nec Electronics Corp 露光方法、露光用マスク及び描画方法
TWI512304B (zh) * 2005-09-13 2015-12-11 Ebara Corp 半導體裝置及其檢查方法

Also Published As

Publication number Publication date
US7968259B2 (en) 2011-06-28
US20090162760A1 (en) 2009-06-25
TWI393172B (zh) 2013-04-11
DE102008060245A1 (de) 2009-07-02
JP2009152370A (ja) 2009-07-09
TW200939303A (en) 2009-09-16
DE102008060245B4 (de) 2019-01-17

Similar Documents

Publication Publication Date Title
JP5194770B2 (ja) 半導体装置の製造方法及びそのプログラム
JP5001563B2 (ja) 荷電粒子線描画データの作成方法
JP4751273B2 (ja) 描画装置の描画エラー検証方法及び描画装置の描画エラー検証用データの作成装置
US8316328B2 (en) Apparatus for manufacturing a photomask
JP4751353B2 (ja) データ検証方法及び荷電粒子ビーム描画装置
JP4778777B2 (ja) 荷電粒子線描画データの作成方法
JP5063320B2 (ja) 描画装置及び描画データの変換方法
JP5403603B2 (ja) 描画装置の描画エラー検証方法及び描画装置の描画エラー検証用データの作成装置
JP5148233B2 (ja) 描画装置及び描画方法
JP4778776B2 (ja) 荷電粒子線描画データの作成方法
US6717160B2 (en) Beam direct-writing apparatus, imaging apparatus and method of obtaining preferable path passing through points
JP2008244196A (ja) 描画データ作成方法及び描画データファイルを格納した記憶媒体
JP5068515B2 (ja) 描画データの作成方法、描画データの変換方法及び荷電粒子線描画方法
JP5314937B2 (ja) 描画装置及び描画用データの処理方法
JP2000269126A (ja) 電子線露光方法及び装置
JP5211635B2 (ja) ダミーチップ露光方法及び半導体集積回路装置の製造方法
JPH0536594A (ja) 露光処理システム装置,荷電粒子ビーム露光装置及び荷電粒子ビーム露光方法
JP4867163B2 (ja) 荷電粒子ビーム露光方法及び装置、荷電粒子ビーム露光データ作成方法及びプログラム、並びに、ブロックマスク
JP5068549B2 (ja) 描画データの作成方法及びレイアウトデータファイルの作成方法
JP5615531B2 (ja) 荷電粒子ビーム描画用データの生成方法
JP5556473B2 (ja) 露光データの作成方法、露光データ作成装置及び半導体装置の製造方法
JP5586343B2 (ja) 荷電粒子ビーム描画装置及び荷電粒子ビーム描画方法
JP2992081B2 (ja) パターン作成装置
JP2005215016A (ja) 電子ビーム描画におけるデータ圧縮方法および電子ビーム描画方法
JP2003100617A (ja) 電子線描画データの作成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100824

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160215

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5194770

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees