JP3983990B2 - 回路パターンの設計方法と荷電粒子ビーム露光方法及び記録媒体 - Google Patents
回路パターンの設計方法と荷電粒子ビーム露光方法及び記録媒体 Download PDFInfo
- Publication number
- JP3983990B2 JP3983990B2 JP2001090457A JP2001090457A JP3983990B2 JP 3983990 B2 JP3983990 B2 JP 3983990B2 JP 2001090457 A JP2001090457 A JP 2001090457A JP 2001090457 A JP2001090457 A JP 2001090457A JP 3983990 B2 JP3983990 B2 JP 3983990B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit pattern
- exposure
- pattern
- charged particle
- shots
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
- H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
- H01J37/3174—Particle-beam lithography, e.g. electron beam lithography
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
- H01J37/302—Controlling tubes by external information, e.g. programme control
- H01J37/3023—Programme control
- H01J37/3026—Patterning strategy
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Analytical Chemistry (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Electron Beam Exposure (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、部分一括露光方式の荷電粒子ビーム露光に用いられる回路パターンの設計方法、荷電粒子ビーム露光方法、及び回路パターンを生成するプログラムを記憶する記録媒体に関する。
【0002】
【従来の技術】
電子ビーム露光は、半導体回路の微細パターンの加工を行う有効な手段である。代表的な電子ビーム露光方式である可変成形ビーム(Variable Shaped Beam:VSB)方式では、回路パターンを微小な長方形や三角形に分割して露光を繰り返すために、電子ビームのショット回数が莫大なものとなり、スループットが得られない。
【0003】
それに対して、電子ビームサイズ以内の大きさの図形の形状の電子ビームを成形して、図形(キャラクタ)の一括露光を行う部分一括露光(Character Projection:CP)方式の露光方法により、ショット数を削減し、スループットを向上させる試みがなされている。
【0004】
電子ビーム露光装置の概略を図12に示す。図12に示すように、電子銃901から打ち出された電子ビーム902は、第1成形アパーチャ903によって成形される。成形された電子ビーム902は、キャラクタ選択用偏向器904でCPアパーチャ905に形成された透過窓からなるキャラクタに照射される。キャラクタの透過窓を透過した電子ビーム902は、縮小レンズ906で縮小された後、対物偏向器907で試料908上の所望の位置に照射される。
【0005】
電子ビームの成形は、キャラクタ形状の開口をもつCPアパーチャによってなされる。通常の電子ビーム露光装置では、キャラクタ選択偏向器の偏向領域内に配置することができるキャラクタの数は、多くとも100個程度である。
【0006】
ここで、ASICやシステムLSIなどの半導体製品の回路パターンの設計方法と、電子ビーム露光までの流れを見てみる。図13では、タイミング解析や回路の最適化、それにさまざまな検証などを省いて、本提案と密接なかかわりのあるステップのみ示した。
【0007】
(ステップS401)
半導体デバイスの電子回路の記述を行う。一般にハードウェア記述言語(HDL)を使って記述する。その中でも、レジスタおよびレジスタ間の論理回路の構成および動作を記述するレジスタトランスファレベル(RTL)記述がよく使われる。
【0008】
(ステップS402)
記述したRTLと、動作周波数などのデバイス特性やチップ面積などといった、設計制約条件をもとに、論理合成を行う。これにより、設計制約を満たす論理回路ができ、それをもとに回路パターンを合成する。ここで、論理ゲートやフリップフロップなどの機能単位について単位回路パターンを最適化したスタンダード・セルに機能を割り当てることにより、論理回路の合成を行う。そして、チップ上にそれらのスタンダード・セルのパターンを配置し、各スタンダード・セル間を配線する(Place and Route:P&R:)。
【0009】
(ステップS403)
ステップS401およびS402ならびに、さまざまな検証を行ない、デバイスのパターンデータをGDSIISTREAM形式などでリリースする。
【0010】
(ステップS404)
実際にデバイスの作製を行うプロセス技術者は、設計者からパターンデータを受け取る。
【0011】
(ステップS405)
パターンデーテに含まれる図形の中から、繰り返し使用されているような、CP露光を行うときのキャラクタとなり得る図形を抽出する。その中から、露光装置に搭載可能なキャラクタ数まで、CP露光を行うキャラクタに割り当て、それ以外の図形は、VSB方式で露光することとする。
【0012】
(ステップS406)
ステップS405で抽出したキャラクタの情報に基づき、CPアパーチャを製作する。
【0013】
(ステップS407)
ステップS405およびS406の情報をもとに、パターンデータを使用する電子ビーム露光装置に入力可能な露光データに変換する。
【0014】
(ステップS408)
ステップS406で作製したCPアパーチャを装置にセットし、ステップS407で生成した露光データを装置(あるいは露光装置の制御装置)に入力し、電子ビーム露光を行う。
【0015】
(ステップS409)
電子ビーム露光を行った試料を露光装置から取り出し、加熱や現像を行ない、レジストパターンを作製する。
【0016】
このような方法では、設計者が設計する回路パターンでは、CP方式での電子ビーム露光でのキャラクタについて考慮されていない。そして、プロセス技術者は、設計者がリリースしたパターンデータの中から、CP露光を行う単位となる図形を抽出し、キャラクタに割り当てていく。
【0017】
図13のステップS402で使用されるスタンダード・セルを収めたスタンダード・セル・ライブラリには、一般的なもので、数百種類のスタンダード・セルが含まれている。ステップS405のキャラクタ抽出では、回路パターンを構成する論理回路の構成単位となっているスタンダード・セルをCP露光方式で露光を行うキャラクタとして割り当てる。その結果、すべての図形をCP方式で露光するために必要なキャラクタ数が増大し、パターンの一部分の図形のみCP方式で、その他の図形は、微小矩形に分割するVSB方式で露光を行うことになる。したがって、ASICなどのロジックデバイスでは、メモリなどの繰り返し使用される図形の割合が多いデバイスと較べて、VSB方式で露光する割合が多くなるため、CP方式でもショット数の削減効果が得られず、スループットが得られないことが問題となる。
【0018】
そのため、アパーチャ上に配置されるのキャラクタの数を多くする努力が行なわれているが、精度の高い開発が困難であるばかりでなく、既存の装置に変えて設備を整えなくてはならず、非常に多くのコストがかかってしまう。
【0019】
【発明が解決しようとする課題】
上述したように、繰り返し使用される図形の割合が少ないASICでは、キャラクタの数が多くなるが、アパーチャに配置されるキャラクタの数に限りがあるため、ショット数の削減効果が得られないという問題があった。
【0020】
本発明の目的は、露光を行う回路パターンの設計の際に、CP方式での電子ビーム露光に適したパターンを自動的に生成することにより、アパーチャに配置されるキャラクタ数を増加させなくても、ショット数の増加を抑制することができ、高いスループットを得ることができる回路パターンの設計方法と荷電粒子ビーム露光方法及び回路パターンを生成するプログラムを記憶する記録媒体を提供することにある。
【0021】
【課題を解決するための手段】
[構成]
本発明は、上記目的を達成するために以下のように構成されている。
(1)本発明に係わる回路パターンの設計方法は、
半導体デバイスの回路動作が記述された論理記述から、機能単位について単位回路パターンを最適化した複数のスタンダード・セルを用いて、部分一括露光方式と可変成形ビーム方式とを併用した荷電粒子ビーム露光に対応する回路パターンを作成する回路パターンの設計方法であって、前記回路パターンは、設計制約条件を満足すると共に、試料への転写時、又は部分一括露光方式の露光に用いられるアパーチャに生じる所定条件を満足するように、使用するスタンダード・セル数を徐々に減らしながら、一つ以上の仮回路パターンを生成するステップと、生成された仮回路パターンが設計制約条件を満足するか判定するステップと、前記設計制約条件を満足する仮回路パターンを荷電粒子ビーム露光したときの荷電粒子ビームのショット回数を計算するステップと、前記設計制約条件を満足すると判定された仮回路パターンの中から、荷電粒子ビームのショット回数が最も小さいものを露光に用いる回路パターンとして選択するステップとを含んで回路パターンの生成を行うことを特徴とする。
【0024】
前記荷電粒子ビームのショット回数を計算するステップは、前記仮回路パターンで使用されているスタンダード・セルの配置方向を考慮して、該スタンダード・セルを部分一括露光方式で露光を行う場合のキャラクタ候補を抽出するステップと、各スタンダード・セルに対して、可変成形ビーム方式で露光を行った場合に対する部分一括露光方式で露光を行った場合のショット回数の削減効果をそれぞれ計算するステップと、前記ショット数の削減効果が大きいものから順番に選択されたスタンダード・セルを部分一括露光方式の露光によりパターンを形成し、選択されなかったスタンダード・セルを可変成形ビーム方式でパターンを形成すると設定する露光方式設定ステップと、設定された露光方式に従って、前記仮回路パターンを形成するのに必要な荷電粒子ビームのショット回数を計算するステップとを含むこと。
【0025】
部分一括露光方式の露光によりパターンを形成すると設定されたスタンダード・セルを形成するのに必要なキャラクタ数の和が、前記キャラクタが配置された前記荷電粒子ビーム露光装置のアパーチャを動かさずに前記荷電粒子ビームが照射可能な領域に配置可能な数以下であること。
【0026】
前記ショット回数の削減効果がもっとも小さいものから順番に選ばれた一つまたは複数のスタンダード・セルは、前記使用するスタンダード・セル数を徐々に減らしながら、一つ以上の仮回路パターンを生成するステップにおいて、使用されないスタンダード・セルとして設定されること。
【0027】
前記露光方式設定ステップにおいて、部分一括露光方式でパターンが形成されると設定されたスタンダード・セルに対し、該スタンダード・セルの形成に用いられるキャラクタに対してそれぞれに固有なインデックスを設定すると共に、該インデックス、各キャラクタの大きさ、アパーチャ上の位置が記録されたCPアパーチャを生成すること。
【0028】
前記回路パターンを荷電粒子ビームで露光を行う場合、前記CPアパーチャデータに基づいて、前記CPアパーチャを新規に作製、または、保有しているCPアパーチャから適切なCPアパーチャを選択すること。
【0029】
所望の機能を有するデバイスのパターンを荷電粒子ビーム露光装置で露光を行う場合、前記CPアパーチャデータを参照して、前述した方法により設計された回路パターンのデータを該露光装置に入力可能な形式にデータ変換を行うことを特徴とする。
【0031】
本発明の記録媒体は、半導体デバイスの回路動作が記述された論理記述と機能単位について単位回路パターンを最適化した複数のスタンダード・セルとに対して所定の処理を行って、部分一括露光方式と可変成形ビーム方式とを併用した荷電粒子ビーム露光に対応する回路パターンを生成するプログラムを記憶するコンピュータ読み取り可能な記憶媒体において、前記プログラムは、使用する前記スタンダード・セル数を徐々に減らしながら回路パターンを生成する機能と、生成された回路パターンから設計制約条件を満足する回路パターンを抽出する機能と、前記設計制約条件を満足する回路パターンについて、荷電粒子ビーム露光したときの荷電粒子ビームのショット回数を計算する機能と、前記設計制約条件を満足する回路パターンの中から、荷電粒子ビームのショット回数がもっとも少なくなるものを露光に用いる回路パターンとして選択する機能とを実現させるためのプログラムを記録した。
【0032】
[作用]
本発明は、上記構成によって以下の作用・効果を有する。
【0033】
前記回路パターンを前記試料上に転写するのに必要な荷電粒子ビームの総ショット数が最も少なくなるような条件、或いは前記回路パターン露光する際に、部分一括露光方式の露光で用いられるキャラクタの数が、前記キャラクタが配置されたアパーチャを動かすこと無く前記荷電粒子ビームが照射可能な領域に配置可能な数以下になるような条件下で、回路パターンを設計することによって、設計の際に使用するスタンダード・セル数を削減し、回路パターンを部分一括露光方式により電子ビーム露光するために必要なキャラクタ数を大幅に減らすことができる。これにより、電子ビーム露光装置のキャラクタ選択偏向器の偏向領域内に搭載可能なキャラクタ形状の開口の数を、大幅に増加することなく、あるいは、そのようなキャラクタ数を多く搭載できるような装置を開発する必要もなく、電子ビームのショット数を大幅に削減し、スループットを増加させることができる
【0034】
【発明の実施の形態】
本発明の実施の形態を以下に図面を参照して説明する。
【0035】
[第1実施形態]
本実施形態では、ASICやシステムLSIでよく使われるある機能ブロックについて、その回路のRTL記述を用いて、論理合成および自動配置配線(Place and Route:P&R)を行った。その際に使用するスタンダード・セル数を削減することにより、部分一括露光(Character Projection:CP)方式の電子ビーム露光におけるショット数をもっとも少なくできるパターンを生成する方法を示す。
【0036】
図1は、本発明の第1の実施形態に係わる回路パターンの設計システムの概略構成を示すブロック図である。
【0037】
この設計システムを用いた回路パターンの設計方法を図2のフローチャートを参照して説明する。
【0038】
(ステップS101)
半導体デバイスの電子回路の動作が記述された論理記述121を生成する。一般に、論理記述は、ハードウェア記述言語(HDL)を使って記述される。その中でも、レジスタおよびレジスタ間の論理回路の構成および動作を記述するレジスタトランスファレベル(RTL)記述がよく使われる。
【0039】
(ステップS102)
システム設計ワークステーション(WS)102により、論理記述121に対して、所望のテクノロジーのスタンダード・セル・ライブラリ101を用いて論理合成を行ない、回路を構成するセルの接続情報を記述したネットリスト122を生成する。
【0040】
さらに、レイアウト設計ワークステーション(WS)103により、生成されたネットリスト122から、自動配置配線(P&R)により、レイアウト(パターンデータ)123を生成する。
【0041】
(ステップS103)
設計制約条件を設定して、検証ツール104により、生成されたレイアウト123が、設計制約条件下で論理回路が動作するかの確認を行う。今回設定した条件は、生成する論理回路が100MHzで動作することである。ここでは、回路が100MHzで動作することが確認できたので、次のステップS104へ移行する。
【0042】
(ステップS104)
ステップS103において生成されたパターンに対して、:CP方式で電子ビーム露光を行った場合の、ショット数を計算する。
【0043】
後述のCP化効率及び実際の電子ビーム露光を行うときのショット数は、チップ上に自動配置配線によりこれらのスタンダード・セルを配置した後のパターンについて考える必要がある。なぜならば、論理合成やその後のタイミング解析やその他の処理により、使用するスタンダード・セルが決定しても、配置するときには、上下反転、左右反転、そして180°反転など、異なった方向に配置される。現状の電子ビーム露光装置では、CPアパーチャを用いてキャラクタの形状に成形した電子ビームを、反転および回転させて試料に照射することができないからである。このようなビームの反転や回転を制御することができるようになったとしても、P&Rによる配置及び配線の後に、タイミング検証やテストを行った結果、使用するスタンダード・セルの駆動力を変えたり、別のスタンダード・セルを挿入したりすることがあるため、やはり、P&R後に、パターンが確定してから、ショット数の評価をするのが望ましい。
【0044】
本実施形態では、5μm□の大きさのキャラクタを100個搭載可能な電子ビーム露光装置を使用した。つまり、ステップS102で生成したレイアウト123の中で使用されているスタンダード・セルを、可変成形ビーム(Variable Shaped Beam:VSB)方式で露光した場合と較べて後述するショット数の削減の効果が大きいものから順番に、キャラクタ100個分まで:CP方式で露光を行うキャラクタに割り当て、キャラクタに割り当てられなかったスタンダード・セルは、VSB方式で露光する。また、このパターンのうち、ゲート層を電子ビームで露光することとし、以後の評価は、すべて生成されたパターンのうちのゲート層について行った。
【0045】
このショット数の計算ステップについて、図3に示すフローチャートを参照して説明する。
【0046】
(ステップS201)
先ず、キャラクタサイズ124をキャラクタ抽出部105に入力した後、キャラクタ抽出部105により、レイアウト123中に含まれる全スタンダード・セルを抽出し、CP方式で露光可能なキャラクタに割り当てた場合のキャラクタデータ125を出力する。
【0047】
ステップS102で自動配置配線を行って生成されたパターンデータを解析して、同じスタンダード・セルでも、配置方向が異なるものは、別のキャラクタに割り当てたところ、このパターンをすべてCP方式で露光するためには、266個ものキャラクタを必要とすることがわかった。
【0048】
(ステップS202)
次いで、CP化効率算出部106により、各スタンダード・セルに対して、キャラクタデータ125を参照してCP化効率を算出して、各スタンダード・セルについてCP化効率126を出力する。CP化効率は、CP方式で露光を行った場合に対してVSB方式で露光を行った場合のショット画数の削減効果を現している。このCP化効率は、以下の式で表される。
【0049】
【数1】
【0050】
式(1)において、VSBビームショット数とCPショット数は、それぞれ、評価を行う図形(スタンダード・セル)をVSB方式、およびCP方式で露光した場合のショット数である。CPショット数は、スタンダード・セルを形成するのに必要なキャラクタ数と等しく、CPアパーチャ上に必要なキャラクタ数を意味する。例えば、ビームサイズより大きいセルには、複数のキャラクタが必要となる。参照回数は、生成されたパターン中で、そのキャラクタが使用されている回数である。
【0051】
例として、図4に、ステップS102の論理合成により合成された論理回路の中で使用されているスタンダード・セルについて、CP化効率の評価結果を示す。合成されたパターン中には、全部で83種類のスタンダード・セルが使用されており、その中でもっとも大きいCP化効率であったのは、D−フリップフロップ(FD1X1)であり、もっとも小さいものは、駆動力が中くらいの大きさのインバータ(IVX4)であった。また、参照回数がもっとも多い駆動力が小さいインバータ(IVX1)は、もっとも簡単なゲートの形状であり、VSB方式で露光したときのショット数がもっとも少ないスタンダード・セルである。そのため、参照回数が多くても、最もCP化効率が大きいFD1X1の1/3程度のCP化効率となっている。
【0052】
(ステップS203)
次いで、入力されたキャラクタ数127に応じて、露光方式設定部107により、CP方式で露光を行うスタンダード・セルと、VSB方式で露光を行うスタンダード・セルとを設定し、設定結果をCPアパーチャデータとして出力する。ここでは、ショット数の削減効果が大きい(CP化効率が高いもの)スタンダード・セルから順番に、入力されたキャラクタ数までのスタンダード・セルはCP方式で露光を行うもの選択し、選択されなかったスタンダード・セルをVSB方式で露光を行うと設定する。
【0053】
このとき、式(1)のCP化効率の大きい順に、CP偏向器の変更可能領域内に設置可能なキャラクタの数である100個までのスタンダード・セルはCP方式で露光し、残りのスタンダード・セルはVSB方式で露光するものとした。
【0054】
なお、設定されるキャラクタの数は、CP偏向器で変更可能領域内に設置可能なキャラクタの数に限定されるものではなく、場合によってはCP偏向器で変更可能領域内に設置可能なキャラクタの数以上であっても良い。
【0055】
(ステップS204)
次いで、総ショット数算出部108により、各スタンダード・セルの露光方法が記録されたCPアパーチャデータ128に基づいて、回路パターンの露光を行った場合に、パターンを形成するのに必要な電子ビームの総ショット数129を計算する。
【0056】
本実施形態の場合、パターンを形成するのに、30,041回のショットが必要であることがわかった。なお、同じパターンを、すべてVSB方式で露光すると、223,448ショットである。
【0057】
(ステップS105)
ショット数比較部109では、ステップS104で計算したショット数“30,041”が、一番はじめに生成したパターンのショット数なので、最少ショット数であると判断して、ステップS106へ移る。
【0058】
(ステップS106)
次いで、ショット数比較部109は、一番小さい総ショット数としてステップS104で計算したショット数30,041と、そのレイアウトを、記憶部110に記憶させる。
【0059】
(ステップS107)
次いで、使用スタンダード・セル(SC)設定部111により、ステップS102で使用したスタンダード・セルのうち、CP化効率が一番小さかったIVX4を、次回以降の論理合成およびP&Rでは使用しないようにシステム設計ワークステーション102を設定することにより、レイアウトの形成に用いるスタンダード・セルを一つ削減する。このとき、スタンダード・セルの削減数を複数にしてもよく、また、使用しないスタンダード・セルの指定ではなくて、前回のパターン生成(この場合はステップS102)で使用したスタンダード・セルのうち、CP化効率の小さいものを一つあるいは複数個取り除いたものを使用する、と設定してもよい。
【0060】
(ステップS102)
ステップS107で、使用するスタンダード・セルが削減された状態で、再び論理回路の合成および自動配置配線を行ない、パターンを生成する。今回は、前回の合成の際に使用した83種類のスタンダード・セルからステップS107で使用しないとしたIVX4を除く82種類のスタンダード・セルを使用可能にしてパターンを生成した。しかし、実際に生成されたパターンが使用しているスタンダード・セル数は、74種類であった。
【0061】
(ステップS103)
検証ツール104により、再び生成したパターンが設計制約条件である100MHzでの動作を確認し、合成に成功したため、ステップS104へ移る。
【0062】
(ステップS104)
2度目のステップS102で生成したパターンを露光するのに必要なショット数を計算する。なお、ここでもCP化効率を新たに算出した後、1回目と同様に、使用するキャラクタ数を100個以下に限定して、CP方式の露光でパターンを形成するものと、VSB方式でパターンを形成するものとを分けてから総ショット数の算出を行う。計算の結果、ショット数は、33,610であった。なお、すべてのパターンをのCP方式で露光するために必要なキャラクタ数は254であった。
【0063】
(ステップS105)
ショット数比較部109は、記憶部110に記憶されている最小ショット数と、2度目のステップS104で計算したショット数とを比較する。計算されたショット数“33,610”は、現在の最少ショット数として記憶している30,041よりも多いため、記憶部110の内容を変更せずに、ステップS107へ移る。
【0064】
(ステップS107)
今回のパターンの中で使用されているスタンダード・セルのうち、CP化効率がもっとも小さいものは、クロックバッファのNIVX3であったので、これを次回以降のパターンの合成では使用しないように使用スタンダード・セル設定部111で設定した。
【0065】
ステップS102〜S107を74回繰り返したところ、制約条件を満足する回路を合成することができなくなった。その間に合成したパターンについて、使用したスタンダード・セル数に対するショット数の計算値を示したのが、図5である。同図には、それぞれのバターンをすべてCP方式で露光するのに必要なキャラクタ数も記した。
【0066】
(ステップS103)
75回目に生成した回路が、検証ツール104で設計制約条件である100MHzでの動作を行うことができなくなったので、検証ツール104はパターン決定部112に設計制約条件を満足する回路パターンが形成されなかった旨を出力する。
【0067】
(ステップS108)
次いで、パターン決定部112では、記憶部110に記憶されている最少のショット数であったレイアウトを露光を行うパターンとして選択する。本実施形態の場合では、61回目に生成したパターンの、13,656回のショット数が最少であった。このとき使用したスタンダード・セルは26種類であり、CP方式の露光に用いられるキャラクタ数は99個であった。
【0068】
(ステップS109)
そして、ステップS108で選択したパターンを、最終的なパターンデータ130としてリリースする。
【0069】
はじめに生成したパターンをすべてCP方式で露光するのに必要なキャラクタ数が266個必要であり、VSB方式と併用することで、ショット数は30,041回になった。本実施形態のパターン設計方法により、必要なキャラクタ数を99個、ショット数を13,656に減らすことができた。これは、はじめに生成したパターンと較べると、1/2.2のショット数に減らすことができたことになり、VSB方式で露光した場合と較べると、1/16にまでショット数を削減できた。
【0070】
また、パターンを生成するときに使用するスタンダード・セル数を17個にまで減らしたが、本実施形態で用いた機能ブロックの面積は、10%以下の増加に収められている。図6に示したように、CP方式の電子ビーム露光に、ショット数がもっとも少なくなるという点で最適なパターンでも、スタンダード・セル数は26種類のとき、わずか2%の面積増加に抑制することができていることがわかる。図6は、スタンダード・セル数と生成された回路パターンの面積の関係を示す図である。
【0071】
本実施形態のパターンデータ設計方法により、設計の際に使用するスタンダード・セル数を削減し、回路パターン全体をCP方式により電子ビーム露光するために必要なキャラクタ数を大幅に減らすことができる。これにより、電子ビーム露光装置のキャラクタ選択偏向器の偏向領域内に搭載可能なキャラクタ形状の開口の数を、大幅に増加させることなく、あるいは、そのようなキャラクタ数を多く搭載できるような装置を開発する必要もなく、電子ビームのショット数を大幅に削減し、スループットを増加させることができる。
【0072】
[第2の実施形態]
(構成)
本実施形態では、第1の実施形態に記載された方法により生成されたパターンの露光方法を説明する。フローチャートを図7に示す。
【0073】
パターンの設計時に、ショット数の計算を行うことからもわかるように、パターンデータのリリースの時点でCP方式で露光を行うキャラクタに割り当てるスタンダード・セルおよび配置方向が異なるスタンダード・セルが決定している。したがって、CPアパーチャの製作指示を、プロセス技術者がキャラクタ抽出を行うより以前に行うことができる。
【0074】
上述した設計方法を用いて形成されたパターンデータを用いた露光方法について、図7に示すフローチャートを参照して説明する。
(ステップS301)
第1の実施形態に示したパターンデータ生成の過程で、CPアパーチャデータ128には、CP方式で露光を行うキャラクタに割り当てる図形が記録されている。このCPアパーチャデータ128,或いはこれに基づいて作製したCPアパーチャ仕様書に従って、CPアパーチャを作製することになる。このCPアパーチャデータは、CP方式で露光を行うスタンダード・セルについて、
・CP化効率の大きい順番に付けられたインデックス
・各スタンダード・セルの大きさ
・CPアパーチャへの配置位置
により構成される。
【0075】
(ステップS302)
ステップS301で用意されたCPアパーチャデータをもとに、CPアパーチャを製作する。あるいは、ここで、所有するCPアパーチャの中に、CPアパーチャデータに対応するCPアパーチャがあれば、新しく製作する必要がなく、その対応するCPアパーチャを選択する。
【0076】
(ステップS303)
第1の実施形態の方法で生成されたパターンデータ130を用意する。このパターンデータは、図8に示すように、ステップS301で示したCP方式で露光を行うスタンダード・セルに付けられたインデックスにより、各スタンダード・セルを配置する位置と大きさが定義されている。たとえば、図8中の#1はFD1Qを、#2はFD1Qの左右反転したパターンである。
【0077】
(ステップS304)
ステップS303で用意したパターンデータを、使用する電子ビーム露光装置に入力できる形式に変換する。ここでのデータ変換では、順番に露光を行うキャラクタのCPアパーチャ上での位置と、露光を行う試料上への電子ビームの照射位置の対応をとることが主な作業となる。また、すべてのパターンをCP方式で露光できない場合には、VSB方式で露光を行うパターンを、複数の微小矩形に分割し、それぞれを照射する順番と試料上の位置との対応をとる。
【0078】
(ステップS305)
ステップS302で製作あるいは選択したCPアパーチャを電子ビーム露光装置に装着し、露光を行うパターンに対応したキャラクタをキャラクタ選択偏向器で選択可能な状態とし、さらに、データ変換を行ったパターンデータを入力し、これらを用いて電子ビーム露光を行う。
【0079】
(ステップS306)
ステップS305で電子ビーム露光した試料に対して、加熱処理、現像処理などを行ない、レジストパターンを作製する。
【0080】
本実施形態の方法によれば、CPアパーチャデータを、設計時に生成することができ、そのデータに基づいてCPアパーチャを作製、あるいは選択することができる。また、レイアウトの設計時に生成されたCPアパーチャデータを参照してデータ変換を行うことができ、パターンデータからCP方式で露光を行うキャラクタを抽出する工程を省略することができる。
【0081】
本実施形態で説明したCPアパーチャデータは、回路パターンの設計時に、パターンデータと同時に生成される。したがって、パターンデータのリリースと同時に、その回路パターンをCP方式の電子ビーム露光により形成するのに必要とされるCPアパーチャの作製にとりかかることができる。また、CPアパーチャデータと、過去に作製して保有しているCPアパーチャのデータとを比較することにより、新規にCPアパーチャを作製しなくても、それら保有するCPアパーチャを用いて露光を行うことができることがわかり、適切なCPアパーチャを選択することができる。これにより、従来の方法と較べて、CPアパーチャの製作を早めたり、製作にかかる費用を削減したりすることが可能となる。
【0082】
また、回路パターンに含まれるパターンのうち、CP方式で露光を行うことができるパターンの割合が多くなり、VSB方式で露光するパターンが少なくなる。そのため、データ変換の際に行なわれるパターンの矩形分割処理を行う時間を削減することができる。従来の最適なキャラクタ抽出工程を省略することができることと合わせて、データ変換の処理時間を短縮するとともに、処理装置(コンピュータ)にかける負荷も小さくすることができる。
【0083】
さらに、生成されるパターンデータには、CP方式で露光を行うキャラクタについては、それらのチップ上の位置と、インデックスのみが記録されているため、パターンデータの容量を従来のものと較べて、小さくすることができる。このことも、処理装置にかける負荷を小さくするとともに、インターネットなどのネットワークを経由したパターンデータのアップロード、ダウンロードなどを容易に行うことが可能となる。
【0084】
[第3の実施形態]
第1の実施形態では回路パターンの生成方法について、ゲート層を電子ビームで露光することとし、回路パターンのゲート層の露光時のショット数が少なくなるような設計方法を示した。
【0085】
本実施形態では、回路パターンのうち、電子ビーム露光を行うのが、複数の層にわたる場合について、各層のパターンに対するショット数の合計がもっとも少くなるような、回路パターンの生成方法を示す。
【0086】
(構成)
本実施形態における、設計システムの構成、回路パターン生成の手順などは、第1の実施形態で図1及び図2に示したものと同じである。本実施形態では、電子ビーム露光を行う回路パターン層として、ゲート層、アクティブエリア(AA)層、コンタクト層の3層を考える。
【0087】
ここで説明するのは、本発明のパターン生成方法に対して、図2および3に示したフローチャートにおけるステップS104、すなわち、ステップS202の各スタンダード・セル(SC)に対するCP化効率の計算方法、そして、それを反映させたステップS203およびS204のショット数の計算方法と、ステップS107の使用SCの削減方法を示すものである。
【0088】
ステップS102において合成した回路パターン中で使用されている全SCについて、以下の(2)式を用いて、複数層に対応したCP化効率を計算する。
【0089】
(CP化効率)=Σ(各層のCP化効率)(2)
例えば、図9に示すような2入力NOR回路パターンのSCについて、CP化効率の計算を行うと、以下のようになる。この2入力NOR回路パターンから、アクティブエリア(AA)層、ゲート層、および、コンタクト層のパターンを抜き出すと、図10のようになる。図10(a)はアクティブエリア層のパターンを示し、図10(b)はゲート層のパターンを示し、図10(c)はコンタクト層のパターンを示している。
【0090】
これらのパターンの外形サイズ、すなわち、パターンに外接する最小の長方形の大きさと、VSBおよびCP方式で各層のパターンをEB露光するのに必要なショット数は、表1に示すようになっている。
【0091】
【表1】
【0092】
表1のCP化効率には、式(1)を用いて計算した、参照回数が1回の場合のCP化効率を示した。これらから、式(2)を用いて、ゲート、AA、および、コンタクトの3層のパターンについての2入力NOR回路パターンのCP化効率を計算すると、最初に生成したパターン中で使用されている回数が23であったので、(5+6+8)×23=437と計算することができる。
【0093】
次に、S102で生成したパターン中で使用されている全SCを抽出し、それらのCP化効率を計算する。そして、CP化効率の大きい順番に、CP露光を行うキャラクタの合計数が100になるまでキャラクタ抽出を行ない、それらをCP方式で、残りのセルをVSB方式で露光するように、設定を行う。
【0094】
ここで、各層のCP化効率を用いてキャラクタ抽出を行った場合と、式(2)により計算した複数層に対応したCP化効率を用いた場合について比較を行う。以下に、複数層(この場合は3層)のパターンについてのCP化効率についてのキャラクタ抽出をした場合のショット数を、1.0000として、各ショット数を規格化した。
【0095】
【表2】
【0096】
表2によると、3層分のCP化効率によりキャラクタ抽出を行うことにより、それら3層のパターンを露光するのに必要なショット数の合計が、一層のみのCP化効率によりキャラクタ抽出を行った場合よりも、少くなることがわかる。例えば、ウェーハ全体のショット数が、3層分のCP化効率により1億ショットになったとすると、一層のみでキャラクタ抽出をした場合だと、全体で、46万〜317万ショットも多く露光しなければならなくなってしまう。
【0097】
次に、ステップS107での、使用SC数を削減しながらパターン生成を繰り返す場合の、削除するSCの決定過程においては、この複数層のパターンについてのCP化効率が最も小さいSCを削除すればよいことになる。
【0098】
上記の方法で、使用SC数を削減しながらパターン生成を繰り返した場合の、各生成されたパターンのキャラクタ数とショット数の関係を、図11に示す。ゲート層のみを考えた場合の図5と同様の特性が得られることが確認できる。
【0099】
本実施形態の複数層に対応したCP化効率を用いることにより、ゲート層、AA層,コンタクト層の3層のパターンを露光する際、その合計数が最も少ないショット数で電子ビーム露光を行うことができるパターンの生成を行うことができる。
【0100】
(効果)
本実施形態の複数層に対応したCP化効率を用いることにより、電子ビーム露光の対象となる複数の層のパターンについて、それぞれの層のパターンを露光したときのショット数の合計を、最も少なくすることができる。これにより、本発明で提案する半導体デバイスの回路パターンの設計方法により生成されたパターンを、CP方式の電子ビーム露光により、適正に露光することができ、デバイスの作製にかかる時間を最も短くすることができ、電子ビーム露光を用いた、半導体デバイスの生産における生産性を向上させることができる。
【0101】
なお、本発明は、上記実施形態に限定されるものではない。例えば、電子ビーム露光以外にも、イオンビーム等を用いた荷電粒子ビーム露光にも適用することができる。
【0102】
また、ショット数が一番少ないものを最終的にリリースする回路パターンとしたが、これに限らずキャラクタ数がアパーチャを動かさずに電子ビームを照射できる領域に配置できる数以下となる回路パターンをリリースしても良い。
【0103】
その他、本発明は、その要旨を逸脱しない範囲で、種々変形して実施することが可能である。
【0104】
【発明の効果】
以上説明したように本発明によれば、設計の際に使用するスタンダード・セル数を削減し、回路パターン全体を部分一括露光方式により電子ビーム露光するために必要なキャラクタ数を大幅に減らすことができる。これにより、電子ビーム露光装置のキャラクタ選択偏向器の偏向領域内に搭載可能なキャラクタ形状の開口の数を、大幅に増加することなく、あるいは、そのようなキャラクタ数を多く搭載できるような装置を開発する必要もなく、電子ビームのショット数を大幅に削減し、スループットを増加させることができる。
【図面の簡単な説明】
【図1】第1の実施形態に係わる回路パターンの設計システムの概略構成を示すブロック図。
【図2】図1に示す設計システムを用いた回路パターンの設計方法を示すフローチャート。
【図3】ショット数の計算ステップを詳細に説明するためのフローチャート。
【図4】論理合成により合成された論理回路の中で使用されているスタンダード・セルについて、CP化効率の評価結果を示す図表。
【図5】スタンダード・セル数に対するキャラクタ数及び電子ビームショット数の関係を示す図。
【図6】スタンダード・セル数と生成された回路パターンの面積の関係を示す図。
【図7】第2の実施形態に係わる電子ビーム露光方法を示すフローチャート。
【図8】第2の実施形態に係わる、スタンダード・セルに付けられたインデックスにより、各スタンダード・セルを配置する位置と大きさが定義されたパターンを示す図。
【図9】第3の実施形態に係わる、2入力NOR回路パターン例を示す図。
【図10】図9に示す2入力NOR回路パターンの各層のパターンを示す図。
【図11】複数層対応CP化効率を用いた場合のセル数とキャラクタ数、ショット数の関係を示す特性図。
【図12】電子ビーム露光装置の概略構成を示す図。
【図13】従来の回路パターンの設計方法、及び露光方法を示すフローチャート。
【符号の説明】
101…スタンダード・セル・ライブラリ
102…システム設計ワークステーション
103…レイアウト設計ワークステーション
104…検証ツール
105…キャラクタ抽出部
106…CP化効率算出部
107…露光方式設定部
108…総ショット数算出部
109…ショット数比較部
110…記憶部
111…使用スタンダード・セル決定部
112…パターン決定部
121…論理記述
122…ネットリスト
123…レイアウト
124…キャラクタサイズ
125…キャラクタデータ
126…CP化効率
127…キャラクタ数
128…CPアパーチャデータ
129…総ショット数
130…パターンデータ
Claims (10)
- 半導体デバイスの回路動作が記述された論理記述から、機能単位について単位回路パターンを最適化した複数のスタンダード・セルを用いて、部分一括露光方式と可変成形ビーム方式とを併用した荷電粒子ビーム露光に対応する回路パターンを作成する回路パターンの設計方法であって、
前記回路パターンが、設計制約条件を満足すると共に、試料への転写時、又は部分一括露光方式の露光に用いられるアパーチャに生じる所定条件を満足するように、
使用するスタンダード・セル数を徐々に減らしながら、一つ以上の仮回路パターンを生成するステップと、
生成された仮回路パターンが設計制約条件を満足するか判定するステップと、
前記設計制約条件を満足する仮回路パターンを荷電粒子ビーム露光したときの荷電粒子ビームのショット回数を計算するステップと、
前記設計制約条件を満足すると判定された仮回路パターンの中から、荷電粒子ビームのショット回数が最も小さいものを露光に用いる回路パターンとして選択するステップと
を含んで回路パターンの生成を行うことを特徴とする回路パターンの設計方法。 - 前記荷電粒子ビームのショット回数を計算するステップは、
前記仮回路パターンで使用されているスタンダード・セルの配置方向を考慮して、該スタンダード・セルを部分一括露光方式で露光を行う場合のキャラクタ候補として抽出するステップと、
各スタンダード・セルに対して、可変成形ビーム方式で露光を行った場合に対する部分一括露光方式で露光を行った場合のショット回数の削減効果をそれぞれ計算するステップと、
前記ショット数の削減効果が大きいものから順番に選択されたスタンダード・セルを部分一括露光方式の露光によりパターンを形成し、選択されなかったスタンダード・セルを可変成形ビーム方式でパターンを形成すると設定する露光方式設定ステップと、
設定された露光方式に従って、前記仮回路パターンを形成するのに必要な荷電粒子ビームのショット回数を計算するステップと
を含むことを特徴とする請求項1に記載の回路パターンの設計方法。 - 部分一括露光方式の露光によりパターンを形成すると設定されたスタンダード・セルを形成するのに必要なキャラクタ数の和が、
前記キャラクタが配置された前記荷電粒子ビーム露光装置のアパーチャを動かさずに前記荷電粒子ビームが照射可能な領域に配置可能な数以下であることを特徴とする請求項2に記載の回路パターンの設計方法。 - 前記ショット回数の削減効果がもっとも小さいものから順番に選ばれる一つ以上のスタンダード・セルは、
前記使用するスタンダード・セル数を徐々に減らしながら、一つ以上の仮回路パターンを生成するステップにおいて、使用されないスタンダード・セルとして設定されることを特徴とする請求項2に記載の回路パターンの設計方法。 - 前記露光方式設定ステップにおいて、
部分一括露光方式でパターンが形成されると設定されたスタンダード・セルに対し、該スタンダード・セルの形成に用いられるキャラクタに対してそれぞれに固有なインデックスを設定すると共に、該インデックス、各キャラクタの大きさ、アパーチャ上の位置が記録されたCPアパーチャデータを生成することを特徴とする請求項2に記載の回路パターンの設計方法。 - 前記ショット回数の削減効果は、
各スタンダード・セルに対して、前記半導体デバイスを形成する上で必要な回路パターン層のうち、荷電粒子ビーム露光でパターンが形成される1層の回路パターン層について求められたものであることを特徴とする請求項2に記載の回路パターンの設計方法。 - 前記ショット回数の削減効果は、
各スタンダード・セルに対して、前記半導体デバイスを形成する上で必要な回路パターン層のうち、荷電粒子ビーム露光でパターンが形成される複数層の回路パターン層についてそれぞれ求められたショット数の削減効果の和であることを特徴とする請求項2に記載の回路パターンの設計方法。 - 前記回路パターンを荷電粒子ビームで露光を行う場合、請求項5に記載された回路パターンの設計方法により生成されたCPアパーチャデータに基づいて、前記CPアパーチャを新規に作製、または、保有しているCPアパーチャから適切なCPアパーチャを選択することを特徴とする荷電粒子ビーム露光方法。
- 所望の機能を有するデバイスのパターンを荷電粒子ビーム露光装置で露光を行う場合、請求項5記載された回路パターンの設計方法により生成されたCPアパーチャデータを参照して、請求項1に記載の方法により生成された回路パターンのデータを該露光装置に入力可能な形式にデータ変換を行うことを特徴とする荷電粒子ビーム露光方法。
- 半導体デバイスの回路動作が記述された論理記述と機能単位について単位回路パターンを最適化した複数のスタンダード・セルとに対して所定の処理を行って、部分一括露光方式と可変成形ビーム方式とを併用した荷電粒子ビーム露光に対応する回路パターンを生成するプログラムを記憶するコンピュータ読み取り可能な記憶媒体において、
前記プログラムは、
使用する前記スタンダード・セル数を徐々に減らしながら回路パターンを生成する機能と、
生成された回路パターンから設計制約条件を満足する回路パターンを抽出する機能と、前記設計制約条件を満足する回路パターンについて、荷電粒子ビーム露光したときの荷電粒子ビームのショット回数を計算する機能と、
前記設計制約条件を満足する回路パターンの中から、荷電粒子ビームのショット回数がもっとも少なくなるものを露光に用いる回路パターンとして選択する機能と
を実現させるためのプログラムを記録したコンピュータに読み取り可能な記録媒体。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001090457A JP3983990B2 (ja) | 2000-06-13 | 2001-03-27 | 回路パターンの設計方法と荷電粒子ビーム露光方法及び記録媒体 |
US09/878,250 US6560768B2 (en) | 2000-06-13 | 2001-06-12 | Circuit pattern design method, circuit pattern design system, and recording medium |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000-177309 | 2000-06-13 | ||
JP2000177309 | 2000-06-13 | ||
JP2001090457A JP3983990B2 (ja) | 2000-06-13 | 2001-03-27 | 回路パターンの設計方法と荷電粒子ビーム露光方法及び記録媒体 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007105334A Division JP4745278B2 (ja) | 2000-06-13 | 2007-04-12 | 回路パターンの設計方法及び回路パターンの設計システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002075852A JP2002075852A (ja) | 2002-03-15 |
JP3983990B2 true JP3983990B2 (ja) | 2007-09-26 |
Family
ID=26593851
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001090457A Expired - Lifetime JP3983990B2 (ja) | 2000-06-13 | 2001-03-27 | 回路パターンの設計方法と荷電粒子ビーム露光方法及び記録媒体 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6560768B2 (ja) |
JP (1) | JP3983990B2 (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002041126A (ja) * | 2000-07-27 | 2002-02-08 | Toshiba Corp | 半導体デバイスの生産方法及び生産システム |
JP2003022952A (ja) * | 2001-07-06 | 2003-01-24 | Toshiba Corp | 描画データ作成システム、描画データ作成方法、描画データ作成プログラム、レチクルの製造方法及び半導体装置の製造方法 |
JP2004070626A (ja) * | 2002-08-06 | 2004-03-04 | Renesas Technology Corp | レイアウトデータの保存方法、レイアウトデータ変換装置、及び図形検証装置 |
JP4068541B2 (ja) * | 2003-09-25 | 2008-03-26 | 株式会社東芝 | 集積回路パターン検証装置と検証方法 |
JP4243214B2 (ja) * | 2004-04-12 | 2009-03-25 | パナソニック株式会社 | 半導体集積回路装置、半導体集積回路装置用パターンの生成方法、半導体集積回路装置の製造方法、および半導体集積回路装置用パターン生成装置 |
JP4570400B2 (ja) * | 2004-06-03 | 2010-10-27 | 富士通セミコンダクター株式会社 | 露光データ作成方法及び露光データ作成装置 |
US7747977B1 (en) | 2005-09-15 | 2010-06-29 | D2S, Inc. | Method and system for stencil design for particle beam writing |
ATE519220T1 (de) * | 2005-12-01 | 2011-08-15 | Cadence Design Systems Inc | System und verfahren zum elektronenstrahlschreiben |
US8426832B2 (en) * | 2006-11-21 | 2013-04-23 | D2S, Inc. | Cell projection charged particle beam lithography |
US7772575B2 (en) * | 2006-11-21 | 2010-08-10 | D2S, Inc. | Stencil design and method for cell projection particle beam lithography |
US7897522B2 (en) * | 2006-11-21 | 2011-03-01 | Cadence Design Systems, Inc. | Method and system for improving particle beam lithography |
US7579606B2 (en) * | 2006-12-01 | 2009-08-25 | D2S, Inc. | Method and system for logic design for cell projection particle beam lithography |
JP5194770B2 (ja) * | 2007-12-20 | 2013-05-08 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法及びそのプログラム |
US8266556B2 (en) | 2010-08-03 | 2012-09-11 | International Business Machines Corporation | Fracturing continuous photolithography masks |
US8468473B1 (en) | 2012-06-08 | 2013-06-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for high volume e-beam lithography |
US10714427B2 (en) | 2016-09-08 | 2020-07-14 | Asml Netherlands B.V. | Secure chips with serial numbers |
US10418324B2 (en) | 2016-10-27 | 2019-09-17 | Asml Netherlands B.V. | Fabricating unique chips using a charged particle multi-beamlet lithography system |
EP3559752A4 (en) * | 2016-12-23 | 2020-08-19 | ASML Netherlands B.V. | PRODUCTION OF UNIQUE CHIPS WITH A LITHOGRAPHY SYSTEM WITH MULTIPLE CARRIER PART JETS |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5682323A (en) * | 1995-03-06 | 1997-10-28 | Lsi Logic Corporation | System and method for performing optical proximity correction on macrocell libraries |
JPH10135110A (ja) * | 1996-10-31 | 1998-05-22 | Nikon Corp | 結像特性評価方法 |
JPH11168055A (ja) * | 1997-12-03 | 1999-06-22 | Nikon Corp | パターン転写方法及びパターン転写装置 |
JP2000124113A (ja) * | 1998-10-14 | 2000-04-28 | Nikon Corp | 荷電ビーム露光装置及び荷電ビーム露光方法 |
-
2001
- 2001-03-27 JP JP2001090457A patent/JP3983990B2/ja not_active Expired - Lifetime
- 2001-06-12 US US09/878,250 patent/US6560768B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US6560768B2 (en) | 2003-05-06 |
JP2002075852A (ja) | 2002-03-15 |
US20020010905A1 (en) | 2002-01-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3983990B2 (ja) | 回路パターンの設計方法と荷電粒子ビーム露光方法及び記録媒体 | |
US7592611B2 (en) | Creation method and conversion method of charged particle beam writing data, and writing method of charged particle beam | |
USRE43659E1 (en) | Method for making a design layout of a semiconductor integrated circuit | |
JP3886695B2 (ja) | 露光パターンデータ生成方法、露光パターンデータ生成装置、半導体装置の製造方法、及びフォトマスクの製造方法 | |
US5995878A (en) | Method and apparatus for generating exposure data of semiconductor integrated circuit | |
JP4778777B2 (ja) | 荷電粒子線描画データの作成方法 | |
JP3785023B2 (ja) | 回路パターンの設計方法、露光方法及び荷電粒子ビーム露光システム | |
JP5305601B2 (ja) | 描画装置内の演算処理装置の割当て方法 | |
JP5063320B2 (ja) | 描画装置及び描画データの変換方法 | |
JP2009010077A (ja) | 描画データの作成装置及び描画データの作成方法 | |
JP4745278B2 (ja) | 回路パターンの設計方法及び回路パターンの設計システム | |
JP4778776B2 (ja) | 荷電粒子線描画データの作成方法 | |
JP5148233B2 (ja) | 描画装置及び描画方法 | |
EP0844533A2 (en) | Correction of exposure data, particularly in manufacturing of semiconductor devices | |
JP2001344302A (ja) | 電子線露光装置用データの検証方法およびその検証装置 | |
JP2007005651A (ja) | セル配置方法、プログラムおよび半導体装置の製造方法 | |
Shafee et al. | Approaches for full coverage physical design space exploration and analysis by synthetic layout generation | |
US11144700B1 (en) | Grouping nets to facilitate repeater insertion | |
JP2002289510A (ja) | 露光データ作成方法、アパーチャマスクデータの作成方法、荷電ビーム露光方法、及び荷電ビーム露光装置 | |
JP2004281508A (ja) | 荷電ビーム描画データ作成方法と荷電ビーム描画方法及び荷電ビーム描画データ作成用プログラム | |
JP3353766B2 (ja) | パターンデータ処理方法及びプログラムを記憶した記憶媒体 | |
JP2001035770A (ja) | 図形一括電子線露光用データ処理方法及び電子線露光方法 | |
JPH04288813A (ja) | 露光装置及びこれを用いた露光データ処理方法 | |
JP2000208409A (ja) | 電子線描画用デ―タの処理方法、電子線露光用マスク及び記録媒体 | |
JPS63199422A (ja) | 荷電ビ−ム描画方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050311 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061205 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070201 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070306 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070412 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070515 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070703 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070705 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 3983990 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110713 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120713 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130713 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130713 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130713 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130713 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |