TWI393172B - 半導體裝置、用於製造半導體裝置之方法及電腦可讀取媒體 - Google Patents

半導體裝置、用於製造半導體裝置之方法及電腦可讀取媒體 Download PDF

Info

Publication number
TWI393172B
TWI393172B TW097146270A TW97146270A TWI393172B TW I393172 B TWI393172 B TW I393172B TW 097146270 A TW097146270 A TW 097146270A TW 97146270 A TW97146270 A TW 97146270A TW I393172 B TWI393172 B TW I393172B
Authority
TW
Taiwan
Prior art keywords
wafer
exposure
semiconductor elements
pattern
semiconductor
Prior art date
Application number
TW097146270A
Other languages
English (en)
Other versions
TW200939303A (en
Inventor
Hiromi Hoshino
Takashi Maruyama
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Publication of TW200939303A publication Critical patent/TW200939303A/zh
Application granted granted Critical
Publication of TWI393172B publication Critical patent/TWI393172B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H01J37/3174—Particle-beam lithography, e.g. electron beam lithography
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/7045—Hybrid exposures, i.e. multiple exposures of the same area using different types of exposure apparatus, e.g. combining projection, proximity, direct write, interferometric, UV, x-ray or particle beam
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S430/00—Radiation imagery chemistry: process, composition, or product thereof
    • Y10S430/143—Electron beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Electron Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Description

半導體裝置、用於製造半導體裝置之方法及電腦可讀取媒體 與相關申請案之交互參考
本申請案係基於且主張2007年12月20日提出申請的先前的日本專利申請案第2007-328813號案的優先權的利益，其全部內容在此以參照方式被併入本文。
在此所討論的多個實施例係針對半導體裝置、一種用於藉由使用利用一直寫技術之曝光處理製造一半導體裝置之方法、及一種使一電腦執行用於製造這樣一種半導體裝置之方法的電腦可讀取媒體。
 發明背景
對於基於一多專案晶片(multi-project-chip)之一半導體裝置，多個使用者或多個規格/類型之半導體元件(或半導體晶片)被製作在晶圓上之分區中。該等半導體元件被製作於其上的晶圓直接地或在被切割成個別半導體元件之後遭受各種測試等。以這樣一種方式被製造的半導體元件被稱為“多專案晶片半導體元件”或“多專案晶片”。因為此等多專案晶片半導體元件係用放置在該相同的晶圓上的不同使用者或不同規格/類型之半導體元件來製造，因此適於如下一種情況：例如在半導體元件被大量生產之前以相對低的成本被製造的少量原型。
如何提高一電子束曝光通量(throughput)於製造該多專案晶片裝置時被討論。例如，日本早期專利公開號第8-316131號案揭露一種電子束微影技術，其中，直到一行中之一電子束被穩定時的等待時間係根據一已寫入圖案的密度來變化。例如，日本早期專利公開號第2000-269126號案揭露一種用以抑製在假圖案曝光期間一通量減少之曝光方法。例如，日本早期專利公開號第2001-93799號案揭露一種用以在將不同的晶片圖案寫到一單晶圓上期間提高從寫入資料被儲存到一緩衝記憶體中直到該晶圓被曝光於一電子束時之一通量的寫入方法。例如，日本早期專利公開號第2003-332205號案揭露一種用以藉由去除化學機械研磨法中的平度之不均勻性來提高一通量的電子束曝光方法，該不均勻性起因於圖案區域密度之差。例如，日本早期專利公開號第2005-101405號案揭露一種用以根據最低的圖案區域密度，藉由提供假圖案來減小不均勻圖案區域密度的曝光方法。
 發明概要
根據該等實施例之一層面，一種用以製造一多專案晶片半導體的方法包括以下步驟：配置要被製作於一晶圓上之多個半導體元件使得具有相同的製造條件之該等半導體元件以曝光次數的昇冪或降冪彼此相鄰，藉由根據該等多個半導體元件之一圖案的一曝光順序，且根據指示製造條件及該曝光次數之資訊，利用一電腦，判定該等多個半導體元件之一佈局；及根據該曝光順序，利用使用一直寫技術之一曝光設備，在該等多個半導體元件上執行曝光。
圖式簡單說明
第1圖顯示一多專案晶片半導體裝置之一範例；第2圖顯示在一晶圓上之一預定區域中所製作的半導體元件；第3圖顯示第2圖中所顯示的該晶圓上之有效半導體元件及無效半導體元件；第4圖顯示在一晶圓上之一預定區域中所製作的半導體元件；第5圖顯示第4圖中所顯示的該晶圓上之有效半導體元件及無效半導體元件；第6圖是根據本發明之一第一實施例的一曝光系統的一示意圖；第7圖是根據該第一實施例說明該曝光系統之一操作的一流程圖；第8圖說明一晶片管理表之一範例；第9圖說明排序被執行以後之該晶片管理表；第10圖是說明佈局賞訊產生處理的一流程圖；第11圖顯示要被製作於一多專案晶片半導體裝置中的一預定區域中之半導體晶片的一佈局；第12圖顯示一實例之一佈局，其中，具有相同的製造條件之半導體晶片被配置為彼此相鄰；第13圖是一實例之一佈局，其中，具有相同的製造條件之半導體晶片以一晶圓掃描方向被配置在相同的行中；第14A至14D圖每個圖顯示具有相同的製造條件之半導體晶片的晶片識別編號與曝光次數之間的關係；第15圖顯示作為藉由利用該第一至第四製造條件作為一第一鍵值且利用曝光次數作為一第二鍵值，將第4圖中所顯示的該佈局以降冪排序之一結果而得到的一佈局；第16圖是根據本發明之一第二實施例說明該曝光系統之一操作的一流程圖；第17圖顯示要被製作於一多專案晶片半導體裝置中的一預定區域中之半導體晶片的一佈局；第18圖一無效晶片區域中的一圖案之刪除；第19圖說明執行於圖案編輯處理中之圖案刪除；第20圖是根據本發明之一第三實施例說明該曝光系統之一操作的一流程圖；第21圖顯示要被製作於一多專案晶片半導體裝置的一預定區域中之半導體晶片的一佈局；第22圖說明一無效晶片區域的圖案與一虛擬圖案之替換；第23圖顯示電子束曝光資料中之欄位；第24圖顯示虛擬電子束曝光資料中之欄位；第25圖顯示該電子束曝光資料中之子欄位；第26圖顯示該虛擬電子束曝光資料中之子欄位；第27圖說明執行於圖案編輯處理中之圖案刪除；第28圖說明圖案與虛擬圖案之替換，該替換係執行於圖案編輯處理中；第29圖是根據本發明之一第四實施例說明該曝光系統之一操作的一流程圖；第30圖顯示由於混合曝光之曝光資料所指示的一曝光圖案的一範例；第31圖顯示由藉由混合劃分處理所得到的電子束曝光資料所指示的一曝光圖案的一範例；第32圖顯示由由於除了電子束曝光以外之曝光之圖案資料所指示的一曝光圖案的一範例，該圖案資料係藉由混合劃分處理來得到；及第33圖顯示當一虛擬圖案被提供於第32圖中所顯示的該曝光圖案中之一指定部分中，而無電子束曝光資料存在於該指定部分時所得到的一圖案。
較佳實施例之詳細說明
第1圖顯示一多專案晶片半導體裝置之一範例。在第1圖中的右側，一晶圓1上之用於一檔案的曝光資料之一區域2被放大，且被用虛線圍住。每一矩形區域3指示要被製作的一半導體元件之區域，且切割圖案4指示用以驗證該等半導體元件之位移、該等半導體元件之間距等的區域。然而，該多專案晶片系統不允許大量相同的該等半導體元件之製作，且不適於大量生產。因此，該多專案晶片系統大體上被用以製造半導體元件的一預生產階段之工程樣本(ES)，或用以在一晶圓上實施諸如巨集驗證及晶片驗證之測試。
諸如不使用一光罩之電子束曝光之直寫技術作為微影技術可被用於該多專案晶片系統，但是，與光微影技術相比，在通量上明顯地低。因此，該等多專案晶片半導體元件可能不能滿足短的遞送週期之條件，雖然與大量生產的產品相比較，所需數目的元件是少的。
在另一方面，雖然個別元件的所需數目是少的，但是該多專案晶片半導體裝置是例如多個使用者之半導體元件的一組合，且因而需要多個個別動作以回應於使用者的特定請求。這導致製造條件(其對於該等半導體元件是特定的)之組合數的增加，因而使得將批量(lots)的數目(即晶圓的總數)減小到小於該等半導體元件的製造條件之類型數是不可能的。因此，曝光時間增加，因而該通量傾向於減少。關於該等個別動作之項目之範例包括調整、晶片特徵(包括一電源電壓及氧化之存在/缺乏)、一配線結構、晶片大小、凸塊的存在/缺乏、及用於出貨之一晶圓的厚度。
對於每一半導體元件，大量類型的製造條件(即大量批量)意指，該晶圓上之以預定製造條件被製作的該等多專案晶片半導體元件既包括有效半導體元件又包括無效半導體元件，其中，該等有效半導體元件需要預定的條件，且最終作為產品被運送；該等無效半導體元件不需要該等預定條件，且最終沒有作為產品被運送。
第2圖顯示製作於一晶圓上的一預定區域中之半導體元件。半導體元件3-1至3-4係以彼此不同的製造條件來製造。在第3圖中，對於如第2圖中所顯示的所製作的該等半導體元件3-1至3-4，有效半導體元件係用3-V來表示，而無效半導體元件係用3-I來表示。第2圖中所顯示的該等半導體元件3-1提供了第3圖中之該等有效半導體元件3-V。
第4圖顯示要被製作於一晶圓上的一預定區域中之半導體元件。參考符號3-5及3-6表示用彼此不同的製造條件所製作的半導體元件。在第4圖中，虛線指出切割道。該等半導體元件3-5具有不同於其他半導體元件3-6的晶片大小，且具有係用以採取不同的動作之要求。在第5圖中，對於如第4圖中所顯示的所製作的該等半導體元件3-5至3-6，有效半導體元件係用3-V來表示，且無效半導體元件係用3-I來表示。在第5圖的實例中，第4圖中所顯示的該等半導體元件3-5提供該等有效半導體元件3-V，且該等切割道上之該等半導體元件3-6提供該等無效半導體元件3-I。
由於一多專案晶片半導體裝置，如以上結合第3及5圖所描述，對於每一批量，該半導體裝置中之該等半導體元件包括有效半導體元件及無效半導體元件。在不區分有效半導體元件與無效半導體元件的情況下，一曝光設備忠實地用已知技術中所使用的曝光資料在所有半導體元件上寫入一圖案。然而，該等無效半導體元件不需要作為半導體元件被完成，且這意味著，無用的曝光在該等無效半導體元件之一部分上被執行。
在本發明中，利用一直寫技術，用於一多專案晶片半導體裝置中之半導體元件(該等半導體元件以後將可以被稱為“半導體晶片”或“多專案晶片”)的一佈局之曝光資料被產生以便成為一有效的圖案以提高一曝光通量。
當諸如電子束曝光之一直寫技術被使用時，晶圓移動速度上的增加導致該通量上的提高。例如，一向量掃描電子束曝光設備之晶圓移動速度取決於一電子束之射束偏轉時間及輻射時間。那就是，該晶圓移動速度取決於一曝光圖案之密度。因此，該曝光設備控制該晶圓機台的移動速度使得，當該圖案密度為高時，該晶圓移動很慢，因為大量時間用於曝光是必需的，及當該圖案密度為低時，該晶圓移動很快，因為少量的時間用於曝光是必需的。在該晶圓機台移動期間，當加速及減速頻繁發生時，該晶圓機台在達到它想要的可移動的最大速度之前可能已減速了，或由於不能減速到一已設定速度，該晶圓機台可能停止。這導致該曝光通量減少。因此，為了提高該曝光通量，期望該晶圓機台之移動速度盡可能地連續，或該加速/減速的頻率很低且該加速/減速的範圍很小。因此，在本發明中，一多專案晶片半導體裝置中之半導體晶片(或多專案晶片)的一佈局係考慮到一曝光圖案之密度來決定。
在用於這樣一種多專案晶片半導體裝置之曝光資料之產生期間，不一定要像用以製造需要作為晶片而被完成之有效晶片一樣如實地寫入一圖案，因而省略該寫入操作達到製造該等有效晶片不受影響的程度是可能的。該寫入之省略導致該曝光時間上的減少。因此，在本發明中，例如，有效晶片與無效晶片係根據各自的批量處理條件來區分，且用於該等多專案晶片之曝光資料被編輯，使得，例如，最適宜的曝光圖案分別被配置於該等有效晶片及該等無效晶片。
如以上所描述，考慮到該等多專案晶片的特徵，曝光資料被產生以便利用諸如電子束曝光或雷射束曝光之一直寫技術來提高曝光之通量，且以便提供一最適宜的曝光通量。
第一實施例
第6圖是根據本發明之一第一實施例的一曝光系統的一示意圖。一曝光系統20包括一通用電腦21、一介面單元22、及一電子束曝光設備23。因為該電腦21具有一已知的基本配置，其包括諸如一CPU(中央處理單元)或MPU(微處理單元)之一處理器、諸如一記憶體之一儲存單元、及諸如一鍵盤之一輸入單元，其等之描述及說明被省略。由該電腦21所執行的一程式及由該電腦21所使用的資料被儲存於該電腦21內部之該儲存單元中及/或該電腦21外部之一儲存單元中。該外部儲存單元可以透過一網路被連接到該電腦21，可以被提供在該曝光系統20的內部，或者可以被提供在該曝光系統20的外部。該程式被儲存所在之該儲存單元可以是任何電腦可讀取媒體，但此外不受特別限制。該電子束曝光設備23具有一已知的基本配置用以偏轉一電子束(該電子束照射放置於一可移動的晶圓機台上的一晶圓)，且用以執行曝光以如所需要的將一電子束曝光圖案直接寫入該晶圓。雖然，為方便描述，該電子束曝光設備23被用在此實例中，但是，不言而喻，使用一直寫技術的任何曝光設備，例如，一雷射曝光設備，可以被用作該曝光設備23。
第7圖是根據本發明之第一實施例說明該曝光系統20之一操作的一流程圖。該電腦21中之該處理器執行該流程圖中之處理。在本發明中，一種用以製造一半導體裝置的方法至少包括第7圖中所顯示的步驟。該程式致使該電腦21至少執行第7圖中所顯示的該處理程式。
在第7圖中，在步驟S0，佈局資訊產生處理被執行以產生設計資料11及佈局資訊(或佈局資料)12。該設計資料11是關於要被製作於一晶圓上之一預定區域中的多專案晶片半導體元件(以後可以被稱為“半導體晶片”或“多專案晶片”)之資料。根據曝光資料產生指令參數14，該佈局資訊12指示在該晶圓上所製作的該等半導體晶片的一佈局。在步驟S1，藉由根據該佈局資訊12，組合該設計資料11及電子束曝光製程圖案資料13，組合佈局處理被執行以產生關於要被製作於該預定區域中之該等半導體晶片的單一檔案資料(以後被稱為“檔案資料”)。
例如，在第1圖之實例中，該設計資料11根據每一使用者變化，且包含一晶圓1上的該等個別半導體晶片上之資料。該電子束曝光製程圖案資料13包含諸如要被曝光的一電路圖案之一圖案資料、例如在該晶圓1上所製作的該等個別半導體晶片之一佈局的資料。例如，在第1圖之實例中，該佈局資訊12包含該等半導體晶片3之一佈局。該等曝光資料產生指令參數14包括製作於該晶圓1上之該等半導體晶片3的圖案之曝光順序的資料。例如，在第1圖之實例中，該等曝光資料產生指令參數14包含該等半導體晶片3之曝光順序的資料。該等資料11、13及14可以透過一網路從外部被輸入到該電腦21，可以經由該電腦21的該輸入單元被輸入，或可以被預儲存於該電腦21中之該儲存單元。例如，在第1圖之實例中，於該組合佈局處理中所產生的該檔案資料包含要被製作於一區域2中的該等半導體晶片3之資料。
在步驟S2，曝光資料產生處理被執行。特別地，根據包含該圖案的曝光順序之資料的該等曝光資料產生指令參數14，在步驟S1中之該組合佈局處理中所產生的該檔案資料被轉換成具有適於該電子束曝光設備23之曝光處理的一格式的電子束曝光資料15。該曝光資料產生處理包含轉換處理及編輯處理。在該轉換處理中，類似於該已知系統中的那些之調整大小、部分單曝光(one-shot)曝光圖表擷取、鄰近效應修正、矩形劃分、矩形的劃分、格式轉換等，在該檔案資料上被執行。在該編輯處理中，用於該等多專案晶片的該曝光資料被編輯，使得最適宜的曝光圖案分別被配置於有效晶片及無效晶片，如以下所描述。該電子束曝光資料15被儲存於該曝光系統20內部(例如在該電腦21內部)所提供的或該曝光系統20外部所提供的該儲存單元中，且還被輸入到該電子束曝光設備23。該電子束曝光設備23根據該等曝光資料產生指令參數14執行曝光以將由該輸入電子束曝光資料15所指示的一曝光圖案以曝光順序寫到該晶圓上。之後，根據該曝光圖案，用一已知的方法，各種類型的沈積處理被執行，及最後，在該晶圓上具有多個專案晶片的一多專案晶片半導體裝置被製作。製作於該晶圓上的該等多專案晶片可以被切割成個別晶片。
參見第8至10圖，現在將詳細描述步驟S0中之該佈局資訊產生處理。
在該佈局資訊產生處理中，首先，如第8圖中所顯示的一晶片管理表31，關於要被提供於該多專案晶片半導體裝置中之該等晶片的該設計資料11被產生。該晶片管理表31儲存使用者名稱(或客戶名稱)、晶片識別編號、晶片大小或佈局區域座標、製造條件、及曝光次數(電子束輻射的數目)。在此範例中，該等製造條件包括需要個別動作的任意項目a到g。關於該多專案晶片半導體裝置中之該等半導體晶片，對於該等各自的半導體晶片分別給定唯一的晶片識別編號，其等晶片大小被判定，且在將該設計資料11轉換成該電子束曝光資料期間所使用的曝光次數被決定。例如，頂點數或線段數、間接指示該曝光次數的數目之資訊可被使用代替該曝光次數。在該晶片管理表31中，如每一則晶片資料的製造條件，“1”被設定且被儲存在需要一動作之一項目的欄位中，且預設值“0”被顯示在不需要一動作之一項目的欄位中，除了該等使用者名稱、晶片識別編號、晶片大小或佈局區域座標、及該曝光次數以外。
當將關於該多專案晶片半導體裝置中之所有該等半導體晶片的資訊儲存到該晶片管理表31中以完成如第8圖中所顯示時，藉由使用例如該等製造條件中之該等項目a至g的七位二進制數作為一第一鍵值(key)，且使用該曝光次數作為一第二鍵值，該晶片管理表31的內容以降冪或昇冪被按列為主排序。第9圖說明該排序被執行之後的該晶片管理表31。在第8及9圖中，m與n是滿足n>m的正整數。在第9圖中，“min”指示一最小值，及“max”指示一最大值。
甚至相同的使用者在一多專案晶片半導體裝置中可以製作具有不同的製造條件的之多個半導體晶片。而且，多個不同的使用者在一多專案晶片半導體裝置中可以製作具有相同的製造條件之半導體晶片。換句話說，製作於一多專案晶片半導體裝置中之具有相同的製造條件的半導體晶片不必屬於相同的使用者。
雖然第8及9圖中所顯示的該晶片管理表31儲存了該等個別半導體晶片之該等使用者名稱，但不言而喻，它還可儲存指示該等半導體晶片之規格或類型之資訊代替該等使用者名稱。
接著，當考慮到該等晶片大小的時候，該電腦21根據該等曝光資料產生指令參數14中所包含的該圖案曝光順序之資料，連續地從由該電腦21所排序的該晶片管理表31(第9圖中所顯示)的最上面一列起，判定該多專案晶片半導體裝置中之該等半導體晶片的佈局。該等半導體晶片的該佈局，即該多專案晶片半導體裝置中之該等半導體晶片的該等佈局區域座標，代替該等晶片大小被儲存在該晶片管理表31中，如第9圖中所顯示。儲存該等半導體晶片之該等佈局區域座標的該晶片管理表31(第9圖中所顯示的)被用作該佈局資訊12。
第10圖是說明由該電腦21中之該處理器所執行的佈局資訊產生處理的一流程圖。在第10圖中，在步驟S11，初始化處理被執行以清除該晶片管理表31。在步驟S12，關於在要被製作的該多專案晶片半導體裝置中所提供的該等個別使用者的半導體晶片之該設計資料11。在步驟S13，該等半導體晶片之該等晶片識別編號被自動判斷或根據由操作員經由該電腦21的該輸入單元所輸入的一指令來判斷。在步驟S14，自該設計資料11及在將該設計資料11轉換成該電子束曝光資料期間所使用的曝光次數，該等晶片大小被判定。在步驟S15，該等使用者名稱與該等晶片識別編號、在步驟S13及S14中所得到的該等晶片大小及該曝光次數被儲存在該晶片管理表31中。在步驟S16，根據由該操作員經由該電腦21的該輸入單元所輸入的該指令，對於該晶片管理表31中之該等製造條件，“1”被設定於需要一動作的一項目中，且被儲存在該晶片管理表31中。在步驟S17，判斷關於步驟S13至S16中之處理是否已經在該多處理晶片系統半導體裝置中之所有半導體晶片上被執行。當該判斷結果是否，則該流程返回到步驟S13。
在另一方面，當該步驟S17中之判定結果為是時，則該流程繼續至步驟S18，在該步驟S18中，藉由使用儲存於該晶片管理表31中的該等製造條件中之該等項目a至g的七位二進制數作為一第一鍵值，且使用該曝光次數作為一第二鍵值，該晶片管理表31的該等內容以降冪或昇冪被按列排序。因此，第8圖中所顯示的該晶片管理表31變成第9圖中所顯示的狀態。在步驟S19，當考慮到該等晶片大小的時候，該多專案晶片半導體裝置中之該等半導體晶片的佈局，從第9圖中所顯示的該已排序晶片管理表31中之最上面一列起相繼被判定，以便在電子束曝光期間與該圖案之曝光順序相對應。在步驟S20，該多專案晶片半導體裝置中之該等半導體晶片的佈局，即該等半導體晶片之該等佈局區域座標，被儲存在該晶片管理表31中，如第9圖中所顯示，且該流程結束。儲存該等半導體晶片之該等佈局區域座標的該晶片管理表31(第9圖中所顯示的)被用作該佈局資訊12。
第11至15圖說明在該佈局資訊產生處理中所產生的該佈局資訊12。
第11圖顯示要被製作於一多專案晶片半導體裝置中之一預定區域中的半導體晶片的一佈局，該佈局在該晶片管理表31被排序之前得到。在第11、12、13及15圖中，每一個矩形指示一半導體晶片之區域，每一個矩形中所顯示的一符號指示一晶片識別編號，且相同的底線指示用相同的製造條件所製造的半導體晶片。為方便描述，假定由第11至14圖中之該等晶片識別編號所表示的該等半導體晶片不同於由第8及9圖中所顯示的該等晶片識別編號所表示的該等半導體晶片。
第12圖顯示於一多專案晶片半導體裝置中之一預定區域中所製作的半導體晶片之佈局。在此佈局中，對於第11圖中所顯示的該等半導體晶片，具有相同的製造條件之該等半導體晶片被配置為彼此相鄰。第13圖顯示要被製作於一多專案晶片半導體裝置中之一預定區域中的半導體晶片的佈局。在此佈局中，對於第12圖中所顯示的該等半導體晶片，具有相同的製造條件之該等半導體晶片以一晶圓掃描方向(即與一晶圓機台移動方向相反的一方向)被配置在相同的行中。
第14A至14D圖每一個圖顯示具有相同的製造條件之該等半導體晶片的該等晶片識別編號與該曝光次數之間的關係。第14A圖顯示以一第一半導體條件所製作的半導體晶片的曝光次數，該等半導體晶片具有晶片識別編號1、7...等；第14B圖顯示以一第二半導體條件所製作的半導體晶片之曝光次數，該等半導體晶片具有晶片識別編號3、6...等；第14C圖顯示以一第三半導體條件所製作的半導體晶片的曝光次數，該等半導體晶片具有晶片識別編號2、4...等；第14D圖顯示以一第四半導體條件所製作的半導體晶片的曝光次數，該等半導體晶片具有晶片識別編號12、14...等。
第15圖顯示要被製作於一多專案晶片半導體裝置中之一預定區域中的半導體晶片的佈局，該佈局係作為藉由使用第14圖中所顯示的該第一至第四製造條件作為一第一鍵值，且使用第14圖中所顯示的該曝光次數作為一第二鍵值，將第14圖中所顯示的該佈局以降冪排序的一結果而得到。在第15圖中，箭頭指示該晶圓掃描方向。如第15圖中所顯示，根據該等半導體晶片之該曝光次數，而考慮到該等個別晶片的大小，該多專案晶片半導體裝置中之該等半導體晶片的佈局係依序地從該已排序晶片管理表31的最上面一列起來決定，以便與該圖案曝光順序之資料相對應。因此，具有相似的曝光次數的半導體晶片以該晶圓掃描方向盡可能地被配置在相同的行中。第15圖顯示該等半導體晶片以該曝光次數之降冪被配置時所在之一實例。
在本發明中，如以上所描述，該晶圓上所製作的該等半導體元件具有一佈局，且被配置使得具有相同的製造條件之該等半導體元件以該曝光次數之降冪或昇冪彼此相鄰，其中，該佈局係與該等半導體裝置之該圖案的曝光順序相對應，且基於指示該等製造條件及該曝光次數之資訊。藉由使用利用一電子束之一已知的直寫技術，該電子束曝光設備23根據該曝光順序在該等半導體元件上執行曝光。
第二實施例
第16圖是說明本發明之一第二實施例中的該曝光系統20之操作的流程圖。在第16圖中，與第7圖中的那些相同之部分係用相同的參考符號來表示，且其等之描述被省略。
在該第二實施例中，對於每一批量，該電子束曝光資料15被儲存於該曝光系統20內部(例如在該電腦21內部)所提供的或該曝光系統20外部所提供的該儲存單元中，且還可以被輸入到該電子束曝光設備23。
因此，在步驟S0，用以產生佈局資訊12的佈局資訊產生處理(其中，一多專案晶片半導體裝置中之半導體晶片的佈局被定義以便與該等曝光資料產生指令參數14中所包含的該圖案曝光順序之資料相對應)在一多專案晶片半導體裝置上被執行一次。在步驟S1，根據該設計資料11、該佈局資訊12、及該電子束曝光製程圖案資料13，用以產生檔案資料的組合佈局處理在一多專案晶片半導體裝置上被執行。在步驟S2，根據該檔案資料，用以產生每一批量之電子束曝光資料之曝光資料產生處理在一多專案晶片半導體裝置上執行了與所需批量相對應的次數。
較特別地，在步驟S3-1至S3-n，根據關於自該晶片管理表31所產生的批量L1至Ln之指令檔案F1至Fn，用以控制指定的區域中圖案之產生的圖案編輯處理在關於該等相對應的批量L1至Ln之該電子束曝光資料15上被執行。該指定區域可以是，例如由該操作員經由該電腦21的該輸入單元所輸入的一任意區域，且不限於一無效晶片區域。在該圖案編輯處理中，控制關於該指定區域的一圖案之產生被執行，例如刪除該指定區域之一圖案。因此，例如在要被製作於該多專案晶片半導體裝置中之該預定區域中的該等半導體晶片之第17圖中所顯示的佈局中，只產生一有效晶片區域31之一圖案，而避免產生第18圖中所顯示的一無效晶片區域32之一圖案是可能的。在第17及18圖中，與第15圖中的那些相同之部分係用相同的參考符號來表示，且其等之描述被省略。遭受該圖案編輯處理的該電子束曝光資料15以該等各自的批量L1至Ln之電子束資料15-1至15-n被儲存於該曝光系統20內部(例如在該電腦21內部)所提供的或該曝光系統20外部所提供的該儲存單元中，且還被輸入到該電子束曝光設備23。
例如，如以下所顯示，對於該批量L1之該指令檔案F1說明了無效晶片之佈局區域座標及離配置區域(其指出該等圖案要被刪除的該等無效晶片區域32)的距離。那就是，該圖案要被刪除所在之一區域(Xmin,Ymin,Xmax,Ymax)係用由自一電子束曝光之原點起的絕對座標所表示的一矩形區域來定義。
X1min,Y1min,X1max,Y1max；1
X2min,Y2min,X2max,Y2max；2
X3min,Y3min,X3max,Y3max；3
0　；刪除位置
對於距離該配置區域(其指出該圖案要被刪除的該無效晶片區域32)的距離，包括“0”的一正的或負的值可以被指定。例如，當距離該配置區域(其識別該圖案要被刪除的該無效晶片區域32)的距離為“0”時，這意味著該無效晶片區域32中之整個圖案要被刪除。
結合第19圖，將描述例如步驟S3-1中之該圖案編輯處理中所執行的該圖案刪除。該電子束曝光資料15中之無效晶片區域32-1至32-3的圖案係用以根據該指令檔案F1來刪除。在此實例中，對於每一欄位或對於每一個子欄位，完全被該等無效晶片區域32-1至32-3包圍的欄位或子欄位中之該等圖案被刪除。術語“欄位”指的是要被曝光於一電子束的區域。術語“子欄位”指的是馬上要被曝光於一電子束的區域，即要被曝光於一單曝光中之區域。在第19圖中，左上部分顯示由該電子束曝光資料15所指示的一佈局之一佈局影像的範例，右上部分顯示該佈局之該圖案的一資料影像，及下面部分顯示在該無效晶片區域32中之圖案被刪除之後所得到的一資料影像。該資料影像中之白色部分是該等圖案被刪除的部分。這樣一種方案可以簡化該圖案編輯處理，且增加了處理速度。
因為諸如一無效晶片區域之指定區域中之圖案會被刪除，即不被產生，所以本發明在被應用到諸如具有開口的孔層之圖案時，是特別地有效益的。
第三實施例
第20圖是根據本發明之一第三實施例說明該曝光系統20之操作的流程圖。在第20圖中，與第16圖中的那些相同之部分係用相同的參考符號來表示，且其等之描述被省略。
在本發明中，在步驟S3-1至S3-n，根據關於自該晶片管理表31所產生的批量L1至Ln之指令檔案F1至Fn，用以控制指定的區域中圖案之產生的圖案編輯處理在關於該等相對應的批量L1至Ln之該電子束曝光資料15上被執行。該指定區域可以是，例如由該操作員經由該電腦21的該輸入單元所輸入的一任意區域，且不限於一無效晶片區域。在該圖案編輯處理中，控制該指定區域中的一圖案之產生被執行，例如，用一虛擬圖案替換該指定區域之圖案。術語“虛擬圖案”指的是一假圖案，該假圖案被提供在元件操作不受影響的部分(例如在一金屬層或類似物)處，且為了平坦，企圖保持該圖案之區域密度。為了適當地製造有效晶片，所需的最小量的虛擬圖案(每一個具有所需的最小體積)被配置於該等圖案被刪除的整個或部分指定區域中之所需的最小區域中。因此，例如，要被製作於該多專案晶片半導體裝置中之該預定區域中的該等半導體晶片的佈局顯示在第21圖中，只有該有效晶片區域31之一圖案被產生，且一無效晶片區域32中之該圖案被用一虛擬圖案替換，如第22圖中所顯示。在第21及22圖中，與第17及18圖中的那些相同之部分係用相同的參考符號來表示，且其等之描述被省略。遭受該圖案編輯處理的該電子束曝光資料15作為該等各自的批量L1至Ln之電子束資料15-1至15-n被儲存於該曝光系統20內部(例如在該電腦21內部)所提供的或該曝光系統20外部所提供的該儲存單元中，且還被輸入到該電子束曝光設備23。
較特別地，在步驟S200，根據包含半導體晶片大小及虛擬圖案產生條件之虛擬圖案佈局資訊112，用以產生需要虛擬電子束曝光之一層的虛擬電子束曝光資料150之虛擬電子束曝光資料產生處理被執行。該虛擬電子束曝光資料150被儲存於該曝光系統20內部(例如該電腦21內部)所提供的或該曝光系統20外部所提供的該儲存單元中。因此，根據暫時圖案佈局資訊112，用以將一虛擬圖案配置於該晶圓的整個表面上的該虛擬電子束曝光資料150被產生。該暫時圖案佈局資訊112可以透過一網路從外部被輸入到該電腦21，可以經由該電腦21的該輸入單元被輸入，或可以被儲存於該電腦21內部之該儲存單元中。該虛擬電子束曝光資料150中之該等欄位及子欄位的大小及佈局被使得與該電子束曝光資料15中之該等欄位及子欄位的大小及佈局相匹配，如第23至26圖中所顯示。第23圖顯示該電子束曝光資料15中之欄位，及第24圖顯示該虛擬電子束曝光資料150中之欄位。第25圖顯示該電子束曝光資料15中之子欄位，及第26圖顯示該虛擬電子束曝光資料150中之子欄位。
結合第27及28圖，將描述圖案與虛擬圖案之替換，例如在步驟S31-1中之該圖案編輯處理中正被執行的該替換。第27圖說明執行於該圖案編輯處理中之圖案刪除。第28圖說明圖案與虛擬圖案之替換，該替換係在該圖案編輯處理中來執行。對於該電子束曝光資料，根據該指令檔案F1，具有要被替換的圖案之無效晶片區域32-1至32-3中之圖案被刪除。在此實例中，對於每一欄位或對於每一子欄位，完全被該等無效晶片區域32-1至32-3包圍的欄位或子欄位中之該等圖案被刪除。在第27圖中，上面部分顯示由該電子束曝光資料15所指示的一佈局圖案之一資料影像，及下面部分顯示在該無效晶片區域32中之圖案被刪除之後所得到的一資料影像。該資料影像中之該等白色部分是該等圖案被刪除的部分。根據該指令檔案F1，由該虛擬電子束曝光資料150所指示的虛擬圖案P1至P3被添加到該圖案被刪除的該等無效晶片區域32-1至32-3，藉此該等已刪除圖案係用該等虛擬圖案P1至P3來替換。在第28圖中，上面部分顯示由該虛擬電子束曝光資料150所指示的一佈局圖案之一資料影像，及下面部分顯示在該等虛擬圖案被添加以代替自該無效晶片區域32所刪除的該等圖案之後所得到的一資料影像。雖然一虛擬圖案在該等圖案被刪除的整個指定區域中被提供之一實例在第28圖中被說明，但是該虛擬圖案可以被部分地配置。對於每一欄位或對於每一子欄位，刪除完全被一指定區域(例如一無效晶片區域32)包圍的該欄位或子欄位中的圖案，及添加將其等代替的圖案使其可能簡化該圖案編輯處理，且還使其可能增加該處理速度。
在本發明中，因為諸如一無效晶片區域之指定區域中的圖案被刪除，所以虛擬圖案被添加，代替該等已刪除圖案。因此，本實施例在其被應用到諸如金屬層之圖案時，是特別地有效益的。
第四實施例
第29圖是根據本發明之一第四實施例說明該曝光系統20之操作的流程圖。在第29圖中，與第20圖中相同之部分係用相同的參考符號來表示，且其等之描述被省略。
該第四實施例被應用到所謂的“混合曝光”被執行時所在之一實例中。在該混合曝光中，電子束曝光被執行於一晶圓上之一部分(例如一層)上，且不同於該電子束曝光之曝光被執行於該晶圓上之另一部分(例如不同於上述層的一層)上。不同於該電子束曝光之曝光指的是透過利用一光罩的單曝光轉移執行曝光，諸如光微影之曝光。
在第29圖中，在步驟S4，混合劃分處理被執行以將該檔案資料劃分到用於電子束曝光之圖案資料150-1及用於除了該電子束曝光以外之曝光的圖案資料150-2。用於該等曝光之該等圖案資料150-1及150-2被儲存於該曝光系統20內部(例如該電腦21內部)所提供的或該曝光系統20外部所提供的該儲存單元中。在步驟S2，與以上所描述的第三實施例中的相類似之處理被執行於用於該電子束曝光的該圖案資料150-1上。在步驟S200，與以上所描述的第三實施例中的相類似之處理被執行於用於除了該電子束曝光以外之曝光的該圖案資料150-2上。
較特別地，在步驟S2，電子束曝光資料產生處理被執行於用於該電子束曝光的該圖案資料150-1上。在步驟S200，根據該圖案資料150-2及包含該等半導體晶片大小及虛擬圖案產生條件之該暫時圖案佈局資訊112，用以產生必需虛擬電子束曝光的一層之虛擬電子束曝光資料151之虛擬電子束曝光資料產生處理被執行。該虛擬電子束曝光資料151被儲存於該曝光系統20內部(例如該電腦21內部)所提供的或該曝光系統20外部所提供的該儲存單元中。因此，根據該虛擬圖案佈局資訊112，用以將一虛擬圖案配置於該晶圓的整個表面上之該虛擬電子束曝光資料151被產生。該暫時圖案佈局資訊112可以透過一網路從外部被輸入到該電腦21，可以經由該電腦21的該輸入單元被輸入，或可以被儲存於該電腦21內部之該儲存單元中。該虛擬電子束曝光資料151中之欄位及子欄位的大小及佈局被使得與該電子束曝光資料15中的欄位及子欄位的大小及佈局相匹配。
結合第30至33圖，將描述一圖案與一虛擬圖案之替換，例如在步驟S31-1中之例如該圖案編輯處理中正被執行的該替換。第30圖顯示由混合曝光之曝光資料所指示的一曝光圖案的一範例，H1指示一電子束曝光圖案，及H2指示藉由除了該該電子束曝光以外之曝光所得到的一曝光圖案。第31圖顯示藉由步驟S4中該混合劃分處理而得到的該電子束曝光資料150-1所指示的一曝光圖案之一範例。第32圖顯示由除了該電子束曝光以外之曝光之該圖案資料150-2所指示的一曝光圖案之一範例，該圖案資料150-2係藉由該混合劃分處理而得到。第33圖顯示當一虛擬圖案被提供於第32圖中所顯示的該曝光圖案中之一指定部分中，而無電子束曝光資料存在於該指定部分時所得到的一圖案。第32圖中所顯示的該曝光圖案中之指定區域(例如該無效區域)中之該圖案與該虛擬圖案之替換可以提供第33圖中所顯示的該曝光圖案。因此，甚至對於要遭受混合曝光的一層，該虛擬圖案存在於該電子束曝光資料151中以便避免該圖案遭受除了該電子束曝光以外之曝光。因此，在該圖案編輯處理中，在不識別一圖案要遭受除了電子束曝光以外之曝光的情況下，以相同的方式對沒遭受混合曝光的一層執行處理是可能的。
因為諸如一無效晶片區域之一指定區域被刪除，且一虛擬圖案被添加到該區域，所以本發明在其被應用到要遭受混合曝光之層或類似物之一圖案時，是特別地有效益的。
因為在以上所描述的第二、第三及第四實施例中，該已知的曝光資料產生處理中所使用的資源被利用以產生對於每一批量之該電子束曝光資料，所以產生容許提高該曝光通量之該電子束曝光資料是可能的。另外，對於每一批量之該電子束曝光資料可以藉由簡單的操作來產生，諸如透過利用該電子束曝光資料，刪除及替換為每一批量所定義的一指定區域中之圖案。因此，對於每一批量以一相對少量的計算時間執行該電子束曝光資料產生處理是可能的，且以一相對少量的資源執行該電子束曝光資料產生處理也是可能的。
例如，對於利用65nm技術節點產生用於一典型的多專案晶片半導體裝置之電子束曝光資料，對一單批量的一層之一平均處理時間為10秒，且在一電腦中之該儲存單元中所使用的空間數量是8M位元組。對比上，由該等發明者所實施的實驗的一結果說明，當該第一至第四實施例被利用時的一曝光通量，對於一單批量的一層，平均提高2的一因數。因此，根據本發明的每一實施例，減小該電子束曝光資料產生處理上的負載的數量是可能的，而且，與習知的技術相比較，還可能提高該曝光通量。
雖然本發明結合該等特定的實施例在以上已經被描述，但是本發明不限於此。不用說，在不背離本發明之精神及範圍的情況下，各種修改及改進還可以被做出。
1．．．晶圓
2．．．區域
3．．．矩形區域/半導體晶片
4．．．切割圖案
3-1～3-4．．．半導體元件
3-I．．．無效半導體元件
3-V．．．有效半導體元件
3-5、3-6．．．半導體元件/參考字元
11．．．設計資料
12．．．佈局資訊或佈局資料
13．．．電子束曝光製程圖案資料
14．．．曝光資料產生指令參數/資料
15．．．電子束曝光資料
15-1～15-n．．．電子束資料
20．．．曝光系統
21．．．通用電腦
22．．．介面單元
23．．．電子束曝光設備
S0-S200．．．步驟
F2-Fn．．．指令檔案
31．．．晶片管理表/有效晶片區域
32、32-1～32-3．．．無效晶片區域
112．．．虛擬圖案佈局資訊/臨時圖案佈局資訊
150．．．虛擬電子束曝光資料
150-1～150-2．．．圖案資料
151．．．虛擬電子束曝光資料
P1-P3．．．虛擬圖案
H1-H2．．．電子束曝光圖案
第1圖顯示一多專案晶片半導體裝置之一範例；
第2圖顯示在一晶圓上之一預定區域中所製作的半導體元件；
第3圖顯示第2圖中所顯示的該晶圓上之有效半導體元件及無效半導體元件；
第4圖顯示在一晶圓上之一預定區域中所製作的半導體元件；
第5圖顯示第4圖中所顯示的該晶圓上之有效半導體元件及無效半導體元件；
第6圖是根據本發明之一第一實施例的一曝光系統的一示意圖；
第7圖是根據該第一實施例說明該曝光系統之一操作的一流程圖；
第8圖說明一晶片管理表之一範例；
第9圖說明排序被執行以後之該晶片管理表；
第10圖是說明佈局資訊產生處理的一流程圖；
第11圖顯示要被製作於一多專案晶片半導體裝置中的一預定區域中之半導體晶片的一佈局；
第12圖顯示一實例之一佈局，其中，具有相同的製造條件之半導體晶片被配置為彼此相鄰；
第13圖是一實例之一佈局，其中，具有相同的製造條件之半導體晶片以一晶圓掃描方向被配置在相同的行中；
第14A至14D圖每個圖顯示具有相同的製造條件之半導體晶片的晶片識別編號與曝光次數之間的關係；
第15圖顯示作為藉由利用該第一至第四製造條件作為一第一鍵值且利用曝光次數作為一第二鍵值，將第4圖中所顯示的該佈局以降冪排序之一結果而得到的一佈局；
第16圖是根據本發明之一第二實施例說明該曝光系統之一操作的一流程圖；
第17圖顯示要被製作於一多專案晶片半導體裝置中的一預定區域中之半導體晶片的一佈局；
第18圖一無效晶片區域中的一圖案之刪除；
第19圖說明執行於圖案編輯處理中之圖案刪除；
第20圖是根據本發明之一第三實施例說明該曝光系統之一操作的一流程圖；
第21圖顯示要被製作於一多專案晶片半導體裝置的一預定區域中之半導體晶片的一佈局；
第22圖說明一無效晶片區域的圖案與一虛擬圖案之替換；
第23圖顯示電子束曝光資料中之欄位；
第24圖顯示虛擬電子束曝光資料中之欄位；
第25圖顯示該電子束曝光資料中之子欄位；
第26圖顯示該虛擬電子束曝光資料中之子欄位；
第27圖說明執行於圖案編輯處理中之圖案刪除；
第28圖說明圖案與虛擬圖案之替換，該替換係執行於圖案編輯處理中；
第29圖是根據本發明之一第四實施例說明該曝光系統之一操作的一流程圖；
第30圖顯示由於混合曝光之曝光資料所指示的一曝光圖案的一範例；
第31圖顯示由藉由混合劃分處理所得到的電子束曝光資料所指示的一曝光圖案的一範例；
第32圖顯示由由於除了電子束曝光以外之曝光之圖案資料所指示的一曝光圖案的一範例，該圖案資料係藉由混合劃分處理來得到；及
第33圖顯示當一虛擬圖案被提供於第32圖中所顯示的該曝光圖案中之一指定部分中，而無電子束曝光資料存在於該指定部分時所得到的一圖案。
11．．．設計資料
12．．．佈局資訊
13．．．電子束曝光製程圖案資料
14．．．曝光資料產生指令參數
15．．．電子束曝光資料
15-1～15-n．．．電子束資料
S0-S2．．．步驟
S3-1～S3-n．．．步驟
F1-Fn．．．指令檔案

Claims (18)

  1. 一種用以製造一多專案晶片半導體裝置的方法，該方法包含以下步驟：配置要被製作於一晶圓上之多個半導體元件，使得具有相同的製造條件之該等半導體元件以曝光次數的昇冪或降冪彼此相鄰，藉由根據該等多個半導體元件之一圖案的一曝光順序，且根據指示製造條件及該曝光次數之資訊，利用一電腦，判定該等多個半導體元件之一佈局；及根據該曝光順序，利用使用一直寫技術之一曝光設備，在該等多個半導體元件上執行曝光。
  2. 如申請專利範圍第1項所述之方法，其進一步包含以下步驟：刪除該晶圓上之一無效區域中的該等半導體元件之一圖案。
  3. 如申請專利範圍第1項所述之方法，其進一步包含以下步驟：用在該晶圓上之一無效區域中的一虛擬圖案替換該等半導體元件之一圖案。
  4. 如申請專利範圍第2項所述之方法，其中，該無效區域係根據到該電腦的一輸入來任意設定。
  5. 如申請專利範圍第2項所述之方法，其中，該無效區域係根據除了該直寫技術以外的曝光之曝光資料來設定。
  6. 如申請專利範圍第1項所述之方法，其中，該等多個半導體元件之該佈局係考慮到該等半導體元件之大小而決定。
  7. 如申請專利範圍第1項所述之方法，其中，利用該電腦，該等多個半導體元件被決定，藉由：藉由使用製造條件作為一第一鍵值，且使用該曝光次數作為一第二鍵值，將一管理表的內容以降冪或昇冪排序，其中，使用者名稱、該等半導體元件之識別編號、該等半導體元件之大小或佈局區域座標、該等製造條件、及該曝光次數被儲存在該管理表中；及當考慮到該等半導體元件之該等大小時，根據該圖案之該曝光順序，決定排序之後的該管理表的該等內容之一順序。
  8. 一種多專案晶片半導體裝置，其包含：多個半導體元件，製作在一晶圓上，其中，該等半導體元件具有一佈局，該佈局係與該等多個半導體元件之一圖案的一曝光順序相對應，且基於指示製造條件及該曝光次數之資訊，該等半導體元件被配置使得具有相同的製造條件之該等半導體元件以該曝光次數的昇冪或降冪彼此相鄰。
  9. 如申請專利範圍第8項所述之半導體裝置，其中，在該晶圓上之一無效區域中，該等半導體元件之一圖案被刪除。
  10. 如申請專利範圍第8項所述之半導體裝置，其中，在該晶圓上之一無效區域中，該等半導體元件之一圖案被刪除且被用一虛擬圖案替換。
  11. 如申請專利範圍第8項所述之半導體裝置，其中，該等多個半導體元件之該佈局係考慮到該等半導體元件之大小而決定。
  12. 一種儲存一程式的電腦可讀取媒體，該程式係用以致使一電腦在包括該電腦及使用一直寫技術之一曝光設備的一曝光系統中執行一種用以製造一多專案晶片半導體裝置之方法，該方法包含以下步驟：配置要被製作於一晶圓上之多個半導體元件，使得具有相同的製造條件之該等半導體元件以曝光次數的昇冪或降冪彼此相鄰，藉由根據該等多個半導體元件之一圖案的一曝光順序，且根據指示製造條件及該曝光次數之資訊，決定該等多個半導體元件之一佈局；及根據該曝光順序，利用該曝光設備，在該等多個半導體元件上執行曝光。
  13. 如申請專利範圍第12項所述之電腦可讀取媒體，該方法進一步包含以下步驟：刪除該晶圓上之一無效區域中的該等半導體元件之一圖案。
  14. 如申請專利範圍第12項所述之電腦可讀取媒體，該方法進一步包含以下步驟：刪除該晶圓上之一無效區域中的該等半導體元件之一圖案且用一虛擬圖案替換該圖案。
  15. 如申請專利範圍第13項所述之電腦可讀取媒體，該方法進一步包含以下步驟：根據到該電腦的一輸入，任意設定該無效區域。
  16. 如申請專利範圍第13項所述之電腦可讀取媒體，該方法進一步包含以下步驟：根據除了該直寫技術以外的曝光之曝光資料，設定該無效區域。
  17. 如申請專利範圍第12項所述之電腦可讀取媒體，該方法進一步包含以下步驟：考慮到該等半導體元件之大小，決定該等多個半導體元件之該佈局。
  18. 如申請專利範圍第12項所述之電腦可讀取媒體，其中，配置該等多個半導體元件之步驟包含以下步驟：藉由使用製造條件作為一第一鍵值，且使用該曝光次數作為一第二鍵值，將一管理表的內容以降冪或昇冪排序，其中，使用者名稱、該等半導體元件之識別編號、該等半導體元件之大小或佈局區域座標、該等製造條件、及該曝光次數被儲存在該管理表中；及當考慮到該等半導體元件之該等大小時，根據該圖案之該曝光順序，決定排序之後的該管理表的該等內容之一順序。
TW097146270A 2007-12-20 2008-11-28 半導體裝置、用於製造半導體裝置之方法及電腦可讀取媒體 TWI393172B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007328813A JP5194770B2 (ja) 2007-12-20 2007-12-20 半導体装置の製造方法及びそのプログラム

Publications (2)

Publication Number Publication Date
TW200939303A TW200939303A (en) 2009-09-16
TWI393172B true TWI393172B (zh) 2013-04-11

Family

ID=40690959

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097146270A TWI393172B (zh) 2007-12-20 2008-11-28 半導體裝置、用於製造半導體裝置之方法及電腦可讀取媒體

Country Status (4)

Country Link
US (1) US7968259B2 (zh)
JP (1) JP5194770B2 (zh)
DE (1) DE102008060245B4 (zh)
TW (1) TWI393172B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007004953A1 (de) * 2007-01-26 2008-07-31 Tesa Ag Heizelement
US8234597B2 (en) * 2008-01-14 2012-07-31 International Business Machines Corporation Tool and method to graphically correlate process and test data with specific chips on a wafer
JP5309728B2 (ja) * 2008-06-27 2013-10-09 富士通セミコンダクター株式会社 レチクルデータ作成方法及びレチクルデータ作成装置
US20100296074A1 (en) * 2009-04-30 2010-11-25 Nikon Corporation Exposure method, and device manufacturing method
US9140978B2 (en) * 2010-10-12 2015-09-22 Weng-Dah Ken Semiconductor multi-project or multi-product wafer process
US20150270181A1 (en) * 2013-09-27 2015-09-24 Pdf Solutions, Inc. Opportunistic placement of ic test strucutres and/or e-beam target pads in areas otherwise used for filler cells, tap cells, decap cells, scribe lines, and/or dummy fill, as well as product ic chips containing same
US10079206B2 (en) 2016-10-27 2018-09-18 Mapper Lithography Ip B.V. Fabricating unique chips using a charged particle multi-beamlet lithography system
US20180068047A1 (en) * 2016-09-08 2018-03-08 Mapper Lithography Ip B.V. Method and system for fabricating unique chips using a charged particle multi-beamlet lithography system
US10714427B2 (en) 2016-09-08 2020-07-14 Asml Netherlands B.V. Secure chips with serial numbers
US11054748B2 (en) * 2018-09-21 2021-07-06 Taiwan Semiconductor Manufacturing Co., Ltd. Dummy insertion for improving throughput of electron beam lithography

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000269126A (ja) * 1999-03-19 2000-09-29 Nec Corp 電子線露光方法及び装置
US6151101A (en) * 1998-10-14 2000-11-21 Nikon Corporation Charged-particle-beam projection-exposure apparatus and methods exhibiting increased throughtput
JP2001093799A (ja) * 1999-09-20 2001-04-06 Hitachi Ltd 電子ビーム描画装置および電子ビームを用いた描画方法
US6307209B1 (en) * 1997-12-03 2001-10-23 Nikon Corporation Pattern-transfer method and apparatus
TW512429B (en) * 2001-08-15 2002-12-01 Taiwan Semiconductor Mfg Dry development method using top surface imaging technology
TW516077B (en) * 2000-06-30 2003-01-01 Toshiba Corp Method of creating design rule, design rule creating system, and recording medium
US6560768B2 (en) * 2000-06-13 2003-05-06 Kabushiki Kaisha Toshiba Circuit pattern design method, circuit pattern design system, and recording medium
JP2003332205A (ja) * 2002-05-10 2003-11-21 Nec Electronics Corp 電子線露光方法
JP2005101405A (ja) * 2003-09-26 2005-04-14 Semiconductor Leading Edge Technologies Inc ダミーパターン情報生成装置、パターン情報生成装置、マスク、露光装置、マスク作成方法、ダミーパターン情報生成方法、プログラム及び上記プログラムを記録したコンピュータ読み取り可能な記録媒体
TW200712516A (en) * 2005-09-13 2007-04-01 Ebara Corp Semiconductor device and method for inspecting the semiconductor

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62160720A (ja) * 1986-01-08 1987-07-16 Jeol Ltd 荷電粒子ビ−ム装置による描画装置のチツプ配列の確認方法
JPH08316131A (ja) * 1995-05-22 1996-11-29 Hitachi Ltd 電子線描画方法及び装置
US6490630B1 (en) 1998-05-08 2002-12-03 Fujitsu Limited System and method for avoiding deadlock in multi-node network
JP3964606B2 (ja) * 2000-07-18 2007-08-22 株式会社東芝 荷電ビーム描画装置、荷電ビーム描画方法、およびコンピュータ読み取り可能な記録媒体
JP2005259840A (ja) * 2004-03-10 2005-09-22 Nec Electronics Corp 露光方法、露光用マスク及び描画方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6307209B1 (en) * 1997-12-03 2001-10-23 Nikon Corporation Pattern-transfer method and apparatus
US6151101A (en) * 1998-10-14 2000-11-21 Nikon Corporation Charged-particle-beam projection-exposure apparatus and methods exhibiting increased throughtput
JP2000269126A (ja) * 1999-03-19 2000-09-29 Nec Corp 電子線露光方法及び装置
JP2001093799A (ja) * 1999-09-20 2001-04-06 Hitachi Ltd 電子ビーム描画装置および電子ビームを用いた描画方法
US6560768B2 (en) * 2000-06-13 2003-05-06 Kabushiki Kaisha Toshiba Circuit pattern design method, circuit pattern design system, and recording medium
TW516077B (en) * 2000-06-30 2003-01-01 Toshiba Corp Method of creating design rule, design rule creating system, and recording medium
TW512429B (en) * 2001-08-15 2002-12-01 Taiwan Semiconductor Mfg Dry development method using top surface imaging technology
JP2003332205A (ja) * 2002-05-10 2003-11-21 Nec Electronics Corp 電子線露光方法
JP2005101405A (ja) * 2003-09-26 2005-04-14 Semiconductor Leading Edge Technologies Inc ダミーパターン情報生成装置、パターン情報生成装置、マスク、露光装置、マスク作成方法、ダミーパターン情報生成方法、プログラム及び上記プログラムを記録したコンピュータ読み取り可能な記録媒体
TW200712516A (en) * 2005-09-13 2007-04-01 Ebara Corp Semiconductor device and method for inspecting the semiconductor

Also Published As

Publication number Publication date
US7968259B2 (en) 2011-06-28
US20090162760A1 (en) 2009-06-25
JP5194770B2 (ja) 2013-05-08
TW200939303A (en) 2009-09-16
JP2009152370A (ja) 2009-07-09
DE102008060245A1 (de) 2009-07-02
DE102008060245B4 (de) 2019-01-17

Similar Documents

Publication Publication Date Title
TWI393172B (zh) 半導體裝置、用於製造半導體裝置之方法及電腦可讀取媒體
US7698676B1 (en) Method and system for improving manufacturability of integrated devices
US8046722B2 (en) Method for correcting a mask pattern, system for correcting a mask pattern, program, method for manufacturing a photomask and method for manufacturing a semiconductor device
US20170115556A1 (en) Mask manufacturing method and semiconductor device manufacturing method using the same
CN102983068B (zh) 无掩模光刻的剥离方法
TW200822180A (en) Charged-particle beam pattern writing method and apparatus
Abboud et al. Mask data processing in the era of multibeam writers
JP2008268560A (ja) ホットスポット絞り込み装置、ホットスポット絞り込み方法、ホットスポット絞り込みプログラム、ホットスポット検査装置、および、ホットスポット検査方法
JP5305601B2 (ja) 描画装置内の演算処理装置の割当て方法
US7434194B2 (en) Mask for fabricating semiconductor devices and method for designing the same
JP4828460B2 (ja) 描画データ作成方法及び描画データファイルを格納した記憶媒体
JP5148233B2 (ja) 描画装置及び描画方法
JP5068515B2 (ja) 描画データの作成方法、描画データの変換方法及び荷電粒子線描画方法
JP5322443B2 (ja) マスクパターンデータ作成方法および半導体装置の製造方法
JP2007079517A (ja) パターン作成方法、パターン作成プログラム及び半導体装置の製造方法
JP2005294754A (ja) 電子ビーム描画装置、電子ビーム描画方法、電子ビーム描画プログラム及び直接描画方式を用いた半導体装置の製造方法
JP5211635B2 (ja) ダミーチップ露光方法及び半導体集積回路装置の製造方法
JP2008070528A (ja) パターンデータの処理システム、パターンデータの処理方法、及びパターンデータの処理プログラム
JP5314937B2 (ja) 描画装置及び描画用データの処理方法
US7610574B2 (en) Method and apparatus for designing fine pattern
KR20220079591A (ko) 마스크리스 기반 리소그래피 방법들
JP2000269126A (ja) 電子線露光方法及び装置
JP2005250308A (ja) 露光用マスク群および露光用マスク群の製造方法
JP5068549B2 (ja) 描画データの作成方法及びレイアウトデータファイルの作成方法
JP4657646B2 (ja) マスクパターン配置方法、マスク作製方法、半導体装置の製造方法、プログラム

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees