JP5305601B2 - 描画装置内の演算処理装置の割当て方法 - Google Patents

Description

本発明は、描画装置内の演算処理装置の割当て方法に係り、特に、電子ビーム描画装置内で行なわれる分散処理に用いられるＣＰＵの割り当て数を決定する方法に関する。

半導体デバイスの微細化の進展を担うリソグラフィ技術は半導体製造プロセスのなかでも唯一パターンを生成する極めて重要なプロセスである。近年、ＬＳＩの高集積化に伴い、半導体デバイスに要求される回路線幅は年々微細化されてきている。これらの半導体デバイスへ所望の回路パターンを形成するためには、高精度の原画パターン（レチクル或いはマスクともいう。）が必要となる。ここで、電子線（電子ビーム）描画技術は本質的に優れた解像性を有しており、高精度の原画パターンの生産に用いられる。

図２０は、可変成形型電子線描画装置の動作を説明するための概念図である。
可変成形型電子線（ＥＢ：Ｅｌｅｃｔｒｏｎ ｂｅａｍ）描画装置は、以下のように動作する。第１のアパーチャ４１０には、電子線３３０を成形するための矩形例えば長方形の開口４１１が形成されている。また、第２のアパーチャ４２０には、開口４１１を通過した電子線３３０を所望の矩形形状に成形するための可変成形開口４２１が形成されている。荷電粒子ソース４３０から照射され、開口４１１を通過した電子線３３０は、偏向器により偏向される。そして、可変成形開口４２１の一部を通過して、ステージ上に搭載された試料３４０に照射される。また、ステージは、描画中、所定の一方向（例えば、Ｘ方向とする）に連続的に移動する。すなわち、開口４１１と可変成形開口４２１との両方を通過できる矩形形状が、連続的に移動するステージ上に搭載された試料３４０の描画領域に描画される。開口４１１と可変成形開口４２１との両方を通過させ、任意形状を作成する方式を可変成形方式という。

かかる電子ビーム描画を行なうにあたり、まず、半導体集積回路のレイアウトが設計される。そして、レイアウトデータ（設計データ）が生成される。そして、かかるレイアウトデータが変換され、電子線描画装置に入力可能な描画データが生成される。そして、描画データが描画装置内部で、装置内部フォーマットのショットデータに変換され、各図形が描画される。

ここで、データの処理効率を高めるため、一般に、パターンが配置される描画領域を複数の小領域毎にデータを分ける。そして、描画装置内では、領域毎に領域内に配置されるパターンのデータ処理を並列に行なうといった分散処理が行なわれる。例えば、チップ領域を短冊状に分割した小領域（フレーム）、或いはさらにフレームを分割した小領域（ブロック）が用いられる。しかし、この小領域が膨大な数になってくると、分散処理では領域毎に独立してデータ処理を行なうため、データ処理プロセスを起動する際のオーバーヘッド時間が多大になってくる。そのため、その分の時間が描画時間として加算されるので、描画時間が長くなってしまうといった問題があった。さらに、従来、領域毎に処理の負荷量がバラバラであるにもかかわらず、領域毎に同じ数のＣＰＵ等のリソースが割当てられるために、描画装置全体から見ればリソース使用状況が均一になっていなかった。そのため、効率の良い分散処理ができないといった問題があった。その結果、描画時間が長くなってしまうといった問題があった。

ここで、描画装置内のデータ処理ではないが、描画装置に入力する前の段階、ここでは、設計データを描画データに変換する電子ビーム描画用データの作成装置について、従来、以下のような内容が開示されている。異なる処理をパイプライン構成で行う任意直列段数のプロセッサを持った図形演算ユニットを複数個並列に設けて、規定サイズで分割されたブロック単位の設計データを描画データに変換する。その際、各図形演算ユニット内のプロセッサの直列段数を異なるようにしておく。そして、ブロック単位の設計データをその図形密度に応じて最適な段数を持った図形演算ユニットに分配している（例えば、特許文献１参照）。
特開平５−９０１４１号公報

上述したように、描画装置内でのデータ処理において、ブロック単位の分散処理を行なう際に、データ処理プロセスを起動する際のオーバーヘッド時間（立ち上げ時間）が多大になっているといった問題があった。また、描画装置全体から見た場合にデータ処理用のＣＰＵ等のリソース使用状況が均一になっていないといった問題があった。そのため、分散処理が効率的ではなかった。その結果、描画時間が長くなってしまっていた。

そこで、本発明は、かかる問題点を克服し、効率的な分散処理ができるように演算処理装置を割り当てる方法を提供することを目的とする。

本発明の一態様の描画装置内の演算処理装置の割当て方法は、
複数の領域に仮想分割されるチップ領域に配置される複数のパターンのデータ処理を描画装置内に設けられた複数の演算処理装置を用いて領域毎に分散させて行なう場合に、各領域のデータ処理のために上述した複数の演算処理装置を割当てる割当て方法であって、
所定の数の領域で構成される領域群毎に、予め用意された各領域群内のパターン数が格納されているパターン数マップから各領域群内のパターン数を入力する工程と、
各パターン数に応じて、割当てる演算処理装置の数を設定する工程と、
設定された数の演算処理装置を対応する各領域群のデータ処理に割当てる工程と、
を備え、
前記パターン数は、領域群内の図形数、セル配置数、及びクラスタ数のうちのいずれかを用い、
複数の前記領域で構成される前記領域群に対して１つの前記演算処理装置が割り当てられる場合を含むことを特徴とする。

パターン数に応じて、演算処理装置の数を設定するため、各領域群内の負荷に合わせた割当てが可能となる。その際、負荷となるパターン数としては、階層化されたデータのある１階層(内部構成)、例えば図形数、セル配置数、或いは、クラスタ数、を用いると好適である。そして、描画装置内では、負荷に合わせて調整された数の演算処理装置でデータ処理をおこなうことができる。そして、処理後のデータを用いて試料に所定のパターンを描画する。

本発明の他の態様の描画装置内の演算処理装置の割当て方法は、
複数の領域に仮想分割されるチップ領域に配置される複数のパターンのデータ処理を描画装置内に設けられた複数の演算処理装置を用いて領域毎に分散させて行なう場合に、各領域のデータ処理のために上述した複数の演算処理装置を割当てる割当て方法であって、
所定の数の領域毎に作成された領域群毎に、演算処理装置と記憶装置とを１つずつデータ処理のために割当てる工程と、
領域群毎に、記憶装置の使用量が所定の閾値に達した時点での演算処理装置が処理しきれていない処理残量に基づいて追加割当てを行なう演算処理装置の数を設定する工程と、
設定された数の演算処理装置を対応する各領域群のデータ処理に割当てる工程と、
を備えたことを特徴とする。

演算処理装置が処理しきれていない処理残量から負荷率をモニタすることができる。よって、その処理残量に基づいて追加割当てを行なう演算処理装置の数を設定すれば、描画装置稼働中に動的に演算処理装置の割当て数を適した数に調整することができる。そして、描画装置内では、調整された数の演算処理装置でデータ処理をおこなうことができる。そして、処理後のデータを用いて試料に所定のパターンを描画する。

本発明の他の態様の描画装置内の演算処理装置の割当て方法は、
複数の領域に仮想分割されるチップ領域に配置される複数のパターンのデータ処理を描画装置内に設けられた複数の演算処理装置を用いて領域毎に分散させて行なう場合に、各領域のデータ処理のために上述した複数の演算処理装置を割当てる割当て方法であって、
データ処理を行なうパターン数が同じになるように領域を集めて複数の領域群を構成する工程と、
領域群毎に同じ数の演算処理装置をデータ処理に割当てる工程と、
を備えたことを特徴とする。

かかる構成により、各領域群内のパターン数が同じになる。よって、各領域群内の負荷量を均一にすることができる。その結果、同じ数の演算処理装置を割当てても領域群毎の分散処理を均一化することができる。負荷となるパターン数としては、階層化されたデータのある１階層(内部構成)、例えば図形数、セル配置数、或いは、クラスタ数、を用いると好適である。そして、描画装置内では、調整された数の演算処理装置でデータ処理をおこなうことができる。そして、処理後のデータを用いて試料に所定のパターンを描画する。

本発明の他の態様の描画装置内の演算処理装置の割当て方法は、
複数の領域に仮想分割されるチップ領域に配置される複数のパターンのデータ処理を描画装置内に設けられた複数の演算処理装置を用いて領域毎に分散させて行なう場合に、各領域のデータ処理のために上述した複数の演算処理装置を割当てる割当て方法であって、
領域サイズを入力する工程と、
領域サイズの領域毎に、予め用意された各領域群内のパターン数が格納されているパターン数マップから各領域内のパターン数を入力する工程と、
各パターン数に応じて、割当てる演算処理装置の数を設定する工程と、
設定された数の演算処理装置を対応する各領域のデータ処理に割当てる工程と、
を備え、
前記パターン数は、領域群内の図形数、セル配置数、及びクラスタ数のうちのいずれかを用い、
複数の前記領域で構成される前記領域群に対して１つの前記演算処理装置が割り当てられる場合を含むことを特徴とする。

領域サイズを入力することで、描画装置内で領域を設定する。そして、その領域内のパターン数に応じて、演算処理装置の数を設定するため、各領域群内の負荷に合わせた割当てが可能となる。その際、負荷となるパターン数としては、階層化されたデータのある１階層(内部構成)、例えば図形数、セル配置数、或いは、クラスタ数、を用いると好適である。そして、描画装置内では、調整された数の演算処理装置でデータ処理をおこなうことができる。そして、処理後のデータを用いて試料に所定のパターンを描画する。

本発明の他の態様の描画装置内の演算処理装置の割当て方法は、
複数の領域に仮想分割されるチップ領域に配置される複数のパターンのデータ処理を描画装置内に設けられた複数の演算処理装置を用いて領域毎に分散させて行なう場合に、各領域のデータ処理のために上述した複数の演算処理装置を割当てる割当て方法であって、
領域サイズを入力する工程と、
領域サイズの領域毎に、演算処理装置と記憶装置とを１つずつデータ処理のために割当てる工程と、
領域毎に、記憶装置の使用量が所定の閾値に達した時点での演算処理装置が処理しきれていない処理残量に基づいて追加割当てを行なう前記演算処理装置の数を設定する工程と、
設定された数の演算処理装置を対応する各領域のデータ処理に割当てる工程と、
を備えたことを特徴とする。

領域サイズを入力することで、描画装置内でデータ処理単位となる領域を設定する。そして、演算処理装置が処理しきれていない処理残量から負荷率をモニタすることができる。よって、その処理残量に基づいて追加割当てを行なう演算処理装置の数を設定すれば、描画装置稼働中に動的に演算処理装置の割当て数を適した数に調整することができる。そして、描画装置内では、調整された数の演算処理装置でデータ処理をおこなうことができる。そして、処理後のデータを用いて試料に所定のパターンを描画する。

本発明の他の態様の描画装置内の演算処理装置の割当て方法は、
複数の領域に仮想分割されるチップ領域に配置される複数のパターンのデータ処理を描画装置内に設けられた複数の演算処理装置を用いて領域毎に分散させて行なう場合に、各領域のデータ処理のために上述した複数の演算処理装置を割当てる割当て方法であって、
データ処理を行なうパターン数が同じになるように領域を設定する工程と、
領域毎に同じ数の演算処理装置をデータ処理に割当てる工程と、
を備えたことを特徴とする。

領域サイズを入力することで、描画装置内で領域を設定する。そして、各領域内のパターン数を同じにする。よって、各領域内の負荷量を均一にすることができる。その結果、同じ数の演算処理装置を割当てても領域毎の分散処理を均一化することができる。負荷となるパターン数としては、階層化されたデータのある１階層(内部構成)、例えば図形数、セル配置数、或いは、クラスタ数、を用いると好適である。そして、描画装置内では、調整された数の演算処理装置でデータ処理をおこなうことができる。そして、処理後のデータを用いて試料に所定のパターンを描画する。

本発明によれば、負荷に合わせた演算処理装置の割当てが可能となる。また、既存の領域をまとめた領域群を処理単位とすることで、既存の領域単位で処理するよりもデータ処理プロセス起動時のオーバーヘッド時間を短縮することができる。よって、効率的な分散処理を行なうことができる。その結果、描画時間を短縮することができる。

以下、実施の形態では、荷電粒子線（荷電粒子ビーム）の一例として、電子線（電子ビーム）を用いた構成について説明する。但し、荷電粒子線は、電子線に限るものではなく、イオン線等の荷電粒子を用いたビームでも構わない。

実施の形態１．
実施の形態１では、チップ領域全体を固定的な区画（例えば、ブロック）に分割しなければならない場合に、ブロックを一定の数に纏めたブロック群を分散処理単位とする構成について説明する。

図１は、実施の形態１における描画装置の要部構成の一例を示す概念図である。
図１において、描画装置１００は、描画部１５０と制御部１６０を備えている。描画装置１００は、荷電粒子ビーム描画装置の一例となる。そして、描画装置１００は、試料１０１に描画データに基づくパターンを描画する。制御部１６０は、記憶装置２１２，２１４，１３０、演算ユニット群１１０、割当て制御部１２０、及び制御回路１４０を有している。記憶装置２１２，２１４，１３０としては、例えば、磁気ディスク装置やメモリ等が挙げられる。演算ユニット群１１０として、複数の演算ユニット１１２が配置されている。各演算ユニット１１２内には、演算処理装置（ＣＰＵ）１１４とメモリ１１６が配置されている。描画部１５０は、電子鏡筒１０２、描画室１０３を有している。電子鏡筒１０２内には、電子銃２０１、照明レンズ２０２、第１のアパーチャ２０３、投影レンズ２０４、偏向器２０５、第２のアパーチャ２０６、対物レンズ２０７、偏向器２０８が配置されている。また、描画室１０３内には、移動可能に配置されたＸＹステージ１０５が配置されている。また、ＸＹステージ１０５上には、試料１０１が配置されている。試料１０１として、例えば、ウェハにパターンを転写する露光用のマスクが含まれる。また、このマスクは、例えば、まだ何もパターンが形成されていないマスクブランクスが含まれる。また、図１では、実施の形態１を説明する上で必要な構成部分について記載している。描画装置１００にとって、通常、必要なその他の構成が含まれても構わないことは言うまでもない。

図２は、実施の形態１における描画データの階層構造の一例を示す図である。
上述したように、まず、レイアウトデータ（設計データ）が生成される。そして、かかるレイアウトデータが変換され、描画装置１００に入力可能な描画データが生成される。ここで、描画データでは、チップ上に複数のセル（或いはセルパターンともいう。以下同じ。）が配置され、そして、各セルには、かかるセルを構成する要素パターンとなる１つ以上の図形が配置されている。そして、描画データでは、描画領域が、チップの層、チップ領域を描画面と平行するある方向例えばｙ方向に向かって短冊状に仮想分割したフレームの層、フレーム領域を所定の大きさの領域に仮想分割したブロックの層、上述したセルの層、セル領域を図形が配置されている部分について所定の大きさの領域に仮想分割したクラスタの層、かかるセルを構成する図形の層といった一連の複数の内部構成単位ごとに階層化される。

そして、描画データは、描画装置１００に入力される。まず、描画データは、記憶装置２１２に転送され、格納される。そして、描画データは、記憶装置２１２から読み出され、小領域群毎に振り分けられる。ここで、従来、描画装置内で分散処理する小領域として、上述したブロックを単位として用いていた。そして、ブロック毎にＣＰＵを割当てていた。しかし、実施の形態１では、所定の数だけブロックを纏めたブロック群毎にＣＰＵを割当て、そして、ブロック群毎に分散処理を行なう。このブロック群が小領域群の一例となる。各ブロック群を構成するブロック数は一定とし、その数は予め設定しておけばよい。

図３は、実施の形態１におけるブロック群の一例を示す図である。
チップ領域４０は、予め一定の区画サイズで定義された複数のブロック２０に仮想分割されている。図３では、各ブロック２０を点線で示している。そして、実施の形態１では、このブロック２０を所定の数ずつまとめてブロック群３０を構成する。図３では、各ブロック群３０実線で示している。図３では、複数のブロック群３０について、１〜１２の領域で示している。実施の形態１では、ブロック群を分散処理の単位として、演算ユニット１１２を割当てる。ここで、処理の負荷を均一にするために、どのブロック群３０に何個の演算ユニット１１２、ひいては、何個のＣＰＵ１１４を割当てるかを割当て制御部１２０が制御する。以下、割当て制御部１２０の内部構成と割当て方法について説明する。

図４は、実施の形態１における割当て制御部の内部構成を示す図である。
図４において、割当て制御部１２０は、入力部１２２、ＣＰＵ数取得部１２４、設定部１２６、及び割当て処理部１２８を有している。ここで、割当て制御部１２０内における入力部１２２、ＣＰＵ数取得部１２４、設定部１２６、及び割当て処理部１２８といった各構成が、電気的な回路によるハードウェアにより構成されても構わない。或いは、各構成の処理がコンピュータ（ＣＰＵ）により実行されるソフトウェアで構成されても構わない。或いは、電気的な回路によるハードウェアとソフトウェアとの組合せにより実施させても構わない。或いは、かかるハードウェアとファームウェアとの組合せでも構わない。また、各構成の処理結果は、その都度、記憶装置１３０に記憶される。そして、各構成の処理結果は、割当て制御部１２０内の他の構成によって記憶装置１３０から読み出される。また、パターン数マップ１０６には、ブロック群毎に各ブロック群内のパターン数が格納されている。また、対応テーブル１０８には、パターン数とそのパターンを処理可能なＣＰＵ数との対応関係が定義されている。これらは、別途、磁気ディスク装置等の記憶装置に格納しておけばよい。

図５は、実施の形態１におけるＣＰＵの割当て方法の要部工程を示すフローチャート図である。
Ｓ１０２において、パターン数入力工程として、入力部１２２は、ブロック群毎に、パターン数マップ１０６より各ブロック群内のパターン数を入力する。負荷となるパターン数としては、階層化されたデータのある１階層(内部構成)、例えばブロック群内の図形数、セル配置数、或いは、クラスタ数、を用いると好適である。

Ｓ１０４において、ＣＰＵ数取得工程として、ＣＰＵ数取得部１２４は、対応テーブル１０８から先に入力した各ブロック群内のパターン数に応じて、割当てるべきＣＰＵ１１４の数を取得する。

そして、Ｓ１０６において、設定工程として、設定部１２６は、取得したＣＰＵ１１４の数をブロック群毎に設定する。

そして、Ｓ１０８において、割当て工程として、割当て処理部１２８は、設定された数の演算ユニット１１２、ひいてはＣＰＵ１１４を対応する各ブロック群のデータ処理に割当てる。そして、その結果情報を割当てられた各演算ユニット１１２に出力する。

そして、Ｓ１１０において、判定工程として、すべてのブロック群に対しての割当てが終了しているかどうかを判定する。そして、まだ残っている場合には、Ｓ１０２に戻り、すべて終了している場合にはステップ終了となる。

割当て状況としては、図３の例で、例えば、上方、及び右側に位置する領域ほどパターン数が多いとする場合に、次のようにＣＰＵ１１４を割当てると良い。領域１に１個、領域２に２個、領域３に３個、領域４に２個、領域５に３個、領域６に４個、領域７に３個、領域８に４個、領域９に５個、領域１０に４個、領域１１に５個、領域１２に６個といった具合である。

そして、各演算ユニット１１２では、割当てられたブロック群のデータを記憶装置２１２から読み出し、ブロック群毎に並列に分散処理を行なう。ブロック群毎にデータ処理を行なうため、データ処理のためのプロセス起動の回数が１度で済む。そのため、ブロック毎にプロセス起動を行なう場合に比べて、起動時のオーバーヘッド時間を大幅に短縮することができる。また、ブロック単位では、１個のＣＰＵで処理可能なパターン数よりも少ないブロックに対しても最低１つは割当てなくてはならない。そのため、その他の負荷の大きいブロックとの間でリソースの使用状況を均一にすることが困難であった。しかし、ブロック群を単位として、割当て数を調整することで、ブロック内のパターンの粗密に関わらずリソース使用量を均一化することができる。そして、データ処理されて描画装置内部フォーマットに変換された装置内部フォーマットデータは記憶装置２１４に一時的に格納される。

そして、記憶装置２１４に格納された装置内部フォーマットデータを用いて、制御回路１４０は、描画部１５０を制御してパターンを試料１０１に描画する。具体的には以下のようにして描画される。

電子銃２０１から出た電子ビーム２００は、照明レンズ２０２により矩形、例えば長方形の穴を持つ第１のアパーチャ２０３全体を照明する。ここで、電子ビーム２００をまず長方形に成形する。そして、第１のアパーチャ２０３を通過した第１のアパーチャ像の電子ビーム２００は、投影レンズ２０４により第２のアパーチャ２０６上に投影される。かかる第２のアパーチャ２０６上での第１のアパーチャ像の位置は、偏向器２０５によって制御される。これにより、ビーム形状と寸法を変化させることができる。そして、第２のアパーチャ２０６を通過した第２のアパーチャ像の電子ビーム２００は、対物レンズ２０７により焦点を合わせられる。そして、電子ビーム２００は、偏向器２０８により偏向される。このようにして、ＸＹステージ１０５上の試料１０１の所望する位置に照射される。

以上のように構成することで、分散処理の効率を向上させることができる。その結果、描画時間を短縮した描画処理を行なうことができる。

実施の形態２．
実施の形態１では、ブロック群内のパターン数に応じてリソースを割当てる形態について説明した。実施の形態２では、分散処理されるプロセスのＣＰＵ等のリソース負荷率をモニタリングすることによって、割当てるべきリソース数を調整する形態について説明する。実施の形態２でも実施の形態１と同様、一定のブロック数を纏めたブロック群を分散処理単位とする。割当て制御部１２０以外の構成については、実施の形態１と同様である。

図６は、実施の形態２における割当て制御部の内部構成を示す図である。
図６において、割当て制御部１２０は、モニタ部１２３、追加ＣＰＵ数算出部１２５、設定部１２６、及び割当て処理部１２８を有している。ここで、割当て制御部１２０内におけるモニタ部１２３、追加ＣＰＵ数算出部１２５、設定部１２６、及び割当て処理部１２８といった各構成が、電気的な回路によるハードウェアにより構成されても構わない。或いは、各構成の処理がコンピュータ（ＣＰＵ）により実行されるソフトウェアで構成されても構わない。或いは、電気的な回路によるハードウェアとソフトウェアとの組合せにより実施させても構わない。或いは、かかるハードウェアとファームウェアとの組合せでも構わない。また、各構成の処理結果は、その都度、記憶装置１３０に記憶される。そして、各構成の処理結果は、割当て制御部１２０内の他の構成によって記憶装置１３０から読み出される。

図７は、実施の形態２におけるＣＰＵの割当て方法の要部工程を示すフローチャート図である。
Ｓ２０２において、初期割当て工程として、割当て処理部１２８は、まず、ブロック群毎に、ＣＰＵ１１４とメモリ１１６とを固定数ずつ(例えば１つずつ)データ処理のために割当てる。ここでは、演算ユニット１１２が、１つのＣＰＵ１１４と１つのメモリ１１６とを有しているので、ブロック群毎に、１つの演算ユニット１１２を割当てる。そして、割当てられた各演算ユニット１１２では、担当するブロック群のデータ処理を開始する。

Ｓ２０４において、モニタ工程として、モニタ部１２３は、ブロック群毎に、メモリ１１６の使用量をモニタすると共に、メモリ１１６の使用量が所定の閾値に達した時点でのＣＰＵ１１４が処理しきれていない処理残量をモニタする。このように、ＣＰＵ１１４が処理しきれていない処理残量をモニタすることで負荷率を把握することができる。

Ｓ２０６において、追加ＣＰＵ数算出工程として、追加ＣＰＵ数算出部１２５は、メモリ１１６の使用量が所定の閾値に達した時点でのＣＰＵ１１４が処理しきれていない処理残量に基づいて追加割当てを行なうＣＰＵ１１４の数を算出する。

そして、Ｓ２０８において、設定工程として、設定部１２６は、算出したＣＰＵ１１４の数をブロック群毎に設定する。

そして、Ｓ２１０において、割当て工程として、割当て処理部１２８は、設定された数の演算ユニット１１２、ひいてはＣＰＵ１１４を対応する各ブロック群のデータ処理に追加割当てを動的に行なう。そして、その結果情報を割当てられた各演算ユニット１１２に出力する。

そして、Ｓ２１２において、判定工程として、すべてのブロック群に対しての追加割当てが終了しているかどうかを判定する。そして、まだ残っている場合には、Ｓ２０２に戻り、すべて終了している場合にはステップ終了となる。

そして、追加割当てされた各演算ユニット１１２は、該当するブロック群のデータを記憶装置２１２から読み出し、ブロック群毎に並列に分散処理を行なう。以降の動作は、実施の形態１と同様である。

以上のように、処理残量に基づいて追加割当てを行なうＣＰＵ１１４の数を設定すれば、描画装置１００の稼働中に動的にＣＰＵ１１４の割当て数を適した数に調整することができる。よって、ブロック内のパターンの粗密に関わらずリソース分配を均一化させることができる。また、実施の形態１と同様、ブロック群を分散処理単位とすることで、プロセス起動のオーバーヘッド時間を短縮することができる。

実施の形態３．
実施の形態１，２では、各ブロック群が同じ大きさに区画される場合について説明した。実施の形態３では、ブロック群の大きさを可変にする場合について説明する。そして、その可変に区画されたブロック群を分散処理単位とする。割当て制御部１２０以外の構成については、実施の形態１と同様である。

図８は、実施の形態３における割当て制御部の内部構成を示す図である。
図８において、割当て制御部１２０は、入力部１２２、ブロック数取得部１２７、ブロック群（ＢＧ：ブロックグループ）設定部１２９、及び割当て処理部１２８を有している。ここで、割当て制御部１２０内における入力部１２２、ブロック数取得部１２７、ブロック群（ＢＧ：ブロックグループ）設定部１２９、及び割当て処理部１２８といった各構成は、電気的な回路によるハードウェアにより構成されても構わない。或いは、各構成の処理がコンピュータ（ＣＰＵ）により実行されるソフトウェアで構成されても構わない。或いは、電気的な回路によるハードウェアとソフトウェアとの組合せにより実施させても構わない。或いは、かかるハードウェアとファームウェアとの組合せでも構わない。また、各構成の処理結果は、その都度、記憶装置１３０に記憶される。そして、各構成の処理結果は、割当て制御部１２０内の他の構成によって記憶装置１３０から読み出される。また、パターン数マップ２１６には、ブロック毎のパターン数が格納されている。また、パラメータ１０７として、ｋ個のＣＰＵ１１４で所定の時間内に処理可能なパターン数が定義される。ＣＰＵ１１４の数であるｋについては、予め設定しておけばよい。また、これらは、別途、磁気ディスク装置等の記憶装置に格納しておけばよい。

図９は、実施の形態３におけるＣＰＵの割当て方法の要部工程を示すフローチャート図である。
Ｓ３０１において、入力工程として、入力部１２２は、パターン数マップ２１６とパラメータ１０７を入力する。

そして、Ｓ３０２において、ブロック数取得工程として、ブロック数取得部１２７は、パラメータ１０７として設定されたｋ個のＣＰＵ１１４で所定の時間内に処理可能なパターン数に達するブロック数をパターン数マップ２１６から取得する。パターン数は、ブロックの並び順に沿ってその内部のパターン数を加算していけばよい。ここでも、実施の形態１と同様、パターン数としては、階層化されたデータのある１階層(内部構成)、例えばブロック内の図形数、セル配置数、或いは、クラスタ数、を用いると好適である。

そして、Ｓ３０４において、ＢＧ設定工程として、ＢＧ設定部１２９は、データ処理を行なうパターン数がパラメータ１０７に設定されたパターン数になったブロック数で１つのブロック群が構成されるように設定する。すなわち、設定されたどのブロック群もデータ処理を行なうパターン数が同じになるようにブロックを纏めて構成される。よって、ブロック群の大きさは様々な大きさになる。

図１０は、実施の形態３におけるブロック群の一例を示す図である。
チップ領域４０は、予め一定の区画サイズで定義された複数のブロック２０に仮想分割されている点は上述した通りである。図１０では、各ブロック２０を点線で示している。そして、実施の形態３では、一定のパターン数となる少なくとも１つのブロック２０でブロック群３２を構成する。図１０では、各ブロック群３２を実線で示している。図１０では、複数のブロック群３２について、１〜１０の領域で示している。例えば、図１０の例では、領域１が、３０個のブロックで構成される。領域２が、２０個のブロックで構成される。領域３が、１０個のブロックで構成される。領域４が、１４個のブロックで構成される。領域５が、１０個のブロックで構成される。領域６が、６個のブロックで構成される。領域７が、１２個のブロックで構成される。領域８が、８個のブロックで構成される。領域９が、６個のブロックで構成される。領域１０が、４個のブロックで構成される。この例は、ブロックの数が少ない程、パターンの密度が濃いことを示している。そして、実施の形態３では、この構成数が任意のブロック群を分散処理の単位として、演算ユニット１１２を割当てる。

そして、Ｓ３０６において、割当て工程として、割当て処理部１２８は、設定されたブロック群毎にｋ個の演算ユニット１１２、ひいてはＣＰＵ１１４をデータ処理のために割当てる。そして、その結果情報を割当てられた各演算ユニット１１２に出力する。

そして、Ｓ３０８において、判定工程として、すべてのブロック群に対しての割当てが終了しているかどうかを判定する。そして、まだ残っている場合には、Ｓ３０１に戻り、すべて終了している場合にはステップ終了となる。以上のように、すべてのブロック群に対して、同じ数の演算ユニット１１２、ひいてはＣＰＵ１１４がデータ処理に割当てられることになる。

そして、割当てされた各演算ユニット１１２は、該当するブロック群のデータを記憶装置２１２から読み出し、ブロック群毎に並列に分散処理を行なう。以降の動作は、実施の形態１と同様である。

以上のように構成することで、負荷の均一化を図ることができる。すなわち、ブロック内のパターンの粗密に関わらずリソース使用量の均一化を図ることができる。また、ブロック群を分散処理単位とすることで、上述したようにプロセス起動時のオーバーヘッド時間の短縮も図れることは言うまでもない。

実施の形態４．
上述した実施の形態１〜３では、予め規定の大きさのブロックが設定されていた場合について説明した。実施の形態４では、チップ領域全体を上述した実施の形態１〜３とは異なる区画に分割できる場合について説明する。特に、実施の形態４では、ブロックのサイズをパラメータとして入力する場合について説明する。また、割当て制御部１２０以外の構成については、実施の形態１と同様である。

図１１は、実施の形態４における割当て制御部の内部構成を示す図である。
図１１において、割当て制御部１２０は、図４の構成と同様である。但し、実施の形態４では、入力部１２２にさらに区画サイズがパラメータ３０２として入力される。このパラメータ３０２についてもパターン数マップ１０６や対応テーブル１０８と同様、別途、磁気ディスク装置等の記憶装置に格納しておけばよい。また、実施の形態４のパターン数マップ１０６には、パラメータ３０２で設定されるサイズの領域毎のパターン数が格納される。

図１２は、実施の形態４におけるＣＰＵの割当て方法の要部工程を示すフローチャート図である。
Ｓ１０１において、入力工程として、入力部１２２は、パラメータ３０２を入力する。これにより、実施の形態４で用いるブロックのサイズを入手することができる。そして、ブロックは、このサイズで定義される。

図１３は、実施の形態４におけるブロックに分割されたチップ領域の一例を示す図である。
チップ領域４０は、パラメータ３０２によって設定される区画サイズで定義された複数のブロック２２に仮想分割される。図１３では、複数のブロック２２について、１〜１２の領域で示している。実施の形態４では、このブロックを分散処理の単位として、演算ユニット１１２を割当てる。また、図３に示すような従来から用いられてきたブロックよりも大きな区画サイズで構成するように、ブロック数が所定の閾値を超えないようにするとよい。例えば、実施の形態１におけるブロック群と同程度の大きさのサイズで定義すると好適である。そして、処理の負荷を均一にするために、どのブロック２２に何個の演算ユニット１１２、ひいては、何個のＣＰＵ１１４を割当てるかを割当て制御部１２０が制御する。以下、実施の形態１におけるブロック群をブロックと読み替えた場合と同様である。

すなわち、Ｓ１０２において、パターン数入力工程として、入力部１２２は、ブロック毎に、パターン数マップ１０６より各ブロック内のパターン数を入力する。パターン数としては、階層化されたデータのある１階層(内部構成)、例えばブロック内の図形数、セル配置数、或いは、クラスタ数、を用いると好適である。そして、Ｓ１０４において、ＣＰＵ数取得工程として、ＣＰＵ数取得部１２４は、対応テーブル１０８から先に入力した各ブロック内のパターン数に応じて、割当てるべきＣＰＵ１１４の数を取得する。そして、Ｓ１０６において、設定工程として、設定部１２６は、取得したＣＰＵ１１４の数をブロック毎に設定する。そして、Ｓ１０８において、割当て工程として、割当て処理部１２８は、設定された数の演算ユニット１１２、ひいてはＣＰＵ１１４を対応する各ブロックのデータ処理に割当てる。そして、その結果情報を割当てられた各演算ユニット１１２に出力する。そして、Ｓ１１０において、判定工程として、すべてのブロックに対しての割当てが終了しているかどうかを判定する。そして、まだ残っている場合には、Ｓ１０２に戻り、すべて終了している場合にはステップ終了となる。

割当て状況としては、図１３の例で、例えば、上方、及び右側に位置する領域ほどパターン数が多いとする場合に、次のようにＣＰＵ１１４を割当てると良い。領域１に１個、領域２に２個、領域３に３個、領域４に２個、領域５に３個、領域６に４個、領域７に３個、領域８に４個、領域９に５個、領域１０に４個、領域１１に５個、領域１２に６個といった具合である。

そして、各演算ユニット１１２では、割当てられたブロックのデータを記憶装置２１２から読み出し、ブロック毎に並列に分散処理を行なう。以降の動作は実施の形態１と同様である。以上のように構成することで、実施の形態１と同様な効果を得ることができる。

実施の形態５．
実施の形態４では、ブロック内のパターン数に応じてリソースを割当てる形態について説明した。実施の形態５では、分散処理されるプロセスのＣＰＵ等のリソース負荷率をモニタリングすることによって、割当てるべきリソース数を調整する形態について説明する。また、割当て制御部１２０以外の構成については、実施の形態１と同様である。

図１４は、実施の形態５における割当て制御部の内部構成を示す図である。
図１４において、割当て制御部１２０は、入力部１２２が追加された点以外は、図６と同様である。但し、実施の形態５では、実施の形態４と同様、入力部１２２に区画サイズがパラメータ３０２として入力される。

図１５は、実施の形態５におけるＣＰＵの割当て方法の要部工程を示すフローチャート図である。
Ｓ２０１において、入力工程として、入力部１２２は、パラメータ３０２を入力する。これにより、実施の形態５で用いるブロックのサイズを入手することができる。そして、各ブロックは、このサイズで定義される。以下、実施の形態２におけるブロック群をブロックと読み替えた場合と同様である。

すなわち、Ｓ２０２において、初期割当て工程として、割当て処理部１２８は、まず、ブロック毎に、ＣＰＵ１１４とメモリ１１６とを１つずつデータ処理のために割当てる。ここでは、演算ユニット１１２が、１つのＣＰＵ１１４と１つのメモリ１１６とを有しているので、ブロック毎に、１つの演算ユニット１１２を割当てる。そして、割当てられた各演算ユニット１１２では、担当するブロックのデータ処理を開始する。そして、Ｓ２０４において、モニタ工程として、モニタ部１２３は、ブロック毎に、メモリ１１６の使用量をモニタすると共に、メモリ１１６の使用量が所定の閾値に達した時点でのＣＰＵ１１４が処理しきれていない処理残量をモニタする。このように、ＣＰＵ１１４が処理しきれていない処理残量をモニタすることで負荷率を把握することができる。そして、Ｓ２０６において、追加ＣＰＵ数算出工程として、追加ＣＰＵ数算出部１２５は、メモリ１１６の使用量が所定の閾値に達した時点でのＣＰＵ１１４が処理しきれていない処理残量に基づいて追加割当てを行なうＣＰＵ１１４の数を算出する。そして、Ｓ２０８において、設定工程として、設定部１２６は、算出したＣＰＵ１１４の数をブロック毎に設定する。そして、Ｓ２１０において、割当て工程として、割当て処理部１２８は、設定された数の演算ユニット１１２、ひいてはＣＰＵ１１４を対応する各ブロックのデータ処理に追加割当てを動的に行なう。そして、その結果情報を割当てられた各演算ユニット１１２に出力する。そして、Ｓ２１２において、判定工程として、すべてのブロックに対しての追加割当てが終了しているかどうかを判定する。そして、まだ残っている場合には、Ｓ２０２に戻り、すべて終了している場合にはステップ終了となる。

そして、追加割当てされた各演算ユニット１１２は、該当するブロックのデータを記憶装置２１２から読み出し、ブロック毎に並列に分散処理を行なう。以降の動作は、実施の形態１と同様である。以上のように構成することで、実施の形態２と同様な効果を得ることができる。

実施の形態６．
実施の形態４，５では、各ブロックが同じ大きさに区画される場合について説明した。実施の形態６では、ブロックの大きさを可変にする場合について説明する。そして、その可変に区画されたブロックを分散処理単位とする。割当て制御部１２０以外の構成については、実施の形態１と同様である。

図１６は、実施の形態６における割当て制御部の内部構成を示す図である。
図１６において、割当て制御部１２０は、入力部１２２、領域サイズ取得部３２７、ブロック設定部３２９、及び割当て処理部１２８を有している。ここで、割当て制御部１２０内における入力部１２２、領域サイズ取得部３２７、ブロック設定部３２９、及び割当て処理部１２８といった各構成は、電気的な回路によるハードウェアにより構成されても構わない。或いは、各構成の処理がコンピュータ（ＣＰＵ）により実行されるソフトウェアで構成されても構わない。或いは、電気的な回路によるハードウェアとソフトウェアとの組合せにより実施させても構わない。或いは、かかるハードウェアとファームウェアとの組合せでも構わない。また、各構成の処理結果は、その都度、記憶装置１３０に記憶される。そして、各構成の処理結果は、割当て制御部１２０内の他の構成によって記憶装置１３０から読み出される。また、パターン数マップ２１６には、一定のサイズで区画化されたメッシュ領域毎のパターン数が格納されている。ここでパターン数としては、メッシュ領域内の図形数、セル配置数、或いはクラスタ数のいずれかを用いると好適である。この段階ではまだブロックが定義されていない。そのため、これに代わる領域としてブロックよりも小さいメッシュ領域が好適である。このメッシュ領域のサイズは、偏向器２０８で変更可能なサブフィールド（ＳＦ）サイズ、あるいはそれより小さな領域であってもかまわない。図３に示すような従来のブロック程度のサイズの領域を別途定義しても構わない。メッシュ領域のサイズがＳＦサイズより小さい場合は、より精度の良いパターン数マップとなる。そして、パラメータ１０７として、ｋ個のＣＰＵ１１４で所定の時間内に処理可能なパターン数が定義される。ＣＰＵ１１４の数であるｋについては、実施の形態３と同様、予め設定しておけばよい。また、これらは、別途、磁気ディスク装置等の記憶装置に格納しておけばよい。

図１７は、実施の形態６におけるＣＰＵの割当て方法の要部工程を示すフローチャート図である。
Ｓ３０１において、入力工程として、入力部１２２は、パターン数マップ２１６とパラメータ１０７を入力する。

そして、Ｓ３０３において、ブロックサイズ取得工程として、領域サイズ取得部３２７は、パラメータ１０７として設定されたｋ個のＣＰＵ１１４で所定の時間内に処理可能なパターン数に達する領域サイズをパターン数マップ２１６から取得する。パターン数は、ＳＦの並び順に沿ってその内部のパターン数を加算していけばよい。

そして、Ｓ３０５において、ブロック設定工程として、ブロック設定部３２９は、データ処理を行なうパターン数がパラメータ１０７に設定されたパターン数になった領域で１つのブロックが構成されるように設定する。すなわち、設定されたどのブロックもデータ処理を行なうパターン数が同じになるように構成される。よって、ブロックの大きさは様々な大きさになる。

図１８は、実施の形態６におけるブロックに分割されたチップ領域の一例を示す図である。
チップ領域４０は、一定のパターン数となる領域でブロック２４を構成する。図１８では、複数のブロック２４について、１〜１０の領域で示している。この例は、ブロックの領域が小さい程、パターンの密度が濃いことを示している。そして、実施の形態６では、この任意のサイズのブロックを分散処理の単位として、演算ユニット１１２を割当てる。

そして、Ｓ３０６において、割当て工程として、割当て処理部１２８は、設定されたブロック毎にｋ個の演算ユニット１１２、ひいてはＣＰＵ１１４をデータ処理のために割当てる。そして、その結果情報を割当てられた各演算ユニット１１２に出力する。

そして、Ｓ３０８において、判定工程として、すべてのブロックに対しての割当てが終了しているかどうかを判定する。そして、まだ残っている場合には、Ｓ３０１に戻り、すべて終了している場合にはステップ終了となる。以上のように、すべてのブロックに対して、同じ数の演算ユニット１１２、ひいてはＣＰＵ１１４がデータ処理に割当てられることになる。

そして、割当てされた各演算ユニット１１２は、該当するブロックのデータを記憶装置２１２から読み出し、ブロック毎に並列に分散処理を行なう。以降の動作は、実施の形態１と同様である。以上のように構成することで、実施の形態３と同様の効果を得ることができる。

以上の説明において、「〜部」或いは「〜工程」と記載したものは、コンピュータで動作可能なプログラムにより構成することができる。或いは、ソフトウェアとなるプログラムだけではなく、ハードウェアとソフトウェアとの組合せにより実施させても構わない。或いは、ハードウェアとファームウェアとの組合せでも構わない。また、プログラムにより構成される場合、プログラムは、磁気ディスク装置、磁気テープ装置、ＦＤ、ＣＤ、ＤＶＤ、ＭＯ或いはＲＯＭ等の記録媒体に記録される。

図１９は、プログラムにより構成する場合のハードウェア構成の一例を示すブロック図である。
コンピュータとなるＣＰＵ５０は、バス７４を介して、ＲＡＭ（ランダムアクセスメモリ）５２、ＲＯＭ５４、磁気ディスク（ＨＤ）装置６２、キーボード（Ｋ／Ｂ）５６、マウス５８、外部インターフェース（Ｉ／Ｆ）６０、モニタ６４、プリンタ６６、ＦＤ６８、ＤＶＤ７０、ＣＤ７２に接続されている。ここで、ＲＡＭ（ランダムアクセスメモリ）５２、ＲＯＭ５４、磁気ディスク（ＨＤ）装置６２、ＦＤ６８、ＤＶＤ７０、ＣＤ７２は、記憶装置の一例である。キーボード（Ｋ／Ｂ）５６、マウス５８、外部インターフェース（Ｉ／Ｆ）６０、ＦＤ６８、ＤＶＤ７０、ＣＤ７２は、入力手段の一例である。外部インターフェース（Ｉ／Ｆ）６０、モニタ６４、プリンタ６６、ＦＤ６８、ＤＶＤ７０、ＣＤ７２は、出力手段の一例である。

以上、具体例を参照しつつ実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。

また、装置構成や制御手法等、本発明の説明に直接必要しない部分等については記載を省略したが、必要とされる装置構成や制御手法を適宜選択して用いることができる。例えば、描画装置１００を制御する制御部構成については、記載を省略したが、必要とされる制御部構成を適宜選択して用いることは言うまでもない。

その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての描画装置内の演算処理装置の割当て方法、その装置、荷電粒子ビーム描画装置及びその方法は、本発明の範囲に包含される。

実施の形態１における描画装置の要部構成の一例を示す概念図である。 実施の形態１における描画データの階層構造の一例を示す図である。 実施の形態１におけるブロック群の一例を示す図である。 実施の形態１における割当て制御部の内部構成を示す図である。 実施の形態１におけるＣＰＵの割当て方法の要部工程を示すフローチャート図である。 実施の形態２における割当て制御部の内部構成を示す図である。 実施の形態２におけるＣＰＵの割当て方法の要部工程を示すフローチャート図である。 実施の形態３における割当て制御部の内部構成を示す図である。 実施の形態３におけるＣＰＵの割当て方法の要部工程を示すフローチャート図である。 実施の形態３におけるブロック群の一例を示す図である。 実施の形態４における割当て制御部の内部構成を示す図である。 実施の形態４におけるＣＰＵの割当て方法の要部工程を示すフローチャート図である。 実施の形態４におけるブロックに分割されたチップ領域の一例を示す図である。 実施の形態５における割当て制御部の内部構成を示す図である。 実施の形態５におけるＣＰＵの割当て方法の要部工程を示すフローチャート図である。 実施の形態６における割当て制御部の内部構成を示す図である。 実施の形態６におけるＣＰＵの割当て方法の要部工程を示すフローチャート図である。 実施の形態６におけるブロックに分割されたチップ領域の一例を示す図である。 プログラムにより構成する場合のハードウェア構成の一例を示すブロック図である。 可変成形型電子線描画装置の動作を説明するための概念図である。

符号の説明

２０，２２，２４ ブロック
３０，３２ ブロック群
４０ チップ領域
５０ ＣＰＵ
５２ ＲＡＭ
５４ ＲＯＭ
５６ Ｋ／Ｂ
５８ マウス
６０ Ｉ／Ｆ
６２ ＨＤ装置
６４ モニタ
６６ プリンタ
６８ ＦＤ
７０ ＤＶＤ
７２ ＣＤ
７４ バス
１００ 描画装置
１０１，３４０ 試料
１０２ 電子鏡筒
１０３ 描画室
１０５ ＸＹステージ
１０６，２１６ パターン数マップ
１０７，３０２ パラメータ
１０８ 対応テーブル
１１０ 演算ユニット群
１１２ 演算ユニット
１１４ ＣＰＵ
１１６ メモリ
１２０ 割当て制御部
１２２ 入力部
１２３ モニタ部
１２４ ＣＰＵ数取得部
１２５ 追加ＣＰＵ数算出部
１２６ 設定部
１２７ ブロック数取得部
１２８ 割当て処理部
１２９ ＢＧ設定部
１３０，２１２，２１４ 記憶装置
１４０ 制御回路
１５０ 描画部
１６０ 制御部
２００ 電子ビーム
２０１ 電子銃
２０２ 照明レンズ
２０３，４１０ 第１のアパーチャ
２０６，４２０ 第２のアパーチャ
２０４ 投影レンズ
２０５，２０８ 偏向器
２０７ 対物レンズ
３２７ 領域サイズ取得部
３２９ ブロック設定部
３３０ 電子線
４１１ 開口
４２１ 可変成形開口
４３０ 荷電粒子ソース

Claims (6)

1. 複数の領域に仮想分割されるチップ領域に配置される複数のパターンのデータ処理を描画装置内に設けられた複数の演算処理装置を用いて領域毎に分散させて行なう場合に、各領域のデータ処理のために前記複数の演算処理装置を割当てる割当て方法であって、
   所定の数の前記領域で構成される領域群毎に、予め用意された各領域群内のパターン数が格納されているパターン数マップから各領域群内のパターン数を入力する工程と、
   各パターン数に応じて、割当てる前記演算処理装置の数を設定する工程と、
   設定された数の前記演算処理装置を対応する各領域群のデータ処理に割当てる工程と、
   を備え、
   前記パターン数は、領域群内の図形数、セル配置数、及びクラスタ数のうちのいずれかを用い、
   複数の前記領域で構成される前記領域群に対して１つの前記演算処理装置が割り当てられる場合を含むことを特徴とする描画装置内の演算処理装置の割当て方法。
2. 複数の領域に仮想分割されるチップ領域に配置される複数のパターンのデータ処理を描画装置内に設けられた複数の演算処理装置を用いて領域毎に分散させて行なう場合に、各領域のデータ処理のために前記複数の演算処理装置を割当てる割当て方法であって、
   所定の数の領域毎に作成された領域群毎に、前記演算処理装置と記憶装置とを１つずつデータ処理のために割当てる工程と、
   領域群毎に、前記記憶装置の使用量が所定の閾値に達した時点での前記演算処理装置が処理しきれていない処理残量に基づいて追加割当てを行なう前記演算処理装置の数を設定する工程と、
   設定された数の前記演算処理装置を対応する各領域群のデータ処理に割当てる工程と、
   を備えたことを特徴とする描画装置内の演算処理装置の割当て方法。
3. 複数の領域に仮想分割されるチップ領域に配置される複数のパターンのデータ処理を描画装置内に設けられた複数の演算処理装置を用いて領域毎に分散させて行なう場合に、各領域のデータ処理のために前記複数の演算処理装置を割当てる割当て方法であって、
   データ処理を行なうパターン数が同じになるように前記領域を集めて複数の領域群を構成する工程と、
   領域群毎に同じ数の前記演算処理装置をデータ処理に割当てる工程と、
   を備えたことを特徴とする描画装置内の演算処理装置の割当て方法。
4. 複数の領域に仮想分割されるチップ領域に配置される複数のパターンのデータ処理を描画装置内に設けられた複数の演算処理装置を用いて領域毎に分散させて行なう場合に、各領域のデータ処理のために前記複数の演算処理装置を割当てる割当て方法であって、
   領域サイズを入力する工程と、
   前記領域サイズの領域毎に、予め用意された各領域群内のパターン数が格納されているパターン数マップから各領域内のパターン数を入力する工程と、
   各パターン数に応じて、割当てる前記演算処理装置の数を設定する工程と、
   設定された数の前記演算処理装置を対応する各領域のデータ処理に割当てる工程と、
   を備え、
   前記パターン数は、領域群内の図形数、セル配置数、及びクラスタ数のうちのいずれかを用い、
   複数の前記領域で構成される前記領域群に対して１つの前記演算処理装置が割り当てられる場合を含むことを特徴とする描画装置内の演算処理装置の割当て方法。
5. 複数の領域に仮想分割されるチップ領域に配置される複数のパターンのデータ処理を描画装置内に設けられた複数の演算処理装置を用いて領域毎に分散させて行なう場合に、各領域のデータ処理のために前記複数の演算処理装置を割当てる割当て方法であって、
   領域サイズを入力する工程と、
   前記領域サイズの領域毎に、前記演算処理装置と記憶装置とを１つずつデータ処理のために割当てる工程と、
   領域毎に、前記記憶装置の使用量が所定の閾値に達した時点での前記演算処理装置が処理しきれていない処理残量に基づいて追加割当てを行なう前記演算処理装置の数を設定する工程と、
   設定された数の前記演算処理装置を対応する各領域のデータ処理に割当てる工程と、
   を備えたことを特徴とする描画装置内の演算処理装置の割当て方法。
6. 複数の領域に仮想分割されるチップ領域に配置される複数のパターンのデータ処理を描画装置内に設けられた複数の演算処理装置を用いて領域毎に分散させて行なう場合に、各領域のデータ処理のために前記複数の演算処理装置を割当てる割当て方法であって、
   データ処理を行なうパターン数が同じになるように前記領域を設定する工程と、
   領域毎に同じ数の前記演算処理装置をデータ処理に割当てる工程と、
   を備えたことを特徴とする描画装置内の演算処理装置の割当て方法。