JP2006189674A - プロセスパターンの配置方法及びプロセスパターンデータ作成装置 - Google Patents

Abstract

【課題】 プロセスパターンの配置のための工数を削減し、配置されたプロセスパターンの信頼性を向上させ得るプロセスパターンの配置方法を提供する。
【解決手段】 マルチダイのスクライブデータを構成する外周スクライブと複数の内部スクライブとに対応する仮想スクライブ１２ａの組み合わせに基づいて複数の仮想ブロックＢを設定し、仮想スクライブの少ない仮想ブロックから順次プロセスパターンｐ１，ｐ２，ｐ３を配置条件に基づいて自動配置し、必要とするプロセスパターンを配置できたとき、その配置情報をスクライブデータに合成する。
【選択図】 図１４

Description

この発明は、半導体装置製造工程で使用されるフォトマスクあるいはレチクルのスクライブ領域に形成されるプロセスパターンの配置方法に関するものである。
半導体製造工程において、ウェハ基板上のスクライブ領域には、アライメントマーク、検査マーク、モニターパターン等の多種類のプロセスパターンが形成される。近年、プロセステクノロジの進歩にともなって、プロセスパターンの配置数はますます増大している。このような状況において、サイズの異なる多種類のチップを同時に露光するマルチダイ型のフォトマスクあるいはレチクルを形成する場合のプロセスパターンの配置に要する工数の削減を図ることが必要となっている。

半導体装置の製造工程において、ウェハ基板上に同一構成の多数のチップを形成するには、フォトリソグラフィ工程でウェハ基板に対し回路パターンの転写、現像、エッチングが繰り返し行われる。

回路パターンの転写は、露光装置（ステッパ装置）を使用して、フォトマスクあるいはレチクルに形成されているパターンをウェハ基板に対し繰り返し縮小投影することで行われる。そして、複数の半導体チップが形成されたウェハ基板は、各チップ間に形成されるスクライブ領域に沿ってダイシングされる。

このような半導体装置の製造プロセスにおいて、ウェハ基板のスクライブ領域には種々のプロセスパターンが形成される。プロセスパターンは、フォトマスクあるいはレチクルとウェハ基板との位置合わせを行うためのアライメントパターン、転写結果を測定するための検査パターン、エッチング／ＣＭＰ（科学的機械的研磨）等のプロセス毎のチップ状態を確認するためのモニターパターン等である。

半導体装置の製造ラインには、安定稼動等を目的として複数のメーカーのステッパ装置が用いられ、プロセスパターンは各ステッパ装置毎に異なっている。従って、フォトマスクあるいはレチクルを複数のステッパ装置で共用可能として、その作成コストの低減を図るためには、スクライブ領域に各ステッパ装置に対応したプロセスパターンをそれぞれ形成する必要がある。

特許文献１には、単一のチップサイズを複数個配置するようなフォトマスクの面付け構成に対応するプロセスパターンの自動配置方法が開示されている。
特許文献２には、形状の異なる多種類のチップを同時に露光するマルチダイのフォトマスクのスクライブデータの作成方法が開示されている。
特開２００３−２５５５０７号公報 特開２０００−１４７７４２号公報

マルチダイのスクライブ領域に対するプロセスパターンの配置は、自動配置できないため、手作業で配置していた。特に、近年のプロセステクノロジの進歩にともない、スクライブ領域に形成されるプロセスパターンの配置数は飛躍的に増加している。また、プロセスパターンはウェハプロセス工程、試験工程、アセンブリ工程等の各工程で利用することから、パターン毎に配置条件が定義されている。

従って、必要とするパターンを過不足なく、かつ所定の配置条件を満たすように手作業で配置することはきわめて煩雑で工数がかかると同時に作業ミスも発生しやすい。また、配置後の良否判定も工数がかかり、十分な検証は事実上困難である。

このように、マルチダイのスクライブ領域に対するプロセスパターンの配置は、技術者の熟練に依存する度合いが高く、膨大な工数がかかり作業ミスが発生しやすいという問題点がある。

この発明の目的は、プロセスパターンの配置のための工数を削減し、配置されたプロセスパターンの信頼性を向上させ得るプロセスパターンの配置方法を提供することにある。

上記目的は、マルチダイのスクライブデータを構成する外周スクライブと複数の内部スクライブとに対応する仮想スクライブの組み合わせに基づいて複数の仮想ブロックを設定し、仮想スクライブの少ない仮想ブロックから順次プロセスパターンを配置条件に基づいて自動配置し、必要とするプロセスパターンを配置できたとき、その配置情報を前記スクライブデータに合成することを特徴とするプロセスパターンの配置方法により達成される。

本発明によれば、プロセスパターンの配置のための工数を削減し、配置されたプロセスパターンの信頼性を向上させ得るプロセスパターンの配置方法を提供することができる。

以下、この発明を具体化した一実施の形態を図面に従って説明する。図１は、プロセスパターンのレイアウトデータを作成するパターン作成装置を示す。このパターン作成装置は、一般的なＣＡＤ装置で構成され、処理装置１、入力装置２、表示装置３、第一〜第四の記憶装置４〜７を備えている。

前記入力装置２は、キーボード及びマウス装置（図示しない）を含み、プログラムの起動、ユーザからの要求や指示、パラメータの入力等に用いられる。表示装置３は、ＣＲＴ、ＬＣＤ、ＰＤＰ等のモニタ及びプリンタ等の出力装置を含み、レイアウトデータ作成処理結果の表示、パラメータ入力画面等の表示に用いられる。

前記第一〜第四の記憶装置４〜７は、磁気ディスク装置、光ディスク装置及び光磁気ディスク装置を含む。図１は、第一〜第四の記憶装置４〜７を機能的に分割して示しているが、分割しない状態、あるいはさらに多数の記憶装置にデータを分割して格納してもよい。

前記第一の記憶装置４には、レイアウトデータ作成処理を実行するためのプログラム４ａが格納されている。プログラム４ａは記録媒体８により提供される。
前記処理装置１は、入力装置２による指示に応答して図示しないドライブ装置を駆動し、記録媒体８に記録されたプログラム４ａを第一の記憶装置４に取り込む。そして、そのプログラム４ａを逐次実行して、プロセスパターンのレイアウトデータを作成する。

前記第二の記憶装置５には、プロセス仕様データ５ａが格納されている。このプロセス仕様データ５ａには、ＬＳＩ製造時に使用するフォトマスク（レチクル）作成用のレイアウトデータを作成するために必要な種々の処理条件が格納されている。その処理条件は、プロセスパターンの配置を行うために必要な情報であり、例えばウェハ基板上に形成するチップのサイズ、フォトマスクの面付け構成、プロセスパターンの選択条件等が格納されている。

第三の記憶装置６には、それぞれライブラリ化されたセル形状データ６ａ、セル属性データ６ｂ及び配置制約条件データ６ｃがセルデータとして格納されている。セル形状データ６ａには、デザインルールに応じて形成されたプロセスパターンがレイアウトデータ作成用にセル化されて格納されている。各セルは、一つのプロセスパターンで構成される単独セルまたは複数のプロセスパターンから構成される群セルであり、それらはプロセスパターンの種類に応じたマークで表される。

前記プロセスパターンは、フォトマスクとウェハ基板との位置合わせを行うアライメントパターン、転写結果を測定する位置ずれ検査パターン、エッチング／ＣＭＰ等のプロセス状態を確認するモニターパターンを含み、それらはアライメントマーク、位置ずれ検査マーク、モニタマークとして識別可能なマークで表される。

前記セル属性データ６ｂには、セル属性を示す情報が格納されている。セル属性は、スクライブ領域における各セルの配置属性（セルの大きさや他セルとの配置間隔等）及び配置重要度やスペックダウン処理等に関するパラメータを含む。

前記配置制約条件データ６ｃには、スクライブ領域における各セルの配置制約条件を示す情報が格納されている。
前記第四の記憶装置７には、前記プロセス仕様データ５ａ、セル形状データ６ａ、セル属性データ６ｂ及び配置制約条件データ６ｃに基づいて作成されたプロセスパターンのレイアウトデータ７ａが格納されている。

前記処理装置１は、プログラム４ａを実行してパターン作成処理を行い、作成したレイアウトデータ７ａを第四の記憶装置７に格納する。
次に、上記のようなパターン作成装置により、マルチダイのスクライブ領域に対してプロセスパターンのレイアウトデータを作成する動作を説明する。

その動作の概略を説明すると、マルチダイのスクライブ領域に対するプロセスパターンの配置処理を簡略化するために、単一サイズのチップの単純な繰り返し構成となるようにプロセスパターンを配置する配置領域すなわちスクライブ領域を仮想的に作成して配置する。

スクライブ領域をＸ軸方向及びＹ軸方向に形成するとき、仮想的に作成する配置領域をまずＹ軸方向に増やしていく。つまり、Ｙ軸方向の配置領域を増やすために、Ｘ軸方向のブロック（チップ）数を増やす。このような処理をＹ軸方向の配置領域に配置すべきプロセスパターンがすべて配置可能となるまで繰り返す。

次いで、仮想的に作成する配置領域をＸ軸方向に増やすために、Ｙ軸方向のブロック数を増やす。このような処理をＸ軸方向の配置領域に配置すべきプロセスパターンがすべて配置可能となるまで繰り返す。このような処理を行うことにより、所要数のプロセスパターンを所定の配置領域に自動配置する。

以下、前記処理装置１によるプロセスパターンの配置動作を具体的に説明する。図４３は、同一チップサイズで構成される通常のレチクル面付けの例を示す。この例はＸ軸方向及びＹ軸方向に２つずつのチップ９を面付けした例であり、２×２の構成である。

図２は、サイズの異なる多種類のチップＭ１〜Ｍ７を備えたマルチダイの面付け構成におけるレチクルのスクライブデータＳＤを示す。以下、図２に示すスクライブデータに対するプロセスパターンの配置方法について図３〜図３８及び図４４〜図５１のフローチャートに従って説明する。

図３に示すように、図２に示す面付け構成において、まずＸ軸方向及びＹ軸方向のすべての内部スクライブに対し、名称と長さを定義する。すなわち、Ｘ軸方向の内部スクライブを下からｘ１〜ｘ３とし、それぞれの長さをｘ１Ｌ〜ｘ３Ｌとして定義する。同様に、Ｙ軸方向の内部スクライブを左からｙ１，ｙ２とし、それぞれの長さをｙ１Ｌ，ｙ２Ｌとして定義する。

この状態で、図４に示すように、最外周のスクライブを基準としてすべてのチップＭ１〜Ｍ７を内包する大きさの矩形で仮想ブロックＡを設定する（ステップ１）。そして、仮想ブロックＡのＸ方向のスクライブ長をｘｖ、Ｙ方向のスクライブ長をｙｖとし、Ｘ方向のチップサイズｃｓｘ＝ｘｖ、Ｙ方向のチップサイズｃｓｙ＝ｙｖとし、Ｘ方向ブロック数ｂｌｋｘ＝１、Ｙ方向のブロック数ｂｌｋｙ＝１と設定する。

次いで、図５及び図４４に示すように、仮想ブロックＡに対しプロセスパターンｐ１〜ｐ３を配置し、その配置情報ａを第四の記憶装置７に出力する（ステップ２）。配置情報ａは、仮想ブロックＡのスクライブ上に配置できたパターンの種類、配置軸及び座標と、配置できなかったパターンの種類の情報を含む。このとき、プロセスパターンｐ１〜ｐ３は仮想ブロックＡの隣り合う２辺に配置され、残りの２辺には遮光帯１０が配置される。

次いで、プロセスパターンｐ１〜ｐ３の配置結果の判断を行う（ステップ３）。すなわち、必要とするすべてのプロセスパターンを仮想ブロックＡで配置できた場合には、図６に示すように、仮想ブロックＡに配置された各プロセスパターンｐ１〜ｐ３及び遮光帯１０を、マルチダイのスクライブデータ（元データ）ＳＤに合成して（ステップ４）、配置処理を終了する。

一方、ステップ３において、仮想ブロックＡでは配置領域が不足し、必要なプロセスパターンをすべて配置できない場合には、図４５に示すステップ５に移行する。すなわち、仮想ブロックＡのＸ軸方向のスクライブ長（外周スクライブ長）と等しい長さの内部スクライブ数ｍ１を検出し、仮想ブロックＡのＹ軸方向のスクライブ長と等しい長さの内部スクライブ数ｎ１をカウントする。

すると、図７に示すように、内部スクライブｘ１が仮想ブロックＡのＸ軸方向のスクライブ長と等しい長さであり、図８に示すように、内部スクライブｙ２が仮想ブロックＡのＹ軸方向のスクライブ長と等しい長さであるため、ｍ１＝１、ｎ１＝１となる。

次いで、スクライブデータＳＤにおける内部スクライブ数をカウントする（ステップ６）。Ｘ方向の内部スクライブ数をｍ２、Ｙ方向の内部スクライブ数をｎ２とすると、図９に示すように、ｍ２＝３となり、図１０に示すように、ｎ２＝２となる。

次いで、フラグ０〜２をオフに設定する（ステップ７）。そして、前記配置情報ａに含まれる配置不可パターン情報を読み込み（ステップ８）、演算子ｉに０を設定する（ステップ９）。

次に、ステップ８で読み込んだ配置不可パターン情報に基づいて、配置不可パターンはＸ方向のパターンのみであるか否か及びＹ方向のパターンが存在するかを判別する（ステップ１０，１１）。以下の説明は、Ｘ方向及びＹ方向のいずれにおいても配置不可パターンが存在する場合について説明する。

Ｘ方向及びＹ方向のいずれにおいても配置不可パターンが存在すると、ステップ１２に移行して、ｎ１−ｉ＞０であるか否かを判定する。ここでは、内部スクライブ数ｎ１＝１、ｉ＝０であるので、ｎ１−ｉは０より大きいため、ステップ１３に移行する。

ステップ１３では演算子ｉに１が加算され、次いで図１１に示す仮想ブロックＢの設定が行われる（ステップ１４、図４６参照）。すなわち、Ｘ方向ブロック数ｂｌｋｘに１を加算してｂｌｋｘ＝２とし（ステップ１５）、Ｘ方向のチップサイズｃｓｘをｘｖ／ｂｌｋｘ、すなわちｘｖ／２とする（ステップ１６）。すると、仮想ブロックＢはＸ方向のチップサイズがｘｖ／２、Ｙ方向のチップサイズｃｓｙがｙｖとなる同一チップサイズが繰り返される２×１の構成となる。

次いで、図１２に示すように、配置禁止領域１１ａ，１１ｂを設定する（ステップ１７）。配置禁止領域１１ａは、マルチダイのスクライブデータＳＤにおいて、内部スクライブの交点に対応する領域を仮想ブロックＢの仮想スクライブ１２ａ上に設定したものであり、配置禁止領域１１ｂは最外周スクライブと仮想スクライブ１２ａとの交点において、スクライブ幅の１／２の幅で仮想スクライブ側へ設定したものである。

次いで、図１３に示すように、仮想スクライブ１２ａの移動量Δｘ１を設定する（ステップ１８）。この移動量Δｘ１は、仮想スクライブ１２ａを前記内部スクライブｙ２上へ移動させるための距離を示す。

このようにして、仮想ブロックＢは多種類のチップサイズを有するスクライブデータＳＤに対し、同一サイズのチップの繰り返しとなるように仮想スクライブ１２ａを設定し、かつ配置禁止領域１１ａ，１１ｂ及び移動量Δｘ１を設定したものとする。

次いで、図１４に示すように、仮想ブロックＢでプロセスパターンｐ１〜ｐ３の自動配置を行い、その配置情報ｂを第四の記憶装置７に出力し（ステップ１９）、プロセスパターンｐ１〜ｐ３の配置結果の判断を行う（ステップ２０）。

すなわち、必要とするすべてのプロセスパターンを仮想ブロックＢで配置できた場合には、図１５に示すように、仮想スクライブ１２ａ上のプロセスパターンｐ１〜ｐ３を前記移動量Δｘ１に基づいてスクライブデータＳＤの内部スクライブｙ２上へ移動する（ステップ２１）。そして、仮想ブロックＢの外周に配置された各プロセスパターンｐ１〜ｐ３及び遮光帯１０を、マルチダイのスクライブデータ（元データ）ＳＤに合成して（ステップ２２）、配置処理を終了する。

一方、ステップ２０において、仮想ブロックＢでは配置領域が不足し、必要なプロセスパターンをすべて配置できない場合には、図４５に示すステップ１１に復帰する。ステップ１１において、依然としてＹ方向に配置不可パターンが存在すると、ステップ１２に移行する。

ステップ１２において、今ｉ＝１であるので、ｎ１−ｉは０となり、図４７に示すステップ２３に移行する。ステップ２３では演算子ｊをｎ１の値、すなわち１に設定する。次いで、ステップ２４でｎ２−ｊが０より大きいか否かを判定する。内部スクライブ数ｎ２は２であり、演算子ｊは１であるので、ｎ２−ｊは１となり、０より大きいのでステップ２５に移行する。

ステップ２５では、演算子ｊに１を加算し、図１６に示す仮想ブロックＣを設定する（ステップ２６）。
仮想ブロックＣの設定は、Ｘ方向ブロック数ｂｌｋｘ＝３としてステップ１５〜１８と同様な処理を行う。すなわち、Ｘ方向ブロック数ｂｌｋｘに１を加算してｂｌｋｘ＝３とし、Ｘ方向のチップサイズｃｓｘをｘｖ／ｂｌｋｘ、すなわちｘｖ／３とする。すると、仮想ブロックＣはＸ方向のチップサイズがｘｖ／３、Ｙ方向のチップサイズｃｓｙがｙｖとなる同一チップサイズが繰り返される３×１の構成となり、仮想スクライブ１２ｂ，１２ｃを備える。

次いで、図１７に示すように、仮想スクライブ１２ｂ，１２ｃ上に配置禁止領域１１ａ，１１ｂ，１１ｃを設定する。配置禁止領域１１ａ，１１ｂは、ステップ１７と同様な処理により設定され、配置禁止領域１１ｃはマルチダイのスクライブが存在しない部分に対応する領域を仮想スクライブ１２ｃ上に設定したものである。

次いで、図１８に示すように、仮想スクライブ１２ｂ，１２ｃの移動量Δｘ２，Δｘ３を設定する。この移動量Δｘ２，Δｘ３は、仮想スクライブ１２ｂ，１２ｃを前記内部スクライブｙ２，ｙ１上へそれぞれ移動させるための距離を示す。

このようにして、仮想ブロックＣは多種類のチップサイズを有するスクライブデータＳＤに対し、同一サイズのチップの繰り返しとなるように仮想スクライブ１２ｂ，１２ｃを設定し、かつ配置禁止領域１１ａ〜１１ｃ及び移動量Δｘ２，Δｘ３を設定したものとする。

次いで、図１９に示すように、仮想ブロックＣでプロセスパターンｐ１〜ｐ３の自動配置を行い、その配置情報ｃを第四の記憶装置７に出力し（ステップ２７）、プロセスパターンｐ１〜ｐ３の配置結果の判断を行う（ステップ２８）。

すなわち、必要とするすべてのプロセスパターンを仮想ブロックＣで配置できた場合には、図２０に示すように、仮想スクライブ１２ｂ，１２ｃ上のプロセスパターンｐ１〜ｐ３を前記移動量Δｘ２，Δｘ３に基づいてスクライブデータＳＤの内部スクライブｙ２，ｙ１上へ移動する（ステップ２９）。そして、仮想ブロックＣのスクライブ上に配置された各プロセスパターンｐ１〜ｐ３及び遮光帯１０を、マルチダイのスクライブデータ（元データ）ＳＤに合成して（ステップ３０）、配置処理を終了する。

一方、ステップ２８において、仮想ブロックＣでは配置領域が不足し、必要なプロセスパターンをすべて配置できない場合には、Ｙ方向で配置不可パターンが存在するか否かを判別する（ステップ３１）。そして、依然としてＹ方向で配置不可パターンが存在する場合には、ステップ２４に復帰する。

ここで、演算子ｊは２となっているので、ｎ２−ｊは０となる。従って、Ｙ方向のプロセスパターンをこれ以上配置することはできないため、配置エラーとなり（ステップ３２）、配置処理を終了する。

また、ステップ３１において、Ｙ方向の配置不可パターンが存在しない場合には、ステップ３３に移行し、フラグ２をオンに設定する。次いで、図４８のステップ３４に移行し、Ｘ方向の配置領域を増大させる処理へ移行する。ステップ３４ではＸ方向のチップサイズｃｓｘをｘｖにリセットし、Ｘ方向のブロック数ｂｌｋｘを１にリセットする。

次いで、演算子ｉを０にリセットし（ステップ３５）、ｍ１−ｉが０より大きいか否かを判別する（ステップ３６）。前記内部スクライブ数ｍ１は１であるので、ｍ１−ｉは１となるため、ステップ３７に移行して演算子ｉに１を加算する。

次いで、図４９に示すように、仮想ブロックＤの設定を開始する（ステップ３８）。すなわち、Ｙ方向ブロック数ｂｌｋｙに１を加算してｂｌｋｙ＝２とし（ステップ３９）、Ｙ方向のチップサイズｃｓｙをｙｖ／ｂｌｋｙ、すなわちｙｖ／２とする（ステップ４０）。すると、仮想ブロックＤは、図２１に示すように、Ｙ方向のチップサイズがｙｖ／２、Ｘ方向のチップサイズｃｓｘがｘｖとなる同一チップサイズが繰り返される１×２の構成となる。

次いで、図２２に示すように、配置禁止領域１１ｄ，１１ｅを設定する（ステップ４１）。配置禁止領域１１ｄは、マルチダイのスクライブデータＳＤにおいて、内部スクライブの交点に対応する領域を仮想ブロックＤの仮想スクライブ１２ｄ上に設定したものであり、配置禁止領域１１ｅは最外周スクライブと仮想スクライブ１２ｄとの交点において、スクライブ幅の１／２の幅で仮想スクライブ側へ設定したものである。

次いで、図２３に示すように、仮想スクライブ１２ｄの移動量Δｙ４を設定する（ステップ４２）。この移動量Δｙ４は、仮想スクライブ１２ｄを前記内部スクライブｘ１上へ移動させるための距離を示す。

このようにして、仮想ブロックＤは多種類のチップサイズを有するスクライブデータＳＤに対し、同一サイズのチップの繰り返しとなるように仮想スクライブ１２ｄを設定し、かつ配置禁止領域１１ｄ，１１ｅ及び移動量Δｙ４を設定したものとする。

次いで、図２４に示すように、仮想ブロックＤでプロセスパターンｐ１〜ｐ３及び遮光帯１０の自動配置を行い、その配置情報ｄを第四の記憶装置７に出力し（ステップ４３）、Ｘ方向のスクライブ領域で必要とするプロセスパターンを仮想ブロックＤで配置できたか否かを判定する（ステップ４４）。

ステップ４４で、必要とするすべてのＸ方向のプロセスパターンを仮想ブロックＤで配置できた場合には、図５０に示すように、フラグ０〜２の状態を判別する（ステップ４５〜４７）。ここでは、フラグ２がオンであるので、ステップ５０に移行して、配置情報ｃ，ｄの合成を行う。

すなわち、ステップ５０では、図２５（ａ）に示す仮想ブロックＣのＹ方向の配置情報ｃと、同図（ｂ）に示す仮想ブロックＤのＸ方向の配置情報ｄとの合成が行われる。そして、各仮想スクライブ１２ｂ〜１２ｄ上のプロセスパターンが移動量Δｘ２，Δｘ３，Δｙ４で移動されて（ステップ５１）、図２６に示すように、スクライブデータＳＤに配置合成される（ステップ５２）。

ステップ４４において、Ｘ方向のスクライブ領域で必要とするプロセスパターンをすべて配置できていない場合には、ステップ３６に復帰する。ここで、演算子ｉは１に設定されているので、ｍ１−ｉは０となり、図５１に示すステップ５３に移行する。

ステップ５３では、演算子ｊに１が設定され、次いでステップ５４でｍ２−ｊが０より大きいか否かが判別される。ここで、Ｘ方向の内部スクライブ数ｍ２は３、演算子ｊは１であるのでｍ２−ｊは２となり、ステップ５５に移行する。ステップ５５では、演算子ｊに１が加算される。

次いで、仮想ブロックＥの設定が行われる（ステップ５６）。すなわち、仮想ブロックＥの設定は、Ｙ方向のブロック数ｂｌｋｙを１増やして、ステップ３９〜４２と同様な処理を行う。

すると、仮想ブロックＥは、図２７に示すように、Ｙ方向のチップサイズがｙｖ／３、Ｘ方向のチップサイズｃｓｘがｘｖとなる同一チップサイズが繰り返される１×３の構成となる。

そして、図２８に示すように、仮想スクライブ１２ｅ，１２ｆ上に配置禁止領域１１ｄ，１１ｅ，１１ｆを設定する。配置禁止領域１１ｆは、マルチダイのスクライブが存在しない部分に対応する領域を仮想スクライブ１２ｆ上に設定したものである。

次いで、図２９に示すように、仮想スクライブ１２ｅ，１２ｆの移動量Δｙ５，Δｙ６を設定する。この移動量Δｙ５，Δｙ６は、仮想スクライブ１２ｅ，１２ｆを前記内部スクライブｘ１，ｘ２上へ移動させるための距離を示す。

このようにして、仮想ブロックＥは多種類のチップサイズを有するスクライブデータＳＤに対し、同一サイズのチップの繰り返しとなるように仮想スクライブ１２ｅ，１２ｆを設定し、かつ配置禁止領域１１ｄ，１１ｅ，１１ｆ及び移動量Δｙ５，Δｙ６を設定したものとする。

次いで、図３０に示すように、仮想ブロックＥでプロセスパターンｐ１〜ｐ３及び遮光帯１０の自動配置を行い、その配置情報ｅを第四の記憶装置７に出力し（ステップ５７）、Ｘ方向のスクライブ領域で必要とするプロセスパターンを仮想ブロックＥで配置できたか否かを判定する（ステップ５８）。

ステップ５８で、必要とするすべてのＸ方向のプロセスパターンを仮想ブロックＥで配置できた場合には、フラグ０〜２の状態を判別する（ステップ４５〜４７）。ここでは、フラグ２がオンであるので、ステップ５０に移行して、配置情報ｃ，ｅの合成を行う。

すなわち、ステップ５０では、図３１（ａ）に示す仮想ブロックＣのＹ方向の配置情報ｃと、同図（ｂ）に示す仮想ブロックＥのＸ方向の配置情報ｅとの合成が行われ、各仮想スクライブ１２ｂ，１２ｃ，１２ｅ，１２ｆ上のプロセスパターンが移動量Δｘ２，Δｘ３，Δｙ５，Δｙ６で移動されて（ステップ５１）、図３２に示すように、スクライブデータＳＤに配置合成される（ステップ５２）。

ステップ５８において、Ｘ方向のスクライブ領域で必要とするプロセスパターンをすべて配置できていない場合には、ステップ５４に復帰する。ここで、演算子ｊは２に設定されているので、ｍ２−ｊは１となり、ステップ５５〜５７に移行する。

すると、図３３に示す仮想ブロックＦの設定が行われる（ステップ５６）。すなわち、仮想ブロックＦの設定は、Ｙ方向のブロック数ｂｌｋｙを１増やして、ステップ３９〜４２と同様な処理を行う。

すると、仮想ブロックＦは、図３３に示すように、Ｙ方向のチップサイズがｙｖ／４、Ｘ方向のチップサイズｃｓｘがｘｖとなる同一チップサイズが繰り返される１×４の構成となる。

そして、図３４に示すように、仮想スクライブ１２ｇ〜１２ｉ上に配置禁止領域１１ｄ，１１ｅ，１１ｆを設定する。配置禁止領域１１ｆは、マルチダイのスクライブが存在しない部分に対応する領域を仮想スクライブ１２ｈ，１２ｉ上に設定したものである。

次いで、図３５に示すように、仮想スクライブ１２ｇ〜１２ｉの移動量Δｙ７〜Δｙ９を設定する。この移動量Δｙ７〜Δｙ９は、仮想スクライブ１２ｇ〜１２ｉを前記内部スクライブｘ１〜ｘ３上へ移動させるための距離を示す。

このようにして、仮想ブロックＦは多種類のチップサイズを有するスクライブデータＳＤに対し、同一サイズのチップの繰り返しとなるように仮想スクライブ１２ｇ〜１２ｉを設定し、かつ配置禁止領域１１ｄ，１１ｅ，１１ｆ及び移動量Δｙ７〜Δｙ９を設定したものとする。

次いで、図３６に示すように、仮想ブロックＦでプロセスパターンｐ１〜ｐ３及び遮光帯１０の自動配置を行い、その配置情報ｆを第四の記憶装置７に出力し（ステップ５７）、Ｘ方向のスクライブ領域で必要とするプロセスパターンを仮想ブロックＦで配置できたか否かを判定する（ステップ５８）。

ステップ５８で、必要とするすべてのＸ方向のプロセスパターンを仮想ブロックＦで配置できた場合には、フラグ０〜２の状態を判別する（ステップ４５〜４７）。ここでは、フラグ２がオンであるので、ステップ５０に移行して、配置情報ｃ，ｆの合成を行う。

すなわち、ステップ５０では、図３７（ａ）に示す仮想ブロックＣのＹ方向の配置情報ｃと、同図（ｂ）に示す仮想ブロックＦのＸ方向の配置情報ｆとの合成が行われ、各仮想スクライブ１２ｂ，１２ｃ，１２ｇ，１２ｈ，１２ｉ上のプロセスパターンが移動量Δｘ２，Δｘ３，Δｙ７，Δｙ８，Δｙ９で移動されて（ステップ５１）、図３８に示すように、スクライブデータＳＤに配置合成される（ステップ５２）。

ステップ５８において、Ｘ方向のスクライブ領域で必要とするプロセスパターンをすべて配置できていない場合には、ステップ５４に復帰する。ここで、演算子ｊは３に設定されているので、ｍ２−ｊは０となる。従って、Ｘ方向のプロセスパターンをこれ以上配置することはできないため、配置エラーとなり（ステップ５９）、配置処理を終了する。

なお、ステップ１０において、配置不可パターンがＸ方向のみである場合にはフラグ０がオンに設定され（ステップ６０）、ステップ１１においてＹ方向の配置不可パターンがなくなった場合には、フラグ１がオンに設定されて（ステップ６１）、それぞれステップ３４に移行する。

そして、フラグ０がオンに設定されている場合には、仮想ブロックＡの配置情報と仮想ブロックＤ〜Ｆのいずれかの配置情報とがスクライブデータＳＤに配置合成される（ステップ４８，５１，５２）。また、フラグ１がオンに設定されている場合には、仮想ブロックＢの配置情報と仮想ブロックＤ〜Ｆのいずれかの配置情報とがスクライブデータＳＤに配置合成される（ステップ４９，５１，５２）。

図３９は、図２に示すスクライブデータＳＤよりさらに多数のチップを備えたマルチダイの面付け構成によるスクライブデータＳＤを示す。このような構成のマルチダイでは、図４０に示す配置禁止領域１１ｇが設定される。

また、図４１に示すスクライブデータＳＤでは、図４２に示す配置禁止領域１１ｈが設定される。
上記のような処理装置１によるプロセスパターンの配置動作では、次に示す作用効果を得ることができる。
（１）マルチダイのスクライブデータＳＤに対し、多数のプロセスパターンの配置を、配置条件を満たしながら、自動的に配置することができる。
（２）多数のプロセスパターンの配置を、スクライブデータＳＤの外周のスクライブ領域から内部スクライブに向かって配置結果の良否を確認しながら順次配置することができる。従って、必要とするプロセスパターンを確実に配置することができ、すべての内部スクライブにプロセスパターンを配置した後に配置不可パターンが存在する場合には、自動的に配置エラーを判定することができる。
（３）内部スクライブにプロセスパターンを配置するとき、マルチダイの面付け構成の最外周のスクライブで囲まれる矩形を、複数の単一チップサイズの繰り返しとなるように仮想スクライブを備えた仮想ブロックとして設定し、その仮想ブロックにプロセスパターンを配置し、配置結果の良否を判定する。そして、配置結果が良好であれば、その配置情報に基づいて現実のスクライブデータにプロセスパターンを配置することができるので、配置条件を満たしながら必要とするプロセスパターンを自動的に配置することができる。
（４）仮想ブロックを構成する仮想スクライブには、現実のスクライブデータに対応する配置禁止領域を設定するので、配置条件を容易に満足させることができる。
（５）仮想ブロックでプロセスパターンを配置した状態で、配置結果の良否を判定し、配置不可パターンが存在する場合には、スクライブデータの内部スクライブの数に応じて、仮想スクライブを順次増加させた仮想ブロックでプロセスパターンの再配置を行い、配置結果の良否を判定する。従って、配置条件を満たしながら必要とするプロセスパターンを自動的に配置することができる。
（６）仮想ブロックを、Ｘ方向の内部スクライブ及びＹ方向の内部スクライブに対しそれぞれ設定し、Ｘ方向の内部スクライブに配置すべきプロセスパターン及びＹ方向の内部スクライブに配置すべきプロセスパターンをそれぞれ配置して、配置結果の良否を判定することができる。従って、Ｘ方向の内部スクライブに配置すべきプロセスパターン及びＹ方向の内部スクライブに配置すべきプロセスパターンの配置条件を満たしながら必要とするプロセスパターンを自動的に配置することができる。
（７）内部スクライブに配置するプロセスパターンの配置情報を生成するとき、Ｘ方向及びＹ方向のうち、まず一方の内部スクライブに対応する配置情報を生成し、次いで他方の内部スクライブに対応する配置情報を生成することができる。従って、Ｘ方向及びＹ方向の内部スクライブに配置すべきプロセスパターンの配置条件を満たしながら必要とするプロセスパターンを自動的に配置することができる。
（８）Ｘ方向の内部スクライブに対応する仮想ブロックにプロセスパターンを配置した配置情報と、Ｙ方向の内部スクライブに対応する仮想ブロックにプロセスパターンを配置した配置情報とをスクライブデータ上に合成配置することができる。従って、Ｘ方向及びＹ方向の内部スクライブに配置すべきプロセスパターンの配置条件を満たしながら必要とするプロセスパターンを自動的に配置することができる。

上記実施の形態は、次に示すように変更してもよい。
・仮想ブロックは、内部スクライブのみに対応する仮想スクライブを最初に設定し、順次外周スクライブに向かって仮想スクライブを増加させるように設定してもよい。
・内部スクライブ及び仮想スクライブは、Ｘ方向及びＹ方向以外の任意の方向でもよい。
（付記１）マルチダイのスクライブデータを構成する外周スクライブと複数の内部スクライブとに対応する仮想スクライブの組み合わせに基づいて複数の仮想ブロックを設定し、仮想スクライブの少ない仮想ブロックから順次プロセスパターンを配置条件に基づいて自動配置し、必要とするプロセスパターンを配置できたとき、その配置情報を前記スクライブデータに合成することを特徴とするプロセスパターンの配置方法。
（付記２）前記仮想ブロックは、前記外周スクライブのみに対応する仮想ブロックを基準として、前記内部スクライブのうち長さの長い内部スクライブに対応する仮想スクライブから順次加えた仮想ブロックを設定することを特徴とする付記１記載のプロセスパターンの配置方法。
（付記３）前記仮想ブロックは、Ｙ方向の仮想スクライブを設定した仮想ブロックと、Ｘ方向の仮想スクライブを設定した仮想ブロックのうち、一方の仮想ブロックにおいて配置結果を満足した後に、他方の仮想ブロックに対する配置情報を生成することを特徴とする付記１又は２記載のプロセスパターンの配置方法。
（付記４）前記仮想ブロックは、単一チップサイズの繰り返しとなるように前記仮想スクライブを設定し、該仮想スクライブに前記内部スクライブに対応する配置禁止領域を設定することを特徴とする付記１乃至３のいずれか１項に記載のプロセスパターンの配置方法。
（付記５）プログラムを格納した第一の記憶装置と、
プロセスパターンをスクライブ領域に配置するための処理条件を格納した第二の記憶装置と、
前記プロセスパターンのセルデータを格納した第三の記憶装置と、
前記プロセスパターンの配置情報を格納する第四の記憶装置と、
前記第一〜第三の記憶装置の格納内容に基づいて、マルチダイのスクライブデータを構成する外周スクライブと複数の内部スクライブとに対応する仮想スクライブの組み合わせにより複数の仮想ブロックを設定し、仮想スクライブの少ない仮想ブロックから順次プロセスパターンを自動配置して、必要とするプロセスパターンを配置できたとき、その配置情報を前記第四の記憶装置に格納し、前記配置情報を前記スクライブデータに合成してプロセスパターンデータを生成する処理装置と
を備えたことを特徴とするプロセスパターンデータ生成装置。
（付記６）前記仮想スクライブと、対応する内部スクライブとの座標に基づいて移動量を算出し、前記配置情報をスクライブデータに合成するとき、前記移動量に基づいて仮想スクライブ上のプロセスパターンを対応する内部スクライブ上に移動させることを特徴とする付記１乃至４のいずれかに記載のプロセスパターンの配置方法。
（付記７）Ｙ方向の仮想スクライブを設定した仮想ブロックに基づく配置情報と、Ｘ方向の仮想スクライブを設定した仮想ブロックに基づく配置情報とをスクライブデータに合成することを特徴とする付記３，４，６記載のプロセスパターンの配置方法。

一実施の形態のプロセスパターンデータ作成装置を示すブロック図である。 マルチダイの面付け構成を示すレイアウト図である。 マルチダイの内部スクライブの定義を示す説明図である。 仮想ブロックを示す概念図である。 仮想ブロックに配置したプロセスパターンを示す模式図である。 スクライブデータにプロセスパターンを合成した状態を示す模式図である。 内部スクライブ情報の設定を示す説明図である。 内部スクライブ情報の設定を示す説明図である。 内部スクライブ情報の設定を示す説明図である。 内部スクライブ情報の設定を示す説明図である。 仮想ブロックを示す概念図である。 配置禁止領域の設定を示す概念図である。 仮想スクライブの移動量の設定を示す概念図である。 仮想ブロックに配置したプロセスパターンを示す模式図である。 スクライブデータにプロセスパターンを合成した状態を示す模式図である。 仮想ブロックを示す概念図である。 配置禁止領域の設定を示す概念図である。 仮想スクライブの移動量の設定を示す概念図である。 仮想ブロックに配置したプロセスパターンを示す模式図である。 スクライブデータにプロセスパターンを合成した状態を示す模式図である。 仮想ブロックを示す概念図である。 配置禁止領域の設定を示す概念図である。 仮想スクライブの移動量の設定を示す概念図である。 仮想ブロックに配置したプロセスパターンを示す模式図である。 （ａ）（ｂ）は仮想ブロックに配置したプロセスパターンを示す模式図である。 スクライブデータにプロセスパターンを合成した状態を示す模式図である。 仮想ブロックを示す概念図である。 配置禁止領域の設定を示す概念図である。 仮想スクライブの移動量の設定を示す概念図である。 仮想ブロックに配置したプロセスパターンを示す模式図である。 （ａ）（ｂ）は仮想ブロックに配置したプロセスパターンを示す模式図である。 スクライブデータにプロセスパターンを合成した状態を示す模式図である。 仮想ブロックを示す概念図である。 配置禁止領域の設定を示す概念図である。 仮想スクライブの移動量の設定を示す概念図である。 仮想ブロックに配置したプロセスパターンを示す模式図である。 （ａ）（ｂ）は仮想ブロックに配置したプロセスパターンを示す模式図である。 スクライブデータにプロセスパターンを合成した状態を示す模式図である。 マルチダイの面付け構成を示すレイアウト図である。 配置禁止領域を示す説明図である。 マルチダイの面付け構成を示すレイアウト図である。 配置禁止領域を示す説明図である。 レチクル面付け構成を示す説明図である。 処理装置のプロセスパターン配置動作を示すフローチャートである。 処理装置のプロセスパターン配置動作を示すフローチャートである。 処理装置のプロセスパターン配置動作を示すフローチャートである。 処理装置のプロセスパターン配置動作を示すフローチャートである。 処理装置のプロセスパターン配置動作を示すフローチャートである。 処理装置のプロセスパターン配置動作を示すフローチャートである。 処理装置のプロセスパターン配置動作を示すフローチャートである。 処理装置のプロセスパターン配置動作を示すフローチャートである。

符号の説明

１ 処理装置
４ 第一の記憶装置
５ 第二の記憶装置
６ 第三の記憶装置
７ 第四の記憶装置
１１ａ，１１ｂ，１１ｃ 配置禁止領域
１２ａ〜１２ｉ 仮想スクライブ
ＳＤ スクライブデータ
ｘ１〜ｘ３ 内部スクライブ
ｙ１，ｙ２ 内部スクライブ
Ａ〜Ｆ 仮想ブロック
ｐ１〜ｐ３ プロセスパターン

Claims (5)

1. マルチダイのスクライブデータを構成する外周スクライブと複数の内部スクライブとに対応する仮想スクライブの組み合わせに基づいて複数の仮想ブロックを設定し、仮想スクライブの少ない仮想ブロックから順次プロセスパターンを配置条件に基づいて自動配置し、必要とするプロセスパターンを配置できたとき、その配置情報を前記スクライブデータに合成することを特徴とするプロセスパターンの配置方法。
2. 前記仮想ブロックは、前記外周スクライブのみに対応する仮想ブロックを基準として、前記内部スクライブのうち長さの長い内部スクライブに対応する仮想スクライブから順次加えた仮想ブロックを設定することを特徴とする請求項１記載のプロセスパターンの配置方法。
3. 前記仮想ブロックは、Ｙ方向の仮想スクライブを設定した仮想ブロックと、Ｘ方向の仮想スクライブを設定した仮想ブロックのうち、一方の仮想ブロックにおいて配置結果を満足した後に、他方の仮想ブロックに対する配置情報を生成することを特徴とする請求項１又は２記載のプロセスパターンの配置方法。
4. 前記仮想ブロックは、単一チップサイズの繰り返しとなるように前記仮想スクライブを設定し、該仮想スクライブに前記内部スクライブに対応する配置禁止領域を設定することを特徴とする請求項１乃至３のいずれか１項に記載のプロセスパターンの配置方法。
5. プログラムを格納した第一の記憶装置と、
   プロセスパターンをスクライブ領域に配置するための処理条件を格納した第二の記憶装置と、
   前記プロセスパターンのセルデータを格納した第三の記憶装置と、
   前記プロセスパターンの配置情報を格納する第四の記憶装置と、
   前記第一〜第三の記憶装置の格納内容に基づいて、マルチダイのスクライブデータを構成する外周スクライブと複数の内部スクライブとに対応する仮想スクライブの組み合わせにより複数の仮想ブロックを設定し、仮想スクライブの少ない仮想ブロックから順次プロセスパターンを自動配置して、必要とするプロセスパターンを配置できたとき、その配置情報を前記第四の記憶装置に格納し、前記配置情報を前記スクライブデータに合成してプロセスパターンデータを生成する処理装置と
   を備えたことを特徴とするプロセスパターンデータ作成装置。

Images