JP4149715B2 - パターン作成方法及びフォトマスク - Google Patents

パターン作成方法及びフォトマスク Download PDF

Info

Publication number
JP4149715B2
JP4149715B2 JP2002054084A JP2002054084A JP4149715B2 JP 4149715 B2 JP4149715 B2 JP 4149715B2 JP 2002054084 A JP2002054084 A JP 2002054084A JP 2002054084 A JP2002054084 A JP 2002054084A JP 4149715 B2 JP4149715 B2 JP 4149715B2
Authority
JP
Japan
Prior art keywords
pattern
arrangement
cell
patterns
placement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002054084A
Other languages
English (en)
Other versions
JP2003255507A (ja
JP2003255507A5 (ja
Inventor
志定 堀江
武郎 森山
栗原  隆
亮 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2002054084A priority Critical patent/JP4149715B2/ja
Priority to US10/330,307 priority patent/US7062747B2/en
Publication of JP2003255507A publication Critical patent/JP2003255507A/ja
Publication of JP2003255507A5 publication Critical patent/JP2003255507A5/ja
Application granted granted Critical
Publication of JP4149715B2 publication Critical patent/JP4149715B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68Preparation processes not covered by groups G03F1/20 - G03F1/50
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073Alignment marks and their environment
    • G03F9/7084Position of mark on substrate, i.e. position in (x, y, z) of mark, e.g. buried or resist covered mark, mark on rearside, at the substrate edge, in the circuit area, latent image mark, marks in plural levels

Description

【0001】
【発明の属する技術分野】
本発明はパターン作成方法及びフォトマスクに係り、詳しくはフォトマスクのスクライブ領域に形成するプロセスパターンのレイアウトデータを作成する際に使用して好適なパターン作成方法及びフォトマスクに関する。
【0002】
半導体装置(LSI)の製造においては、基礎的なプロセス技術としてフォトリソグラフィが欠かせない。フォトリソグラフィは、ウェハ基板上に種々の素子や配線等のパターンを微細加工する技術であり、あらかじめウェハ基板上にフォトレジストを塗布した後、フォトマスクを使用して露光を行う。この露光処理によって非加工領域にのみフォトレジストを残し、例えば該レジストをマスクとして加工領域をエッチングにより選択的に除去する。このような製造プロセスにおいて、ウェハ基板上のスクライブ領域には種々のプロセスパターンと回路動作を確認するためのモニタ回路等が形成され、それらの配置個数は近年のプロセステクノロジの進歩に伴って増加の一途を辿っている。このため、フォトマスクの製作に際してプロセスパターンのレイアウトデータを効率的に作成することが必要になっている。
【0003】
【従来の技術】
LSIの製造プロセスにおいて、ウェハ基板上に同一回路の多数の半導体チップを形成するには、フォトリソグラフィを利用して、ウェハ基板に対し回路パターンの転写、現像、エッチングが繰り返し行われる。
【0004】
回路パターンの転写は、露光装置(ステッパ装置)を使用してフォトマスクに形成されているパターンをウェハ基板に対し繰り返し縮小投影することで行われる。そして、複数の半導体チップが形成されたウェハ基板は、各チップ間に形成されるスクライブ領域に沿ってダイシングされる。
【0005】
このようなLSIの製造プロセスにおいて、ウェハ基板のスクライブ領域には種々のプロセスパターン及びモニタ回路が形成される。
プロセスパターンは、フォトマスクとウェハ基板との位置合わせを行うためのアライメントパターン、転写結果を測定するための位置ずれ検査パターン、エッチング/CMP(化学的機械的研磨)等のプロセス毎のチップ状態を確認するためのモニタパターンを含む。
【0006】
半導体装置の製造ラインには、安定稼動等の目的から複数のメーカのステッパ装置が設けられている。このため、プロセスパターンは各ステッパ装置に応じて異なり、複数のステッパ装置に対応可能としたフォトマスクを形成するには、スクライブ領域に複数種類のプロセスパターンを形成する必要がある。これは、フォトマスクを複数のステッパ装置にて共用することで、フォトマスクを作成するコストの削減及び作成時間の短縮を図るためである。
【0007】
モニタ回路は、チップ内に形成される種々の機能素子の動作を確認するための回路であり、ウェハプロセスの終了後にチップ内の回路を電気的にモニタリングするために形成される。
【0008】
チップ内に形成された回路の動作を確認するには、チップ内の回路動作の試験を行うことが望ましいが、その試験パターンが複雑で試験コストが上昇する。そこで、モニタ回路内にチップ内の回路を簡略化した回路を形成し、その回路の動作試験を行うことでチップ内の回路の動作を類推している。このため、チップ内の回路動作を確実にモニタリングするためには、スクライブ領域に複数種類のモニタ回路を形成する必要がある。
【0009】
このように、ウェハ基板上のスクライブ領域には種々のプロセスパターンとともにモニタ回路が形成される。従って、フォトマスクの作成にあたって、LSI製造用のプロセスパターンのレイアウトデータ(フレームデータともいう)を作成する際は、スクライブ領域内に形成するプロセスパターンとモニタ回路の配置場所が重複しないように、該モニタ回路の配置場所を考慮する必要がある。
【0010】
従来、プロセスパターンのレイアウトデータは、メインデバイスのチップサイズ及び面付け数に応じて製作されるフォトマスクのスクライブ領域内に、形成する各種プロセスパターンを示すマーク(アライメントマーク、位置ずれ検査マーク、モニタマーク等)を配置して作成する。
【0011】
プロセスパターンは、ウェハプロセス工程、試験工程、アッセンブリ工程(主にダイシング)等の各種工程での利用方法(位置合わせ、検査、測定等)に合わせてパターン毎に配置条件が定められている。そして、この配置条件及びフォトマスク上の面付け数を考慮して作成した種々の配置モデルに基づいてプロセスパターンの選択及び配置が行われる。
【0012】
図14は、プロセスパターンのレイアウトデータを作成する従来のパターン作成装置によるパターン作成処理を示すフローチャートである。
レイアウトデータの作成にあたっては、上述した配置条件及びフォトマスクの面付け構成を予め想定してプロセスパターンの配置位置をパターン化した複数の配置モデルが作成され(ステップS101)、該作成した種々の配置モデルを集めた配置モデルライブラリ100が作成される。配置モデルライブラリ100は、パターン作成装置の記憶装置に記憶される。尚、通常、この配置モデル作成処理(ステップS101)は、主に製造プロセスのデザインルールに対応して新たなデザインルールでのレイアウトデータを作成する際に実施される。
【0013】
まず、パターン作成装置は、プロセスパターンの配置を行うために必要な処理条件を入力する(ステップS101)。このとき入力する処理条件には、例えばチップサイズ、面付け数、プロセスパターンの配置条件等が含まれる。
【0014】
次に、その処理条件に応じたプロセスパターンの配置モデルを予め作成された配置モデルライブラリ100から選択する(ステップS102)。
詳述すると、パターン作成装置は、配置モデルライブラリ100に登録されている配置モデルの中に上記処理条件に適合する配置モデルが存在するか否かを判断する(ステップS103)。
【0015】
その結果、処理条件に適合する配置モデルが存在する場合は、その配置モデルからスクライブ領域内でのプロセスパターンの配置位置を表す座標値を算出し(ステップS104)、その座標値に従って作成したプロセスパターンのレイアウトデータを出力する(ステップS105)。
【0016】
一方、処理条件に適合する配置モデルが存在しない場合は、それに類似する配置モデル(類似モデル)を配置モデルライブラリ100から抽出する(ステップS106)。そして、その類似モデルに基づいて作成したレイアウトデータの確認を行い(ステップS107)、配置位置の修正を行う(ステップS108)。
【0017】
【発明が解決しようとする課題】
ところで、従来のパターン作成処理において、上記配置モデルライブラリ100に登録されている複数の配置モデルは、レイアウトデータ作成時における種々の処理条件(チップサイズ、面付け構成、プロセスパターンの配置条件等)を想定して手作業で作成されている。従って、レイアウトデータ作成時に利用可能とする配置モデルをより多く作成するために膨大な時間を要していた。
【0018】
特に、近年のプロセステクノロジの進歩は著しく、スクライブ領域に形成されるプロセスパターンの配置数は大幅に増加されている。このため、レイアウトデータ作成の処理条件に適合する配置モデルを全て作成することができなくなっていた。配置モデルが作成されていない処理条件に対応するレイアウトデータを作成する場合には、スクライブ領域を有効に利用してプロセスパターンの配置を行うことができない。
【0019】
また、同様にしてスクライブ領域に形成されるモニタ回路の配置数も大幅に増加されていることにより、互いの配置場所の重複を防止しながらプロセスパターンの配置を行うことが非常に困難であった。このため、配置モデルを利用したパターン作成装置による自動配置が成功しない場合には配置修正を手作業で行う必要が生じ、結果としてレイアウトデータの作成時間が長くなっていた。
【0020】
このような人手によるプロセスパターンの配置修正では、パターン重複等のミスが発生し易いことや、本来は必要としない処理までが行われてしまう可能性があるために、適切なパターン配置を行うことができなかった。
【0021】
本発明は上記問題点を解消するためになされたものであって、その目的は適切なパターン配置を行いながら効率的にレイアウトデータを作成することのできるパターン作成方法及びフォトマスクを提供することにある。
【0022】
【課題を解決するための手段】
請求項1,に記載の発明によれば、スクライブ領域に形成するパターンのレイアウトデータは、プロセスパターンの配置位置をパターン化した複数の配置モデルから成るライブラリデータに基づいて前記スクライブ領域に配置するパターンを選択し、その選択したパターンを配置制約条件及び配置重要度に基づいて設定した配置順序に従って配置される。従って、多数のプロセスパターンの配置モデルを作成する必要がないため、工数を削減して効率的にレイアウトデータを作成することが可能となり、レイアウトデータ作成処理を短縮することができる。延いてはフォトマスクの製造データを短期間で作成できる。また、配置順序に従って順次配置されるため、プロセスパターンの配置を適切に行うことができる。
【0023】
さらに、前記選択した全てのパターンを前記スクライブ領域に配置できたか否かを判断し、未配置のパターンが存在する場合に既配置のパターンの配置位置に対して前記未配置のパターンの埋め込み処理を行う。これにより、スクライブ領域を有効に利用してパターン配置を行うことが可能である。また、本来実施する必要のない過剰なスペックダウン処理が行われることが防止される。
【0024】
また、前記埋め込み処理では、前記既配置のパターンを移動させて作り出した配置領域に前記未配置のパターンを配置する。
請求項に記載の発明によれば、前記埋め込み処理では、複数のパターンから構成されるパターンを分割して作り出した配置領域に前記未配置のパターンを配置する。
【0025】
請求項に記載の発明によれば、前記選択した全てのパターンを前記スクライブ領域に配置できたか否かを判断し、未配置のパターンが存在する場合に該未配置のパターンに関する配置制約条件及びパターンサイズの少なくともいずれか1つを変更するスペックダウン処理を行う。
【0026】
請求項に記載の発明によれば、前記スペックダウン処理を前記配置制約条件及び配置重要度に基づいて設定した優先順位に従って行うようにした。
請求項に記載の発明によれば、前記スクライブ領域に形成するパターンのレイアウトデータは、ショットまたぎ状態でのパターン間の配置間隔が、パターン間で保持すべき最小間隔を保持して配置されるように作成される。
【0027】
【発明の実施の形態】
以下、本発明を具体化した一実施形態を図1〜図13に従って説明する。
図1は、プロセスパターンのレイアウトデータを作成する本実施形態のパターン作成装置11の概略構成図である。
【0028】
パターン作成装置11は、一般的なCAD(Computer Aided Design) 装置であり、処理装置12と、それに接続された入力装置13、表示装置14、第1〜第4記憶装置15〜18とを備える。
【0029】
入力装置13は、キーボードおよびマウス装置(図示略)を含み、プログラムの起動、ユーザからの要求や指示,パラメータの入力等に用いられる。
表示装置14は、CRT,LCD,PDP等のモニタ及びプリンタ(図示略)等の出力装置を含み、レイアウトデータ作成処理結果の表示、パラメータ入力画面等の表示に用いられる。
【0030】
第1〜第4記憶装置15〜18は、通常、磁気ディスク装置、光ディスク装置及び光磁気ディスク装置(図示略)を含み、これらは各記憶装置15〜18に格納されるデータの種類、状態等に応じて適宜用いられる。尚、図1は第1〜第4記憶装置15〜18を機能的に分割して示しており、分割しない状態、又は複数の記憶装置にデータを分割して格納する構成としてもよい。
【0031】
第1記憶装置15には、後述するレイアウトデータ作成処理を実行するためのプログラムデータ(以下、プログラム)15aが格納されている。プログラム15aは、記録媒体19により提供される。処理装置12は、入力装置13による指示に応答して図示しないドライブ装置を駆動し、記録媒体19に記録されたプログラム15aを第1記憶装置15にロードし、それを逐次実行する。これにより、処理装置12は、プロセスパターンのレイアウトデータ作成のために必要な処理を実現する。尚、処理装置12が記録媒体19に記録されたプログラム15aを直接実行する構成としてもよい。
【0032】
記録媒体19としては、メモリカード,フレキシブルディスク,光ディスク(CD-ROM,DVD-ROM,… ),光磁気ディスク(MO,MD,…)等(図示略)、任意のコンピュータ読み取り可能な記録媒体を使用することができる。尚、記録媒体19には、通信媒体を介してアップロード又はダウンロードされたプログラム15aを記録した媒体,ディスク装置や、処理装置12によって直接実行可能なプログラム15aを記録した記録媒体も含む。
【0033】
第2記憶装置16には、プロセス仕様データ16aが格納されている。このプロセス仕様データ16aには、LSI製造時に使用するフォトマスク作成用のレイアウトデータを作成するために必要な種々の処理条件が格納されている。具体的には、処理条件は、プロセスパターンの配置を行うために必要な情報であり、例えばウェハ基板上に形成するチップサイズ、フォトマスクの面付け構成(面付け数)、プロセスパターンの選択条件等が格納されている。
【0034】
第3記憶装置17には、それぞれライブラリ化されたセル形状データ17a、セル属性データ17b及び配置制約条件データ17cが格納されている。
セル形状データ17aには、デザインルールに応じて形成されたプロセスパターンがレイアウトデータ作成用にセル化されて格納されている。各セルは、1つのプロセスパターンで構成される単独セル又は複数のプロセスパターンから構成される群セルであり、それらはプロセスパターンの種類に応じたマークで表される。
【0035】
詳しくは、プロセスパターンは、フォトマスクとウェハ基板との位置合わせを行うアライメントパターン、転写結果を測定する位置ずれ検査パターン、エッチング/CMP等のプロセス状態を確認するモニタパターンを含み、それらはアライメントマーク、位置ずれ検査マーク、モニタマークとして識別可能なマークで表される。
【0036】
セル属性データ17bには、セル属性を示す情報が格納されている。セル属性は、スクライブ領域における各セルの配置属性(セルの大きさや他セルとの配置間隔等)及び後述する配置重要度やスペックダウン処理等に関するパラメータを含む。
【0037】
配置制約条件データ17cには、スクライブ領域における各セルの配置制約条件を示す情報が格納されている。具体的には、配置制約条件は、スクライブ領域にてセルを配置する軸及び軸内での配置場所等のパラメータを含み、該パラメータ毎に配置制約条件が設定される。
【0038】
第4記憶装置18には、前記プロセス仕様データ16a及びライブラリとしてのセル形状データ17a、セル属性データ17b、配置制約条件データ17cに基づいて作成されたプロセスパターンのレイアウトデータ18aが格納されている。処理装置12は、プログラム15aを実行してパターン作成処理を行い、作成したレイアウトデータ18aを第4記憶装置18に格納する。
【0039】
図2は、パターン作成装置11による、プロセスパターンのレイアウトデータ作成処理(以下、パターン作成処理)を示すフローチャートである。
レイアウトデータの作成にあたっては、上述のセル形状データ17a、セル属性データ17b、配置制約条件データ17cのライブラリが作成され(ステップS10)、各ライブラリはパターン作成装置11の第3記憶装置17に格納される。尚、通常、このライブラリ作成処理(ステップS10)は、主にチップサイズ、面付け数、製造プロセスのデザインルールの変更に対応して新たなレイアウトデータを作成する際に実施される。
【0040】
先ず、パターン作成装置11の処理装置12は、第2記憶装置16に格納されたプロセス仕様データ16aから、プロセスパターンの配置を行うために必要な処理条件(チップサイズ、面付け構成、パターン選択条件等)を読み込む(ステップS11)。
【0041】
次に、処理装置12は、第3記憶装置17に格納されているライブラリから、前記処理条件に応じて選択したセル形状データ17a、セル属性データ17b及び配置制約条件データ17cを読み込む(ステップS12)。つまり、このステップS12では、スクライブ領域に配置するセルとそのセルのセル属性及び配置制約条件が取り込まれる。
【0042】
処理装置12は、前記ステップS11及びS12にて入力した処理条件及びライブラリ内の各種データに基づいて、プロセスパターンを配置するスクライブ領域内の設定を行う(ステップS13)。このステップS13では、スクライブ領域内にプロセスパターンとともに配置される動作確認用のモニタ回路等とのパターン重複を防止するために、該スクライブ領域内におけるプロセスパターンの配置禁止領域の設定等も行われる。
【0043】
次に、処理装置12は、スクライブ領域内に配置するセルについて配置プライオリティ(配置順序)の設定を行う。配置プライオリティは、セル属性データ17b及び配置制約条件データ17cの各パラメータ、具体的には後述する配置重要度や配置制約条件に基づいて決定される。
【0044】
次に、処理装置12は、この配置プライオリティに従ってスクライブ領域にセルを配置する(ステップS15)。
このステップS15における初期配置について詳述すると、処理装置12は、配置プライオリティに従ってセルを順次配置し、且つ、配置を行うたびにセルの配置位置の確認を行う。この処理では、前記配置制約条件や後述する露光装置でのショットをまたぐ状態での配置条件に反していないか否かの確認、更には上記プロセスパターンの配置禁止領域にセルが配置されていないか否かの確認も行われる。このように、処理装置12は、セルの配置毎にその配置位置を確認し、その結果、各条件のうちいずれか1つでも反している場合にはそのセルの配置プライオリティを最下位に変更し、その他のセルについてのみ配置を行う。つまり、条件に反するセルについては初期配置では配置が行われない。
【0045】
そして、処理装置12は、この初期配置の結果、パターンの重複があるか否か、つまり初期配置によってセルが全て配置できたか否かを判断する(ステップS16)。
【0046】
このとき、パターンの重複がない場合には、処理装置12は初期配置によって作成したレイアウトデータを出力する(ステップS23)。逆に、パターンの重複がある場合には、処理装置12は埋め込み処理を行う(ステップS17)。
【0047】
埋め込み処理は、一旦配置することができたセル(以下、既配置セル)について、セルの移動やセルの分割(群セルのみ)を行うことで、配置できなかったセル(以下、未配置セル)の配置領域をスクライブ領域内に作り出し、未配置セルの配置を行う処理である。また、埋め込み処理は、一旦配置されたセルの移動や分割を行うことで、スクライブ領域を有効に利用してパターン配置する際にも行われる。このような埋め込み処理(セルの移動、分割)は、配置制約条件に基づいて行われる。
【0048】
処理装置12は、この埋め込み処理の結果、パターンの重複があるか否か、つまり埋め込み処理によって未配置セルが全て配置できたか否かを判断する(ステップS18)。
【0049】
このとき、パターンの重複がない場合には、処理装置12は埋め込み処理によって作成したレイアウトデータを出力する(ステップS23)。逆に、パターンの重複がある場合には、処理装置12はスペックダウン処理を行う(ステップS19)。
【0050】
スペックダウン処理は、埋め込み処理によっても配置することができなかったセルを予め設定された優先順位に従って条件の異なる他のセルに置き換えて配置する、あるいはセルの配置位置を優先順位に従って配置制約条件の異なる他の配置位置に変更する処理である。具体的には、スペックダウン処理は、装置及び工程の選択の自由度が低いセルに変更する、あるいは位置合わせ精度を必要十分とする配置位置に変更する処理である。
【0051】
従って、スペックダウン処理に関するセルの優先順位は、全ての装置(露光装置)や工程で使用できるパターン形状又は配置位置、あるいは位置合わせ精度が最も高くなるパターン形状又は配置位置を持つセルが最も高い優先順位に設定される。逆に、特定の露光装置や工程に限定して使用可能である場合、あるいは位置合わせ精度が低い場合には優先順位は低く設定される。そして、優先順位は、プロセスパターンの種類(アライメントパターン、位置ずれ検査パターン、モニタパターン)に応じて設定される。
【0052】
このようにして設定された優先順位に従って、処理装置12は、優先順位が1つ低いセルに変更する。ちなみに、上記ステップS15での初期配置にて配置される各セルは、優先順位が最も高く設定されたセルである。
【0053】
処理装置12は、このスペックダウン処理の結果、パターンの重複があるか否か、つまりスペックダウン処理によって未配置セルが全て配置できたか否かを判断する(ステップS20)。
【0054】
このとき、パターンの重複がない場合には、処理装置12はスペックダウン処理によって作成したレイアウトデータを出力する(ステップS23)。逆に、パターンの重複がある場合には、処理装置12は再度スペックダウン処理を行うための次候補があるか否かを判断する(ステップS21)。
【0055】
そのステップS21において、次候補となるセル(つまり優先順位がさらに1つ低いセル)がない場合には、処理装置12はレイアウトデータ作成処理を中断する(ステップS22)。逆に、次候補となるセルがある場合には、処理装置12は、前記ステップS19に戻って再度スペックダウン処理を行う。
【0056】
処理装置12は、その2度目のスペックダウン処理の結果、パターンの重複があるか否かを再度判断し、前記同様にして重複がない場合にはそのレイアウトデータを出力し、逆に重複がある場合には再度スペックダウン処理のための次候補があるか否かを判断する。
【0057】
そして、処理装置12は、パターンの重複が存在しなくなるまでスペックダウン処理を繰り返し行うことでレイアウトデータを作成する、もしくはパターンの重複が未だ存在するがスペックダウン処理のための次候補がなくなった場合には処理を中断する。尚、処理装置12は、上述した埋め込み処理後に行う最初のスペックダウン処理にて、該スペックダウン処理の対象となるセルが設定されていない場合には同様にして処理を中断する(図示略)。
【0058】
図3及び図4は、図2のパターン作成処理にて作成されたレイアウトデータのパターン配置の例である。
図3に示すフォトマスク21は、例えば面付け数が4(X=2,Y=2で表す)のフォトマスクであり、ウェハ基板上に半導体チップを形成するためのチップ領域22及びスクライブ領域23から構成される。スクライブライン23a(図中、一点鎖線)は、ウェハ基板を各チップに分離(ダイシング)するラインを示している。
【0059】
チップ領域22には半導体チップ形成用のデバイスパターン(図示略)が形成され、スクライブ領域23にはプロセスパターン24、遮光帯25及びモニタ回路26がそれらの種類に応じた形状を有するマークでスクライブライン23a上に配置される。
【0060】
プロセスパターン24は、アライメントパターン、位置ずれ検査パターン及びモニタパターン等を含み、それらは固有のマークで識別可能に配置される。プロセスパターン24は上記したようにレイアウトデータ作成時にはセルとして扱われ、原則、各セルは互いに隣接するセル間で最小間隔が保持されて配置される。また、複数のプロセスパターン24から構成される群セル24a(図中、破線)は、グループ内での配置順序や最小間隔が個別に設定される場合もある。
【0061】
遮光帯25は、露光時におけるショット間での多重露光を防止するために形成されるものであり、フォトマスク21の外周軸(4辺)に配置するプロセスパターン24の対向辺に配置される。
【0062】
モニタ回路26は、ウェハプロセス終了後のウェハ基板上のチップ領域22に形成される機能素子の動作確認を行うために形成されるものである。このモニタ回路26の配置領域は、プロセスパターン24の配置禁止領域である。
【0063】
図4は、フォトマスクの面付け構成に応じて作成されたレイアウトデータのその他の例であり、フォトマスク31〜34の面付け数がそれぞれ1(X=1,Y=1)、2(X=2,Y=1)、6(X=3,Y=2)、16(X=4,Y=4)の場合のレイアウトデータを示す。尚、同図に示すフォトマスク31〜34において、図3で説明したフォトマスク21と同様な構成部分には同一符号を付している。
【0064】
図5は、配置制約条件(配置制約条件データ17c)を示す説明図である。
配置制約条件データ17cは、セル(単独セル又は群セル)の配置制約条件を設定した第1〜第3の軸コード(図中、軸コード1〜3)41〜43及び場所コード44を記憶する領域を含む。
【0065】
第1〜第3の軸コード41〜43はスクライブ領域にてセルを配置する軸を示し、場所コード44はその軸内における配置場所を示す。これら各コード41〜44には種々の配置制約条件が設定されている。従って、各セルの配置制約条件は、第1〜第3の軸コード41〜43及び場所コード44にて設定された配置制約条件のいずれかの組み合わせによって決定される。
【0066】
例えば、上述した図3のフォトマスク21でのパターン配置例において、群セル24aは、第1の軸コード41が「外周軸に配置」、第2の軸コード42が「X軸」、第3の軸コード43が「下」、場所コード44が「真中寄せ」、に設定された配置制約条件に従って配置される。
【0067】
本実施形態において、図5に示す第1の軸コード41にて設定された「左上コーナ」、「右上コーナ」、「左下コーナ」、「右下コーナ」は、特定のセル(プロセスパターン)の種類に対して設定される配置制約条件である。これらの配置制約条件が設定される場合には、第2及び第3の軸コード42,43及び場所コード44の配置制約条件は「コードなし」に設定される。
【0068】
また、配置制約条件には、スクライブ領域での配置位置が変更可能なセルに対して配置位置の優先度が設定され、この場合には優先度の高い配置位置から配置が行われる。
【0069】
詳述すると、例えば、図5に示す第1の軸コード41が「外周軸を優先配置」に設定されているセルにおいては、スクライブ領域の外周軸に配置されることが最も望ましい。しかしながら、パターンの重複等により外周軸に配置できない場合にはそのセルを内側軸に配置することもできる。このような優先度は、同様にして第2及び第3の軸コード42,43及び場所コード44の配置制約条件に対しても設定される。尚、同図に示す第3の軸コード43及び場所コード44にて優先度が設定された配置制約条件は、上段がX軸配置時を示し、下段がY軸配置時を示す。
【0070】
このような配置制約条件において、例えば、上記第1の軸コード41にて設定された「左上コーナ」等の条件は、それのみで配置位置が1個所に限定されるため配置制約が厳しい。逆に、優先度の設定された条件は、配置位置が変更可能であるため配置制約は比較的緩い。上述したセルの埋め込み処理は、この配置制約条件に優先度が設定される場合に、その優先度に従って行われる。
【0071】
図6は、セル属性(セル属性データ17b)を示す説明図である。尚、図は、群セルのセル属性データ17bの例を示す。
セル属性データ17bは、各セル(図6では群セル)の配置属性51を表す複数の項目を記憶する領域、配置重要度52を記憶する領域及びスペックダウン情報53を記憶する領域を含む。
【0072】
配置属性51は、グループ種類、セル作成軸、セルの大きさ、セルの幅、他セルとのギャップ(GAP)、グループ内ギャップ等のパラメータを含む。
グループ種類は、群セルを構成するプロセスパターンの種類を表す。例えば図6に示すセル名「AAA1」と「AAA2」は同じプロセスパターン構成(「AAB」)を有する。セル作成軸は、セルがX軸とY軸のいずれの軸を基準として作成されたかを示す。セルの大きさ(つまり軸方向の長さ)及びセルの幅は、セルの配置領域長を示す。他セルとのギャップは、互いに隣接するセル間にて保持すべき配置間隔を示し、グループ内ギャップは、群セルを構成する互いのプロセスパターン間にて保持すべき配置間隔を示す。
【0073】
配置重要度52は、上記レイアウトデータ作成処理における配置プライオリティの設定及びスペックダウン処理に関する優先順位の設定の際に参照される。つまり、配置プライオリティ及びスペックダウン処理時の優先順位は、この配置重要度52及び上述した配置制約条件に基づいて決定される(配置重要度52の高さと配置制約条件の自由度の高さとの兼合いを考慮)。
【0074】
スペックダウン情報53には、スペックダウン処理時の第1優先に関する情報と次候補(対象)となるセル名が登録されている。従って、スペックダウン情報53の対象セル名が登録されていないセル(例えば図6に示すセル名「BBB2」)のスペックダウン処理は実行されない。
【0075】
次に、露光装置によるショット間でのプロセスパターンの配置状態(以下、ショットまたぎ状態)を考慮した配置条件の確認方法を図7及び図8に従って説明する。
【0076】
図7は、露光処理後のウェハ基板61であり、このウェハ基板61にはチップ領域にデバイスパターン(何れも図示略)が形成された複数の半導体チップ62が形成されている。また、ウェハ基板61上のスクライブ領域(図示略)には、種々のプロセスパターン63及びモニタ回路(図示略)が形成されている。尚、ウェハ基板61に形成された各半導体チップ62は、スクライブライン64に沿って分離される。
【0077】
このようなウェハ基板61において、スクライブ領域に形成されるプロセスパターン63は、図示しない露光装置(ステッパ装置)によりフォトマスクに対してウェハ基板61を1ショットずつ移動させることで形成される。従って、プロセスパターン63のレイアウトデータをショットまたぎ状態での配置条件を考慮して作成する必要がある。
【0078】
図8(a)は、その露光用のフォトマスク65におけるレイアウトデータの例を示す図である。このフォトマスク65は例えば面付け数が4で形成されている。尚、説明の都合上、同図では、図7に示すウェハ基板61のスクライブ領域に形成される複数のプロセスパターン63のうち、フォトマスク65のスクライブ領域にてX軸(外周軸)に形成された隣接する2つのプロセスパターン63a,63bを示す。
【0079】
フォトマスク65は、4つのチップ領域66及びスクライブ領域67を有し、プロセスパターン63a,63bは、そのスクライブ領域67のスクライブライン(図中、一点鎖線)67a上に形成される。
【0080】
このフォトマスク65のレイアウトデータ作成に際して、互いに隣接する2つのプロセスパターン63a,63bの配置間隔drは少なくとも配置間隔dg(パターン間で保持すべき最小間隔:図示略)を保持するように配置される。このとき、プロセスパターン63aから右端側のスクライブライン67aまでの間隔d1及びプロセスパターン63bから左端側のスクライブライン67aまでの間隔d2は、それぞれ(dg/2)以上の間隔を有して設定される。
【0081】
図8(b)は、そのフォトマスク65を用いて露光を行った場合を仮定して示す説明図である(図は例として4ショット分を示す)。
同図に示すように、今、左下のショット位置と右下のショット位置でのショットをまたぐ状態にて互いに隣接する2つのプロセスパターン63a,63bは配置間隔dsである。
【0082】
その際、ショットまたぎ状態におけるプロセスパターン63a,63bの配置間隔dsは(d1+d2)である(図8(a)参照)。従って、ショットまたぎ状態での配置間隔dsは少なくとも配置間隔dgが保持される。このようなショットまたぎ状態での配置条件の確認が上述したレイアウトデータの作成処理(図2参照)にて行われることで、露光後のウェハ基板61には複数のプロセスパターン63が配置条件に反しない配置位置で形成される。
【0083】
次に、埋め込み処理の具体的な処理方法を図9及び図10に従って説明する。図9は、既配置セル(既配置パターン)を分割して行う埋め込み処理の例を示す説明図である。
【0084】
図9(a)に示すように、初期配置(図2参照)において、スクライブ領域(図示略)にはセル71〜74が配置される。ここで、セル71〜73は単独セルであり、セル74は群セルである。群セルの大きさ(軸方向の長さ)は4000μmである。また、単独セル71〜73は配置間隔が2000μm以上必要であり、単独セル71〜73と群セル74とは配置間隔が50μm以上必要である。
【0085】
今、初期配置において、群セル74は、単独セル71,72間に配置される。従って、単独セル71と単独セル72の配置間隔は4100μmであり、単独セル72と単独セル73の配置間隔は2000μmである。
【0086】
図9(b)は、このような初期配置に対して埋め込み処理を行った配置例である。
今、埋め込み処理によって群セル74が2つの群セル74a,74bに分割され、それら群セル74a,74bが単独セル71,72間及び単独セル72,73間に配置される。これにより、単独セル71,72の配置間隔及び単独セル72,73の配置間隔はそれぞれ2100μmに短縮される。
【0087】
図10は、既配置セル(既配置パターン)を移動して行う埋め込み処理の例を示す説明図である。
図10(a)に示すように、初期配置において、スクライブ領域(図示略)にはセル81〜85が配置される。これらセル81〜85は単独セル又は群セルである。
【0088】
今、この初期配置にて配置されたセル81〜85に対してセル86,87の埋め込み処理が行われる。ここで、セル86,87間は少なくとも配置間隔d3を保持する必要がある。
【0089】
先ず、図10(b)に示すように、セル81〜85の配置位置に対してセル86,87の配置領域の有無が判断され、その結果、セル81,82間の配置領域にセル86のみが配置される。つまり、セル87は、セル86との配置間隔d3を保持できないため、この段階では配置することができない。
【0090】
次いで、図10(c)及び図10(d)に示すように、セル81〜85の配置位置に対してセル87の配置領域の有無が再度判断される。その結果、セル87の配置領域が確保できないため、(既配置の)セル81〜85の移動が行われてセル87の埋め込み処理が行われる。
【0091】
その際、セル81〜85を移動して行う埋め込み処理は、セル86,87の配置間隔d3以上、且つ、移動させなければならない既配置セル数が最少になる個所を選択して行われる。
【0092】
このとき、図10(e)に示すように、セル82のみを移動させる場合が、移動させる既配置セル数が最少であることが判断される。従って、図10(f)に示すように、セル82がセル86との配置間隔(最小間隔)を保持する位置まで同図の左方向(矢印で示す方向)に移動される。このセル82の移動により、セル87の配置領域が作り出される。これにより、図10(g)に示すように、セル87は、セル86,87の配置間隔d3以上を保持してセル82,83間に配置される。
【0093】
次に、スペックダウン処理の具体的な処理方法を図11〜図13に従って説明する。
先ず、配置位置に関するスペックダウン処理の例を図11に従って説明する。
【0094】
図11(a)〜図11(d)のうち、図11(a)は、最も優先順位が高く設定された配置位置(以下、第1優先位置)を示し、図11(b)〜図11(d)は、順に第2〜第4優先位置を示している。各図中、一点鎖線は、スクライブ領域の外周軸上のスクライブラインを示す。
【0095】
詳述すると、図11(a)に示す第1優先位置に配置することのできる配置制約条件(図5参照)が設定されたセル(つまりプロセスパターン)91a〜91dはスペックダウン処理における優先順位が最も高く設定される。尚、各セル91a〜91dの配置位置の対向辺には多重露光防止用の遮光帯91e〜91hが形成される。
【0096】
以下同様にして、図11(b)に示す第2優先位置の配置制約条件が設定されたセル92a〜92dは優先順位が2番目に高く設定され、図11(c)に示す第3優先位置の配置制約条件が設定されたセル93a〜93dは優先順位が3番目に高く設定され、図11(d)に示す第4優先位置の配置制約条件が設定されたセル94a〜94dは優先順位が最も低く設定される。
【0097】
このような優先順位は、全ての露光装置や工程で使用できる位置、あるいは位置合わせ精度が最も高くなる位置に配置可能なセルが最も高い優先順位に設定される。そして、使用できる露光装置や工程が限定される、あるいは位置合わせ精度が低下するにしたがって優先順位が低く設定される。例えば、図11(d)に示す配置位置では、スクライブ領域におけるセルの配置領域が大きくなり、チップ取得数が減少するため、スペックダウン処理におけるセル94a〜94dの優先順位は最も低く設定される。
【0098】
続いて、パターンサイズに関するスペックダウン処理の例を図12及び図13に従って説明する。
図12は、ウェハプロセスの各工程(例えばバルク工程と配線工程)で使用する露光装置(本実施形態では2つの種類)を示す説明図である。同図に示すように、バルク工程及び配線工程にて使用する露光装置96,97(図中、露光装置A,露光装置B)の使用パターンはA→A、A→B、B→A、B→Bの4種類である。
【0099】
このような露光装置96,97の使用パターンは、ウェハプロセスの各工程において量産工程、装置稼働率等に応じて適宜選択される。従って、本実施形態においては、バルク工程及び配線工程において露光装置96,97の両方に対応可能(つまり露光装置96,97の使用パターンが4種類のうちいずれも選択可能)とするプロセスパターンを形成することが望ましい。
【0100】
図13は、露光装置96,97にて使用するフォトマスクに形成するプロセスパターンの一例を示す説明図である。
セル98は、露光装置96にて使用可能なプロセスパターン形状(マーク)を示し、レイアウトデータの作成時に2つのパターン98a,98bのうち少なくともいずれか1つを含むように配置される。一方、セル99は、露光装置97にて使用可能なプロセスパターン形状(マーク)を示し、2つのパターン99a,99bのうち少なくともいずれか1つを含むように配置される。
【0101】
詳述すると、セル98において、パターン98aはバルク工程にて使用可能なパターンであり、パターン98bは配線工程にて使用可能なパターンである。また、セル99において、パターン99aはバルク工程にて使用可能なパターンであり、パターン99bは配線工程にて使用可能なパターンである。
【0102】
このため、セル98を構成するパターン98a,98bの種類及びセル99を構成するパターン99a,99bの種類に応じて上記バルク工程及び配線工程で使用可能となる露光装置96,97の使用パターン(4種類)の数が異なる。
【0103】
例えば、図13(a)に示すセル98,99を配置して形成されたフォトマスクでは、バルク工程及び配線工程で露光装置96,97のいずれも使用可能である(つまり、各工程で使用可能となる露光装置96,97の使用パターン(A→A、A→B、B→A、B→B)を4種類全て選択可能である)。
【0104】
一方、図13(g)に示すセル98,99を配置して形成されたフォトマスクでは、バルク工程にて露光装置97のみが使用可能であり、配線工程にて露光装置96のみが使用可能である(つまり各工程で使用可能となる露光装置96,97の使用パターンはB→Aのみ)。
【0105】
従って、本実施形態では、パターン98a,98bを含むセル98及びパターン99a,99bを含むセル99は最も高い優先順位に設定される。逆に、パターン98a,98bのいずれか一方のみ含むセル98及びパターン99a,99bのいずれか一方のみ含むセル99は優先順位が低く設定される。
【0106】
以上記述したように、本実施の形態によれば、以下の効果を奏する。
(1)プロセスパターンのレイアウトデータ作成処理を実行するパターン作成装置11には、ライブラリとして作成されたセル形状データ17a、セル属性データ17b及び配置制約条件データ17cが格納される。パターン作成装置11は、それらライブラリに格納された各種データからプロセス仕様データ16aに適合したプロセスパターンを持つセルを選択してレイアウトデータを作成する。このため、多数のプロセスパターンの配置モデルを作成する必要がないため、工数を削減して効率的にレイアウトデータを作成することが可能となり、レイアウトデータ作成処理のTAT(Turn Around Time)を短縮することができる。延いてはフォトマスクの製造データを短期間で作成可能である。
【0107】
(2)パターン作成処理の初期配置(ステップS15)は、セルの配置重要度及び配置制約条件に基づいて設定した配置プライオリティに従って順次配置されるため、プロセスパターンの配置を適切に行うことができる。
【0108】
(3)本実施形態では、スペックダウン処理(ステップS19)に先立って埋め込み処理(ステップS17)が実行される。これにより、スクライブ領域を有効に利用してパターン配置を行うことが可能である。また、本来実施する必要のない過剰なスペックダウン処理が行われることが防止される。
【0109】
(4)スペックダウン処理(ステップS17)では、セルの配置重要度及び配置制約条件に基づいて予め設定される優先順位に従って行われるため、配置するプロセスパターンの種類の選択を適切に行うことができる。
【0110】
尚、本実施形態は、以下の態様で実施してもよい。
・本実施形態のパターン作成処理(図2)では、原則、ライブラリ作成(ステップS10)をデザインルールに対応して新たなデザインルールでのレイアウトデータを作成する際に実施するようにしたが、適宜作成するようにしてもよい。
【0111】
・図3及び図4に示すプロセスパターン24及びモニタ回路26の配置位置はそれのみに限定されない。
・図5に示す配置制約条件において、セル(プロセスパターン)の配置場所がスクライブ領域のいずれの個所にも限定されない場合に、第1の軸コード41にて「コードなし」とする条件を選択可能としてもよい。また、図5に示す各種の配置制約条件はそれのみに限定されない。
【0112】
・図5は、第2及び第3の軸コード42,43及び場所コード44に設定する配置制約条件を未記入にすることにより、「コードなし」の設定を行うようにしてもよい。
【0113】
・図6に示すセル属性において、配置属性51を示す各項目はそれのみに限定されない。
・埋め込み処理は、図9に示す既配置セル74の分割のみによらず、未配置セルの分割により配置領域を作り出して、該分割した未配置セルを配置するようにしてもよい。
【0114】
本実施形態の特徴をまとめると以下のようになる。
(付記1) スクライブ領域に形成するパターンのレイアウトデータを作成するパターン作成方法において、
前記パターンの配置制約条件及び配置重要度が登録されたライブラリデータに基づいて前記スクライブ領域に配置するパターンを選択し、その選択したパターンを前記配置制約条件及び配置重要度に基づいて設定した配置順序に従って配置することを特徴とするパターン作成方法。
(付記2) 前記選択した全てのパターンを前記スクライブ領域に配置できたか否かを判断し、未配置のパターンが存在する場合に既配置のパターンの配置位置に対して前記未配置のパターンの埋め込み処理を行うことを特徴とする付記1記載のパターン作成方法。
(付記3) 前記埋め込み処理では、前記既配置のパターンを移動させて作り出した配置領域に前記未配置のパターンを配置することを特徴とする付記2記載のパターン作成方法。
(付記4) 前記埋め込み処理では、複数のパターンから構成される前記既配置のパターンを分割して作り出した配置領域に前記未配置のパターンを配置することを特徴とする付記2又は3記載のパターン作成方法。
(付記5) 前記埋め込み処理では、複数のパターンから構成される前記未配置のパターンを分割して作り出した配置領域に該未配置のパターンを配置することを特徴とする付記2乃至4のいずれか一記載のパターン作成方法。
(付記6) 前記埋め込み処理では、該埋め込みによるパターン間の配置間隔を最小とするように前記既配置のパターンを移動させることを特徴とする付記2乃至5のいずれか一記載のパターン作成方法。
(付記7) 前記選択した全てのパターンを前記スクライブ領域に配置できたか否かを判断し、未配置のパターンが存在する場合に該未配置のパターンに関する配置制約条件及びパターンサイズの少なくともいずれか1つを変更するスペックダウン処理を行うことを特徴とする付記1乃至6のいずれか一記載のパターン作成方法。
(付記8) 前記パターンサイズの変更は、同一処理を行う複数の装置に対応するパターン形状を含むパターンから、少なくともいずれか1つの装置に対応したパターン形状を含むパターンに変更する処理であることを特徴とする付記7記載のパターン作成方法。
(付記9) 前記スペックダウン処理を前記配置制約条件及び配置重要度に基づいて設定した優先順位に従って行うようにしたことを特徴とする付記7又は8記載のパターン作成方法。
(付記10) 前記スペックダウン処理を前記埋め込み処理後に実行するようにしたことを特徴とする付記7乃至9のいずれか一記載のパターン作成方法。
(付記11) 前記スクライブ領域に形成するパターンのレイアウトデータは、該パターンのショットまたぎ状態での配置条件を満たす配置間隔で作成されることを特徴とする付記1乃至10のいずれか一記載のパターン作成方法。
(付記12) 付記1乃至11のいずれか一記載のパターン作成方法にてスクライブ領域に形成するパターンのレイアウトデータを作成するためのプログラム。
(付記13) スクライブ領域に形成するパターンのレイアウトデータを作成するパターン作成装置において、
前記パターンの配置制約条件及び配置重要度が登録されたライブラリデータが記憶装置に記憶され、前記ライブラリデータに基づいて前記スクライブ領域に配置するパターンを選択して該選択したパターンの配置順序を前記配置制約条件及び配置重要度に基づいて設定する手段を備えることを特徴とするパターン作成装置。
(付記14) 前記選択した全てのパターンのうち未配置のパターンを既配置のパターンの配置位置に対して埋め込みする手段を備えることを特徴とする付記13記載のパターン作成装置。
(付記15) 前記選択した全てのパターンのうち未配置のパターンに関する配置制約条件及びパターンサイズの少なくともいずれか1つを変更するスペックダウン処理の優先順位を前記配置制約条件及び配置重要度に基づいて設定する手段を備えることを特徴とする付記13又は14記載のパターン作成装置。
(付記16) 前記スクライブ領域に形成するパターンのレイアウトデータを、該パターンのショットまたぎ状態での配置条件を満たす配置間隔で作成する手段を備えることを特徴とする付記13乃至15のいずれか一記載のパターン作成装置。
(付記17) 付記1乃至11のいずれか一記載のパターン作成方法にて作成されたレイアウトデータを用いて作成したフォトマスク。
【0115】
【発明の効果】
以上詳述したように、本発明によれば、適切なパターン配置を行いながら効率的にレイアウトデータを作成することのできるパターン作成方法及びフォトマスクを提供することができる。
【図面の簡単な説明】
【図1】 本実施形態のパターン作成装置の概略構成図である。
【図2】 パターン作成装置の処理を示すフローチャートである。
【図3】 パターン配置の例を示す概要図である。
【図4】 面付け構成の例を示す概要図である。
【図5】 配置制約条件の例を示す説明図である。
【図6】 セル属性の例を示す説明図である。
【図7】 露光されたウェハ基板を示す説明図である。
【図8】 ショットまたぎ状態での配置条件を示す説明図である。
【図9】 埋め込み処理(既配置パターンの分割)を示す説明図である。
【図10】 埋め込み処理(既配置パターンの移動)を示す説明図である。
【図11】 配置位置のスペックダウン処理を示す説明図である。
【図12】 各工程で使用する露光装置を示す説明図である。
【図13】 パターンサイズのスペックダウン処理を示す説明図である。
【図14】 従来のパターン作成処理を示すフローチャートである。
【符号の説明】
S17 埋め込み処理
S19 スペックダウン処理
17a〜17c ライブラリデータとしてのセル形状データ、セル属性データ、配置制約条件データ
18a レイアウトデータ
24,63 パターンとしてのプロセスパターン(セル)
52 配置重要度

Claims (7)

  1. スクライブ領域に形成するパターンのレイアウトデータを作成するパターン作成方法において、
    プロセスパターンの配置位置をパターン化した複数の配置モデルから成るライブラリデータに基づいて前記スクライブ領域に配置するパターンを選択し、その選択したパターンを配置制約条件及び配置重要度に基づいて設定した配置順序に従って配置し、
    前記選択した全てのパターンを前記スクライブ領域に配置できたか否かを判断し、未配置のパターンが存在する場合に既配置のパターンの配置位置に対して前記未配置のパターンの埋め込み処理を行うとともに、
    前記埋め込み処理では、前記既配置のパターンを移動させて作り出した配置領域に前記未配置のパターンを配置することを特徴とするパターン作成方法。
  2. 前記埋め込み処理では、複数のパターンから構成される前記既配置のパターンを分割して作り出した配置領域に前記未配置のパターンを配置することを特徴とする請求項1記載のパターン作成方法。
  3. 前記埋め込み処理では、複数のパターンから構成される前記未配置のパターンを分割して作り出した配置領域に該未配置のパターンを配置することを特徴とする請求項1又は2記載のパターン作成方法。
  4. 前記選択した全てのパターンを前記スクライブ領域に配置できたか否かを判断し、未配置のパターンが存在する場合に該未配置のパターンに関する配置制約条件及びパターンサイズの少なくともいずれか1つを変更するスペックダウン処理を行うことを特徴とする請求項1乃至3のいずれか一項記載のパターン作成方法。
  5. 前記スペックダウン処理を前記配置制約条件及び配置重要度に基づいて設定した優先順位に従って行うようにしたことを特徴とする請求項4記載のパターン作成方法。
  6. 前記スクライブ領域に形成するパターンのレイアウトデータは、該パターンのショットまたぎ状態でのパターン間の配置間隔が、パターン間で保持すべき最小間隔を保持して配置されるように作成されることを特徴とする請求項1乃至5のいずれか一項記載のパターン作成方法。
  7. 請求項1乃至6のいずれか一項記載のパターン作成方法にて作成されたレイアウトデータを用いて作成されたフォトマスク。
JP2002054084A 2002-02-28 2002-02-28 パターン作成方法及びフォトマスク Expired - Fee Related JP4149715B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002054084A JP4149715B2 (ja) 2002-02-28 2002-02-28 パターン作成方法及びフォトマスク
US10/330,307 US7062747B2 (en) 2002-02-28 2002-12-30 Method and apparatus for prepareing patterns used for manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002054084A JP4149715B2 (ja) 2002-02-28 2002-02-28 パターン作成方法及びフォトマスク

Publications (3)

Publication Number Publication Date
JP2003255507A JP2003255507A (ja) 2003-09-10
JP2003255507A5 JP2003255507A5 (ja) 2005-08-25
JP4149715B2 true JP4149715B2 (ja) 2008-09-17

Family

ID=27750945

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002054084A Expired - Fee Related JP4149715B2 (ja) 2002-02-28 2002-02-28 パターン作成方法及びフォトマスク

Country Status (2)

Country Link
US (1) US7062747B2 (ja)
JP (1) JP4149715B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7305641B2 (en) * 2005-01-12 2007-12-04 International Business Machines Corporation Method and system to redistribute white space for minimizing wire length
US7755207B2 (en) 2005-07-27 2010-07-13 Ricoh Company, Ltd. Wafer, reticle, and exposure method using the wafer and reticle
US7510668B2 (en) * 2005-11-10 2009-03-31 General Electric Company Low cost antenna array fabrication technology
JP5023653B2 (ja) * 2006-10-19 2012-09-12 富士通セミコンダクター株式会社 露光用マスク、電子装置の製造方法、及び露光用マスクの検査方法
DE102007004953A1 (de) * 2007-01-26 2008-07-31 Tesa Ag Heizelement
US8648444B2 (en) * 2007-11-29 2014-02-11 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer scribe line structure for improving IC reliability
JP5309728B2 (ja) * 2008-06-27 2013-10-09 富士通セミコンダクター株式会社 レチクルデータ作成方法及びレチクルデータ作成装置
US8843860B2 (en) 2009-08-07 2014-09-23 Taiwan Semiconductor Manufacturing Co., Ltd. Frame cell for shot layout flexibility
US8239788B2 (en) * 2009-08-07 2012-08-07 Taiwan Semiconductor Manufacturing Co., Ltd. Frame cell for shot layout flexibility
JP5533204B2 (ja) * 2010-04-30 2014-06-25 富士通セミコンダクター株式会社 レチクル、および半導体装置の製造方法
JP2012155081A (ja) * 2011-01-25 2012-08-16 Toshiba Corp 露光マスクのパタン配置方法
JP5989610B2 (ja) * 2013-08-05 2016-09-07 株式会社東芝 マスクセット設計方法およびマスクセット設計プログラム
JP6338929B2 (ja) * 2014-05-23 2018-06-06 東芝メモリ株式会社 レチクルマーク配置方法およびレチクルマーク配置プログラム
US10783311B2 (en) * 2016-10-31 2020-09-22 Synopsys, Inc. DRC processing tool for early stage IC layout designs
CN113534601A (zh) * 2020-04-13 2021-10-22 长鑫存储技术有限公司 一种掩膜版的布局方法及装置、掩膜版

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001125252A (ja) * 1999-10-25 2001-05-11 Fujitsu Ltd 半導体集積回路の露光方法及び露光装置
JP2001351979A (ja) * 2000-06-05 2001-12-21 Fujitsu Ltd 半導体装置設計支援装置
JP4748337B2 (ja) * 2000-09-26 2011-08-17 大日本印刷株式会社 半導体回路のテスト用設計回路パタン
JP4350886B2 (ja) * 2000-12-07 2009-10-21 富士通マイクロエレクトロニクス株式会社 ダミーパターンの配置方法、半導体装置を製造する方法及びcadシステム
JP2002312414A (ja) * 2001-04-13 2002-10-25 Toshiba Corp 半導体集積回路装置のレイアウト設計システム、配線設計方法、配線設計プログラム及び半導体集積回路装置の製造方法
JP2003045786A (ja) * 2001-08-01 2003-02-14 Seiko Instruments Inc ステンシルマスクのレイアウト図形データ分割処理装置、ステンシルマスクのレイアウト図形データ分割処理方法、コンピュータにステンシルマスクのレイアウト図形データ分割処理を行わせるためのプログラム

Also Published As

Publication number Publication date
JP2003255507A (ja) 2003-09-10
US7062747B2 (en) 2006-06-13
US20030163794A1 (en) 2003-08-28

Similar Documents

Publication Publication Date Title
JP4149715B2 (ja) パターン作成方法及びフォトマスク
US10643015B2 (en) Properties in electronic design automation
US8572533B2 (en) Waiving density violations
KR20130087623A (ko) 레티클 레이아웃용 메트롤로지 타깃 구조 디자인을 생성하기 위한 컴퓨터 구현방법, 전송매체, 및 시스템
CN100468193C (zh) 曝光掩模的图案修正方法和半导体器件的制造方法
US20110145772A1 (en) Modular Platform For Integrated Circuit Design Analysis And Verification
JP2009282319A (ja) パターン検証方法、パターン検証システム、パターン検証プログラム、マスク製造方法、および半導体装置の製造方法
US6907596B2 (en) Mask data generating apparatus, a computer implemented method for generating mask data and a computer program for controlling the mask data generating apparatus
TWI692698B (zh) 產生半導體電路布局的方法與系統和用於設計半導體裝置的系統
JP4080813B2 (ja) マーク設計システム、マーク設計方法、マーク設計プログラムおよびこのマーク設計方法を用いた半導体装置の製造方法
US20110145770A1 (en) Device Annotation
TW202107329A (zh) 插入虛擬邊界單元至積體電路的方法
US9262574B2 (en) Voltage-related analysis of layout design data
JP4851924B2 (ja) 危険箇所集計方法、パターン修正方法およびプログラム
US10068046B2 (en) Systems and methods for tracking changes to and identifying layers of integrated circuit devices
US20130263074A1 (en) Analog Rule Check Waiver
JP2006189674A (ja) プロセスパターンの配置方法及びプロセスパターンデータ作成装置
US20100023897A1 (en) Property-Based Classification In Electronic Design Automation
JP2006237440A (ja) 半導体装置のダミーパターン配置方法、ダミーパターン配置プログラム及びダミーパターン配置装置
US20110119544A1 (en) User Guided Short Correction And Schematic Fix Visualization
JP5440293B2 (ja) レチクルレイアウト生成方法、プログラム及びレチクルレイアウト生成装置
KR100500512B1 (ko) 배선패턴작성시스템, 배선패턴작성방법, 그 방법을 컴퓨터에 실행시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체
US20120192134A1 (en) User Guided Short Correction And Schematic Fix Visualization
JP2005309194A (ja) 半導体装置の製造方法及び半導体装置
US20220292249A1 (en) Efficient scheduling of tasks for resolution enhancement technique operations

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050216

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050216

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071113

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071113

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080318

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080519

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080624

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080626

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120704

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120704

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130704

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees