JP6338929B2 - レチクルマーク配置方法およびレチクルマーク配置プログラム - Google Patents
レチクルマーク配置方法およびレチクルマーク配置プログラム Download PDFInfo
- Publication number
- JP6338929B2 JP6338929B2 JP2014107442A JP2014107442A JP6338929B2 JP 6338929 B2 JP6338929 B2 JP 6338929B2 JP 2014107442 A JP2014107442 A JP 2014107442A JP 2014107442 A JP2014107442 A JP 2014107442A JP 6338929 B2 JP6338929 B2 JP 6338929B2
- Authority
- JP
- Japan
- Prior art keywords
- reticle
- mark
- marks
- reticle mark
- arrangement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
- G03F1/42—Alignment or registration features, e.g. alignment marks on the mask substrates
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Theoretical Computer Science (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- Evolutionary Computation (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Description
図1(a)は、第1実施形態に係るレチクルマーク配置方法が適用されるマスクシステムの概略構成を示すブロック図、図1(b)は、図1(a)のマスクシステムで生成されたレチクルが用いられる露光装置の概略構成を示す断面図、図1(c)は、レジストパターン形成後の工程を示す断面図、図1(d)は、加工後パターン形成後の工程を示す断面図である。なお、以下の説明では、レチクルマークはレチクルに設けられ、合わせずれ計測用マークは半導体ウェハに設けられるものとして説明する。
一方、図1(b)に示すように、下地層K上には被加工膜TBが形成され、被加工膜TB上にはレジスト膜RBが塗布されている。なお、下地層Kおよび被加工膜TBは、半導体基板であってもよいし、シリコン酸化膜またはシリコン窒化膜などの絶縁体膜であってもよいし、アモルファスシリコンまたは多結晶シリコンなどの半導体膜であってもよいし、AlまたはCuなどの金属膜であってもよい。
次に、図1(c)に示すように、レジスト膜RBが露光された後、そのレジスト膜RBが現像されることで、レチクルMの回路パターンHおよびレチクルマークHMに対応したレジストパターンRが形成される。
ここで、レチクルマークHMの配置位置を頂点とする多角形の面積の算出結果に基づいてレチクルマークHMの配置位置を決定することにより、レチクルマークHMがレチクルMの四隅に近づくように、レチクルマークHMを配置することができる。このため、レチクルMの歪などに起因するレチクルマークHMの位置ずれを増大させることが可能となり、それに伴って合わせずれ計測用マークMBの位置ずれを増大させることが可能となることから、上下層の合わせずれの計測精度を向上させることが可能となる。
図2(a)において、レチクルのカーフ領域RFにレチクルマークM1を配置したものとする。この時、レチクルマークM1の配置位置を頂点とする多角形の面積QAを求める。さらに、図2(b)に示すように、レチクルマークM1の配置位置を変更し、その時の配置位置を頂点とする多角形の面積QBを求める。そして、面積QA、QBを比較し、面積が大きい方の配置位置を選択することができる。この時、レチクルマークM1の配置位置を頂点とする多角形の面積が最大となるようにレチクルマークM1の配置位置を決定することが好ましい。
図3(a)および図3(b)において、位置合わせの要求スペックに応じてレチクルマークM1、M2の配置数が設定される。例えば、レチクルマークM2が配置されるレチクルを介して露光される層よりも、レチクルマークM1が配置されるレチクルを介して露光される層の方が位置合わせの要求スペックが厳しい場合、レチクルマークM1の配置数をレチクルマークM2の配置数よりも多くすることができる。図3(a)の例では、レチクルマークM1の配置数を8に設定し、図3(b)の例では、レチクルマークM2の配置数を4に設定した場合を示した。位置合わせの要求スペックが厳しい場合とは、例えば、液浸露光に使用されるレチクルを挙げることができる。
この時、レチクルマークM1、M2はレチクルの四隅に近づくように配置されるものとすると、レチクルマークM1の配置数が8の場合、図3(a)に示すように、配置の組み合わせは1通りとなる。レチクルマークM2の配置数が4の場合、図3(b)に示すように、配置の組み合わせは4通りとなる。レチクルマークM2がN(Nは2以上の整数)種類あるものとすると、配置の組み合わせは4N通りとなる。そして、N種類のレチクルマークM2をカーフ領域RFに配置する場合、4N通りの組み合わせについて多角形の面積の合計を算出し、その時の多角形の面積の合計が最大になるようにレチクルマークM2の配置位置を決定することができる。
図4(a)において、5種類のレチクルマークM1〜M5をカーフ領域RFに配置するものとする。これらのレチクルマークM1〜M5は、半導体ウェハの上層と下層との合わせずれ計測時に互いに比較されない合わせずれ計測用マークに対応するものとする。また、5種類のレチクルマークM1〜M5は、互いに異なるレチクルに設けられるものとする。この場合、配置の制約条件として、レチクル間で互いに重ならないようにしてレチクルの四隅に最大限近づくように配置することができる。また、レチクルマークM1〜M5が配置されたレチクルを重ねた時の平面上でレチクルマークM1〜M5間に隙間がないように配置することができる。この時、合わせずれ計測時の重要性に基づいてレチクルマークM1〜M5に重みW1〜W5を付与することができる。そして、図4(b)に示すように、重みW1〜W5の大きい順にレチクルの四隅により近づくようにレチクルマークM1〜M5を配置することができる。
そして、図4(c)および図4(d)に示すように、レチクルマークM1〜M5をカーフ領域RFに配置した時に、各レチクルマークM1〜M5の配置位置を頂点とする5個の多角形の面積Q1〜Q5の合計QSを算出する。そして、5個の多角形の面積Q1〜Q5の合計QSが最大になるようにレチクルマークM1〜M5の配置位置を決定することができる。
この時、各レチクルマークM1、M3の配置数が8に設定され、各レチクルマークM2、M4、M5の配置数が4に設定されているものとする。この場合、図3(a)に示すように、各レチクルマークM1、M3の配置の組み合わせは1通りとなる。また、図3(b)に示すように、各レチクルマークM2、M4、M5の配置の組み合わせは4通りとなる。このため、43通りの組み合わせについて多角形の面積Q1〜Q5の合計QSを算出し、その中から多角形の面積Q1〜Q5の合計QSが最大になるようにレチクルマークM1〜M5の配置位置を選択することができる。
図5(a)に示すようにレチクルマークM1〜M5が配置された場合、各レチクルマークM1〜M5の配置位置を頂点とする多角形の面積がQ1A〜Q5Aであったものとする。また、図5(b)に示すようにレチクルマークM1〜M5が配置された場合、各レチクルマークM1〜M5の配置位置を頂点とする多角形の面積がQ1B〜Q5Bであったものとする。多角形の面積Q1B〜Q5Bの合計が多角形の面積Q1A〜Q5Aの合計より大きい場合、図5(b)のレチクルマークM1〜M5の配置位置を選択することができる。
なお、レチクルの位置合わせに使用されるアライメントマークA1は、カーフ領域RFにおいて、レチクルマークM1〜M5の内側に配置することができる。また、TEG(Test Element Groupe)もレチクルマークM1〜M5の内側に配置することができる。
図6において、例えば、レチクルマークM1の配置位置を頂点とする多角形の面積Q1を算出する場合、ショット中心A(ax,ay)からレチクルマークM1の配置位置の頂点とする多角形に線を引き、多角形を三角形に分割する。そして、へロンの公式を使うことで三角形の面積を求めることができる。例えば、ショット中心A(ax,ay)および頂点B(bx,by)、C(cx,cy)からなる三角形の面積QEは、QE=(s(s−AB)(s−BC)(s−CA)1/2で与えることができる。ただし、AB=((ax−bx)2+(ay−by)2)1/2、BC=((bx−cx)2+(by−cy)2)1/2、CA=((cx−ax)2+(cy−ay)2)1/2、s=(AB+BC+CA)/2である。
なお、レチクルマークM1の配置位置を頂点とする多角形の面積Q1を算出する場合、カーフ領域RFで囲まれる長方形の面積からカーフ領域RFの四隅の三角形の面積E1〜E4を引くようにしてもよい。
図7において、レチクルマークの重要度に基づいてレチクルマークの重み付けを決定する(S1)。なお、レチクルマークの重要度は、例えば、上下層の位置合わせの要求スペックに応じて決定したり、過去世代のレチクルマークの使用の有無に応じて決定したりすることができる。次に、一定の制約条件下でレチクルのカーフ領域にレチクルマークを配置する(S2)。この制約条件は、例えば、上下層のプロセス制約、単層のプロセス制約および配置位置からショットの一番外側までの距離を挙げることができる。上下層のプロセス制約では、上層および下層に対応したレチクルにレチクルマークがそれぞれ配置される場合において、例えば、レチクルマークに対応した合わせずれ計測用マークの近くに金属の埋め込みがある場合、合わせずれ計測用マークの形状に影響が及ばないようにするために、その金属の埋め込み用のレチクルパターンからレチクルマークが離して配置される。
次に、レチクルマークの配置位置を頂点とする多角形の面積の合計の算出し(S3)、その時の多角形の面積の合計が最大かどうかを判定する(S4)。そして、その時の多角形の面積の合計が最大の場合、その時のレチクルマークの配置位置を保持する(S6)。一方、その時の多角形の面積の合計が最大でない場合、全てのレチクルマークの配置の組み合わせを行ったかどうか判定し(S5)、全てのレチクルマークの配置の組み合わせを行ってない場合、レチクルマークの配置の全ての組み合わせを行うまで、S2〜S6の処理を繰り返す。
図8は、第2実施形態に係るCADシステムのハードウェア構成を示すブロック図である。
図8において、CADシステム12には、CPUなどを含むプロセッサ1、固定的なデータを記憶するROM2、プロセッサ1に対してワークエリアなどを提供するRAM3、人間とコンピュータとの間の仲介を行うヒューマンインターフェース4、外部との通信手段を提供する通信インターフェース5、プロセッサ1を動作させるためのプログラムや各種データを記憶する外部記憶装置6を設けることができ、プロセッサ1、ROM2、RAM3、ヒューマンインターフェース4、通信インターフェース5および外部記憶装置6は、バス7を介して接続されている。
Claims (3)
- レチクルのカーフ領域のM(Mは4以上の整数)個所にN(Nは2以上の整数)種類のレチクルマークを配置し、
前記レチクルマークの種類ごとに、前記レチクルマークの配置位置を頂点とするM角形の面積をN個算出し、
前記N個のM角形の面積の合計が最大になるように前記N種類のレチクルマークの配置位置を決定するレチクルマーク配置方法。 - 前記レチクルマークは上層と下層との合わせずれを計測する合わせずれ計測用マークに対応し、合わせずれ計測時に互いに比較されない合わせずれ計測用マークに対応するレチクルマークは、レチクル間で互いに重ならないようにして前記レチクルに配置される請求項1に記載のレチクルマーク配置方法。
- レチクルのカーフ領域のM(Mは4以上の整数)個所にN(Nは2以上の整数)種類のレチクルマークを配置させ、
前記レチクルマークの種類ごとに、前記レチクルマークの配置位置を頂点とするM角形の面積をN個算出させ、
前記N個のM角形の面積の合計が最大になるように前記N種類のレチクルマークの配置位置を決定させることをコンピュータに実行させるレチクルマーク配置プログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014107442A JP6338929B2 (ja) | 2014-05-23 | 2014-05-23 | レチクルマーク配置方法およびレチクルマーク配置プログラム |
US14/476,884 US9396299B2 (en) | 2014-05-23 | 2014-09-04 | Reticle mark arrangement method and nontransitory computer readable medium storing a reticle mark arrangement program |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014107442A JP6338929B2 (ja) | 2014-05-23 | 2014-05-23 | レチクルマーク配置方法およびレチクルマーク配置プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015222385A JP2015222385A (ja) | 2015-12-10 |
JP6338929B2 true JP6338929B2 (ja) | 2018-06-06 |
Family
ID=54556242
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014107442A Active JP6338929B2 (ja) | 2014-05-23 | 2014-05-23 | レチクルマーク配置方法およびレチクルマーク配置プログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US9396299B2 (ja) |
JP (1) | JP6338929B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015146813A1 (ja) * | 2014-03-28 | 2015-10-01 | 株式会社ソニー・コンピュータエンタテインメント | オブジェクトの操作方法、オブジェクトの操作プログラム、及び情報処理装置 |
CN114171500B (zh) * | 2021-12-07 | 2024-04-09 | 成都海威华芯科技有限公司 | 一种版图定位标记绘制方法、基于其制备的芯片及晶圆 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05324768A (ja) | 1992-05-26 | 1993-12-07 | Mitsubishi Electric Corp | 図形配置方式 |
JPH06324475A (ja) * | 1993-05-15 | 1994-11-25 | Nec Corp | レチクル |
JPH1050601A (ja) * | 1996-05-31 | 1998-02-20 | Nikon Corp | 位置合わせ方法 |
JPH10284396A (ja) * | 1997-04-03 | 1998-10-23 | Nikon Corp | アライメント方法及び重ね合わせ精度計測方法 |
JPH11338123A (ja) | 1998-05-22 | 1999-12-10 | Sharp Corp | スクライブデータ作成装置及びスクライブデータ作成方法 |
JP2000294487A (ja) * | 1999-04-06 | 2000-10-20 | Matsushita Electronics Industry Corp | 半導体装置製造用重ね合わせ測定マークの配置構造 |
KR100357866B1 (ko) * | 2000-05-31 | 2002-10-25 | 삼성전자 주식회사 | 휴대용 무선 단말기의 화상 단문메시지 송수신 방법 |
JP4149715B2 (ja) * | 2002-02-28 | 2008-09-17 | 富士通株式会社 | パターン作成方法及びフォトマスク |
JP4080813B2 (ja) | 2002-08-09 | 2008-04-23 | 株式会社東芝 | マーク設計システム、マーク設計方法、マーク設計プログラムおよびこのマーク設計方法を用いた半導体装置の製造方法 |
US6908830B2 (en) * | 2003-06-23 | 2005-06-21 | International Business Machines Corporation | Method for printing marks on the edges of wafers |
DE10344850A1 (de) * | 2003-09-26 | 2005-04-28 | Infineon Technologies Ag | Verfahren zur Bestimmung der relativen Lagegenauigkeit zweier Strukturelemente auf einem Wafer |
JP2006189674A (ja) * | 2005-01-07 | 2006-07-20 | Fujitsu Ltd | プロセスパターンの配置方法及びプロセスパターンデータ作成装置 |
JP4278645B2 (ja) | 2005-09-30 | 2009-06-17 | 株式会社リコー | 半導体ウェハ及びそのレイアウト設定方法並びにレチクルレイアウト設定方法 |
US7794903B2 (en) * | 2006-08-15 | 2010-09-14 | Infineon Technologies Ag | Metrology systems and methods for lithography processes |
JP4794408B2 (ja) * | 2006-10-11 | 2011-10-19 | Okiセミコンダクタ株式会社 | フォトマスク及び半導体装置の製造方法 |
-
2014
- 2014-05-23 JP JP2014107442A patent/JP6338929B2/ja active Active
- 2014-09-04 US US14/476,884 patent/US9396299B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US9396299B2 (en) | 2016-07-19 |
JP2015222385A (ja) | 2015-12-10 |
US20150339423A1 (en) | 2015-11-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11120182B2 (en) | Methodology of incorporating wafer physical measurement with digital simulation for improving semiconductor device fabrication | |
US9123583B2 (en) | Overlay abnormality gating by Z data | |
KR101492317B1 (ko) | 제조 고려 설계(dfm)를 최적화하는 방법 | |
US9311443B2 (en) | Correcting for stress induced pattern shifts in semiconductor manufacturing | |
TWI493373B (zh) | 製造積體電路設計佈局的方法、積體電路設計佈局以及於積體電路佈局中定位圖樣的方法 | |
TW201245852A (en) | Defect inspection supporting apparatus and defect inspection supporting method | |
JP6338929B2 (ja) | レチクルマーク配置方法およびレチクルマーク配置プログラム | |
US8302068B2 (en) | Leakage aware design post-processing | |
JP2008139688A (ja) | 半導体集積回路の製造方法、マスクの製造方法、半導体マスクデータ製造装置、マスクパターンの修正方法、及び設計レイアウトの修正方法 | |
US20100062549A1 (en) | Pattern correcting method, method of manufacturing semiconductor device, and pattern correcting program | |
JP5575024B2 (ja) | マスクパターン補正方法、マスクパターン補正プログラムおよび半導体装置の製造方法 | |
JP2013062433A (ja) | パターン生成方法、パターン形成方法およびパターン生成プログラム | |
US9134628B2 (en) | Overlay mark and application thereof | |
CN104570584B (zh) | 一种缺口线端的opc修正方法 | |
US8914766B2 (en) | Dose-data generating apparatus | |
JP5684168B2 (ja) | フレア計測方法、反射型マスクおよび露光装置 | |
US8438527B2 (en) | Original plate evaluation method, computer readable storage medium, and original plate manufacturing method | |
CN110068986B (zh) | 修整图形的方法、介质、服务器及光学掩模的制造方法 | |
US8945801B2 (en) | Method for creating mask data, program, information processing apparatus, and method for manufacturing mask | |
JP2016039359A (ja) | フォーカス補正装置、フォーカス補正方法およびプログラム | |
US20140287350A1 (en) | Exposure tolerance estimation method and method for manufacturing semiconductor device | |
JP2012191011A (ja) | 半導体装置の製造方法および半導体装置 | |
JP5784657B2 (ja) | フォーカス位置調整装置、レチクル、フォーカス位置調整プログラムおよび半導体装置の製造方法 | |
Balasinski | Looking for simple engineering solutions in DFM patents | |
JP2011159718A (ja) | 合わせずれ検査方法、合わせずれ検査プログラム、合わせずれ検査装置、合わせずれ検査装置選択方法、合わせずれ検査装置選択プログラム、及び合わせずれ検査装置選択システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20151102 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160831 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170523 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20170605 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170627 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170802 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180130 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180312 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180410 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180509 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6338929 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |