JP2002312414A - 半導体集積回路装置のレイアウト設計システム、配線設計方法、配線設計プログラム及び半導体集積回路装置の製造方法 - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】 様々な配線幅、配線交差条件が発生する実際
の配線処理において、高速かつ効率的に任意形状のバイ
アを用いた配線方法を選択する。 【解決手段】 基本バイア形状リストが登録されたライ
ブラリ情報記憶装置と、ライブラリ情報に登録された基
本バイア形状リストの各バイア形状に対して最適な配線
終端処理を示したテクノロジーデータベース記憶装置
と、ライブラリ情報記憶装置とテクノロジーデータベー
ス記憶装置を参照して、最適な配線処理を選択する中央
処理制御装置を有する。レイアウト設計システムは、予
め、基本バイア形状リストが登録されたライブラリ情報
記憶装置から、基本バイア形状リストの各バイア形状に
対して最適な配線終端処理を示したテクノロジーデータ
ベース記憶装置を作成する。異なる配線を接続する場
合、テクノロジーデータベース記憶装置を参照して、最
適な終端処理方法、及び最適なバイアを選択する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はＣＡＤによる配線パ
ターンの自動選択を容易にした半導体集積回路装置のレ
イアウト設計システム、特に斜め配線パターンの終端レ
イアウトの設計を行う半導体集積回路装置のレイアウト
設計システム、配線設計方法及び配線設計プログラム、
更に配線設計システム、配線設計方法及び配線設計プロ
グラムを用いた半導体集積回路装置の製造方法に関す
る。

【０００２】

【従来の技術】ＬＳＩ技術の進歩により回路が大規模化
されるにつれ、回路の論理設計量も膨大になってくる。
そこで、計算機を有効に利用できる論理設計法として、
ＣＡＤ（計算機利用設計）による論理設計が行われてい
る。

【０００３】ＣＡＤ上で、水平方向及び垂直方向に延び
る基準直交ラインを組み合わせた配線構造を設計する場
合、水平配線と垂直配線とが交わる交点で、それぞれの
配線が終端する場合が多々ある。現実の半導体装置で水
平配線と垂直配線とが異なる配線層に形成される場合、
水平配線と垂直配線とを３次元的に接続するバイア（Ｖ
ＩＡ）ホールが必要になる。当然、ＣＡＤによるレイア
ウト上でも、水平配線と垂直配線との終端部に、バイア
ホールに対応した接続パターンを設定しなければならな
い。

【０００４】一般に、通常の線幅Ｗを有する２つの基準
直交ラインの終端処理として、それぞれの配線の末端部
を、Ｗ／２だけ伸ばす終端処理が行われている。

【０００５】図３２は、最小線幅の基準直交配線の終端
処理を示す。図３２（ａ）において、水平配線９０１と
垂直配線９０３とが互いに交差して終端する。ＣＡＤ
は、それぞれの配線の中心線９０２、９０４が交わる点
を交点９０８として認識するが、配線が重なり合う重複
領域は認識しない。

【０００６】現実の半導体装置で、水平配線９０１が下
層に形成され、垂直配線９０２が上層に形成されるとす
ると、２つの配線をバイアホールを用いて立体的に接続
しなければならない。当然、レイアウト上においても、
２つの配線を接続するための接続パターン９０５を設定
しなければならない。接続パターン９０５は、下層の配
線９０１の端部で構成される下部メタル９０１ａと、上
層の配線９０３の端部９０３ａで構成される上部メタル
９０３ａと、上部メタル９０３ａと下部メタル９０１ａ
を接続する開口パターン（以下において「カットパター
ン」または単に「カット」という。）９０７を有する。

【０００７】図３２の例において、ＣＡＤは一応２つの
配線が交わると認識しているので、レイアウト上でその
交点９０８に接続パターン９０５を設定すること自体に
は問題がない。しかし、図３２（ａ）の状態では、水平
配線９０１と垂直配線９０３が重なり合う重複領域が非
常に小さいので、現実の半導体集積回路装置で接続パタ
ーン９０５に基づいてバイアホールを形成しても上下配
線層とバイアホールを埋めるメタルとの接続がうまくい
かない。

【０００８】このため、従来の半導体集積回路装置の設
計システムでは、図３２（ｂ）に示すように、水平配線
９０１と垂直配線９０３の端部を、それぞれＷ／２だけ
延長して、２つの配線がその終端部で完全に重なるよう
に処理し、図３２（ｃ）に示すように、その重複領域に
接続パターン９０５を設定するような配線終端処理を施
していた。

【０００９】図３２（ｄ）は、従来の基準直交配線の交
差する終端部での接続パターン９０５の形状を上方から
見た図である。基準直交配線の交差部に設定される接続
パターンなので、上面が正方形の形状をしている。図３
２（ｅ）は、接続パターン９０５の形状を側面から見た
図である。下部メタル９０１ａと丈夫メタル９０３ａは
カット９０７により接続されている。

【００１０】図３３は、幅広の基準直交配線が交差して
終端する従来の例を示す。主に幅広の配線は、電源配線
やクロック配線などの特殊配線であって、一般の信号線
と同様に配線終端処理を施している。幅広の水平配線９
１１と、幅広の垂直配線９１３の交差する重複領域に
は、接続パターン９１５を設定している。このとき、重
複領域が広くなった分、一つの接続パターン中に複数の
カット９１７を設けている。この場合も、水平配線９１
１と垂直配線９１１の双方をＷ／２だけ引き延ばし、重
複領域内に複数のカット９１７を有する接続パターン９
１５を完全に包含するメタルパターンを設定している。

【００１１】図３２及び３３に示す従来例のように、水
平方向及び垂直方向の基準直交配線のみを使用している
分には、ＣＡＤ上の終端処理は比較的容易であった。

【００１２】しかし、半導体回路構成の微細化が進むに
つれ、半導体回路の製造工程や構成要素を含むあらゆる
点での精度改善が望まれている。特に配線に起因する遅
延成分は、半導体回路が微細になればなるほど回路性能
に対する影響が顕著になるので、いかに遅延を低減する
かが重要な課題になってきている。

【００１３】配線による遅延は、そのほとんどが配線抵
抗によるものである。配線抵抗を低減するには、配線長
を短縮するのが最も有効である。そこで、半導体回路上
の２点間を結ぶ配線距離を短縮すべく、水平及び垂直方
向に延びる基準直交配線に加えて、斜め配線を用いるこ
とが提案されている。同時に、斜め配線層の設計レイア
ウトをＣＡＤ上で行うことが提案されている。この場
合、斜め配線層を含む配線が多層化するにつれて、例え
ば下層の基準直交配線と上層の斜め配線とを接続するた
めのバイアホールの形状や処理プロセスも工夫する必要
がある。

【００１４】本発明の発明者等は、特願平１０−１７６
２８５号及び特願平１１−１７５９３０号において、斜
め配線の線幅と膜厚を、基準直交配線の線幅及び膜厚の
それぞれ√２倍にすることによって、斜め配線自体の抵
抗を大幅に低減するとともに、異なる層の配線間を接続
するバイアホールの形状を工夫してカット面積を充分に
確保する技術を提案した。更に、回路の高速操作を実現
するために、斜め配線と基準直交配線とを組み合わせた
ツリー型のクロック供給配線経路を提案した。図３４
は、従来の斜め配線を用いた配線構造を示す図である。
図３４に示すように、水平の第１層メタル配線９２１、
垂直の第２層メタル配線９２２、水平の第３層メタル配
線９２３、斜めの第４層メタル配線９２４、第４層メタ
ル配線９２４に直行する第５層メタル配線９２５を持つ
配線を考える。第１層メタル配線９２１、第２層メタル
配線９２２、第３層メタル配線９２３がそれぞれ線幅Ｗ
を持つ時、第４層メタル配線９２４及び第５層メタル配
線９２５は線幅√２Ｗを持つ。

【００１５】本発明の発明者等は、特願平１１−３２７
３７０において、斜め配線を用いた場合、レイアウト上
で配線の終端処理方法を提案した。図３５は、従来の斜
め配線の配線終端処理を示す図である。図３５（ａ）に
示すように、水平方向に延びる最小線幅の水平配線９４
１を生成し、水平配線９４１の√２倍の線幅を有し、水
平配線９４１に対して直交しない角度で斜め方向に延び
る斜め配線９４３を生成した場合、カット９４７を持
つ。図３５（ｂ）は、カット９４７を上方から見た図
で、図３５（ｃ）は、側面から見た図である。又、図３
６は、従来の斜め配線において、最小線幅での配線の交
差構造を示す図である。図３６（ａ）に示すように、下
層に水平配線９４１を生成し、上層に斜め配線９４３を
生成した場合、接続パターン（バイア）９４５を持つ。
このとき、斜線部のメタルを削除するような配線終端処
理を施す。図３６（ｂ）は、接続パターン（バイア）９
４５を上方から見た図で、図３６（ｃ）は、側面から見
た図である。このとき、接続パターン９４５は、平行四
辺形の上部メタル９４３ａと矩形の下部メタル９４１ａ
を持つ。

【００１６】一方、従来の配置・配線システムでは、配
線に使用する基本的なＶＩＡ形状は、テクノロジー毎に
一つであった。或いは、その基本となるＶＩＡ形状一つ
（例えば、矩形形状が代表的である）を複数個用いた大
きなＶＩＡを定義又は自動生成していた。

【００１７】

【発明が解決しようとする課題】しかし、従来の斜め配
線を用いた配線方法おいては、同じ配線層における配線
の折れ曲がりの際に多くの配線スペースを消費すること
により、配線集積度の低下を招いたり、又、マスク生成
作業時のデータ量が増えるなどの問題があった。

【００１８】又、様々な配線方法が考えられる中、配線
パターンに応じて任意のＶＩＡを選択的に行い、なおか
つ、それぞれのVIA形状に適した配線終端処理を行う必
要が出てきた。

【００１９】そこで、本発明の目的は、様々な配線幅・
配線交差条件が発生する実際の配線処理において、高速
かつ効率的に任意形状のＶＩＡを用いた配線方法を選択
することのできる半導体集積回路装置のレイアウト設計
システム及び配線設計方法を提供することである。

【００２０】又、本発明の目的は、斜め配線が含まれる
場合の配線の終端処理方法より、更に配線集積度を高
め、チップサイズの削減を行うことのできる配線設計方
法を提供することである。

【００２１】

【課題を解決するための手段】本発明の第１の特徴は、
（イ）基本バイア形状リストを登録したライブラリ情報
記憶装置、（ロ）ライブラリ情報に登録された基本バイ
ア形状リストの各バイア形状に対して最適な配線終端処
理を示したリストを登録したテクノロジーデータベース
記憶装置、（ハ）ライブラリ情報記憶装置とテクノロジ
ーデータベース記憶装置に登録されたリストを参照し
て、最適な配線処理を選択し、配線設計を実行する中央
処理制御装置を有する半導体集積回路装置のレイアウト
設計システムを提供することである。中央処理制御装置
は、複数の処理制御装置によって構成されても良い。半
導体集積回路装置のレイアウト設計システムは、予め、
基本バイア形状リストが登録されたライブラリ情報記憶
装置から、基本バイア形状リストの各バイア形状に対し
て最適な配線終端処理を示したリストを登録したテクノ
ロジーデータベース記憶装置を作成する。更に、入力装
置から得られる情報に基づいて、配線の設計を行う。こ
の時、異なる配線を接続する場合、テクノロジーデータ
ベース記憶装置を参照して、最適な終端処理方法を自動
的に選択することが出来る。更に、最適な終端処理方法
に従って、最適なバイアを選択する。

【００２２】本発明の第２の特徴は、（イ）基本バイア
形状リストを作成し、ライブラリ情報記憶装置へ登録す
るステップ、（ロ）ライブラリ情報記憶装置に登録され
た基本バイア形状リストを参照して、基本バイア形状リ
ストの各バイア形状に対して最適な配線終端処理を示し
たリストを作成し、テクノロジーデータベース記憶装置
に登録するステップ、（ハ）テクノロジーデータベース
記憶装置に登録されたリストを参照して、最適な配線処
理を選択し配線処理を行うステップ、（ニ）最適なバイ
アを選択するステップとを備える配線設計方法を提供す
ることである。又、最適バイアを選択するステップは、
全ての配線終端処理に適用可能なバイアを選択するステ
ップと、バイアを選択するステップにおいて、全ての配
線終端処理に適用可能なバイアを選択できない場合、個
々の配線終端処理に最適なバイアを選択するステップを
備える。ここで、全ての配線終端処理に適用可能なバイ
アとは、あらゆる配線パターンに適用できるバイアであ
り、例えば、０°/９０°/４５°/１３５°方向の配線
に適した八角形バイアまたは任意方向の配線に適した円
のVIAのことである。

【００２３】本発明の第３の特徴は、コンピュータに、
（イ）基本バイア形状リストを作成し、ライブラリ情報
記憶装置へ登録する手順、（ロ）前記ライブラリ情報記
憶装置に登録された前記基本バイア形状リストを参照し
て、前記基本バイア形状リストの各バイア形状に対して
最適な配線終端処理を示したリストを作成し、テクノロ
ジーデータベース記憶装置に登録する手順、（ハ）前記
テクノロジーデータベース記憶装置に登録されたリスト
を参照して、最適な配線処理を選択し配線処理を行う手
順、（ニ）最適なバイアを選択する手順を実行させるた
めの配線設計プログラムを提供することである。

【００２４】本発明の第４の特徴は、（イ）第１の線幅
を有し、所定の方向に延びる第１配線を生成するステッ
プ、（ロ）第２の線幅を有し、第１配線とは異なる方向
に延び、その終端部が第１配線の終端部に重なる第２配
線を生成するステップ、（ハ）第１配線について、長手
方向に引き延ばすステップ、（ニ）第２配線について、
第２の線幅の半分の長さを、長手方向に引き延ばすステ
ップ、（ホ）第１配線の終端と第２配線の終端とが重な
り合う重複領域からはみ出る突起部を、第１配線の終端
と第２配線の終端から削除するステップ、（ヘ）第１配
線の長手方向の中心線と第２配線の長手方向の中心線と
の交点に、第１配線と第２配線とを接続する多角形の接
続パターンを設定するステップとを備える配線終端処理
方法を提供することである。第１配線及び第２配線につ
いて、長手方向に引き延ばすことにより、第１配線と第
２配線の接続に充分な重複領域を得ることが出来る。多
角形の接続パターンを設定することにより、第１配線及
び第２配線は、水平配線、鉛直配線、水平配線と鉛直配
線と直交しない斜め配線のあらゆる組み合わせに適用可
能である。ここで、斜め配線は、水平配線と鉛直配線と
直交せず、水平配線と鉛直配線に対してあらゆる角度を
持つ配線である。多角形の接続パターンの一例として、
八角形の接続パターンが挙げられる。

【００２５】第１配線と第２配線とは、例えば異なる層
の配線である。又、第１配線と第２配線とは同じ層の配
線であっても良い。

【００２６】又、第１配線について、長手方向に引き延
ばすステップにおいて、第２配線の半分の線幅の長さを
引き延ばすのが好ましい。更に、第２配線について、長
手方向に引き延ばすステップにおいて、第１配線の半分
の線幅の長さを引き延ばすことが好ましい。

【００２７】本発明の第５の特徴は、（イ）半導体基板
上に所定の方法に延びる第１の配線を形成するステッ
プ、（ロ）第１の配線層上に層間絶縁膜を形成するステ
ップ、（ハ）層間絶縁膜を貫通する多角形バイアホール
を形成するステップ、（ニ）多角形バイアホールの内部
を埋め込み、第１の配線と接続する接続用導電部を形成
するステップ、（ホ）第１配線に対して直交しない角度
を成して延び、その終端部が接続用導電部に接続される
第２配線を形成するステップを備える半導体集積回路装
置の製造方法を提供することである。

【００２８】

【発明の実施の形態】次に、図面を参照して、本発明の
実施の形態を説明する。以下の図面の記載において、同
一又は類似の部分には同一又は類似の符号を付してい
る。

【００２９】（システム構成及びその処理の内容）本発
明の実施の形態に係る半導体集積回路装置のレイアウト
設計システムの機能ブロック図を、図１に示す。本発明
のレイアウト設計システムは、入力装置１、表示装置
２、出力装置３、一時記憶装置４、ライブラリ情報記憶
装置５、テクノロジーデータベース記憶装置６、Ｐ＆Ｒ
（Place and Route：レイアウト）データベース記憶装
置７、中央処理制御装置８により構成されている。入力
装置１は、キーボード、マウス、ボイスデバイスなどに
より、表示装置２は、液晶ディスプレイ、ＣＲＴディス
プレイなどにより、出力装置３は、インクジェットプリ
ンタ、レーザープリンタなどにより構成される。一時記
憶装置４は、ＲＯＭ及びＲＡＭが組み込まれている。Ｒ
ＯＭは中央処理制御装置８において実行されるプログラ
ムを格納しているプログラムメモリ等として機能し、Ｒ
ＡＭは中央処理制御装置８におけるプログラム実行処理
中に利用されるデータ等を格納したり、作業領域として
利用されるデータメモリ等として機能する。ライブラリ
情報記憶装置５は、ＶＩＡの上面図、断面図等から得ら
れる、ＶＩＡのサイズ・形状を定義した基本ＶＩＡ形状
リストが登録されており、具体的には、図３に示すよう
なデータが登録されている。テクノロジーデータベース
記憶装置６は、それぞれのＶＩＡ形状に対して最適な配
線終端処理を示したもので、これら配線幅やＶＩＡサイ
ズをパラメータとした配線設計方法をリスト化されて登
録されており、具体的には、図４に示すようなデータが
登録されている。Ｐ＆Ｒデータベース記憶装置７は、レ
イアウト処理に関する座標データ等が登録されている。

【００３０】中央処理制御装置８は、半導体集積回路装
置のレイアウト設計システムの処理を実行する処理制御
装置で、レイアウト設計手段８ａ、配線処理手段８ｂ、
最適ＶＩＡ選択手段８ｃ等を備えている。レイアウト設
計手段８ａは、入力装置１を介して入力される情報に従
って、配線処理、レイアウト処理等のＣＡＤが持つ一般
的な処理を行う。配線処理手段８ｂは、レイアウト設計
手段８ａにおいて特に配線に関する処理手段で、詳細な
配線経路を作成し、選択されたＶＩＡ及び配線終端処理
について、設計ルール違反の判定を行う。最適ＶＩＡ選
択手段８ｃは、配線処理手段８ｂにおいて特にＶＩＡ及
び配線終端処理の選択に関する処理手段で、配線交差条
件に応じてＶＩＡを選択する。図１には表示していない
が、中央処理制御装置８は、入力装置１、表示装置２、
出力装置３、一時記憶装置４、ライブラリ情報記憶装置
５、テクノロジーデータベース記憶装置６、Ｐ＆Ｒデー
タベース記憶装置７の入出力を制御する手段も備える。

【００３１】又、図２に示すように、中央処理制御装置
８は、第１の中央処理制御装置８ｋ、第２の中央処理制
御装置８ｌ、第３の中央処理制御装置８ｍ、…と、複数
の中央処理制御装置を備え、マルチプロセッサシステム
であっても良い。この場合、第１乃至第３の中央処理制
御装置８ｋ乃至８ｍはそれぞれ、レイアウト設計手段８
ａ、配線処理手段８ｂ、最適ＶＩＡ選択手段８ｃ等を備
えても良い。或いは、それぞれの中央処理制御装置が特
定の処理手段を実行しても良い。図２は、図１に比べ
て、中央処理制御装置に対する負荷を小さくすることが
出来、より早い処理を行うことが出来る。

【００３２】図５は、レイアウト設計システムにおい
て、外部からの制御形態を示すフローチャートである。

【００３３】（イ）まず、ステップＳ１０１において、
ライブラリ情報記憶装置５の読み込みとテクノロジーデ
ータベース記憶装置６の作成を、入力装置１を介して指
示する。ここで、レイアウト設計システムは、ライブラ
リ情報記憶装置５を参照し、基本ＶＩＡ形状リストを取
得する。

【００３４】（ロ）更に、ステップＳ１０２において、
ステップＳ１０１で作成された配線終端処理方法のパタ
ーンを作成を、入力装置１を介して指示する。

【００３５】（ハ）次に、ステップＳ１０３において、
ステップＳ１０２において作成された配線終端処理パタ
ーンから、基本となるＶＩＡライブラリの指定を行い、
ステップＳ１０４において、配線終端処理方法の指定
を、入力装置１を介して行う。

【００３６】（ニ）最後に、ステップＳ１０５におい
て、テクノロジーデータベース記憶装置６を参照し、ス
テップＳ１０３及びＳ１０４で決定されたＶＩＡライブ
ラリ、配線終端処理方法に基づいて、レイアウト処理を
実行する。このとき、レイアウト処理に関するデータ
は、Ｐ＆Ｒデータベース記憶装置７に記録される。更
に、決定されたレイアウトについて、レイアウトパター
ンデータを、表示装置２或いは出力装置３に出力する。

【００３７】図６は、半導体集積回路装置のレイアウト
設計システムのレイアウト設計手段８ａのフローチャー
トである。

【００３８】（イ）まず、図５のステップＳ１０１に対
応して、ステップＳ２０１において、ライブラリ情報記
憶装置５の読み込みを行い、テクノロジーデータベース
記憶装置６の作成を行う。ここで、種々のＶＩＡの形状
のライブラリデータを読み込み、必要な配線設計方法
を、実際の配線を実行する前に作成し、ライブラリ化す
る。このとき、ライブラリデータの量を圧縮するため
に、配線交差条件、配線幅とＶＩＡ形状・サイズ等をパ
ラメータとした配線終端処理方法をパターン化して記憶
しておく。

【００３９】（ロ）次に、ステップＳ１０２に対応し
て、ステップＳ２０２において、配線終端処理パターン
の作成を行う。

【００４０】（ハ）次に、ステップＳ２０３において、
素子・ブロック・モジュールの配置処理を実行し、ステ
ップＳ２０４において、概略配線経路の作成を行う。

【００４１】（ニ）更に、ステップＳ２０４で行われた
概略配線経路に従って、ステップＳ２０５において、詳
細配線経路の作成と、最適ＶＩＡ及び配線終端処理の決
定を行う。

【００４２】（ホ）最後に、ステップＳ２０５におい
て、レイアウトパターンデータをレイアウト結果として
出力する。

【００４３】図６のステップＳ２０２乃至ステップＳ２
０６において、テクノロジーデータベース記憶装置６及
びＰ＆Ｒデータベース記憶装置７は、随時更新される。

【００４４】図７は、配線処理手段８ｂのフローチャー
トである。配線処理手段８ｂにおける処理は、図６のス
テップ２０５の詳細な処理に相当する。

【００４５】（イ）まず、ステップＳ２２１において、
Ｐ＆Ｒデータベース記憶装置７を参照して、配線領域を
決定し、概略配線経路の取り込みを行う。それに従い、
ステップＳ２２２において、詳細配線経路の作成を行
う。

【００４６】（ロ）ステップＳ２２２で得られた詳細配
線経路に基づいて、ステップＳ２２３において、最適Ｖ
ＩＡ及び配線終端処理の選択を行う。

【００４７】（ハ）次に、ステップＳ２２４において、
ステップＳ２２３で決定された最適ＶＩＡ及び配線終端
処理について、設計コストの算出を行う。

【００４８】（ニ）更に、ステップＳ２２５において、
設計ルールのチェックを行う。全ての結線について設計
ルールに違反がなかった場合は、その配線領域の処理を
完了し、ステップＳ２２６において、Ｐ＆Ｒデータベー
ス記憶装置７に設計結果の格納を行う。但し、全ての設
計ルール違反を排除できなくても、領域の中の配線コス
トの改善度合いが収束状態にある場合には、その配線領
域の処理を完了し、ステップＳ２２６において、Ｐ＆Ｒ
データベース記憶装置７に設計結果の格納を行う。ステ
ップＳ２２５において、設計ルールに違反があり、更に
設計コストの改善度合いが収束していない場合は、ステ
ップＳ２２２において、再び詳細配線経路の作成を行
う。

【００４９】図８は、最適ＶＩＡ選択手段８ｃのフロー
チャートである。最適ＶＩＡ選択手段８ｃの処理は、図
７のステップＳ２２３の詳細な処理に相当する。

【００５０】（イ）まず、ステップＳ２４１において、
入力装置１を介して八角形ＶＩＡや円形VIAなどの使用
する配線方向全てに適用可能なVIAを用いて良いか判断
させる。例えば０°/９０°/４５°/１３５°系の配線
を用いる場合で八角形ＶＩＡを用いて良い場合は、ステ
ップＳ２４２において、図９の（ａ）乃至（ｃ）に示す
ＶＩＡパターンを選択して、終了する。ステップＳ２４
１において、八角形ＶＩＡを用いない場合は、ステップ
Ｓ２４３に進む。

【００５１】（ロ）ステップＳ２４３において、下層が
直交配線であり、ステップＳ２４５において、上層が直
交配線であると判定された場合は、ステップＳ２４６に
おいて、図９のＶＩＡパターン（ｄ）を選択する。

【００５２】（ハ）ステップＳ２４３において、下層が
直交配線であり、ステップＳ２４５において、上層が直
交配線でないと判定された場合は、ステップＳ２４７に
おいて、図９のＶＩＡパターン（ｅ）を選択する。

【００５３】（ニ）ステップＳ２４３において、下層が
直交配線でなく、ステップＳ２４４において、上層が直
交配線でないと判定された場合は、ステップＳ２４９に
おいて、図９のＶＩＡパターン（ｆ）を選択する。

【００５４】（ホ）ステップＳ２４３において、下層が
直交配線でなく、ステップＳ２４４において、上層が直
交配線であると判定された場合は、ステップＳ２４８に
おいて、図９のＶＩＡパターン（ｇ）を選択する。

【００５５】本発明では、配線処理前にテクノロジーデ
ータベース記憶装置６の作成を行うことにより、配線処
理を円滑に行うことが出来る。

【００５６】又、本発明では、最適ＶＩＡ選択手段８ｃ
において、八角形ＶＩＡを用いるか否かを判断させてい
たが、配線経路の作成を行う以前に、八角形ＶＩＡを用
いるか否かを判断しても良い。例えば、図６のステップ
Ｓ２０１において、テクノロジーデータベース記憶装置
６を作成する時に、八角形ＶＩＡを用いるか否かの判断
をさせても良い。この場合、テクノロジーデータベース
記憶装置６に登録される配線終端処理パターンの数を削
減することが出来るので、より円滑な配線処理を行うこ
とが出来る。

【００５７】図９のＶＩＡパターン（ａ）乃至（ｇ）に
ついて、詳細な説明を第１乃至第８の実施の形態におい
て説明する。

【００５８】（第１の実施の形態）第１の実施の形態に
おいては、異なる層の配線において、矩形ＶＩＡを用い
る場合の配線設計方法の実施の形態を説明する。

【００５９】図１０（ａ）は、第１の実施の形態に係る
配線設計方法によってＣＡＤ上に作成された配線レイア
ウトを示す平面図である。まず、下層に水平方向に延び
る最小線幅の水平配線１１を生成する。次いで、上層に
水平配線１１の√２倍の線幅を有し、水平配線１１に対
して直交しない角度（第１の実施の形態においては４５
°の角度）で斜め方向に延びる斜め配線１３を生成す
る。なお、図１０と対称な角度、即ち水平配線１に対し
て１３５°の角度で斜め方向に延びる斜め配線１３であ
っても良いことは勿論である。水平配線１１の長手方向
の中心線１２と斜め配線１３の長手方向の中心線１４と
の交点に交点１８を持つ。水平配線１１の端部は、交点
１８から水平配線１１の線幅の√２／２倍の長さを引き
延ばして終端する。斜め配線１３の端部は、交点１８か
ら水平配線１１の線幅の１／２倍の長さを引き延ばして
終端する。

【００６０】斜め配線１３の終端部は、水平配線１１の
終端部に重なり合い、重複領域を形成する。この重複領
域において、交点１８に水平配線１１と斜め配線１３と
を接続する接続パターン（バイア）１５を設定する。こ
の接続パターンは通常バイア（ＶＩＡ）と呼ばれ、実際
の半導体集積回路装置のバイアホールに対応する。

【００６１】第１の実施の形態に係る配線設計方法にお
いては、図１０（ａ）に示す冗長部分の削除を行う。即
ち、図１０（ｂ）に示すように、斜め配線１３の終端部
において、斜線部を削除する。これにより、図１０
（ｃ）に示すような、終端処理後の形状が得られる。

【００６２】上層メタル及び下層メタルの形状は図１０
（ａ）に示す正方形の形状に限らず、長方形であっても
良い。又、水平配線１１及び斜め配線１３の各々の長手
方向及び幅方向の辺に矩形のメタル領域の各辺が沿った
（一致した）形状以外にも、配線幅より広くなるように
フリンジを持たせるなどしても良い。 図１０（ａ）に
示されるように、接続パターン１５の上層メタルは、斜
め配線１３の端部の正方形領域を利用しており、下層メ
タルは、水平配線１１の端部の正方形領域を利用してい
る。カット１７は、上層メタルと下層メタルとの重複領
域内に設定されている。

【００６３】図１０（ｄ）及び（ｅ）は、ＥＤＡ（配置
配線ツール）での接続パターン１５Ａの形状を定義する
上面図と断面図である。図１０（ｄ）において、接続パ
ターン１５の最も内側のクロスマーク入りの正方形が、
カットパターン１７である。接続パターン１５の一辺
は、水平配線１１の線幅を持ち、対角線は、水平配線１
１の√２倍の長さを持つ。カットパターンは、実際の半
導体集積回路装置で、水平配線１１と斜め配線１３とを
接続するために、ドープド・ポリシリコン、タングステ
ン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）等の高
融点金属、又はこれらのシリサイド（ＷＳｉ２、ＭｏＳ
ｉ２、ＴｉＳｉ２）等の接続用導電部材が埋め込まれる
バイアホールのカットを表わす。以下、レイアウト上の
カットパターンを単に「カット」と称する。又、図１０
（ｅ）に示すように、接続パターン１５は、上層と下層
に水平配線１１の線幅と同じメタルを持ち、上層メタル
及び下層メタルは、カット１７により接続されている。
カット１７は、上層メタルによって完全に塞がれてい
る。この構成によって、現実のプロセスにおける高温処
理工程で、下層メタルが溶け出るのを防止することが出
来る。

【００６４】図１０に示したパターンの配線設計方法の
第１の特徴は、配線の終端部において、水平配線１１と
斜め配線１３とが充分に重なり合っており、かつ、配線
の輪郭からはみ出す突起がないことである。配線の輪郭
からはみ出る部分がないので、隣接する配線間の結合容
量の増加や、対基板容量に対する悪影響がほとんどな
い。更に、斜め配線での配線リソースの無駄もない。特
に、図１０（ｃ）に示すように、突起部がないことによ
って、水平配線１１の側近に配線を行うことが出来る。

【００６５】図１０に示したパターンの配線設計方法の
第２の特徴は、接続パターン１５の形状を矩形のみで形
成できることである。このように同一マスク上で直交ラ
インのみを使う作図は、平行四辺形や菱形など、直角以
外の斜め線を組み合わせて使用する場合に比べて、デー
タ量が非常に少なくて済む。

【００６６】又、この配線設計方法によれば、製造され
る半導体集積回路装置において、下層メタルの溶融を防
止できる。更に、上層の斜め配線１３と下層の水平配線
１１とが確実に接続される。斜め配線を用いているの
で、目的の箇所（例えばフリップフロップ）への信号到
達速度を短縮することが出来る。

【００６７】（第２の実施の形態）第２の実施の形態に
おいては、異なる層の配線において、矩形ＶＩＡを用
い、特に斜め配線が幅広配線の場合の配線設計方法の実
施の形態を説明する。

【００６８】図１１（ａ）乃至（ｄ）は、第２の実施の
形態に係る配線設計方法によってＣＡＤ上に作成された
配線レイアウトを示す図である。

【００６９】図１１（ａ）に示すように、下層に水平方
向に延びる水平配線２１と、水平配線２１に直交する鉛
直配線２６を生成する。次に、上層に水平配線２１及び
鉛直配線２６に直交しない角度で斜め方向に延び、幅広
線幅を有する斜め配線２３を生成する。水平配線２１、
鉛直配線２６及び斜め配線２３の終端部は一致し、この
部分に接続パターン（バイア）２５が設定される。この
場合、斜め配線２３の終端部の斜線部分を削除し、接続
パターン（バイア）２５を設定する。

【００７０】図１１（ｂ）に示すように、下層に水平方
向に延びる水平配線３１ａ及び水平配線３１ｂを生成す
る。次に、上層に水平配線３１ａ及び３１ｂに直交しな
い角度で幅広の斜め方向に延びる斜め配線３３を生成す
る。この場合、斜め配線３３の終端部の斜線部分を削除
し、接続パターン（バイア）３５を設定する。図１１
（ｂ）においては、水平配線３１ａと斜め配線３３の終
端部が重複する部分に接続パターン（バイア）３５ａ及
び３５ｂを、水平配線３１ｂと斜め配線３３の終端部が
重複する部分に接続パターン（バイア）３５ｃを設定す
るのが好ましい。

【００７１】図１１（ｃ）に示すように、下層に水平方
向に延びる水平配線４１を生成する。次に上層に水平配
線４１に直交しない角度で幅広の斜め方向に延びる斜め
配線４３を生成する。水平配線４１及び斜め配線４３の
終端部は一致し、この部分に接続パターン（バイア）４
５が設定される。この場合、斜め配線４３の終端部の斜
線部分を削除し、接続パターン（バイア）４５を設定す
る。

【００７２】図１１（ｄ）に示すように、下層に水平方
向に延びる水平配線５１ａ及び水平配線５１ｂを生成す
る。次に、上層に水平配線５１ａ及び５１ｂに直交しな
い角度で幅広の斜め方向に延びる斜め配線５３を生成す
る。この場合、斜め配線５３の終端部の斜線部分を削除
し、接続パターン（バイア）５５を設定する。水平配線
５１ａと斜め配線５３が重複する部分に接続パターン
（バイア）５５ａ及び５５ｃを設定し、水平配線５１ｂ
と斜め配線５３が重複する部分に接続パターン（バイ
ア）５５ｄ及び５５ｆを設定する。又、斜め配線５３の
線幅に応じて、接続パターン（バイア）５５ａと５５ｃ
の中間部、接続パターン（バイア）５５ｄ及び５５ｆの
中間部に、更に接続パターン（バイア）５５ｂ及び５５
ｅを設定しても良い。図１１（ｄ）の例では、中間部に
一つのバイアを設定したが、斜め配線５３の線幅に応じ
て、バイアを設定しなくても良いし、２つ以上のバイア
を設定しても良い。

【００７３】（第３の実施の形態）第３の実施の形態に
おいては、同じ層の配線において、矩形ＶＩＡを用い、
特に斜め配線が幅広配線の場合の配線設計方法の実施の
形態を説明する。

【００７４】図１２（ａ）は、第３の実施の形態に係る
配線設計方法によってＣＡＤ上に作成された配線レイア
ウトを示す平面図である。まず、水平方向に延びる水平
配線６１を生成する。次いで、水平配線６１に比べて幅
広線幅を有し、水平配線６１に対して直交しない角度で
斜め方向に延びる斜め配線６３を生成する。水平配線６
１の長手方向の中心線６２と斜め配線６３の長手方向の
中心線６４との交点に交点６８を持つ。水平配線６１の
端部は、交点６８から斜め配線の線幅の１／２倍の長さ
を引き延ばして終端する。斜め配線６３の端部は、水平
配線の線幅の１／２倍の長さを引き延ばして終端する。
斜め配線６３の終端部は、水平配線６１の終端部に重な
り合い、重複領域を形成する。この重複領域において、
交点６８に水平配線６１と斜め配線６３とを接続するタ
ーンバイア６５を設定する。

【００７５】第３の実施の形態に係る配線設計方法にお
いては、冗長部分の削除を行う。即ち、図１２（ａ）に
示すように、斜め配線６３の終端部において、斜線部を
削除する。これにより、図１２（ｂ）に示すような、終
端処理後の形状が得られる。

【００７６】図１２に示したパターンの配線設計方法の
第１の特徴は、配線の終端部において、水平配線６１と
斜め配線６３とが充分に重なり合っており、かつ、配線
の輪郭からはみ出す突起がないことである。配線の輪郭
からはみ出る部分がないので、隣接する配線間の結合容
量の増加や、対基板容量に対する悪影響がほとんどな
い。更に、斜め配線での配線リソースの無駄もない。特
に、図１２（ｂ）に示すように、突起部がないことによ
って、水平配線６１の側近に配線を行うことが出来る。

【００７７】図１２に示したパターンの配線設計方法の
第２の特徴は、ターンバイア６５の形状を矩形のみで形
成できることである。このように同一マスク上で直交ラ
インのみを使う作図は、平行四辺形や菱形など、直角以
外の斜め線を組み合わせて使用する場合に比べて、デー
タ量が非常に少なくて済む。

【００７８】第３の実施の形態の変形例として、同じ層
の配線において、矩形ＶＩＡを用い、特に水平配線が幅
広配線の場合の配線設計方法の実施の形態を説明する。

【００７９】図１３（ａ）は、第３の実施の形態の変形
例に係る配線設計方法によってＣＡＤ上に作成された配
線レイアウトを示す平面図である。まず、水平方向に延
びる幅広線幅を有する水平配線７１を生成する。次い
で、水平配線７１に比べて狭い線幅を有し、水平配線７
１に対して直交しない角度で斜め方向に延びる斜め配線
７３を生成する。水平配線７１の長手方向の中心線７２
と斜め配線７３の長手方向の中心線７４との交点に交点
７８を持つ。水平配線７１の端部は、交点７８から斜め
配線７３の線幅の１／２倍の長さを引き延ばして終端す
る。斜め配線７３の端部は、交点７８から水平配線７１
の線幅の１／２倍の長さを引き延ばして終端する。斜め
配線７３の終端部は、水平配線７１の終端部に重なり合
い、重複領域を形成する。この重複領域において、交点
７８に水平配線７１と斜め配線７３とを接続するターン
バイア７５を設定する。

【００８０】第３の実施の形態の変形例においては、冗
長部分の削除を行う。即ち、図１３（ａ）に示すよう
に、水平配線７１の終端部及び斜め配線７３の終端部に
おいて、斜線部を削除する。これにより、図１３（ｂ）
に示すような、終端処理後の形状が得られる。

【００８１】（第４の実施の形態）第４の実施の形態に
おいては、同じ層の配線の場合の配線設計方法の実施の
形態を説明する。

【００８２】図１４（ａ）は、第４の実施の形態に係る
配線設計方法によってＣＡＤ上に作成された配線レイア
ウトを示す平面図である。まず、水平方向に延びる最小
線幅の第１の水平配線８１ａを生成する。次いで、第１
の水平配線８１ａを同じ線幅を有し、第１の水平配線８
１ａに対して直交しない角度で斜め方向に延びる第１の
斜め配線８３ａを生成する。第１の水平配線８１ａの長
手方向の中心線８２ａと第１の斜め配線８３ａの長手方
向の中心線８４ａの交点に交点８８ａを持つ。第１の水
平配線８１ａの端部は、第１の斜め配線８１ａの線幅の
１／２倍の長さを引き延ばして終端する。第１の斜め配
線８３ａの端部は、交点８８ａから第１の水平配線８１
ａの線幅の１／２倍の長さを引き延ばして終端する。第
１の斜め配線８３ａの終端部は、第１の水平配線８１ａ
の終端部に重なり合い、重複領域を形成する。この重複
領域において、交点８８ａに第１の水平配線８１ａと第
１の斜め配線８３ｂを接続する第１のターンバイア８５
ａを設定する。更に、第１の水平配線８１ａの終端部及
び第１の斜め配線８３ａの終端部において、斜線部を削
除する。

【００８３】又、水平方向に延びる最小線幅の第２の水
平配線８１ｂを生成する。次いで、第２の水平配線８１
ｂの√２倍の線幅を有し、第２の水平配線８１ｂに対し
て直交しない角度で斜め方向に延びる第２の斜め配線８
３ｂを生成する。第２の水平配線８１ｂの長手方向の中
心線８２ｂと第２の斜め配線８３ｂの長手方向の中心線
８４ｂの交点に交点８８を持つ。第２の水平配線８１ｂ
の端部は、交点８８ｂから第２の斜め配線８３ｂの線幅
の１／２倍引き延ばして終端する。第２の斜め配線８３
ｂの端部は、交点８８ｂから第２の水平配線８１ｂの線
幅の１／２倍の長さを引き延ばして終端する。第２の斜
め配線８３ｂの終端部は、第２の水平配線８１ｂの終端
部に重なり合い、重複領域を形成する。この重複領域に
おいて、交点８８ｂに第２の水平配線８１ｂと第２の斜
め配線８３ｂを接続する第２のターンバイア８５ｂを設
定する。更に、第２の斜め配線８３ｂの終端部におい
て、斜線部を削除する。

【００８４】これにより、図１４（ｂ）に示すような、
終端処理後の形状が得られる。

【００８５】図１４に示したパターンの配線設計方法の
特徴は、配線の終端部において、水平配線８１ａ及び８
１ｂと斜め配線８３ａ及び８３ｂとが充分に重なり合っ
ており、かつ、配線の輪郭からはみ出す突起がないこと
である。配線の輪郭からはみ出る部分がないので、隣接
する配線間の結合容量の増加や、対基板容量に対する悪
影響がほとんどない。更に、斜め配線での配線リソース
の無駄もない。

【００８６】第４の実施の形態の変形例として、同じ層
の配線において、矩形ＶＩＡを用い、特に水平配線が幅
広配線の場合の配線設計方法の実施の形態を説明する。

【００８７】図１５（ａ）は、第４の実施の形態の変形
例に係る配線設計方法によってＣＡＤ上に作成された配
線レイアウトを示す平面図である。まず、水平方向に延
びる幅広線幅を有する水平配線９１を生成する。次い
で、水平配線９１に比べて狭い線幅を有し、水平配線９
１に対して直交しない角度で斜め方向に延びる斜め配線
９３を生成する。水平配線９１の長手方向の中心線９２
の終端部と斜め配線９３の長手方向の中心線９４の交点
に交点９８を持つ。水平配線９１の端部は、交点９８か
ら斜め配線９３の線幅の１／２倍の長さを引き延ばして
終端する。斜め配線９３の端部は、交点９８から水平配
線９１の線幅の１／２倍の長さを引き延ばして終端す
る。斜め配線９３の終端部は、水平配線９１の終端部に
重なり合い、重複領域を形成する。この重複領域におい
て、交点９８に水平配線９１と斜め配線９３とを接続す
るターンバイア９５を設定する。

【００８８】第４の実施の形態の変形例においては、冗
長部分の削除を行う。即ち、図１５（ａ）に示すよう
に、水平配線９１の終端部及び斜め配線９３の終端部に
おいて、斜線部を削除する。これにより、図１５（ｂ）
に示すような、終端処理後の形状が得られる。

【００８９】（第５の実施の形態）第５の実施の形態に
おいては、異なる層の配線において、矩形ＶＩＡを用
い、特に水平配線と斜め配線が幅広配線の場合の配線設
計方法の実施の形態を説明する。

【００９０】図１６（ａ）は、第５の実施の形態に係る
配線設計方法によってＣＡＤ上に作成された配線レイア
ウトを示す図である。図１１（ａ）に示すように、下層
に水平方向に延び、幅広線幅を有する水平配線１０１を
生成する。次に、上層に水平配線１０１に直交しない角
度で斜め方向に延び、幅広線幅を有する斜め配線１０３
を生成する。水平配線１０１及び斜め配線１０３は、同
じ線幅であっても良いし、異なっても良い。水平配線１
０１の長手方向の中心線１０２と斜め配線１０３の長手
方向の中心線１０４の交点に交点１０８を持つ。水平配
線１０１の端部は、交点１０８から斜め配線１０３の線
幅の１／２倍の長さを引き延ばして終端する。斜め配線
１０３の端部は、交点１０８から水平配線１０１の線幅
の１／２−倍の長さを引き延ばして終端する。図１６
（ｂ）に示すように、水平配線１０１及び斜め配線１０
３の終端部は一致し、この部分に重複部分が設定され
る。この場合、斜め配線１０３の終端部の斜線部分を削
除し、重複部分において、複数の接続パターン（バイ
ア）１０５を設定する。設定される接続パターン（バイ
ア）１０５の数は、重複部分の大きさに依存する。これ
により、図１６（ｃ）に示す様な、終端処理後の形状が
得られる。

【００９１】（第６の実施の形態）第６乃至第８の実施
の形態においては、０°/９０°/４５°/１３５°方向
の配線を用いる場合に最適な八角形ＶＩＡを用いる場合
の、水平配線と斜め配線の配線設計方法の実施の形態を
説明する。

【００９２】図１７（ａ）は、第７の実施の形態に係る
配線設計方法によってＣＡＤ上に作成された配線レイア
ウトを示す図である。まず、下層に最小線幅を有し、水
平方向に延びる水平配線１１１を生成する。次いで、上
層に水平配線１１１と同じ線幅を有し、水平配線１１１
に対して直交しない角度で斜め方向に延びる斜め配線１
１３を生成する。水平配線１１の長手方向の中心線１１
２と斜め配線１１３の投げて方向の中心線１１４との交
点に交点１１８を持つ。水平配線１１１の端部は、斜め
配線１１３の線幅の１／２倍の長さを引き延ばして終端
する。斜め配線１１３の端部は、水平配線１１１の線幅
の１／２倍の長さを引き延ばして終端する。斜め配線１
１３の終端部は、水平配線１１１の終端部に重なり合
い、重複領域を形成する。この重複領域において、交点
１１８に水平配線１１１と斜め配線１１３を接続する接
続パターン（バイア）１１５を設定する。更に、水平配
線１１１の終端部及び斜め配線１１３の終端部におい
て、斜線部を削除する。これにより、接続パターン（バ
イア）１１５は、八角形を形成する。これにより、図１
７（ｄ）に示すような、終端処理後の形状が得られる。

【００９３】図１７（ｂ）及び（ｃ）は、ＥＤＡ（配置
配線ツール）での接続パターン（バイア）１１５の形状
を定義する上面図及び側面図である。図１７（ｂ）にお
いて、接続パターン（バイア）１１５の最も内側の八角
形が、カット１１７である。又、図１７（ｃ）に示すよ
うに、接続パターン（バイア）１１５は、上層と下層に
水平配線１１１及び斜め配線１１３の線幅と同じメタル
を持ち、上層メタル及び下層メタルは、カット１１７に
より接続されている。カット１１７は、上層メタルによ
って完全に塞がれている。この構成によって、現実のプ
ロセスにおける高温処理工程で、下層メタルが溶け出る
のを防止することが出来る。

【００９４】図１８（ａ）は、第６の実施の形態の変形
例によってＣＡＤ上に作成された配線レイアウトを示す
図である。まず、下層に最小線幅を有し、水平方向に延
びる水平配線１２１を生成する。次いで、上層に水平配
線１２１の√２倍の線幅のを有し、水平配線１２１に対
して直交しない角度で斜め方向に延びる斜め配線１２３
を生成する。水平配線１２１の長手方向の中心線１２２
と斜め配線１２３の長手方向の中心線１２４の交点に、
交点１２８を持つ。水平配線１２１の端部は、斜め配線
１２３の線幅の１／２倍の長さを引き延ばして終端す
る。斜め配線１２３の端部は、水平配線１２１の線幅の
１／２倍の長さを引き延ばして終端する。斜め配線１２
３の終端部は、水平配線１２１の終端部に重なり合い、
重複領域を形成する。この重複領域において、交点１２
８に水平配線１２１と斜め配線１２３を接続する接続パ
ターン（バイア）１２５を設定する。更に、水平配線１
２１の終端部及び斜め配線１２３の終端部において、斜
線部を削除する。これにより、接続パターン（バイア）
１２５は、八角形を形成する。これにより、図１８
（ｄ）に示すような、終端処理後の形状が得られる。

【００９５】図１８（ｂ）及び（ｃ）は、ＥＤＡ（配置
配線ツール）での接続パターン（バイア）１２５の形状
を定義する上面図及び側面図である。図１８（ｂ）にお
いて、接続パターン（バイア）１２５の最も内側の八角
形が、カット１２７である。又、図１８（ｃ）に示すよ
うに、接続パターン（バイア）１２５は、上層と下層に
水平配線１２１と同じ線幅のメタルを持ち、上層メタル
及び下層メタルは、カット１２７により接続されてい
る。

【００９６】図１７及び図１８に示したパターンの配線
設計方法の第１の特徴は、配線の終端部において、水平
配線１１１及び１２１と斜め配線１１３及び１２３とが
充分に重なり合っており、かつ、配線の輪郭からはみ出
す突起がないことである。配線の輪郭からはみ出る部分
がないので、隣接する配線間の結合容量の増加や、対基
板容量に対する悪影響がほとんどない。更に、斜め配線
での配線リソースの無駄もない。特に、図１７（ｄ）及
び図１８（ｄ）に示すように、突起部がないことによっ
て、水平配線１１１及び１２１の側近に配線を行うこと
が出来る。

【００９７】（第７の実施の形態）第７の実施の形態に
おいては、同じ層の配線において八角形ＶＩＡを用いる
場合の、水平配線と斜め配線の配線設計方法の実施の形
態を説明する。

【００９８】図１９（ａ）は、第７の実施の形態に係る
配線設計方法によって、ＣＡＤ上に作成された配線レイ
アウトを示す図である。まず、最小線幅を有し、水平方
向に延びる水平配線１３１を生成する。次いで、水平配
線１３１と異なる線幅を有し、水平配線１３１に対して
直交しない角度で斜め方向に延びる斜め配線１３３を生
成する。水平配線１３１の長手方向の中心線１３２と斜
め配線１３３の長手方向の中心線１３４の交点に、交点
１３８を持つ。水平配線１３１の端部は、斜め配線１３
３の線幅の１／２倍の長さを引き延ばして終端する。斜
め配線１３の端部は水平配線１３１の線幅の１／２倍の
長さを引き延ばして終端する。斜め配線１３３の終端部
は、水平配線１３１の終端部に重なり合い、重複領域を
形成する。この重複領域において、交点１３８に水平配
線１３１と斜め配線１３３を接続するターンバイア１３
５を設定する。更に、水平配線１３１の終端部及び斜め
配線１３３の終端部において、斜線部を削除する。これ
により、ターンバイア１３５は、八角形を形成する。こ
れにより、図１９（ｂ）に示すような、終端処理後の形
状が得られる。

【００９９】（第８の実施の形態）第８の実施の形態に
おいては、３層以上の分岐配線において八角形ＶＩＡを
用いる場合の、水平配線、鉛直配線及び斜め配線の配線
設計方法の実施の形態を説明する。

【０１００】図２０（ａ）は、第８の実施の形態に係る
配線設計方法によってＣＡＤ上に作成された配線レイア
ウトを示す図である。まず、第２層に最小線幅を有し、
鉛直方向に延びる鉛直配線１４５を生成する。次いで、
第３層に最小線幅を有し、水平方向に延びる水平配線１
４１を生成する。次いで、第４層に最小線幅と異なる線
幅を有し、水平配線１４１及び鉛直配線１４５に対して
直交しない角度で斜め方向に延びる斜め配線１４３を生
成する。水平配線１４１の長手方向の中心線１４２、鉛
直配線１４５の長手方向の中心線１４６及び斜め配線１
４３の長手方向の中心線１４４の交点に、交点１４８を
持つ。水平配線１４１及び鉛直配線１４５は、交点１４
８から斜め配線１４３の線幅の１／２倍の長さを引き延
ばして終端する。斜め配線１４３は、水平配線１４１及
び鉛直配線１４５の線幅の１／２倍の長さを引き延ばし
て終端する。斜め配線１４３の終端部は、水平配線１４
１及び鉛直配線１４５の終端部に重なり合い、重複領域
を形成する。この重複領域において、交点１４８に水平
配線１４１、鉛直配線１４５及び斜め配線１４３を接続
する接続パターン（バイア）１４５を設定する。更に、
水平配線１４１、鉛直配線１４５及び斜め配線１４３の
終端部において、斜線部を削除する。これにより、接続
パターン（バイア）１４８は、八角形を形成する。これ
により、図１８（ｂ）に示すような、終端処理後の形状
が得られる。

【０１０１】第７乃至第８の実施の形態で説明したよう
に、八角形バイアは、あらゆるパターンの配線におい
て、用いることが出来る。八角形バイアは、矩形バイ
ア、菱形バイア及び平行四辺形バイアに比べて、配線リ
ソースの無駄がなく、最小面積のバイアによって、配線
を接続することが出来る。

【０１０２】（半導体集積回路の製造方法）以下におい
て、上述した自動設計方法によるレイアウトに基づいて
製造したマスクを用いて、斜め配線構造を半導体基板上
に形成し、半導体集積回路を製造する例を示す。

【０１０３】図２１は、上述した配線設計方法によるレ
イアウトを用いて半導体基板上に設けられた半導体集積
回路の一部（以下において、「セル」という。）１７０
の概略平面図である。セル１７０のトランジスタ領域７
２に、斜め配線１７３と基準直交配線（水平配線１７１
を含む）とが混在する斜め配線構造が模式的に示されて
おり、詳細な配線構造等は省略されている。

【０１０４】この斜め配線構造を作成するためには、前
述した配線パターンの自動設計方法によって生成された
マスクパターンの設計データを、光露光装置、電子ビー
ム露光装置、Ｘ線露光装置等のパターンジェネレータの
計算機に入力し、この設計データを用いて所定の露光用
マスク（レチクル）を描画すれば良い。レチクルは、工
程や半導体集積回路の内容に応じて１０枚乃至数１０
枚、もしくはそれ以上作成される。図２２は、このよう
な複数枚のレチクルセットの一部から３枚のレチクルを
取り出し、露光用マスクセット１７５として示す。便宜
上、各マスクのマスクパターンの一部のみを示す。

【０１０５】図２２に示したマスクセット１７５は、第
１マスク１７５Ａ、第２マスク１７５Ｂ、及び第３マス
ク１７５Ｃを含む。第１マスク１７５Ａは、石英ガラス
等のマスク基板上に、水平方向に延びる水平配線パター
ン（第１層配線）１７６Ａとなる不透明パターン（遮光
領域）１７６Ａが、クロム（Ｃｒ）膜等により形成され
ている。第２マスク１７５Ｂは、不透明領域中にバイア
ホールのカットパターンとなる開口部１７６Ｂを有す
る。第３マスク７５Ｃは、水平配線パターンと４５°又
は１３５°の角度を成して斜め方向に延びる斜め配線パ
ターン１７６Ｃからなる不透明パターンを有する。第
１、第２、第３のマスクを重ねた場合に、斜め配線パタ
ーン１７６Ｃの終端部と、カットパターン１７６Ｂの位
置と、水平配線パターン１７６Ａの終端部とが重なり合
うように設計データが構成されている。

【０１０６】図２２に示すマスクセット１７５を含む一
連のマスクセット（レチクルセット）を用いて、図２１
に示すような斜め配線構造を実現することが出来る。ト
ランジスタ部や他の配線構造の形成のために、更に他の
マスクセットが必要であることはいうまでもないが、こ
れらのマスクセットについては説明を省略する。

【０１０７】図２３は、このような斜め配線構造を有す
る半導体集積回路装置の一部を模式的に示す断面図であ
る。斜め配線構造１８０は、Ｓｉ基板１９０上の第１層
間絶縁膜１９１の上に、水平方向又は垂直方向に延びる
基準直交配線１８１と、基準直交配線１８１の上部に位
置する第２層間絶縁層１９４と、第２層間絶縁層１９４
の上部に位置し、基準直交線配線１８１と４５°又は１
３５°の角度を成して斜め方向に伸びる斜め配線からな
る斜め配線層１８３と、基準直交配線１８１と斜め配線
１８３とを接続すべく、絶縁層１８２を貫通して形成さ
れたバイアホール１８５と、バイアホールに埋め込まれ
た接続用導電部材とを含む。斜め配線層１８３の上には
パッシベーション膜又は第３層間絶縁膜１９９が形成さ
れている。

【０１０８】バイアホール１８５と接続用導電部材と
で、接続用導電部を形成する。接続用導電部は、少なく
とも、基準直交配線１８１の長手方向の中心線と斜め配
線１８３の長手方向の中心線との交点を含む１以上の位
置に形成され得る。

【０１０９】なお、ここで第１、第２層間絶縁膜と称し
ているのは説明の便宜であり、実際はこの下に更に別の
層間絶縁膜や下層の金属配線膜が含まれてもかまわな
い。

【０１１０】図２４は、図２２に示すマスクセット１７
５を用いて、図２３の斜め配線構造１８０を形成する工
程を示す図である。

【０１１１】（イ）まず、図２４（ａ）に示すように、
酸化膜（ＳｉＯ２）等の層間絶縁膜１９１に覆われたＳ
ｉ基板１９０上に、Ａｌ合金等の第１層金属膜１９２を
スパッタリングや真空蒸着により堆積する。更にポジ型
レジスト１９３をスピンコートし、第１金属膜１９２を
覆う。

【０１１２】（ロ）次に、このＳｉ基板１９０を、ステ
ッパ等の露光装置の露光ステージに配置し、水平配線パ
ターンを有するレチクル（第１マスク）１７５Ａを用い
て、ポジ型レジスト１９３を露光し、現像する。この結
果、図２４（ｂ）に示すように、水平配線パターン部分
のレジストが残る。

【０１１３】（ハ）この状態のフォトレジストのパター
ンをマスクとして用いて、第１層金属膜１９２を反応性
イオンエッチング（ＲＩＥ）等によりエッチングし、そ
の後、レジストを除去する。これにより、図２４（ｃ）
に示すように水平配線１８２が形成される。

【０１１４】（ニ）次に、水平配線１８１の上に、酸化
膜、ＰＳＧ、ＢＰＳＧ等の第２層間絶縁膜１９４をＣＶ
Ｄ法等により堆積する。そして図２４（ｄ）に示すよう
に、第２層間絶縁膜１９４を、ポジ型レジスト１９５で
覆う。ポジ型レジストの代わりにネガ型レジスト１９５
を用いる場合には、図２２（ｂ）に示す第２マスク１７
５Ｂは白黒を反転したマスクになることは勿論である。

【０１１５】（ホ）再び、露光装置の露光ステージにＳ
ｉ基板１９０を導入し、第２マスク１７５Ｂを用いてカ
ットパターンを露光、現像する。図２４（ｅ）に示すよ
うに、カットの開口パターンに対応するレジストだけが
除去されたフォトレジストのパターンが出来る。このフ
ォトレジストをマスクとして、ＲＩＥ等のエッチングに
より、第２層間絶縁膜１９４にバイアホール１９６が形
成される。

【０１１６】（ヘ）その後、ポジ型レジスト１９５を除
去し、図２４（ｆ）に示すように、ＣＶＤ法、スパッタ
リング法、真空蒸着法などを用いて、バイアホール１９
６の内部にタングステン（Ｗ）等の接続用導電部材を埋
め込む。その後、化学機械研磨（ＣＭＰ）法等を用いて
表面を平坦化する。

【０１１７】（ト）図２４（ｇ）に示すように、第２層
間絶縁膜１９４及び接続用導電部材の上に、Ａｌ合金等
の第２層金属膜１９７をスパッタリングや真空蒸着で形
成する。更にその上に、ポジ型レジスト１９８をスピン
コートする。

【０１１８】（チ）ステッパで第３マスク１７５Ｃを用
いて斜め配線パターンを露光、現像する。その結果、斜
め配線パターンに対応する部分のレジストが残る。この
状態で第２金属膜１９７をＲＩＥでエッチングして、図
２４（ｈ）に示すように、斜め配線構造１８３が形成さ
れる。この後、更に酸化膜、ＰＳＧ、ＢＰＳＧ、窒化膜
（Ｓｉ３Ｎ４）又はポリイミド膜等のパッシベーション
膜（又は第３層間絶縁膜）を斜め配線構造１８３の上
に、ＣＶＤ法などにより堆積する。

【０１１９】なお、上記においては、第１層金属膜１８
１と第２層金属膜１９７とを接続用導電部材で接続する
例を示したが、第２層金属膜とその上の第３層金属膜、
更に第３層金属膜とその上の第４層金属膜等の他層の金
属膜間の接続をしても良いことは勿論である。更に、す
でに述べたように、第１金属膜１８１の下層の金属膜が
あっても良く、これらの下層の金属膜との接続も可能な
ことは勿論である。

【０１２０】又、露光用マスクセット１７５を用いる半
導体集積回路装置の製造方法を説明したが、露光用マス
クセット１７５を用いずに、前述した設計データで直接
描画（ＤＳＷ）装置を駆動し、半導体ウエハ上に直接描
画する方法を用いてもかまわない。

【０１２１】又、第１金属膜１８１と第２金属膜１９７
との少なくとも一方が銅（Ｃｕ）のダマスカス配線等、
Ａｌ合金以外の配線であっても良いことは、本発明の趣
旨から容易に理解できるものである。

【０１２２】以下に、本発明の配線設計方法を用いた半
導体集積回路の具体例を示す。

【０１２３】（第１の半導体集積回路）図２５に、第１
の半導体集積回路の例として、斜め配線によって構成さ
れるクロックツリーを有する半導体集積回路２００を示
す。

【０１２４】第１の半導体集積回路２００は、半導体チ
ップのコーナーに位置するＰＬＬ（フェイズ・ロックド
・ループ：Phase Locked Loop）２１０と、ＰＬＬ２１
０からチップ中央に向けて基準直交座標軸に対して４５
°の角度を成して斜め方向に延び、チップ中央で終端す
るメインクロック配線２０１と、メインクロック配線の
終端Ｃから基準直交座標軸と４５°及び１３５°の角度
を成して斜め方向に向け左右対称に分岐するクロックツ
リー配線とを備える。図２５において、太字で示す数字
１〜５は、クロックツリーの分岐階層を示す。

【０１２５】具体的には、メインクロック配線２０１の
終端Ｃから、メインクロック配線２０１と直交する方向
に、第２分岐階層の斜め配線２０２が左右対称に延び
る。斜め配線２０２の両端から、斜め配線２０２に直交
する方向に、第３分岐階層の斜め配線２０３ａ及び２０
３ｂが、メインクロック配線２０１の終端Ｃに関して左
右対称に延びる。斜め配線２０３ａ、２０３ｂの両端か
ら更に、第４分岐階層の斜め配線２０４ａ〜２０４ｄ
が、メインクロック配線２０１に関して左右対称に延び
る。以下、分岐階層が進む毎に、メインクロック配線に
関して左右対称に分岐が延びていく。

【０１２６】このような分岐構造を採用する結果、斜め
配線で構成され、半導体チップ中央Ｃに対して左右対称
なツリーがはりめぐらされる。図示はしないが、この斜
め配線だけを用いたクロックツリーの下層では、直接セ
ルと接続される基準直交配線が形成され、クロックツリ
ーを構成する斜め配線の端部は、上述した終端レイアウ
トの自動設計方法に基づき、下層の基準直交配線とバイ
アホールを介して接続される。

【０１２７】斜め配線のみを用いたクロックツリーにお
いて、原則として、同じ分岐階層の配線は、必ず同一の
層に属する。従って、第４分岐階層にある４本の斜め配
線２０４ａ〜２０４ｂは、全て同一の層に属する。分岐
階層が異なるが、同一方向に延びる配線同士は、同一の
層に属しても良いし、別の層であっても良い。図２５の
例では、第３分岐階層の斜め配線１０３と、同方向に延
びる第５分岐階層の斜め配線２０５とは、同層に形成す
ることも、異層に形成することも可能である。

【０１２８】このような斜め配線を用いる最大の効果
は、負荷容量等の設計上のバランス計算が容易になる点
にある。又、プロセス変動に伴うクロックディレイのバ
ラツキも小さく抑えることが出来る。更に、同じ分岐階
層を同じ層に配し、左右対称とすることによって、配線
層によるばらつきを排除し、分岐毎に負荷容量のバラン
スをとりつつ、２点間におけるクロックの遅延を短縮す
ることが可能になる。

【０１２９】なお、図示はしていないが、分岐階層が進
むにつれて、エルモア（Elmor）の配線遅延計算式に基
づいて配線幅を狭くする。

【０１３０】このような構成により、負荷容量を押さ
え、より高速に、かつばらつきの少ない高性能の半導体
集積回路を実現することが可能になる。

【０１３１】（第２の半導体集積回路）図２６は、第１
の半導体集積回路で説明したクロックツリーを更に大規
模にした第２の半導体集積回路を示す。第２の半導体集
積回路３００は、回路端部に位置し、比較的低周波（数
百ＭＨｚ）のグローバルクロックを供給するメインＰＬ
Ｌ３１０と、メインＰＬＬ３１０から延びるグローバル
クロック配線３１２と、複数のランダムブロック３３０
Ａ、３３０Ｂとを備える。各ランダムブロック３３０
は、グローバルクロック配線３１２に接続されるクロッ
クドライバセル（第８実施形態ではＤＬＬ（ディレイ・
ロックド・ループ：Delay-Locked Loop）３２０と、斜
め配線で構成されるクロックツリーとを備える。

【０１３２】メインＰＰＬ３１０は、このＰＰＬ３１０
を搭載する半導体集積回路装置以外の集積回路装置との
クロックの位相を調整する。このＰＰＬ３１０から、チ
ップを横断する基本クロックであるグローバルクロック
が、チップ内部の回路ブロック又はランダムブロック
（複数の論理回路モジュールからなる、設計者等により
分割作成された部分的な回路の集合）へ供給される。各
ランダムブロックに設けられたＤＬＬ３２０は、比較的
低周波のグローバルクロックを高周波（数ＧＨｚ）のロ
ーカルクロックに変換し、関連のクロックツリーを介し
てランダムブロック内部に高周波クロックを供給する。

【０１３３】第２の半導体集積回路においても、図示は
しないが、各ブロック３３０のクロックツリーは、下層
の基準直交配線とバイアホールを介して接続されてい
る。即ち、クロックツリーを構成する斜め配線の終端部
は、上述した自動設計方法によって生成された配線レイ
アウトに基づいて、基準直交配線の終端部と確実に接続
されている。

【０１３４】ＬＳＩの微細化が進むにつれて、配線の抵
抗及び容量が遅延に対して大きな影響を及ぼすことは説
明したとおりであるが、従来のチップの一括の同期設計
（即ち単一のクロック設計）では、例えば１０ｍｍ四方
のチップを一括して同期させるためには、数百ＭＨｚの
速度が限度となる。これ以上の設計をしたいならば、ク
ロック配線の厚さを、標準の信号線の数十倍〜数百倍に
する必要がある。これはプロセス的に製造が難しい上
に、ＣＡＤ上で扱うこと自体が困難である。

【０１３５】そこで、第２の半導体集積回路のように、
グローバルクロックを比較的低い周波数で送り、ローカ
ルの各ブロック３３０で高周波で同期させて動作させる
ことにより、従来のチップサイズで、より高速の動作が
実現できる。又、クロックツリーを左右対称の斜め配線
だけで構成しているので、遅延が少ない。

【０１３６】又、図２６の構成では、グローバルクロッ
ク配線３１２の両側に各ランダムブロック３３０が配置
されているので、各ランダムブロック３３０のＤＬＬを
回路の端部に配置することが出来、電圧供給が容易にな
る。

【０１３７】図２７は、図２６に示す第２の半導体集積
回路の変形例を示す。半導体集積回路４００は、ＰＬＬ
４１０を回路のコーナーに配置し、グローバルクロック
を供給するグローバルクロック配線４１２を斜めに走ら
せている。通常、グローバルなクロックを供給するグロ
ーバルクロック配線４１２には遅延が付きやすい。この
部分の遅延を解消し、各ランダムブロック４３０にほぼ
同時に、かつ迅速にグローバルクロックを供給するため
に、グローバルクロック配線４１２を斜めにチップ中央
まで走らせ、各ランダムブロックのＤＬＬ４２０を中央
部にかためて配置した。ＤＬＬ４２０へは、専用の領域
パッド（図示はしないがチップ上面に設けてある）から
電源を供給する。

【０１３８】グローバルクロック配線４１２を斜め配線
にしたことにより、グローバルクロックの周波数自体を
上げることが出来、いっそう高速の動作が可能になる。

【０１３９】（第３の半導体集積回路）図２８に、第３
の半導体集積回路として、斜め配線を用いたクロックメ
ッシュを有する第３の半導体集積回路の例を示す。半導
体集積回路５００は、チップのコーナーに配置されるＰ
ＬＬ５１０と、斜め配線を用いて構成され、チップのほ
ぼ全域に渡ってはりめぐらされるクロックメッシュ５２
０とを備える。

【０１４０】一般に、メッシュ構造のクロック供給線は
プロセスばらつきに強く、全体的に遅延によるばらつき
を低減することが出来る。図２１に示した構造では、斜
め配線を用いたクロックメッシュなので、従来の水平及
び垂直方向の基準直交配線を用いたメッシュに比べ、更
にクロックの遅延短縮効果がある。

【０１４１】図示はしないが、斜め配線によるクロック
メッシュの下層には、直接セルと接続される基準直交配
線層が設けられている。クロックメッシュを構成する斜
め配線と下層の基準直交配線とは、上述の自動設計方法
によって生成された終端レイアウトに基づき、バイアホ
ールを介して接続される。

【０１４２】（第４の半導体集積回路）図２９は、第４
の半導体集積回路として図２８に示すクロックメッシュ
を更に大規模な半導体集積回路に適用した例を示す。第
４の半導体集積回路６００は、回路端部に位置し、比較
的低周波（数百ＭＨｚ）のグローバルクロックを供給す
るメインＰＬＬ６１０と、メインＰＬＬ６１０から延び
るグローバルクロック配線６１２と、複数のランダムブ
ロック６３０Ａ、６３０Ｂとを備える。各ランダムブロ
ック６３０は、グローバルクロック配線６１２に接続さ
れるクロックドライバセル（第４の半導体集積回路では
ＤＬＬ）６２０と、斜め配線で構成されるクロックメッ
シュ５４０とを備える。各ＤＬＬ６２０は、比較的低周
波のグローバルクロックを高周波（数ＧＨｚ）のローカ
ルクロックに変換し、関連のクロックメッシュ６４０を
介してランダムブロック内部に高周波クロックを供給す
る。

【０１４３】図示はしないが、各ランダムブロック６３
０内部では、クロックメッシュ６４０の下層に、セルと
接続される基準直交配線が設けられ、上述した自動設計
方法によって生成される終端レイアウトに基づき、所定
位置のバイアホールを介して接続される。

【０１４４】各ブロック６３０では、ＤＤＬ６２０のよ
り、送られてきたグローバルクロックを高周波で同期さ
せ、遅延のばらつきのほとんどない斜め配線のクロック
メッシュを介して各サイトへ信号を供給する。従って、
装置の高速動作が実現できる。

【０１４５】図２９において、垂直に走るグローバルク
ロック供給配線６１２を、図２７に示すようにチップを
横切って斜めに走らせても良い。この場合は、グローバ
ルクロックの周波数自体を上げることが出来、いっそう
高速の動作が可能になる。

【０１４６】（第５の半導体集積回路）図３０は、第５
の半導体集積回路としてクロックメッシュ構造を用いた
半導体集積回路の更に別の例を示す。第５の半導体集積
回路７００は、チップのコーナーに配置され、比較的駆
動力の大きいルートドライバ７１０と、ルートドライバ
７１０からチップを横切って斜めに延びるメインクロッ
ク供給配線７１２と、チップ全体に渡ってはりめぐらさ
れたクロックメッシュ７３０と、メインクロック供給配
線６１２に接続され、クロックメッシュを構成する斜め
配線を駆動する複数のサブドライバ７２０を有する。

【０１４７】この構成によれば、複数のサブドライバに
よって各々の斜め配線を駆動するので、遅延が小さく、
論理ＬＳＩにおいて一番問題となるクロック信号のスキ
ューを小さくすることが出来る。又、製造上のばらつき
も小さい。

【０１４８】（第６の半導体集積回路）図３１は、第６
の半導体集積回路としてクロックメッシュ構造を用いた
半導体集積回路の更に別の例を示す。第６の半導体集積
回路８００は、チップの端部に配置され、比較的駆動力
の大きいルートドライバ８１０と、ルートドライバ８１
０からチップ周辺に沿って延びるメインクロック供給配
線８１２と、チップ全体に渡ってはりめぐらされるクロ
ックメッシュ８３０と、メインクロック供給配線８１２
に接続され、クロックメッシュを構成する斜め配線を駆
動する複数のサブドライバ８２０を有する。

【０１４９】第６の半導体集積回路８００の特徴は、サ
ブドライバ８２０をチップ周辺部に配置した点にある。
図３０の例ではノイズ源になり得るサブドライバ６２０
をチップ中央部に配置したが、第６の半導体集積回路８
００では、ノイズ源を周囲に配置したので、電圧ドロッ
プが起こりにくいという効果がある。電圧ドロップが起
きると、チップ中央部と周辺部とでパフォーマンスに差
が出るので、図３１の構成は、均一なパフォーマンスを
達成できる点でも優れている。

【０１５０】（その他の実施の形態）上記のように、本
発明は第１〜第８の実施の形態によって記載したが、こ
の開示の一部を成す論述及び図面はこの発明を限定する
ものであると理解すべきではない。この開示から当業者
には様々な代替実施の形態、実施例及び運用技術が明ら
かとなろう。

【０１５１】本発明のレイアウト設計システムで使用さ
れる配線終端処理パターンを、第１乃至第８の実施の形
態で例を挙げたが、ここで挙げる配線終端処理パターン
以外のものがあっても良い。本発明のレイアウト設計シ
ステムは、あらゆる配線終端処理パターンから最適な配
線終端処理パターンを選択できる。

【０１５２】第１乃至第８の実施の形態では、水平配線
を下層配線に、斜め配線を上層配線として説明したが、
配線の位置が逆であっても本発明の効果は同様である。
又、水平配線が垂直配線であっても、原理は同じであ
る。又、水平配線層と斜め配線層の２層に限定されず、
３層以上の自動設計にも好適である。

【０１５３】又、第１乃至第８の実施の形態で述べた種
々の設計データを用いた配線構造を、種種の半導体集積
回路装置の配線構造に適用することが可能である。

【０１５４】更に、半導体集積回路内におけるランダム
ブロックの配置やＤＬＬの位置は、周波数変換できる位
置であれば任意の場所に設定できる。

【０１５５】この様な、本発明はここでは記載していな
い様々な実施の形態等を含むことは勿論である。従っ
て、本発明の技術的範囲は上記の説明から妥当な特許請
求の範囲に係る発明特定事項によってのみ定められるも
のである。

【０１５６】

【発明の効果】以上説明したように、本発明の終端レイ
アウトの自動設計方法によれば、様々な配線幅・配線交
差条件が発生する実際の配線処理において、高速かつ効
率的に任意形状のＶＩＡを用いた配線方法を選択するこ
とのできる半導体集積回路装置のレイアウト設計システ
ム及び配線設計方法を提供することが出来る。

【０１５７】又、本発明の目的は、斜め配線が含まれる
場合の配線の終端処理方法より、更に配線集積度を高
め、チップサイズの削減を行うことのできる配線設計方
法を提供することが出来る。

【図面の簡単な説明】

【図１】本発明の半導体集積回路装置のレイアウト設計
システムの機能ブロック図である。

【図２】本発明の半導体集積回路装置のレイアウト設計
システムの機能ブロック図で、複数の中央処理制御装置
を備える場合の機能ブロック図である。

【図３】本発明の半導体集積回路装置のレイアウト設計
システムにおいて、ライブラリ情報記憶装置のデータの
例である。

【図４】本発明の半導体集積回路装置のレイアウト設計
システムにおいて、テクノロジーデータベース記憶装置
のデータの例である。

【図５】本発明の半導体集積回路装置のレイアウト設計
システムにおいて、外部からの制御形態を示すフローチ
ャートである。

【図６】本発明の半導体集積回路装置のレイアウト設計
システムにおいて、レイアウト設計手段のフローチャー
トである。

【図７】本発明の半導体集積回路装置のレイアウト設計
システムにおいて、配線処理手段のフローチャートであ
る。

【図８】本発明の半導体集積回路装置のレイアウト設計
システムにおいて、最適ＶＩＡ選択手段のフローチャー
トである。

【図９】本発明の半導体集積回路装置のレイアウト設計
システムにおいて、配線処理パターンとＶＩＡ形態の例
を示す図である。

【図１０】本発明の第１の実施の形態に係る配線設計方
法を説明するための図であり、図１０（ａ）及び（ｂ）
は斜め配線と水平配線との平面図、図１０（ｃ）は終端
処理後の形状を示す図で、図１０（ｄ）及び（ｅ）はそ
れぞれ、接続パターンの形状を示す上面図及び側面図で
ある。

【図１１】本発明の第２の実施の形態に係る配線設計方
法によってＣＡＤ上に作成された配線レイアウトを示す
図である。

【図１２】本発明の第３の実施の形態に係る配線設計方
法を説明するための図であり、図１２（ａ）は斜め配線
と水平配線との平面図、図１２（ｂ）は終端処理後の形
状を示す図である。

【図１３】本発明の第３の実施の形態の変形例に係る配
線設計方法を説明するための図であり、図１３（ａ）は
斜め配線と水平配線との平面図、図１３（ｂ）は終端処
理後の形状を示す図である。

【図１４】本発明の第４の実施の形態に係る配線設計方
法を説明するための図であり、図１４（ａ）は斜め配線
と水平配線との平面図、図１４（ｂ）は終端処理後の形
状を示す図である。

【図１５】本発明の第４の実施の形態の変形例に係る配
線設計方法を説明するための図であり、図１５（ａ）は
斜め配線と水平配線との平面図、図１５（ｂ）は終端処
理後の形状を示す図である。

【図１６】本発明の第５の実施の形態に係る配線設計方
法を説明するための図であり、図１６（ａ）及び（ｂ）
は斜め配線と水平配線との平面図、図１６（ｃ）は終端
処理後の形状を示す図である。

【図１７】本発明の第６の実施の形態に係る配線設計方
法を説明するための図であり、図１７（ａ）は斜め配線
と水平配線との平面図、図１７（ｂ）及び（ｃ）はそれ
ぞれ、接続パターンの形状を示す上面図及び側面図で、
図１７（ｄ）は終端処理後の形状を示す図である。

【図１８】本発明の第６の実施の形態の変形例に係る配
線設計方法を説明するための図であり、図１８（ａ）は
斜め配線と水平配線との平面図、図１８（ｂ）及び
（ｃ）はそれぞれ、接続パターンの形状を示す上面図及
び側面図で、図１８（ｄ）は終端処理後の形状を示す図
である。

【図１９】本発明の第７の実施の形態の変形例に係る配
線設計方法を説明するための図であり、図１９（ａ）は
斜め配線と水平配線との平面図、図１９（ｂ）は終端処
理後の形状を示す図である。

【図２０】本発明の第８の実施の形態の変形例に係る配
線設計方法を説明するための図であり、図２０（ａ）は
斜め配線と水平配線との平面図、図２０（ｂ）は終端処
理後の形状を示す図である。

【図２１】本発明の配線設計方法による斜め配線の終端
レイアウトに基づいて作成される半導体集積回路装置の
一部を示す概略平面図である。

【図２２】本発明の配線設計方法によって生成された配
線パターンに基づいて製造された、本発明の実施の形態
に係る露光用マスクセットの図である。

【図２３】斜め配線構造を有する半導体集積回路装置の
一部を模式的に示す断面図である。

【図２４】図２３に示す斜め配線構造の形成工程を示す
図である。

【図２５】本発明の実施の形態に係る斜め配線で構成さ
れたクロックツリーを有する半導体集積回路の平面図で
ある。

【図２６】本発明の実施の形態に係る更に大規模な第２
の半導体集積回路の平面図であり、図２５に示す斜め配
線のクロックツリーを各ブロックに使用した例を示す図
である。

【図２７】図２６に示す第３の半導体集積回路の別の例
を示す平面図である。

【図２８】本発明の実施の形態に係る斜め配線を用いた
クロックメッシュを有する第３の半導体集積回路の平面
図である。

【図２９】本発明の実施の形態に係る更に大規模な第４
の半導体集積回路の平面図であり、図２８に示す斜め配
線のクロックメッシュを各ブロックに使用した例を示す
図である。

【図３０】本発明の実施形態に係る斜め配線構造を用い
たクロックメッシュを有する第５の半導体集積回路の平
面図である。

【図３１】本発明の実施の形態に係る斜め配線構造を用
いたクロックメッシュを有する第６の半導体集積回路の
平面図である。

【図３２】従来の配線設計方法で生成された最小線幅で
の基準直交ラインの終端レイアウトを示す平面図であ
る。

【図３３】従来の配線設計方法で生成された幅広線幅で
の基準直交ラインの終端レイアウトを示す図である。

【図３４】従来の斜め配線を用いた配線構造を示す図で
ある。

【図３５】従来の斜め配線の配線終端処理を示す図であ
る。

【図３６】従来の斜め配線において、最小線幅での配線
の交差構造を示す図である。

【符号の説明】

１ 入力装置 ２ 表示装置 ３ 出力装置 ４ 一時記憶装置 ５ ライブラリ情報記憶装置 ６ テクノロジーデータベース記憶装置 ７ Ｐ＆Ｒデータべース記憶装置 ８、８ｋ、８ｌ、８ｍ 中央処理制御装置 ８ａ レイアウト設計手段 ８ｂ 配線処理手段 ８ｃ 最適ＶＩＡ選択手段 １１、２１、３１ａ、３１ｂ、４１、５１ａ、５１ｂ、
６１、７１、８１ａ、８１ｂ、９１、１０１、１１１、
１２１、１３１、１４１、１７１、１８２、１８２ 水
平配線 １２、１４、６２、６４、７２、７４、８２ａ、８２
ｂ、８４ａ、８４ｂ、９２、９４、１０２、１０４、１
１２、１１４、１２２、１２４、１３２、１３４、１４
２、１４４、１４６ 中心線 １３、２３、３３、４３、５３、６３、７３、８３ａ、
８３ｂ、９３、１０３、１１３、１２３、１３３、１４
３、１７３、１８３、２０１、２０２、２０３ａ、２０
３ｂ、２０４ａ、２０４ｂ、２０４ｃ、２０ｄ、２０５
ａ、２０５ｂ、２０５ｃ、２０５ｄ、２０５ｅ、２０５
ｆ、２０５ｇ、２０５ｈ 斜め配線 １５、３５ａ、３５ｂ、３５ｃ、４５、５５ａ、５５
ｂ、５５ｃ、５５ｄ、５５ｅ、５５ｆ、１０５、１１
５、１２５ 接続パターン（バイア） １７、１１７、１２７ カット １８、６８、７８、８８ａ、８８ｂ、９８、１０８、１
２８、１３８、１４８交点 ２６、１４５ 鉛直配線 ６５、７５、８５ａ、８５ｂ、９５、１３５ ターンバ
イア １７０、２００、３００、４００、５００、６００、７
００、８００ 半導体集積回路 １７５ マスクセット １８０ 斜め配線構造 １８５ ＶＩＡ １９０ Ｓｉ基板 １９１、１９４、１９９ 絶縁膜 １９２、１９７ Ａｌ合金膜 １９３、１９５、１９８ ポジ型レジスト １９６ バイアホール ２０１ ７１２、８１２ メインクロック供給配線 ２１０、３１０、４１０、５１０、６１０ ＰＬＬ ３１２、４１２、６１２ グローバルクロック供給配線 ３２０、４２０、６２０ ＤＬＬ ３３０、４３０、６３０ ランダムブロック ５２０、６４０、７３０、８３０ クロックメッシュ ７１０、８１０ ルートドライバ ７２０、８２０ サブドライバ

フロントページの続き (72)発明者 三橋 隆 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝マイクロエレクトロニクスセン ター内 Ｆターム(参考） 5B046 AA08 BA06 KA05 KA06 5F064 BB09 EE03 EE09 EE16 EE20 EE22 EE27 HH05 HH06 HH11 HH12 HH13

Claims (14)

【特許請求の範囲】
1. 【請求項１】 基本バイア形状リストを登録したライブ
   ラリ情報記憶装置と、 前記ライブラリ情報に登録された前記基本バイア形状リ
   ストの各バイア形状に対して最適な配線終端処理を示し
   たリストを登録したテクノロジーデータベース記憶装置
   と、 前記ライブラリ情報記憶装置と前記テクノロジーデータ
   ベース記憶装置に登録されたリストを参照して、最適な
   配線処理を選択し、配線設計を実行する中央処理制御装
   置を有することを特徴とする半導体集積回路装置のレイ
   アウト設計システム。
2. 【請求項２】 前記中央処理制御装置は、複数の処理制
   御装置によって構成されていることを特徴とする請求項
   １に記載の半導体集積回路装置のレイアウト設計システ
   ム。
3. 【請求項３】 前記中央処理制御装置は、 前記ライブラリ情報記憶装置に登録されたリストを参照
   して前記最適な配線処理を示したリストを作成し、前記
   テクノロジーデータベース記憶装置に登録し、レイアウ
   ト処理を実行するレイアウト設計手段と、 前記テクノロジーでターベース記憶装置に登録されたリ
   ストを参照して、配線処理を行う配線処理手段と、 前記配線処理手段の処理に必要な、最適なバイアを選択
   する最適バイア選択手段とを備えることを特徴とする請
   求項１又は２に記載の半導体集積回路装置のレイアウト
   設計システム。
4. 【請求項４】 基本バイア形状リストを作成し、ライブ
   ラリ情報記憶装置へ登録するステップと、 前記ライブラリ情報記憶装置に登録された前記基本バイ
   ア形状リストを参照して、前記基本バイア形状リストの
   各バイア形状に対して最適な配線終端処理を示したリス
   トを作成し、テクノロジーデータベース記憶装置に登録
   するステップと、 前記テクノロジーデータベース記憶装置に登録されたリ
   ストを参照して、最適な配線処理を選択し配線処理を行
   うステップと、 最適なバイアを選択するステップとを備えることを特徴
   とする配線設計方法。
5. 【請求項５】 前記バイアを選択するステップは、 全ての前記配線終端処理に適用可能なバイアを選択する
   ステップと、 前記バイアを選択するステップにおいて、全ての前記配
   線終端処理に適用可能なバイアを選択できない場合、個
   々の前記配線終端処理に最適なバイアを選択するステッ
   プとを備えることを特徴とする請求項４に記載の配線設
   計方法。
6. 【請求項６】 コンピュータに、 基本バイア形状リストを作成し、ライブラリ情報記憶装
   置へ登録する手順と、 前記ライブラリ情報記憶装置に登録された前記基本バイ
   ア形状リストを参照して、前記基本バイア形状リストの
   各バイア形状に対して最適な配線終端処理を示したリス
   トを作成し、テクノロジーデータベース記憶装置に登録
   する手順と、 前記テクノロジーデータベース記憶装置に登録されたリ
   ストを参照して、最適な配線処理を選択し配線処理を行
   う手順と、 最適なバイアを選択する手順を実行させるための配線設
   計プログラム。
7. 【請求項７】 前記バイアを選択する手順は、 全ての前記配線終端処理に適用可能なバイアを選択する
   手順と、 前記バイアを選択するステップにおいて、全ての前記配
   線終端処理に適用可能なバイアを選択できない場合、個
   々の前記配線終端処理に最適なバイアを選択する手順を
   更に実行させるための請求項６に記載の配線設計プログ
   ラム。
8. 【請求項８】 第１の線幅を有し、所定の方向に延びる
   第１配線を生成するステップと、 第２の線幅を有し、前記第１配線とは異なる方向に延
   び、その終端部が前記第１配線の終端部に重なる第２配
   線を生成するステップと、 前記第１配線について、長手方向に引き延ばすステップ
   と、 前記第２配線について、第２の線幅の半分の長さを、長
   手方向に引き延ばすステップと、 前記第１配線の終端と第２配線の終端とが重なり合う重
   複領域からはみ出る突起部を、前記第１配線の終端と前
   記第２配線の終端から削除するステップと、 前記第１配線の長手方向の中心線と第２配線の長手方向
   の中心線との交点に、前記第１配線と第２配線とを接続
   する多角形の接続パターンを設定するステップとを備え
   ることを特徴とする配線設計方法。
9. 【請求項９】 前記多角形は、八角形であることを特徴
   とする請求項８に記載の配線設計方法。
10. 【請求項１０】 前記第１配線と第２配線とは異なる層
    の配線であることを特徴とする請求項８又は９に記載の
    配線設計方法。
11. 【請求項１１】 前記第１配線と第２配線とは同じ層の
    配線であることを特徴とする請求項８又は９に記載の配
    線設計方法。
12. 【請求項１２】 前記第１配線について、長手方向に引
    き延ばすステップにおいて、前記第２配線の半分の線幅
    の長さを引き延ばすことを特徴とする請求項８乃至１１
    いずれか１項に記載の配線設計方法。
13. 【請求項１３】 前記第２配線について、長手方向に引
    き延ばすステップにおいて、前記第１配線の半分の線幅
    の長さを引き延ばすことを特徴とする請求項８乃至１２
    いずれか１項に記載の配線設計方法。
14. 【請求項１４】 半導体基板上に所定の方法に延びる第
    １の配線を形成するステップと、 前記第１の配線層上に層間絶縁膜を形成するステップ
    と、 前記層間絶縁膜を貫通する多角形バイアホールを形成す
    るステップと、 前記多角形バイアホールの内部を埋め込み、前記第１の
    配線と接続する接続用導電部を形成するステップと、 前記第１配線に対して直交しない角度を成して延び、そ
    の終端部が前記接続用導電部に接続される第２配線を形
    成するステップとを備えることを特徴とする半導体集積
    回路装置の製造方法。