JP3390393B2 - 自動配置配線システムの配線方法および自動配置配線システムの配線方法を記録した記録媒体 - Google Patents

自動配置配線システムの配線方法および自動配置配線システムの配線方法を記録した記録媒体

Info

Publication number
JP3390393B2
JP3390393B2 JP36339399A JP36339399A JP3390393B2 JP 3390393 B2 JP3390393 B2 JP 3390393B2 JP 36339399 A JP36339399 A JP 36339399A JP 36339399 A JP36339399 A JP 36339399A JP 3390393 B2 JP3390393 B2 JP 3390393B2
Authority
JP
Grant status
Grant
Patent type
Prior art keywords
wiring
via
step
margin
short
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP36339399A
Other languages
English (en)
Other versions
JP2001176981A (ja )
Inventor
利和 加藤
Original Assignee
エヌイーシーマイクロシステム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/50Computer-aided design
    • G06F17/5068Physical circuit design, e.g. layout for integrated circuits or printed circuit boards
    • G06F17/5077Routing

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明は、自動配置配線シス
テムの配線方法に関し、特に所定の条件を満たすときに
設計ルールに定められた配線最小間隔よりも小さい配線
間隔を部分的に許容するショートランルールを適用して
配線可能な自動配置配線システムの配線方法および自動
配置配線システムの配線方法を記録した記録媒体に関す
る。 【0002】 【従来の技術】大規模集積回路(LSI)のレイアウト
設計においては、ライブラリとして準備されている論理
機能単位(ブロック)を用いて記述された回路図および
チップサイズをもとに、ライブラリにある配線に関する
情報を用いてチップ全体の配線に関するアートワークデ
ータを作成する。アートワークデータの作成は、通常、
コンピュータを用いたCAD(Computer Aided Design)
による自動配置配線システムを用いて行われる。近年の
LSIチップの大規模化、高密度化の急激な進展に伴
い、自動配置配線システムにおいても自動配線密度の向
上が望まれている。このため自動配置配線システムに対
して、より多層の配線層を使用した配線機能を装備する
とともに、異なる配線層間を接続するビアを多数含んで
も高密度に配線できるように性能向上要求が強まってい
る。 【0003】次に、従来使用されている自動配線システ
ムの構成および配置配線フローの概要について説明す
る。図11は、自動配置配線システムの構成図である。
自動配置配線システム1は、読込/前処理手段6によ
り、回路図情報ファイル2から設計対象LSIを構成す
る各ブロックの端子間の接続情報を読み込み、セル/ブ
ロックライブラリ3に登録されたビアやNANDゲート
などのセル情報、複雑な論理機能を実現するブロックの
情報から、設計対象LSIに使用するセル/ブロックに
関するアートワークデータを読み込み、設計ルールファ
イル4から各配線層の配線ピッチ、配線幅および配線最
小間隔、ビアセルを構成する各要素の寸法等の配置配線
時および検証時に使用する設計ルールを読み込む。読み
込んだ情報に基づいて、自動配置配線手段本体7は配置
配線用のデータを作成し、配置配線を実行する。配置配
線の実行結果は配置配線結果検証手段8により検証さ
れ、不具合がなければアートワークデータに再変換した
後に自動配置配線システム1から配置配線結果出力ファ
イル5に出力される。不具合が発見された場合には、自
動配置配線システム1に付属した図示していない入力/
編集手段により不具合点の修正および配置配線の再実行
等が行われる。 【0004】図12は、配置配線処理全体のフロー図で
ある。ライブラリ読込処理121では、予め回路図情報
ファイル2,セル/ブロックライブラリ3,設計ルール
ファイル4にライブラリデータとして登録しておいた回
路図情報、配線ピッチ、配線幅、配線の最小間隔、ビア
の辺長、配置するブロックの情報を、自動配置配線シス
テムが読み込んで配置配線のルール設定を行う。セル/
ブロック配置処理122では、回路図に記述されている
プリミティブセルおよび論理機能ブロックをLSIチッ
プ内に自動的に配置する。セル/ブロック間配線処理1
23では、設定された配置配線ルールにしたがって各セ
ル/ブロックの端子間を自動配線する。配置配線検証処
理124では、未配置ブロック、配線の未接続部やショ
ート部等の不具合が無いことを検証し、最終的に配置配
線済データ出力処理125で配置配線システム用のデー
タをLSIを構成する各層のパターンに対応したアート
ワークデータに変換して配置配線結果出力ファイル5に
出力し、終了する。 【0005】図13は、図12におけるライブラリ読込
処理121の詳細フロー図である。従来のライブラリ読
込処理121は、回路図情報を回路図情報ファイル2か
ら自動配置配線システムに読み込む回路図情報読込処理
131と、設計ルール情報を設計ルールファイル4から
読み込む設計ルール読込処理132と、配置配線に使用
するセル/ブロックの情報をセル/ブロックライブラリ
3から読み込むセル/ブロック情報読込処理133から
なる。 【0006】設計ルール読込処理132はさらに、配線
用のグリッドの間隔を示す配線ピッチPを読み込むステ
ップ134と、信号配線の標準的な配線幅Wを読み込む
ステップ135と、配線と他の配線との間隔の許容最小
値である配線最小間隔Sを読み込むステップ136と、
ビアセルのビアの辺長Vを読み込むステップ137と、
ビアマージンMを読み込むステップ138とを有してい
る。 【0007】図14(a)はビアセルの平面図であり、
(b)はLSIに搭載したときの断面模式図である。図
14(a)のビアセル23において、上層の配線と下層
の配線とを接続するビア141は辺長がVの正方形状で
あり、(b)のように上層の配線層21aおよび下層配
線層22aは、LSI製造時のリソグラフィ工程におい
て下層の配線層パターンとビアとの間およびビアと上層
の配線層パターンとの間に重ね合わせのズレが生じても
ビア141が上層配線層21aおよび下層配線層22a
からはみ出すことが無いように、ビアの四方にビアマー
ジンMを設けて下層配線層22aおよび上層配線層21
aを広げている。142はシリコン酸化膜等の絶縁層で
ある。 【0008】図13において、セル/ブロック情報読込
処理133は、ビアセル23のアートワークセル名を読
み込むステップ139と、配置に使用するセル/ブロッ
ク情報を読み込むステップ140とを有している。 【0009】従来の配線方法によるアートワークデータ
出力を模式的に示した配線例図を図15(a)および
(b)に示す。図15(a)の第1従来例の配線例図
は、設計ルールが、配線ピッチP=1.00μm,配線
幅W=0.50μm,配線最小間隔S=0.50μm,
ビアの辺長V=0.50μm,ビアマージンM=0.0
5μmとした場合である。配線同士が隣接したグリッド
に対向して配置された個所の配線間隔は(P−W)=
0.50μmであり配線最小間隔S=0.50μmを満
足するが、ビアセルが配線と対向して配置された個所の
配線間隔は(P−V−M)=0.45μmとなり、また
ビアセル同士が対向して配置された個所の配線間隔は
(P−V−M−M)=0.40μmとなり、いずれも配
線最小間隔S=0.50μmを満足しない。このために
図15(a)のようにビアセル23の周囲は1ピッチ分
空けて他の配線21又はビアセル23を配置しなければ
ならないので、この配線例では占有面積A=15.00
μm2 となり、ブロック間の配線に対するビアセルの割
合が多くなるほど占有面積が増大することになる。な
お、21は上層の配線で、22は下層配線である。 【0010】図15(b)の第2従来例の配線例図は、
隣接したグリッドに対向配置されたビアセル同士の配線
間隔が配線最小間隔Sを満たすように、配線ピッチP=
(V+M+M+S)=1.10μmとして配線するもの
で、この配線例では占有面積A=10.89μm2 で配
線することができる。ただし、対象配線層についてはL
SI全面に渡って配線ピッチP=1.10μmとなるの
で、ビアセル個数が少ない場合には、図15(a)の第
1従来例に比較して逆に占有面積が増大してしまうこと
もある。 【0011】図16は特開平3−29343号公報に記
載された第3従来例の配線方法のビアセル置換処理フロ
ー図である。ビアセル置換処理160は、図12のセル
/ブロック間配線処理123と配置配線検証処理124
との間に挿入して実行される。この第3の従来例におい
ては、図17の配線例図に示すように、ビアセル17
1,172等の原点位置の異なる複数のビアセルを準備
しておき、ビアが設けられた個所の周囲の状況を認識し
て複数の原点の異なるビアセルの中から適切なビアセル
を選択して置換する。 【0012】図16において、まずステップ161で配
置配線済データを読み込み、ステップ162で原点の異
なる複数のビアセルの読み込みを行い、ステップ163
でビアセルが設けられた各個所の周囲の配線状態の認識
を行い、ステップ164で各ビアセルの原点の認識を行
い、ステップ165で、図17の第3従来例の配線例図
に示すようにビアがビアセルと配線およびビアセル同士
の配線間隔配線最小間隔Sを満たす範囲で小となるよう
に各ビアセルを最適な原点位置をもつビアセルの選択変
更を行い、ステップ166で変更したビアセルへの置換
を行う。 【0013】結果として図17のように原点の異なるビ
アセル171,172が配置され、この配線例では配線
ピッチP=1.00μmとして占有面積A=12.00
μm 2 で配線することができる。第3実施例は、第1実
施例より必ず占有面積が小さくでき、第2実施例と比較
してもビアセル個数が少ない場合には有利となる。しか
しながら、近年の大規模なLSIにおいては、使用する
ビアセルの個数は数百万個にも上り、各ビアセルについ
て4種類乃至5種類の原点の異なるビアセルの中から周
囲の配線状態から最適の原点のビアセルを選択するには
十時間を越える処理時間を必要とする。 【0014】 【発明が解決しようとする課題】従来の設計ルールで
は、許容される配線間隔の最小値は配線最小間隔Sで定
められる1種類のみであったが、近年ではあらたに、所
定の対向配線長限度値SL以下であれば配線最小値より
も小さい所定の配線間隔であるショートラン配線間隔S
Sまで許容するショートランルールが採用され、論理機
能ブロックの高密度化に効果を上げている。しかしなが
ら図11の自動配置配線手段本体7自体には、ショート
ランルールに対応して配線最小間隔Sとショートラン間
隔SSの2つの間隔制限を考慮して最適な配線を行うも
のは未だ無く、制限値として大きい方の配線最小間隔S
のみを考慮して配線せざるを得ないために面積削減は第
1,第2,第3従来例として説明した配線方法によるし
かなく、自動配置配線システムによる配線においてはシ
ョートランルールを有効に活用してLSIチップの面積
を低減することが困難であった。 【0015】本発明の目的は、自動配置配線システムに
よる配線であってもショートランルールを有効に活用す
ることができ、LSIチップの面積を低減することので
きる自動配置配線システムの配線方法を提供することに
ある。 【0016】 【課題を解決するための手段】本発明の第1の発明の自
動配置配線システムの配線方法は、所定の配線ピッチで
設定されたグリッド上に配置配線する自動配置配線シス
テムの配線方法において、方形状のビアと前記ビアを覆
いかつ四方にビアマージン分広げて設けられた上層配線
層および下層配線層とを有しライブラリに登録されたビ
アセル同士が隣接グリッドに対向配置されるときの配線
間隔が対向配線長制限のない配線最小間隔未満でかつ
定の対向長限度内で所定の間隔まで許容するショートラ
ン配線間隔以上であることを検出して前記ビアセルを基
に対向配置時の配線間隔が配線長制限のない配線最小間
隔を満たすように前記ビアマージンを変更した配線時ビ
アセルデータを作成し、前記配線時ビアセルデータを用
いて前記自動配置配線システムにより配置配線した後に
前記配線時ビアセルデータを前記ビアセルに対応したア
ートワークデータに置換することを特徴としている。 【0017】第1の発明では、配置配線の実行に先立ち
回路図情報、設計ルール、セル/ブロックライブラリを
含む情報を読み込むライブラリ読込処理において、ビア
セル同士が隣接グリッドに対向配置されるときの配線間
隔が所定の対向長限度内で所定の間隔まで許容するショ
ートラン配線間隔以上であることを検出して前記ビアセ
ルを基に対向配置時の配線間隔が配線長制限のない配線
最小間隔を満たすようにビアマージンを変更した配線時
ビアセルデータを作成するショートランルール適用処理
を有してもよい。さらに、前記ショートランルール適用
処理が、ショートランルール適用可能な所定の対向長限
度値と許容できるショートラン配線間隔とを含む情報を
読み込むショートランルール読込ステップと、ビアセル
同士が隣接グリッドに対向配置されるときの配線間隔が
前記ショートラン配線間隔以上になることを検出したと
きにショートランルール適用可能と判定してビアマージ
ン変更フラグを変更有り側に設定するショートランルー
ル適用判定ステップと、前記ショートランルール適用判
定ステップでビアマージン変更フラグが変更有り側に設
定されたときに前記ビアセルを基に対向配置時の配線間
隔が配線長制限のない配線最小間隔を満たすようにビア
マージンを変更した配線時ビアセルデータを作成するビ
アマージン変更ステップとを有してもよい。 【0018】第2の発明の自動配置配線システムの配線
方法は、所定の配線ピッチで設定されたグリッド上に配
置配線する自動配置配線システムの配線方法において、
方形状のビアと前記ビアを覆いかつ四方にビアマージン
分広げて設けられた上層配線層および下層配線層とを有
しライブラリに登録されたビアセルと該ビアセルが配置
されたグリッドの隣接グリッドに対向配置される配線と
の配線間隔が対向配線長制限のない配線最小間隔未満で
かつ所定の対向長限度内で所定の間隔まで許容するショ
ートラン配線間隔以上であることを検出して前記ビアセ
ルを基に対向配置時の配線間隔が前記配線最小間隔を満
たすように前記ビアマージンを変更した配線時ビアセル
データを作成し、前記配線時ビアセルデータを用いて前
記自動配置配線システムにより配置配線した後に前記配
線時ビアセルデータを前記ビアセルに対応したアートワ
ークデータに置換することを特徴としている。 【0019】第2の発明では、配置配線の実行に先立ち
回路図情報、設計ルール、セル/ブロックライブラリを
含む情報を読み込むライブラリ読込処理において、ビア
セルと該ビアセルが配置されたグリッドの隣接グリッド
に対向配置される配線との配線間隔が対向配線長制限の
ない配線最小間隔未満でかつ所定の対向長限度内で所定
の間隔まで許容するショートラン配線間隔以上になるこ
とを検出し前記ビアセルを基に対向配置時の配線間隔が
前記配線最小間隔を満たすようにビアマージンを変更し
た配線時ビアセルデータを作成するショートランルール
適用処理を有してもよい。さらに、前記ショートランル
ール適用処理が、ショートランルール適用可能な所定の
対向長限度値と許容できるショートラン配線間隔とを含
む情報を読み込むショートランルール読込ステップと、
ビアセルと該ビアセルが配置されたグリッドの隣接グリ
ッドに対向配置されるときの配線間隔が対向配線長制限
のない配線最小間隔未満でかつ前記ショートラン配線間
隔以上になることを検出したときにショートランルール
適用可能と判定してビアマージン変更フラグを変更有り
側に設定するショートランルール適用判定ステップと、
前記ショートランルール適用判定ステップでビアマージ
ン変更フラグが変更有り側に設定されたときに前記ビア
セルを基に対向配置時の配線間隔が前記配線最小間隔を
満たすようにビアマージンを変更した配線時ビアセルデ
ータを作成するビアマージン変更ステップとを有しても
よい。 【0020】第3の発明の自動配置配線システムの配線
方法を記録したコンピュータ読み取り可能な記録媒体
は、ショートランルール適用可能な所定の対向長限度値
と許容できるショートラン配線間隔とを含む情報を読み
込む第1のプログラムと、ビアセル同士が隣接グリッド
に対向配置されるときの配線間隔が前記ショートラン配
線間隔以上になることを検出したときにショートランル
ール適用可能と判定してビアマージン変更フラグを変更
有り側に設定する第2のプログラムと、前記第2のプロ
グラムで前記ビアマージン変更フラグが変更有り側に設
定されたときに前記ビアセルを基に対向配置時の配線間
隔が配線長制限のない配線最小間隔を満たすようにビア
マージンを変更した配線時ビアセルデータを作成する第
3のプログラムと、配置されたブロック及びセル間の配
線を前記配線時ビアセルデータを用いて行う第4のプロ
グラムと、配線完了後に前記配線時ビアセルデータを前
記ビアセルに対応したアートワークデータに置換する第
5のプログラムとを有している。 【0021】第4の発明の自動配置配線システムの配線
方法を記録したコンピュータ読み取り可能な記録媒体
は、ショートランルール適用可能な所定の対向長限度値
と許容できるショートラン配線間隔とを含む情報を読み
込む第1のプログラムと、ビアセルと該ビアセルが配置
されたグリッドの隣接グリッドに対向配置されるときの
配線間隔が対向配線長制限のない配線最小間隔未満でか
つ前記ショートラン配線間隔以上になることを検出した
ときにショートランルール適用可能と判定してビアマー
ジン変更フラグを変更有り側に設定する第2のプログラ
ムと、前記第2のプログラムで前記ビアマージン変更フ
ラグが変更有り側に設定されたときに前記ビアセルを基
に対向配置時の配線間隔が前記配線最小間隔を満たすよ
うにビアマージンを変更した配線時ビアセルデータを作
成する第3のプログラムと、配置されたブロック及びセ
ル間の配線を前記配線時ビアセルデータを用いて行う第
4のプログラムと、配線完了後に前記配線時ビアセルデ
ータを前記ビアセルに対応したアートワークデータに置
換する第5のプログラムとを有している。 【0022】 【発明の実施の形態】本発明の配線方法は、配線間隔が
最も小さい個所であるビアセルと配線またはビアセルと
の対向配置個所にショートランルールが適用できるか否
かを判定し、適用できる場合にはショートランルール制
限のない配線最小間隔を満足するようにビアマージンを
削減した自動配線処理専用の配線時ビアセルデータを作
成して自動配線処理を実行し、配線結果の出力処理にお
いて配線時ビアセルデータを本来のビアマージンを有す
るビアセルのアートワークデータに置き換えて出力する
ことにより、ショートランルールに対応していない自動
配置配線システムでショートランルールを有効利用した
配線を実行できるようにするものである。 【0023】以下に、本発明について図面を参照して詳
細に説明する。図1は、本発明の一実施形態のライブラ
リ読込処理のフロー図である。本実施の形態において、
自動配置配線システムおよび入力ファイル出力ファイル
の構成は、読込/前処理手段6で実行する処理以外は図
11の従来の構成と同一であり、また配置配線処理全体
のフローもライブラリ読込処理121以外は図12の従
来例で説明したものと同一であるので、本実施の形態に
おける自動配置配線システムの構成と配置配線処理全体
のフローについての説明は省略する。 【0024】図1において、ライブラリ読込処理121
aは、回路図情報読込処理11と、設計ルール読込処理
12と、ショートランルール適用処理13と、セル/ブ
ロック情報読込処理14とを有している。本実施の形態
は、図12のライブラリ読込処理121に換えて図1の
ライブラリ読込処理121aを用いるものであり、さら
に詳細には、図13の従来のライブラリ読込処理のフロ
ーの設計ルール読込処理132とセルブロック情報読込
処理133との間にショートランルール適用処理13を
挿入したものである。図1の回路図情報読込処理11は
図13の従来の回路図情報読込処理131と同一の処理
であり、同様に設計ルール読込処理12は設計ルール読
込処理132と同一の処理であり、セル/ブロック情報
読込処理14はセル/ブロック情報読込処理133と同
一の処理であるので、これらについても説明を省略す
る。 【0025】さらに、ライブラリ読込処理121a内の
ショートランルール適用処理13は、ショートランルー
ルを適用可能な対向長限度値と許容できるショートラン
配線間隔とを含む情報を読み込むショートランルール読
込ステップ15と、ビアセルの配線層パタンと該ビアセ
ルが配置されたグリッドの隣接グリッドに対向配置され
る配線層パタンとの配線間隔がショートラン配線間隔以
上になることを検出したときにショートランルール適用
可能と判定してビアマージン変更フラグを変更有り側に
設定するショートランルール適用判定ステップ16と、
ショートランルール適用判定ステップでビアマージン変
更フラグが変更有り側に設定されたときにビアセルのデ
ータを基に対向配置時の配線間隔が配線長制限のない配
線最小間隔を満たすようにビアマージンを変更した配線
時ビアセルデータを作成するビアマージン変更ステップ
17とを有している。 【0026】図2(a),(b)は、本実施の形態にお
ける配線およびビアセルに関する設計ルールの一例を示
す図である。ビアセル23は下層配線22と上層の配線
21との接続に設けられ、辺長Vの正方形状のビアを覆
って四方にビアマージンMだけ広がった下層および上層
の配線層パターンを有している。配線21と別の同層の
配線21とは最小でも配線ピッチPの間隔をあけたグリ
ッド上に配置され、それぞれの配線21は信号配線の標
準的な配線幅Wを有している。配線21と別の配線21
とは配線最小間隔S以上の間隔を維持して配線する必要
があるが、ショートランルールで定められた対向長限度
値SL以下の対向長の範囲では、ショートラン配線間隔
SSまでの配線間隔が許容される。したがって全般的に
は配線ピッチP≧(W+S)であるが、対向配線長がS
L以下の個所に限りP≧(W+SS)まで許容される。 【0027】次に、ショートランルール読込ステップ1
5,ショートランルール適用判定ステップ16,ビアマ
ージン変更ステップ17の詳細について説明するととも
に、ショートランルールの対向長限度値SL=1.00
μm,ショートラン間隔SS=0.40μmとして例題
を用いて具体的に説明する。例題は第1従来例、第2従
来例、第3従来例と同様に、配線ピッチP=1.00μ
m,配線幅W=0.50μm,配線最小間隔S=0.5
0μm,ビアの辺長V=0.50μm,ビアマージンM
=0.05μmとし、ビア同士の隣接グリッド対向配置
を許容するものとする。 【0028】図3は、図1のショートランルール読込ス
テップ15の詳細フロー図である。ショートランルール
読込ステップ15では、まずサブステップ31では、自
動配置配線においてショートランルールを適用するか否
かを判定する。 【0029】サブステップ31でショートランルールを
適用すると判定された場合には、サブステップ32に進
み、ショートランルールで指定されるショートラン配線
間隔SSを読み込む。次に、サブステップ33に進み、
ショートランルールの対向長限度値SLを読み込む。 【0030】次のサブステップ34では、ビアの辺長V
にビアマージンMの2倍を加えてビアセル配線層幅V2
Mを算出、すなわち、V2M=(V+M+M)の計算を
行う。次のサブステップ35では、ビアセル配線層幅V
2Mが前記対向長限度値SL以下であるか、すなわちV
2M≦SLを満たすかを判定し、これを満たす場合には
ショートランルール読込ステップ15を終了してショー
トランルール適用判定ステップ16に進む。 【0031】サブステップ31でショートランルールを
適用しないと判定された場合、又はサブステップ35で
V2M≦SLを満たさないと判定された場合には、サブ
ステップ36に進み、ビアマージン変更フラグを変更無
し側に設定からショートラン読込ステップ15を終了し
てビアマージン変更ステップ17に進む。 【0032】例題では、サブステップ34でビアセル配
線層幅V2M=0.50+0.05+0.05=0.6
0μmとなり、対向長限度値SL=1.00μmなの
で、V2M≦SLを満足するので、ショートランルール
適用判定ステップ16に進む。 【0033】なお、サブステップ31に関連して、ショ
ートランルールを有効とするか無効とするかの指定は予
めライブラリ中に登録しておいてもよく、または自動配
置配線システムの起動時に外部から指定してもよい。ま
た、設計ルールが予めV2M≦SLを満足するように定
められている場合には、サブステップ33,サブステッ
プ34,サブステップ35を削除してもよい。 【0034】図4は、ショートランルール適用判定ステ
ップ16の詳細フロー図である。まず、サブステップ4
1で、ビアの辺長にビアマージンの2倍を加えてビアセ
ル配線層幅V2Mを算出する。ショートランルール読込
ステップ15のサブステップ34で既にビアセル配線層
幅V2Mを計算済のときには、サブステップ41を省略
してもよい。 【0035】次にサブステップ42に進み、ビアセル配
線層幅V2Mが、信号配線に適用される標準配線幅Wよ
りも大きいか、すなわちV2M>Wを満足するかを判定
する。サブステップ42でV2M>Wを満足すると判定
された場合にはサブステップ43に進み、配線ピッチP
からビアセル配線層幅V2Mを減じて理論最小間隔S1
の算出、すなわちS1=(P−V2M)の計算を行う。 【0036】次にサブステップ44に進み、理論最小間
隔S1がショートラン配線間隔SS以上であるか、すな
わちS1≧SSを満足するかを判定する。S1≧SSを
満足する場合にはサブステップ45に進み、ビアマージ
ン変更フラグを変更有り側に設定し、ショートランルー
ル適用判定ステップ16を終了してビアマージン変更ス
テップ17に進む。 【0037】サブステップ42でV2M>Wを満足しな
いと判定された場合又はサブステップ44でS1≧SS
を満足しないと判定された場合にはサブステップ46に
進み、ビアマージン変更フラグを変更無し側に設定して
ショートランルール適用判定ステップ16を終了してビ
アマージン変更ステップ17に進む。 【0038】例題では、サブステップ41でビアセル配
線層幅V2M=0.60μmとなり、サブステップ42
で配線幅W=0.50μmに対してV2M>Wを満足す
ると判定されるので、サブステップ43に進んで理論最
小間隔S1=(1.00−0.60)=0.40μmが
算出される。サブステップ44でS1=SS=0.40
μmなのでS1≧SSを満足すると判定され、サブステ
ップ45でビアマージン変更フラグを変更有り側に設定
し、ビアマージン変更ステップ17に進む。。 【0039】図5は、ビアマージン変更ステップ17の
詳細フロー図である。まず、サブステップ51でビアマ
ージン変更フラグが変更有り側に設定されているかを判
定する。ビアマージン変更フラグが変更有り側に設定さ
れていると判定された場合にはサブステップ52に進
み、ショートランルール適用判定ステップ16のサブス
テップ43で算出した理論最小間隔S1から配線最小間
隔Sを減じて2で除したものにビアマージンMを加えて
仮想マージンM1を算出、すなわち仮想マージンM1=
M+(S1−S)/2を計算する。次に、サブステップ
53に進み、ビアマージンMを前記仮想マージンM1に
変更する。 【0040】サブステップ51でビアマージン変更フラ
グが変更有り側に設定されていないと判定された場合又
はサブステップ53を実行した後に進み、自動配置配線
に使用する配線時マージンMRを決定し配線時ビアセル
データを作成してビアマージン変更ステップ17を終了
する。この結果として、サブステップ51でビアマージ
ン変更フラグが変更有り側にセットされたと判定された
場合には、配線時ビアセルデータの配線時マージンMR
はサブステップ52で算出した仮想ビアマージンM1に
等しくなり、サブステップ51でビアマージン変更フラ
グが変更有り側にセットされていないと判定された場合
には、配線時ビアセルデータの配線時マージンMRは設
計ルールに定められたビアマージンMに等しくなる。 【0041】例題では、サブステップ51でビアマージ
ン変更フラグが変更有り側であると判定されて、サブス
テップ52で仮想マージンM1=(0.05+(0.4
0−0.50)/2)=0μmと算出され、サブステッ
プ54で配線時ビアセルデータの配線時ビアマージンM
R=0μmが決定される。 【0042】ビアマージン変更ステップ17終了後は、
図1のセル/ブロック情報読込処理14に進み、図13
の従来フローのセルブロック情報読込処理133におけ
ると同様に、ビア部分のアートワークデータを示すアー
トワークセル名を読み込んでビアセルデータに付加す
る。アートワークデータそのもののビアマージンはM
(例題では0.05μm)である。 【0043】本実施の形態の適用により、図12におけ
る自動配置配線システム1によるセル/ブロック間配線
処理123を実行するときには、ビアマージンとして配
線時ビアマージンMR(例題では0μm)に変更された
配線時ビアセルデータを用いるので、図6の配線結果を
模式的に示した図にあるように、配線対向個所、配線時
ビアセル対向個所のいずれにおいても配線最小間隔Sを
満足するため、配置配線検証処理124において不具合
が検出されることはない。 【0044】配置配線済データ出力処理125におい
て、配線結果の配線時ビアセルデータに対応するビアセ
ルのアートワークセル名を検出してアートワークデータ
を出力することにより、図6におけるビアマージン0μ
mの配線時ビアセル61は本来のビアマージン0.05
μmのビアセル23に置き換えられて出力される。図7
は、本実施の形態を適用したときの配置例図である。配
線ピッチ1.00μmのグリッド上にビアセル23同士
が対向配置されているが、ビアセルの配線層同士の間隔
がショートランルールを満たすことはショートランルー
ル適用処理13により保証されており、ショートランル
ールを有効に使用できるので、図7では占有面積A=
9.00μm2 となり、第1,第2,第3従来例のいず
れよりも占有面積を低減した配線が可能となる。 【0045】図3,図4,図5では、ビアセル同士の対
向配置を許容する自動配置配線システムにおいて、最も
配線間隔の小さいビアセル同士の対向配置個所にショー
トランルールが適用できるか否かを判定して、適用でき
る場合にビアセル同士の配線層間隔が配線最小間隔を満
足するようにビアマージンを変更した。しかしながら、
ビアマージンが大きい設計ルールを用いて自動配線する
ときには、ビアセル同士の対向配置個所で制約されて配
線ピッチが大きくなることを回避するために、配線と配
線およびビアセルと配線の対向配置のみを許容し、ビア
セル同士の対向配置を禁止した自動配置配線システムを
用いることが多い。第2実施形態として、このような自
動配置配線システムにショートランルールを有効に適用
できる配線方法を述べる。 【0046】第2実施形態では、図1のショートランル
ール適用処理13の中のショートランルール適用判定ス
テップ16とビアマージン変更ステップ17が第1実施
形態とは異なる。第1,第2実施形態で共通なショート
ランルール読込ステップの説明は省略して、以下に、変
更されたステップについて説明する。 【0047】図8は、ショートランルール適用判定ステ
ップ16aの詳細フロー図である。まず、サブステップ
81で、ビアの辺長にビアマージンの2倍を加えてビア
セル配線層幅V2Mを算出する。ショートランルール読
込ステップ15のサブステップ34で既にビアセル配線
層幅V2Mを計算済のときには、サブステップ81を省
略してもよいことは図4と同様である。 【0048】次にサブステップ82に進み、ビアセル配
線層幅V2Mが、信号配線に適用される標準配線幅Wよ
りも大きいか、すなわちV2M>Wを満足するかを判定
する。サブステップ82でV2M>Wを満足すると判定
された場合にはサブステップ83に進み、ビアセル配線
層幅V2Mに配線幅Wを加えて2で除したものを配線ピ
ッチPから減じて理論最小間隔S2の算出、すなわちS
2=(P−(V2M+W)/2)の計算を行う。 【0049】次にサブステップ84に進み、理論最小間
隔S2が配線最小間隔S未満でかつショートラン配線間
隔SS以上の範囲内にあるか、すなわちS2≧SSを満
足するかを判定する。S>S2≧SSを満足する場合に
はサブステップ85に進み、ビアマージン変更フラグを
変更有り側に設定し、ショートランルール適用判定ステ
ップ16aを終了してビアマージン変更ステップ17a
に進む。 【0050】サブステップ82でV2M>Wを満足しな
いと判定された場合又はサブステップ84でS>S2≧
SSを満足しないと判定された場合にはサブステップ8
6に進み、ビアマージン変更フラグを変更無し側に設定
してショートランルール適用判定ステップ16aを終了
してビアマージン変更ステップ17aに進む。 【0051】図9は、ビアマージン変更ステップ17a
の詳細フロー図である。まず、サブステップ91でビア
マージン変更フラグが変更有り側に設定されているかを
判定する。ビアマージン変更フラグが変更有り側に設定
されていると判定された場合にはサブステップ92に進
み、ショートランルール適用判定ステップ16aのサブ
ステップ83で算出した理論最小間隔S2から配線最小
間隔Sを減じたものにビアマージンMを加えて仮想マー
ジンM2を算出、すなわち仮想マージンM2=M+(S
2−S)を計算する。次に、サブステップ93に進み、
ビアマージンMを前記仮想マージンM2に変更する。 【0052】サブステップ91でビアマージン変更フラ
グが変更有り側に設定されていないと判定された場合又
はサブステップ93を実行した後に進み、自動配置配線
に使用する配線時マージンMRを決定し配線時ビアセル
データを作成してビアマージン変更ステップ17aを終
了する。この結果として、サブステップ91でビアマー
ジン変更フラグが変更有り側にセットされたと判定され
た場合には、配線時ビアセルデータの配線時マージンM
Rはサブステップ92で算出した仮想ビアマージンM2
に等しくなり、サブステップ91でビアマージン変更フ
ラグが変更有り側にセットされていないと判定された場
合には、配線時ビアセルデータの配線時マージンMRは
設計ルールに定められたビアマージンMに等しくなる。 【0053】以降の配線、出力等の処理については、第
1実施形態と同じである。図10は第2実施形態の配線
例図である。ビアマージンが大きいビアセル101と配
線21との間隔はショートラン間隔SS以上を確保して
配線される。 【0054】なお、図8のショートランルール適用判定
ステップ16aにおいて、サブステップ84の判定条件
を、図3のショートランルール適用判定ステップ16の
サブステップ44と同様に、単にS2≧SSを満たすか
否かとしてもよく、また、図3のサブステップ44の判
定条件を、図8のサブステップ84と同様に、S>S1
≧SSを満たすか否かとしてもよい。 【0055】また、図5のビアマージン変更ステップ1
7のサブステップ53ではビアマージンMを仮想ビアマ
ージンM1に置き換えているが、サブステップ53で0
≦M≦M1の範囲の任意の値にビアマージンMを再設定
するとしても、本発明の効果に実用上の支障はない。同
様に図9のビアマージン変更ステップ17aのサブステ
ップ93を、0≦M≦M2の範囲の任意の値にビアマー
ジンMを再設定するとしても支障はない。 【0056】 【発明の効果】以上説明したように、本発明の配線方法
では、配線間隔が最も小さい個所であるビアセルと配線
またはビアセルとの対向配置個所にショートランルール
が適用できるか否かを判定し、適用できる場合にはショ
ートランルール制限のない配線最小間隔を満足するよう
にビアマージンを削減した自動配線処理専用の配線時ビ
アセルデータを作成して自動配線処理を実行し、配線結
果の出力処理において配線時ビアセルデータを本来のビ
アマージンを有するビアセルのアートワークデータに置
き換えて出力するので、ショートランルールに対応して
いない自動配置配線システムにおいてもショートランル
ールを有効利用した配線を実行できるようにすることが
可能となり、配線領域を大幅に低減することができLS
Iチップの面積を低減することができるという効果があ
る。

【図面の簡単な説明】 【図1】本発明の第1実施形態のライブラリ読込処理の
フロー図である。 【図2】本実施の形態における配線およびビアセルに関
する設計ルールの一例を示す図である。 【図3】ショートランルール読込ステップの詳細フロー
図である。 【図4】ショートランルール適用判定ステップの詳細フ
ロー図である。 【図5】ビアマージン変更ステップの詳細フロー図であ
る。 【図6】配線結果を模式的に示した図である。 【図7】第1実施形態を適用したときの配置例図であ
る。 【図8】第2実施形態のショートランルール適用判定ス
テップの詳細フロー図である。 【図9】第2実施形態のビアマージン変更ステップの詳
細フロー図である。 【図10】第2実施形態の配線例図である。 【図11】自動配置配線システムの構成図である。 【図12】配置配線処理全体のフロー図である。 【図13】従来のライブラリ読込処理の詳細フロー図で
ある。 【図14】(a)はビアセルの平面図であり、(b)は
LSIに搭載したときの断面模式図である。 【図15】(a)は第1従来例の配線例図で、(b)は
第2従来例の配線例図である。 【図16】第3従来例の配線方法のビアセル置換処理フ
ロー図である。 【図17】第3従来例の配線例図である。 【符号の説明】 1 自動配置配線システム 2 回路図情報ファイル 3 セル/ブロックライブラリ 4 設計ルールファイル 5 配置配線結果出力ファイル 6 読込/前処理手段 7 自動配置配線手段本体 8 配置配線結果検証手段 11,131 回路図情報読込処理 12,132 設計ルール読込処理 13 ショートランルール適用処理 14,133 セル/ブロック情報読込処理 15 ショートランルール読込ステップ 16,16a ショートランルール適用判定ステップ 17,17a ビアマージン変更ステップ 21 配線 22 下層配線 23,101 ビアセル 61 配線時ビアセル 121,121a ライブラリ読込処理 122 セル/ブロック配置処理 123 セル/ブロック間配線処理 124 配置配線検証処理 125 配置配線済データ出力処理 141 ビア 142 絶縁層 160 ビアセル置換処理 171,172 原点の異なるビアセル M ビアマージン P 配線ピッチ S 配線最小間隔 SL ショートランルールの対向長限度値 SS ショートラン間隔 V ビアの辺長 W 配線幅

Claims (1)

  1. (57)【特許請求の範囲】 【請求項1】 所定の配線ピッチで設定されたグリッド
    上に配置配線する自動配置配線システムの配線方法にお
    いて、方形状のビアと前記ビアを覆いかつ四方にビアマ
    ージン分広げて設けられた上層配線層および下層配線層
    とを有しライブラリに登録されたビアセル同士が隣接グ
    リッドに対向配置されるときの配線間隔が対向配線長制
    限のない配線最小間隔未満でかつ所定の対向長限度内で
    所定の間隔まで許容するショートラン配線間隔以上であ
    ることを検出して前記ビアセルを基に対向配置時の配線
    間隔が配線長制限のない配線最小間隔を満たすように前
    記ビアマージンを変更した配線時ビアセルデータを作成
    し、前記配線時ビアセルデータを用いて前記自動配置配
    線システムにより配置配線した後に前記配線時ビアセル
    データを前記ビアセルに対応したアートワークデータに
    置換することを特徴とする自動配置配線システムの配線
    方法。 【請求項2】 配置配線の実行に先立ち回路図情報、設
    計ルール、セル/ブロックライブラリを含む情報を読み
    込むライブラリ読込処理において、ビアセル同士が隣接
    グリッドに対向配置されるときの配線間隔が所定の対向
    長限度内で所定の間隔まで許容するショートラン配線間
    隔以上であることを検出して前記ビアセルを基に対向配
    置時の配線間隔が配線長制限のない配線最小間隔を満た
    すようにビアマージンを変更した配線時ビアセルデータ
    を作成するショートランルール適用処理を有することを
    特徴とする請求項記載の自動配置配線システムの配線
    方法。 【請求項3】 前記ショートランルール適用処理が、シ
    ョートランルール適用可能な所定の対向長限度値と許容
    できるショートラン配線間隔とを含む情報を読み込むシ
    ョートランルール読込ステップと、ビアセル同士が隣接
    グリッドに対向配置されるときの配線間隔が前記ショー
    トラン配線間隔以上になることを検出したときにショー
    トランルール適用可能と判定してビアマージン変更フラ
    グを変更有り側に設定するショートランルール適用判定
    ステップと、前記ショートランルール適用判定ステップ
    でビアマージン変更フラグが変更有り側に設定されたと
    きに前記ビアセルを基に対向配置時の配線間隔が配線長
    制限のない配線最小間隔を満たすようにビアマージンを
    変更した配線時ビアセルデータを作成するビアマージン
    変更ステップとを有することを特徴とする請求項記載
    の自動配置配線システムの配線方法。 【請求項4】 所定の配線ピッチで設定されたグリッド
    上に配置配線する自動配置配線システムの配線方法にお
    いて、方形状のビアと前記ビアを覆いかつ四方にビアマ
    ージン分広げて設けられた上層配線層および下層配線層
    とを有しライブラリに登録されたビアセルと該ビアセル
    が配置されたグリッドの隣接グリッドに対向配置される
    配線との配線間隔が対向配線長制限のない配線最小間隔
    未満でかつ所定の対向長限度内で所定の間隔まで許容す
    るショートラン配線間隔以上であることを検出して前記
    ビアセルを基に対向配置時の配線間隔が前記配線最小間
    隔を満たすように前記ビアマージンを変更した配線時ビ
    アセルデータを作成し、前記配線時ビアセルデータを用
    いて前記自動配置配線システムにより配置配線した後に
    前記配線時ビアセルデータを前記ビアセルに対応したア
    ートワークデータに置換することを特徴とする自動配置
    配線システムの配線方法。 【請求項5】 配置配線の実行に先立ち回路図情報、設
    計ルール、セル/ブロックライブラリを含む情報を読み
    込むライブラリ読込処理において、ビアセルと該ビアセ
    ルが配置されたグリッドの隣接グリッドに対向配置され
    る配線との配線間隔が対向配線長制限のない配線最小間
    隔未満でかつ所定の対向長限度内で所定の間隔まで許容
    するショートラン配線間隔以上になることを検出し前記
    ビアセルを基に対向配置時の配線間隔が前記配線最小間
    隔を満たすようにビアマージンを変更した配線時ビアセ
    ルデータを作成するショートランルール適用処理を有す
    ることを特徴とする請求項記載の自動配置配線システ
    ムの配線方法。 【請求項6】 前記ショートランルール適用処理が、シ
    ョートランルール適用可能な所定の対向長限度値と許容
    できるショートラン配線間隔とを含む情報を読み込むシ
    ョートランルール読込ステップと、ビアセルと該ビアセ
    ルが配置されたグリッドの隣接グリッドに対向配置され
    るときの配線間隔が対向配線長制限のない配線最小間隔
    未満でかつ前記ショートラン配線間隔以上になることを
    検出したときにショートランルール適用可能と判定して
    ビアマージン変更フラグを変更有り側に設定するショー
    トランルール適用判定ステップと、前記ショートランル
    ール適用判定ステップでビアマージン変更フラグが変更
    有り側に設定されたときに前記ビアセルを基に対向配置
    時の配線間隔が前記配線最小間隔を満たすようにビアマ
    ージンを変更した配線時ビアセルデータを作成するビア
    マージン変更ステップとを有することを特徴とする請求
    記載の自動配置配線システムの配線方法。 【請求項7】 前記ショートランルール読込ステップ
    が、配置配線時にショートランルールを適用するかを判
    定する第1のサブステップと、前記第1のサブステップ
    で適用すると判定されたときにショートランルールで指
    定されるショートラン配線間隔を読み込む第2のサブス
    テップと、ショートランルールの対向長限度値を読み込
    む第3のサブステップと、ビアの辺長にビアマージンの
    2倍を加えてビアセル配線層幅を算出する第4のサブス
    テップと、前記ビアセル配線層幅が前記対向長限度値以
    下であるかを判定し対向長限度値以下であれば前記ショ
    ートランルール適用判定ステップに進む第5のサブステ
    ップと、前記第1のサブステップで適用しないと判定さ
    れたとき又は前記第5のサブステップで前記ビアセル配
    線層幅が対向配線長限度値以下ではないと判定されたと
    きにビアマージン変更フラグを変更無し側に設定して前
    記ビアマージン変更ステップに進む第6のサブステップ
    とを有することを特徴とする請求項3または6記載の自
    動配置配線システムの配線方法。 【請求項8】 前記ショートランルール適用判定ステッ
    プが、ビアの辺長にビアマージンの2倍を加えてビアセ
    ル配線層幅を算出する第1のサブステップと、前記ビア
    セル配線層幅が設計ルールで指定され信号配線に適用さ
    れる標準配線幅よりも大きいかを判定する第2のサブス
    テップと、前記第2のサブステップで大きいと判定され
    たときに設計ルールで指定された配線ピッチから前記ビ
    アセル配線層幅を減じて理論最小間隔を求める第3のサ
    ブステップと、前記理論最小間隔がショートラン配線間
    隔以上かを判定する第4のサブステップと、前記第4の
    サブステップで前記ショートラン配線間隔以上であると
    判定されたときにビアマージン変更フラグを変更有り側
    に設定して前記ビアマージン変更ステップに進む第5の
    サブステップと、前記第2のサブステップで前記ビアセ
    ル配線層幅が前記標準配線幅より大きくはないと判定さ
    れたとき又は前記第4のサブステップで前記理論最小間
    隔が前記ショートラン配線間隔以下ではないと判定され
    たときにビアマージン変更フラグを変更無し側に設定し
    て前記ビアマージン変更ステップに進む第6のサブステ
    ップとを有することを特徴とする請求項記載の自動配
    置配線システムの配線方法。 【請求項9】 前記ビアマージン変更ステップが、ビア
    マージン変更フラグが変更有り側に設定されているかを
    判定する第1のサブステップと、前記第1のサブステッ
    プで変更有り側に設定されていると判定されたときにビ
    アの辺長にビアマージンの2倍を加算して得られるビア
    セル配線層幅を設計ルールで指定された配線ピッチから
    減じて得られる理論最小間隔からさらに配線最小間隔を
    減じて2で除したものにビアマージンを加えて仮想マー
    ジンを算出する第2のサブステップと、前記ビアマージ
    ンを前記仮想マージンに変更する第3のサブステップ
    と、前記第1のサブステップでビアマージン変更フラグ
    が変更有り側に設定されていないと判定されたとき又は
    前記第3のサブステップを実行した後に移行して自動配
    置配線に使用する配線時マージンを決定し配線時ビアセ
    ルデータを作成する第4のサブステップとを有すること
    を特徴とする請求項記載の自動配置配線システムの配
    線方法。 【請求項10】 前記ショートランルール適用判定ステ
    ップが、ビアの辺長にビアマージンの2倍を加えてビア
    セル配線層幅を算出する第1のサブステップと、前記ビ
    アセル配線層幅が設計ルールで指定され信号配線に適用
    される標準配線幅よりも大きいかを判定する第2のサブ
    ステップと、前記第2のサブステップで大きいと判定さ
    れたときに前記ビアセル配線層幅に前記標準配線幅を加
    算して2で除したものを設計ルールで指定された配線ピ
    ッチから減じて理論最小間隔を求める第3のサブステッ
    プと、前記理論最小間隔が配線最小間隔未満でかつショ
    ートラン配線間隔以上の範囲内にあるかを判定する第4
    のサブステップと、前記第4のサブステップで前記範囲
    内にあると判定されたときにビアマージン変更フラグを
    変更有り側に設定して前記ビアマージン変更ステップに
    進む第5のサブステップと、前記第2のサブステップで
    前記ビアセル配線層幅が前記標準配線幅より大きくはな
    いと判定されたとき又は前記第4のサブステップで前記
    理論最小間隔が前記範囲内にないと判定されたときにビ
    アマージン変更フラグを変更無し側に設定して前記ビア
    マージン変更ステップに進む第6のサブステップとを有
    することを特徴とする請求項記載の自動配置配線シス
    テムの配線方法。 【請求項11】 前記ビアマージン変更ステップが、ビ
    アマージン変更フラグが変更有り側に設定されているか
    を判定する第1のサブステップと、前記第1のサブステ
    ップで変更有り側に設定されていると判定されたときに
    ビアの辺長にビアマージンの2倍を加算して得られるビ
    アセル配線層幅に設計ルールで定められる標準配線幅を
    加算して2で除したものを設計ルールで指定された配線
    ピッチから減じて得た理論最小間隔をもとにさらにビア
    マージンを加え配線最小間隔を減じて仮想マージンを算
    出する第2のサブステップと、前記ビアマージンを前記
    仮想マージンに変更する第3のサブステップと、前記第
    1のサブステップでビアマージン変更フラグが変更有り
    側に設定されていないと判定されたとき又は前記第3の
    サブステップを実行した後に移行して自動配置配線に使
    用する配線時マージンを決定し配線時ビアセルデータを
    作成する第4のサブステップとを有することを特徴とす
    る請求項記載の自動配置配線システムの配線方法。 【請求項12】 ショートランルール適用可能な所定の
    対向長限度値と許容できるショートラン配線間隔とを含
    む情報を読み込む第1のプログラムと、ビアセル同士が
    隣接グリッドに対向配置されるときの配線間隔が前記シ
    ョートラン配線間隔以上になることを検出したときにシ
    ョートランルール適用可能と判定してビアマージン変更
    フラグを変更有り側に設定する第2のプログラムと、前
    記第2のプログラムで前記ビアマージン変更フラグが変
    更有り側に設定されたときに前記ビアセルを基に対向配
    置時の配線間隔が配線長制限のない配線最小間隔を満た
    すようにビアマージンを変更した配線時ビアセルデータ
    を作成する第3のプログラムと、配置されたブロック及
    びセル間の配線を前記配線時ビアセルデータを用いて行
    う第4のプログラムと、配線完了後に前記配線時ビアセ
    ルデータを前記ビアセルに対応したアートワークデータ
    に置換する第5のプログラムとを有することを特徴とす
    る自動配置配線システムの配線方法を記録したコンピュ
    ータ読み取り可能な記録媒体。 【請求項13】 前記第1のプログラムが、配置配線時
    にショートランルールを適用するかを判定する第1のス
    テップと、前記第1のステップで適用すると判定された
    ときにショートランルールで指定されるショートラン配
    線間隔を読み込む第2のステップと、ショートランルー
    ルの対向長限度値を読み込む第3のステップと、ビアの
    辺長にビアマージンの2倍を加えてビアセル配線層幅を
    算出する第4のステップと、前記ビアセル配線層幅が前
    記対向長限度値以下であるかを判定し対向長限度値以下
    であれば前記前記第2のプログラムに進む第5のステッ
    プと、前記第1のステップで適用しないと判定されたと
    き又は前記第5のステップで前記ビアセル配線層幅が対
    向配線長限度値以下ではないと判定されたときにビアマ
    ージン変更フラグを変更無し側に設定して前記第3のプ
    ログラムに進む第6のステップとを有し、前記第2のプ
    ログラムが、前記ビアセル配線層幅が設計ルールで指定
    され信号配線に適用される標準配線幅よりも大きいかを
    判定する第7のステップと、前記第7のステップで大き
    いと判定されたときに設計ルールで指定された配線ピッ
    チから前記ビアセル配線層幅を減じて理論最小間隔を求
    める第8のステップと、前記理論最小間隔がショートラ
    ン配線間隔以上かを判定する第9のステップと、前記第
    9のステップで前記ショートラン配線間隔以上であると
    判定されたときにビアマージン変更フラグを変更有り側
    に設定して前記第3のプログラムに進む第10のステッ
    プと、前記第7のステップで前記ビアセル配線層幅が前
    記標準配線幅より大きくはないと判定されたとき又は前
    記第9のステップで前記理論最小間隔が前記ショートラ
    ン配線間隔以下ではないと判定されたときにビアマージ
    ン変更フラグを変更無し側に設定して前記第3のプログ
    ラムに進む第11のステップとを有し、前記第3のプロ
    グラムが、前記ビアマージン変更フラグが変更有り側に
    設定されているかを判定する第12のステップと、前記
    第12のステップで変更有り側に設定されていると判定
    されたときに前記理論最小間隔から設計ルールで定めら
    れた配線最小間隔を減じて2で除したものに前記ビアマ
    ージンを加えて仮想マージンを算出する第13のステッ
    プと、前記ビアマージンを前記仮想マージンに変更する
    第14のステップと、前記第12のステップで前記ビア
    マージン変更フラグが変更有り側に設定されていないと
    判定されたとき又は前記第14のステップを実行した後
    に移行して自動配置配線実行時の配線時マージンを決定
    し配線時ビアセルデータを作成する第15のステップと
    を有する請求項12記載の自動配置配線システムの配線
    方法を記録したコンピュータ読み取り可能な記録媒体。 【請求項14】 ショートランルール適用可能な所定の
    対向長限度値と許容できるショートラン配線間隔とを含
    む情報を読み込む第1のプログラムと、ビアセルと該ビ
    アセルが配置されたグリッドの隣接グリッドに対向配置
    されるときの配線間隔が対向配線長制限のない配線最小
    間隔未満でかつ前記ショートラン配線間隔以上になるこ
    とを検出したときにショートランルール適用可能と判定
    してビアマージン変更フラグを変更有り側に設定する第
    2のプログラムと、前記第2のプログラムで前記ビアマ
    ージン変更フラグが変更有り側に設定されたときに前記
    ビアセルを基に対向配置時の配線間隔が前記配線最小間
    隔を満たすようにビアマージンを変更した配線時ビアセ
    ルデータを作成する第3のプログラムと、配置されたブ
    ロック及びセル間の配線を前記配線時ビアセルデータを
    用いて行う第4のプログラムと、配線完了後に前記配線
    時ビアセルデータを前記ビアセルに対応したアートワー
    クデータに置換する第5のプログラムとを有することを
    特徴とする自動配置配線システムの配線方法を記録した
    コンピュータ読み取り可能な記録媒体。 【請求項15】 前記第1のプログラムが、配置配線時
    にショートランルールを適用するかを判定する第1のス
    テップと、前記第1のステップで適用すると判定された
    ときにショートランルールで指定されるショートラン配
    線間隔を読み込む第2のステップと、ショートランルー
    ルの対向長限度値を読み込む第3のステップと、ビアの
    辺長にビアマージンの2倍を加えてビアセル配線層幅を
    算出する第4のステップと、前記ビアセル配線層幅が前
    記対向長限度値以下であるかを判定し対向長限度値以下
    であれば前記前記第2のプログラムに進む第5のステッ
    プと、前記第1のステップで適用しないと判定されたと
    き又は前記第5のステップで前記ビアセル配線層幅が対
    向配線長限度値以下ではないと判定されたときにビアマ
    ージン変更フラグを変更無し側に設定して前記第3のプ
    ログラムに進む第6のステップとを有し、前記第2のプ
    ログラムが、前記ビアセル配線層幅が設計ルールで指定
    され信号配線に適用される標準配線幅よりも大きいかを
    判定する第7のステップと、前記第7のステップで大き
    いと判定されたときに前記ビアセル配線層幅に前記標準
    配線幅を加算して2で除したものを設計ルールで指定さ
    れた配線ピッチから減じて理論最小間隔を求める第8の
    ステップと、前記理論最小間隔が配線最小間隔未満でか
    つショートラン配線間隔以上の範囲内にあるかを判定す
    る第9のステップと、前記第9のステップで前記範囲内
    にあると判定されたときにビアマージン変更フラグを変
    更有り側に設定して前記第3のプログラムに進む第10
    のステップと、前記第7のステップで前記ビアセル配線
    層幅が前記標準配線幅より大きくはないと判定されたと
    き又は前記第9のステップで前記理論最小間隔が前記範
    囲内にはないと判定されたときにビアマージン変更フラ
    グを変更無し側に設定して前記第3のプログラムに進む
    第11のステップとを有し、前記第3のプログラムが、
    前記ビアマージン変更フラグが変更有り側に設定されて
    いるかを判定する第12のステップと、前記第12のス
    テップで変更有り側に設定されていると判定されたとき
    に前記理論最小間隔に前記ビアマージンを加え前記配線
    最小間隔を減じて仮想マージンを算出する第13のステ
    ップと、前記ビアマージンを前記仮想マージンに変更す
    る第14のステップと、前記第12のステップで前記ビ
    アマージン変更フラグが変更有り側に設定されていない
    と判定されたとき又は前記第14のステップを実行した
    後に移行して自動配置配線実行時の配線時マージンを決
    定し配線時ビアセルデータを作成する第15のステップ
    とを有する請求項14記載の自動配置配線システムの配
    線方法を記録したコンピュータ読み取り可能な記録媒
    体。
JP36339399A 1999-12-21 1999-12-21 自動配置配線システムの配線方法および自動配置配線システムの配線方法を記録した記録媒体 Expired - Fee Related JP3390393B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP36339399A JP3390393B2 (ja) 1999-12-21 1999-12-21 自動配置配線システムの配線方法および自動配置配線システムの配線方法を記録した記録媒体

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP36339399A JP3390393B2 (ja) 1999-12-21 1999-12-21 自動配置配線システムの配線方法および自動配置配線システムの配線方法を記録した記録媒体
US09739826 US6732345B2 (en) 1999-12-21 2000-12-20 Layout method using created via cell data in automated layout
US10808530 US7032205B2 (en) 1999-12-21 2004-03-25 Layout and wiring system and recording medium recording the wiring method
US11372150 US20060156267A1 (en) 1999-12-21 2006-03-10 Recording medium recording a wiring method

Publications (2)

Publication Number Publication Date
JP2001176981A true JP2001176981A (ja) 2001-06-29
JP3390393B2 true JP3390393B2 (ja) 2003-03-24

Family

ID=18479205

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36339399A Expired - Fee Related JP3390393B2 (ja) 1999-12-21 1999-12-21 自動配置配線システムの配線方法および自動配置配線システムの配線方法を記録した記録媒体

Country Status (2)

Country Link
US (3) US6732345B2 (ja)
JP (1) JP3390393B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7216325B2 (en) 2003-10-09 2007-05-08 Nec Electronics Corporation Semiconductor device, routing method and manufacturing method of semiconductor device

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4008629B2 (ja) * 1999-09-10 2007-11-14 株式会社東芝 半導体装置、その設計方法、及びその設計プログラムを格納したコンピュータ読み取り可能な記録媒体
US6769105B1 (en) * 2001-06-03 2004-07-27 Cadence Design Systems, Inc. Method and arrangement for layout and manufacture of gridded non manhattan semiconductor integrated circuits
JP2002312414A (ja) * 2001-04-13 2002-10-25 Toshiba Corp 半導体集積回路装置のレイアウト設計システム、配線設計方法、配線設計プログラム及び半導体集積回路装置の製造方法
JP2003115540A (ja) 2001-10-04 2003-04-18 Fujitsu Ltd 半導体集積回路および半導体集積回路の製造方法
US6934928B2 (en) * 2002-08-27 2005-08-23 Micron Technology, Inc. Method and apparatus for designing a pattern on a semiconductor surface
US6898779B2 (en) * 2002-08-28 2005-05-24 Micron Technology, Inc. Pattern generation on a semiconductor surface
JP4429593B2 (ja) * 2002-11-22 2010-03-10 パナソニック株式会社 半導体装置のレイアウト検証方法
US20040163056A1 (en) * 2003-02-19 2004-08-19 Frank Mark D. System and method for evaluating signal coupling between vias in a package design
US7117464B2 (en) * 2003-02-19 2006-10-03 Hewlett-Packard Development Company, L.P. System and method for evaluating signal coupling between differential traces in a package design
JP3924550B2 (ja) * 2003-05-22 2007-06-06 Necエレクトロニクス株式会社 半導体装置及びレイアウト装置及び方法並びにプログラム
JP4509521B2 (ja) * 2003-10-01 2010-07-21 東芝マイクロエレクトロニクス株式会社 自動設計方法、自動設計装置、レチクルセット、半導体集積回路及び設計プログラム
US7373628B1 (en) 2004-06-01 2008-05-13 Pulsic Limited Method of automatically routing nets using a Steiner tree
US8095903B2 (en) 2004-06-01 2012-01-10 Pulsic Limited Automatically routing nets with variable spacing
US7131096B1 (en) 2004-06-01 2006-10-31 Pulsic Limited Method of automatically routing nets according to current density rules
US7784010B1 (en) 2004-06-01 2010-08-24 Pulsic Limited Automatic routing system with variable width interconnect
US7257797B1 (en) 2004-06-07 2007-08-14 Pulsic Limited Method of automatic shape-based routing of interconnects in spines for integrated circuit design
JP4801333B2 (ja) * 2004-07-23 2011-10-26 パナソニック株式会社 電源配線構造および該電源配線構造を備えた半導体集積回路
US7219323B2 (en) * 2005-04-15 2007-05-15 Kabushiki Kaisha Toshiba Systems and methods for wiring circuit components
US9245082B2 (en) 2005-06-21 2016-01-26 Pulsic Limited High-speed shape-based router
US7603644B2 (en) 2005-06-24 2009-10-13 Pulsic Limited Integrated circuit routing and compaction
US7363607B2 (en) 2005-11-08 2008-04-22 Pulsic Limited Method of automatically routing nets according to parasitic constraint rules
JP4935232B2 (ja) * 2006-08-07 2012-05-23 日本電気株式会社 情報処理装置、配線設計方法及びプログラム
JP4843583B2 (ja) * 2007-09-10 2011-12-21 株式会社東芝 情報処理装置、電源系統ツリー作成方法およびプログラム
US7902613B1 (en) * 2008-01-28 2011-03-08 Cadence Design Systems, Inc. Self-alignment for semiconductor patterns
US7519927B1 (en) 2008-07-02 2009-04-14 International Business Machines Corporation Wiring methods to reduce metal variation effects on launch-capture clock pairs in order to minimize cycle-time overlap violations
US8458636B1 (en) 2009-03-18 2013-06-04 Pulsic Limited Filling vacant areas of an integrated circuit design
US8640072B1 (en) 2012-07-31 2014-01-28 Freescale Semiconductor, Inc. Method for forming an electrical connection between metal layers
US9032615B2 (en) 2012-07-31 2015-05-19 Freescale Semiconductor, Inc. Method for forming an electrical connection between metal layers
US8595667B1 (en) * 2012-10-26 2013-11-26 Freescale Semiconductor, Inc. Via placement and electronic circuit design processing method and electronic circuit design utilizing same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2761730B2 (ja) * 1988-05-31 1998-06-04 京セラ株式会社 光電変換装置
JPH0329343A (en) 1989-06-26 1991-02-07 Fujitsu Ltd Wiring of semiconductor integrated circuit
US5618744A (en) * 1992-09-22 1997-04-08 Fujitsu Ltd. Manufacturing method and apparatus of a semiconductor integrated circuit device
US5416722A (en) * 1992-11-19 1995-05-16 Vlsi Technology, Inc. System and method for compacting integrated circuit layouts
JPH08316331A (ja) * 1995-03-15 1996-11-29 Toshiba Corp 半導体集積回路及びその設計方法
US5798937A (en) * 1995-09-28 1998-08-25 Motorola, Inc. Method and apparatus for forming redundant vias between conductive layers of an integrated circuit
US6035108A (en) * 1996-10-17 2000-03-07 Nec Corporation Figure layout compaction method and compaction device
JPH10294373A (ja) 1997-04-17 1998-11-04 Hitachi Ltd 自動配線方法
JP2000068479A (ja) * 1998-08-26 2000-03-03 Hitachi Ltd 半導体集積回路装置
US6166441A (en) * 1998-11-12 2000-12-26 Intel Corporation Method of forming a via overlap
US6341366B1 (en) * 1999-01-15 2002-01-22 Spring Soft Inc. Rule-driven method and system for editing physical integrated circuit layouts
JP3822009B2 (ja) * 1999-11-17 2006-09-13 株式会社東芝 自動設計方法、露光用マスクセット、半導体集積回路装置、半導体集積回路装置の製造方法、および自動設計プログラムを記録した記録媒体
US6629302B2 (en) * 1999-12-22 2003-09-30 Shinji Miura Circuit board design aiding apparatus, design aiding method, and storage medium storing design aiding program
JP2002092061A (ja) * 2000-09-19 2002-03-29 Shinko Electric Ind Co Ltd 半導体パッケージの配線編集方法
US6766496B2 (en) * 2001-06-01 2004-07-20 Virtual Silicon Technology, Inc. Method and apparatus for integrated circuit design with a software tool

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7216325B2 (en) 2003-10-09 2007-05-08 Nec Electronics Corporation Semiconductor device, routing method and manufacturing method of semiconductor device

Also Published As

Publication number Publication date Type
US7032205B2 (en) 2006-04-18 grant
US20060156267A1 (en) 2006-07-13 application
US20040181765A1 (en) 2004-09-16 application
US20010004763A1 (en) 2001-06-21 application
US6732345B2 (en) 2004-05-04 grant
JP2001176981A (ja) 2001-06-29 application

Similar Documents

Publication Publication Date Title
US8225239B2 (en) Methods for defining and utilizing sub-resolution features in linear topology
US6338972B1 (en) Off-grid metal layer utilization
US6397375B1 (en) Method for managing metal resources for over-the-block routing in integrated circuits
US6769105B1 (en) Method and arrangement for layout and manufacture of gridded non manhattan semiconductor integrated circuits
US6405346B1 (en) Method for optimizing power supply wiring in a semiconductor integrated circuit
US20030009737A1 (en) Detailed method for routing connections using tile expansion techniques and associated methods for designing and manufacturing VLSI circuits
US6360350B1 (en) Method and system for performing circuit analysis on an integrated-circuit design having design data available in different forms
US20030025205A1 (en) Hexadecagonal routing
US5754826A (en) CAD and simulation system for targeting IC designs to multiple fabrication processes
US6615400B1 (en) Optimizing dense via arrays of shrunk integrated circuit designs
US5239465A (en) Method and system for layout design of integrated circuits with a data transferring flow
US20020010901A1 (en) Method and computer program product for estimating wire loads and method and computer program product for inserting repeater cells
US20040019862A1 (en) Structure and method for separating geometries in a design layout into multi-wide object classes
US6308307B1 (en) Method for power routing and distribution in an integrated circuit with multiple interconnect layers
US5623420A (en) Method and apparatus to distribute spare cells within a standard cell region of an integrated circuit
US6378121B2 (en) Automatic global routing device for efficiently determining optimum wiring route on integrated circuit and global routing method therefor
US6804808B2 (en) Redundant via rule check in a multi-wide object class design layout
US20030188281A1 (en) Maximal tile generation technique and associated methods for designing and manufacturing VLSI circuits
US6327694B1 (en) Cell placement apparatus and method, and computer readable record medium having cell placement program recorded thereon
US20030084418A1 (en) Modification of integrated circuits
US20090228853A1 (en) Methods for Defining Contact Grid in Dynamic Array Architecture
US20010011362A1 (en) Semiconductor layout design method and apparatus
US20090271752A1 (en) Legalization of VLSI circuit placement with blockages using hierarchical row slicing
US6457157B1 (en) I/O device layout during integrated circuit design
US8245180B2 (en) Methods for defining and using co-optimized nanopatterns for integrated circuit design and apparatus implementing same

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20021217

LAPS Cancellation because of no payment of annual fees