JP2007165389A

JP2007165389A - チップトレース装置及び方法

Info

Publication number: JP2007165389A
Application number: JP2005356391A
Authority: JP
Inventors: Hirotaka Yada; 裕貴矢田; Akihisa Takechi; 彰久武智
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2005-12-09
Filing date: 2005-12-09
Publication date: 2007-06-28

Abstract

【課題】トレーサビリティのために基板に特別の仕掛けを設けることを要せず、徒に製造工程数の増加・煩雑化を招くことなく低コストで個々の素子チップの基板内座標情報を把握することを可能とし、信頼性の高いデバイスを供することに多大な貢献を果たすことを実現する。
【解決手段】チップ特定部２３は、トレーサビリティの調査対象であるＬＳＩチップの４隅部分の処理痕、即ち接触痕１２、または接触痕１２及びダイシング痕１３の画像データと、記憶部２２に記憶されている各画像データとを照合し、当該ＬＳＩチップの半導体ウェーハにおける形成位置を特定する。
【選択図】図１

Description

本発明は、基板上に複数の素子チップが形成され、基板から分離されてなる各素子チップにおいて、所定の素子チップが分離前に基板上で位置していた部位を特定（トレーサビリティ）するチップトレース装置及び方法に関し、特に、半導体基板（半導体ウェーハ）に形成される半導体チップに適用して好適である。

従来、半導体ウェーハから切り出された各半導体チップのトレーサビリティを実現する手法としては、例えば、ダイシング・ラインを含む個々の半導体チップに、半導体ウェーハ上のチップ座標の識別コードをレーザを用いて焼付け挿入等する技術（特許文献１を参照）がある。また、ビット救済用のヒューズを切断する際に、同工程で製造情報記録用のヒューズを切断することで、ロット番号等の製造情報を記録する技術（特許文献２を参照）も案出されている。

特開２０００−２２８３４１号公報特開平７−３０７２５７号公報特開２００４−５５８８２号公報

しかしながら、上記した従来技術には、以下に示すような問題がある。
特許文献１の技術では、製造コストを考えた場合、半導体ウェーハに座標識別のための焼付け層等を形成することを要し、製造工程の煩雑化及び製造コストの増加を招く。また、特許文献２の技術では、製造情報記録用のヒューズを形成し、これを切断して固有の情報を書き込む作業を要し、製造工程数の増加・煩雑化及び製造コストの増加を招く。

半導体デバイスにおいては、半導体ウェーハのトレーサビリティは半導体チップの品質管理上で重要な意味があり、異常が発生した半導体チップが半導体ウェーハ内で特定の異常分布内に位置していたか否か、半導体ウェーハ内で特定領域に位置していたか否か等の事実は、トレーサビリティを行って初めて把握することができる事柄である。

本発明は、上記の課題に鑑みてなされたものであり、トレーサビリティのために基板に特別の仕掛けを設けることを要せず、徒に製造工程数の増加・煩雑化を招くことなく低コストで個々の素子チップの基板内座標情報を把握することを可能とし、信頼性の高いデバイスを供することに多大な貢献を果たすことを実現するチップトレース装置及び方法を提供することを目的とする。

本発明のチップトレース装置は、基板上に複数の素子チップが形成され、前記基板から分離されてなる前記各素子チップにおいて、所定の前記素子チップが分離前に前記基板上で位置していた部位を特定するチップトレース装置であって、前記素子チップの形成処理過程において、前記各素子チップにランダムに生じる当該素子チップに固有の処理痕である、前記素子チップのパッド電極に残存する試験痕及び前記素子チップを分離した際に当該素子チップの周縁部位に生じる分離痕のうちの一方又は双方を指標として、前記各素子チップの前記指標の画像データを取得する画像処理手段と、取得した前記各画像データを記憶する記憶手段と、トレーサビリティの調査対象とされた前記素子チップの有する前記指標の画像データと、前記記憶手段に記憶されている前記各画像データとを照合し、前記
調査対象とされた前記素子チップの前記基板における形成位置を特定するチップ特定手段とを含む。

本発明のチップトレース方法は、基板上に複数の素子チップが形成され、前記基板から分離されてなる前記各素子チップにおいて、所定の前記素子チップが分離前に前記基板上で位置していた部位を特定するチップトレース方法であって、前記素子チップの形成処理過程において、前記各素子チップにランダムに生じる当該素子チップに固有の処理痕である、前記素子チップのパッド電極に残存する試験痕及び前記素子チップを分離した際に当該素子チップの周縁部位に生じる分離痕のうちの一方又は双方を指標として、前記各素子チップの前記指標の画像データを取得するステップと、取得した前記各画像データを記憶するステップと、トレーサビリティの調査対象とされた前記素子チップの有する前記指標の画像データを取得するステップと、前記調査対象とされた前記素子チップの前記画像データと、記憶された前記各画像データとを照合し、前記調査対象とされた素子チップの前記基板における形成位置を特定するステップとを含む。

本発明によれば、トレーサビリティのために基板に特別の仕掛けを設けることを要せず、徒に製造工程数の増加・煩雑化を招くことなく低コストで個々の素子チップの基板内座標情報を把握することが可能となり、信頼性の高いデバイスを供することに多大な貢献を果たすことができる。

−本発明の基本骨子−
半導体チップは、多数の工程からなる製造プロセスを経て製品として供される。これら複雑な一連の工程を実行することから、各半導体チップには各々に固有の各種処理痕がランダムに生じる。各種処理痕としては、半導体チップのパッド電極に残存する試験痕、ダイシングにより半導体チップを半導体ウェーハから切り出した際に当該半導体チップの周縁部位に生じる分離痕、各半導体チップが形成された状態の半導体ウェーハの表面に発生する縞状等の模様等がある。製造プロセスの一連工程においては、半導体チップにおける各種処理痕の発生は殆ど不可避である。

本発明者は、上記の事実に着目し、各半導体チップに固有の処理痕を、個々の半導体チップを識別するための指標として利用することに想到した。
本発明では、上記の処理痕を指標として用い、各半導体チップ毎に所期の処理痕の画像データを取得しておく。そして、所定の半導体チップについてトレーサビリティを行う際に、当該半導体チップの処理痕の画像データと、事前に取得された画像データとを照合し、当該半導体チップの半導体ウェーハにおける形成位置を特定する。この手法によれば、当該半導体チップの該当する半導体ウェーハ内の座標等が正確に把握されることになる。

しかしながら、ランダムな処理痕であれば全て当該指標として適用可能である訳ではなく、各半導体チップ毎に確実に識別可能であり、正確なトレーサビリティを実現する処理痕であることが必須である。本発明者は、各半導体チップを識別する指標として用い得る処理痕としては、上記の試験痕及び分離痕が各半導体チップ毎の固有性において際立ち、各半導体チップの確実な識別機能を発揮することを見出した。本発明では、これらの処理痕を当該指標として利用する。勿論、試験痕或いは分離痕の一方のみを指標として用いても良いが、これら双方を指標として用いることにより前記固有性が高まり、より確実に半導体チップの正確なトレーサビリティが可能となる。

この点、半導体ウェーハの裏面を研削した際に生じる研削痕を、各半導体チップを識別する指標として用いる技術が特許文献３に開示されている。しかしながら、当該研削痕は
極めて不明確に生じるものであり、各半導体チップ毎の識別機能に乏しく、確実なトレーサビリティが達成できないという問題がある。

−本発明を適用した好適な実施形態−
以下、本発明をＬＳＩチップのトレーサビリティに適用した実施形態について、図面を参照しながら詳細に説明する。

図１は、本実施形態において各ＬＳＩチップの半導体ウェーハにおける位置をトレースする指標を説明するための模式図である。
ＬＳＩチップにおいては、例えば図１（ａ）に示すように、その表面に外部端子を接続するためのパッド電極１１が形成されている。ＬＳＩチップの製造プロセスには、パッド電極１１の電気的特性を試験する工程が含まれている。この試験工程では、テスター等のプローブ針をパッド電極１１に接触させることにより、パッド電極１１の電気的特性を検査する。ここで、図１（ｂ）（図１（ａ）の円Ｃ内の拡大図）に示すように、プローブ針の接触により、パッド電極１１の表面には接触痕１２が生じる。
各接触痕１２の形状は、プローブ針の接触状態によりそれぞれランダムな固有形状に残存することになる。

また、図１（ｂ）に示すように、半導体ウェーハから各ＬＳＩチップをダイシングにより切り出す際に、ＬＳＩチップの周縁部には微細な欠けであるダイシング痕１３が生じる。
各ダイシング痕１３の形状は、ダイシング時の切削状況によりそれぞれ一様でない（ランダムな）固有形状に残存することになる。

本実施形態では、接触痕１２及びダイシング痕１３の有する上記の性質を利用して、接触痕１２及びダイシング痕１３を、各ＬＳＩチップの半導体ウェーハにおける位置をトレースするための指標として用いる。なお、当該指標として接触痕１２及びダイシング痕１３のどちらか一方を用いても、その固有性により高い精度でトレーサビリティが可能であるが、接触痕１２及びダイシング痕１３の双方を用いることにより、更に高い精度のトレーサビリティが実現する。

（チップトレース装置の概略構成）
図２は、本実施形態によるチップトレース装置の概略構成を示すブロック図である。
本実施形態によるチップトレース装置は、各ＬＳＩチップの各種処理痕、ここでは接触痕１２及びダイシング痕１３の画像データを取得する画像処理部２１と、取得した各画像データを記憶する記憶部２２と、トレーサビリティの調査対象とされたＬＳＩチップの半導体ウェーハにおける形成（されていた）位置を特定するチップ特定部２３とを備えて構成されている。

画像処理部２１は、半導体ウェーハに各ＬＳＩチップが形成された状態で、或いは各ＬＳＩチップが半導体ウェーハから切り出された状態で、各ＬＳＩチップの所定部分、ここでは４隅部分（のうちの少なくとも１隅部分でも良い）の各画像データを取得する。また、画像処理部２１は、チップ特定部２３を用いたトレーサビリティの調査対象であるＬＳＩチップの特定時には、当該調査対象のＬＳＩチップの４隅部分（のうちの少なくとも１隅部分でも良い）の各画像データを取得する。

各隅部分には、当該画像データが半導体ウェーハに各ＬＳＩチップが形成された状態で取得された場合には少なくとも１つの接触痕１２が、当該画像データが各ＬＳＩチップが半導体ウェーハから切り出された状態で取得された場合には少なくとも１つの接触痕１２及び少なくとも１つのダイシング痕１３が、それぞれ位置する。従って、各画像データと
して、少なくとも１つの接触痕１２の状態、または少なくとも１つの接触痕１２及び少なくとも１つのダイシング痕１３の状態が得られることになる。

記憶部２２は、例えばデータベースの形態を採っており、画像処理部２１により取得された各画像データが、当該半導体ウェーハを含むロット番号、半導体ウェーハのウェーハ番号、更には半導体ウェーハ上のどのＬＳＩチップであるかを示すＸ，Ｙ座標、及び当該画像データがＬＳＩチップの４隅のうちどの部分の画像であるかを示す情報と共に、所定のファイル名で識別可能な状態とされて記憶される。これら画像データ及び各種情報は、例えば、製品であるＬＳＩチップの保証寿命が尽きるまでの間、保管される。

チップ特定部２３は、トレーサビリティの調査対象であるＬＳＩチップの４隅部分の処理痕、即ち少なくとも１つの接触痕１２、少なくとも１つのダイシング痕１３、または少なくとも１つの接触痕１２及び少なくとも１つのダイシング痕１３の画像データと、記憶部２２に記憶されている各画像データとを照合し、当該ＬＳＩチップの半導体ウェーハにおける形成位置を特定する。

（チップトレース方法）
以下、図２のチップトレース装置を用いたチップトレース方法について説明する。
図３は、本実施形態によるチップトレース方法をステップ順に示すフローチャートであり、図４は、本実施形態のチップトレース方法によるトレーサビリティの処理状態等を示す模式図である。
ここでは、チップトレース方法を、ＬＳＩチップの製品検査時（図３（ａ））と、ＬＳＩチップのトレーサビリティ調査時（図３（ｂ））とに分けて説明する。

（１）ＬＳＩチップの製品検査時
各ＬＳＩチップは、半導体ウェーハに形成された状態で、一次試験として各ＬＳＩチップの電気的特性試験が施される。詳細には、各ＬＳＩチップに形成された複数のパッド電極にテスター等のプローブ針を接触させて特性評価を行う（ステップＳ１）。このステップＳ１を経た後、以下に示すようにＬＳＩチップの製品検査時のフローが開始される。

当該フローでは、ＬＳＩチップの出荷形態に応じて、異なるステップを辿る。
ＬＳＩチップ出荷形態としては、半導体ウェーハから各ＬＳＩチップをダイシングにより切り出した個々の状態で出荷される場合と、半導体ウェーハに各ＬＳＩチップが形成された、当該半導体ウェーハの状態で出荷される場合とがある。前者の場合にはステップＳ２へ、後者の場合にはステップＳ３₂へそれぞれ進む。

ステップＳ２では、ダイシング工程として、半導体ウェーハからダイシングにより各ＬＳＩチップが切り出される。

続いて、画像処理部２１により、半導体ウェーハから切り出された個々の各ＬＳＩチップの所定部分、ここでは４隅部分の各画像データを取得する（ステップＳ３₁）。各隅部分には、少なくとも１つの接触痕１２及び少なくとも１つのダイシング痕１３が位置する。従って、各画像データとして、少なくとも１つの接触痕１２及び少なくとも１つのダイシング痕１３の状態が得られることになる。

一方、ステップＳ３₂では、半導体ウェーハに各ＬＳＩチップが形成された状態で、各ＬＳＩチップの所定部分、ここでは４隅部分の各画像データを取得する。各隅部分には、少なくとも１つの接触痕１２が位置する。従って、各画像データとして、少なくとも１つの接触痕１２の状態が得られることになる。

ステップＳ２又はステップＳ３₂の後、記憶部２２に、画像処理部２１により取得された各画像データが、当該半導体ウェーハを含むロット番号、半導体ウェーハのウェーハ番号、更には半導体ウェーハ上のどのＬＳＩチップであるかを示すＸ，Ｙ座標、及び当該画像データがＬＳＩチップの４隅のうちどの部分の画像なのかを示す情報と共に、所定のファイル名で識別可能な状態とされて記憶される（ステップＳ４）。

なお、ステップＳ４の後、或いはステップＳ３₁又はステップＳ３₂の後に、次工程としてパッケージング工程等へ進む。

（２）ＬＳＩチップのトレーサビリティ調査時
当該フローでは、トレーサビリティの調査対象であるＬＳＩチップの所定部分、ここでは４隅の状態が外部から観察可能か否かに応じて、一部異なるステップを辿る。当該ＬＳＩチップとしては、パッケージングされて組立て品とされた状態のものと、パッケージングされていない状態のものとが考えられる。パッケージングされていない状態のＬＳＩチップでは、４隅の状態は外部から観察可能である。一方、組立て品とされたＬＳＩチップでは、そのパッケージ形態に応じて観察可能な場合とそうでない場合とがある。

ここで、ＬＳＩチップがトレーサビリティの調査対象となる過程としては、当該ＬＳＩチップの動作異常等を確認したユーザから返品された場合や、製品出荷前の製品検査時等において何等かの欠陥が発見された場合等が想定される。前者の場合には、主に組立て品とされたＬＳＩチップがトレーサビリティの調査対象となる（パッケージングされていない状態のＬＳＩチップも考えられる）。後者の場合には、パッケージングされていない状態のＬＳＩチップがトレーサビリティの調査対象となる。

当該フローでは、トレーサビリティの調査対象であるＬＳＩチップがパッケージングされた組立て品であり、４隅の状態が観察不能な場合には、先ず、当該ＬＳＩチップのパッケージを開封する（ステップＳ１１）。このときの様子を図４（ａ），（ｂ）に示す。その後、ステップＳ１２へ進む。一方、トレーサビリティの調査対象であるＬＳＩチップがパッケージングされていないものであるか、組立て品でも４隅の状態が観察可能な場合には、ステップＳ１１は不要であるため、直接ステップＳ１２が実行される。

ステップＳ１２では、画像処理部２１は、トレーサビリティの調査対象であるＬＳＩチップの４隅の画像データを取得する。

続いて、トレーサビリティの調査対象であるＬＳＩチップのロット番号を確認し、当該ロット番号に対応した半導体ウェーハにおける各ＬＳＩチップの画像データを記憶部２２から読み出す。チップ特定部２３は、トレーサビリティの調査対象であるＬＳＩチップの４隅部分の処理痕、即ち少なくとも１つの接触痕１２、または少なくとも１つの接触痕１２及び少なくとも１つのダイシング痕１３の画像データと、記憶部２２に記憶されている各画像データとを照合し、当該ＬＳＩチップの半導体ウェーハにおける形成位置を特定する（ステップＳ１３）。

チップ特定処理の一例を図４（ｃ），（ｄ）に示す。例えば、記憶部２２から読み出されたＬＳＩチップの画像データ、図示の例ではＬＳＩチップ３１，３２，３３における４隅の画像データと、トレーサビリティの調査対象であるＬＳＩチップにおける４隅の画像データとを照合してゆき、画像データが一致するＬＳＩチップを特定する。図示の例では、半導体ウェーハにおいて、調査対象であるＬＳＩチップが、ｘ：１１０，ｙ：１１０の座標に位置していたＬＳＩチップ３２と一致すると判断された場合を示す。

上記の手法を用いて、トレーサビリティの調査対象であるＬＳＩチップの半導体ウェー
ハにおける位置座標を正確に特定することにより、当該欠陥の発生原因の究明に資することができる。

以上説明したように、本実施形態によれば、トレーサビリティのために半導体ウェーハに特別の仕掛けを設けることを要せず、徒に製造工程数の増加・煩雑化を招くことなく低コストで個々のＬＳＩチップの半導体ウェーハ内の座標情報を把握することが可能となり、信頼性の高い半導体デバイスを供することに多大な貢献を果たすことができる。

なお、本実施形態では、ＬＳＩチップの半導体ウェーハにおける位置をトレースするための指標として、接触痕１２及びダイシング痕１３を利用する場合を例示したが、これらの処理痕に加えて、各半導体チップが形成された状態の半導体ウェーハの表面に発生する縞状等の模様や、半導体ウェーハの裏面を研削した際に生じる研削痕等の処理痕を用いても良い。

（本発明を適用した他の実施形態）
上述した本実施形態によるチップトレース装置を構成する各構成要素（記憶部２２を除く）等の機能は、コンピュータのＲＡＭやＲＯＭなどに記憶されたプログラムが動作することによって実現できる。同様に、チップトレース方法の各ステップ（図３（ａ）のステップＳ１〜Ｓ４，図３（ｂ）のステップＳ１１〜Ｓ１３等）は、コンピュータのＲＡＭやＲＯＭなどに記憶されたプログラムが動作することによって実現できる。このプログラム及び当該プログラムを記録したコンピュータ読み取り可能な記憶媒体は本発明に含まれる。

具体的に、前記プログラムは、例えばＣＤ−ＲＯＭのような記録媒体に記録し、或いは各種伝送媒体を介し、コンピュータに提供される。前記プログラムを記録する記録媒体としては、ＣＤ−ＲＯＭ以外に、フレキシブルディスク、ハードディスク、磁気テープ、光磁気ディスク、不揮発性メモリカード等を用いることができる。他方、前記プログラムの伝送媒体としては、プログラム情報を搬送波として伝搬させて供給するためのコンピュータネットワークシステムにおける通信媒体を用いることができる。ここで、コンピュータネットワークとは、ＬＡＮ、インターネットの等のＷＡＮ、無線通信ネットワーク等であり、通信媒体とは、光ファイバ等の有線回線や無線回線等である。

また、本発明に含まれるプログラムとしては、供給されたプログラムをコンピュータが実行することにより上述の実施形態の機能が実現されるようなもののみではない。例えば、そのプログラムがコンピュータにおいて稼働しているＯＳ（オペレーティングシステム）或いは他のアプリケーションソフト等と共同して上述の実施形態の機能が実現される場合にも、かかるプログラムは本発明に含まれる。また、供給されたプログラムの処理の全て或いは一部がコンピュータの機能拡張ボードや機能拡張ユニットにより行われて上述の実施形態の機能が実現される場合にも、かかるプログラムは本発明に含まれる。

例えば、図５は、パーソナルユーザ端末装置の内部構成を示す模式図である。この図５において、１２００はＣＰＵ１２０１を備えたパーソナルコンピュータ（ＰＣ）である。ＰＣ１２００は、ＲＯＭ１２０２またはハードディスク（ＨＤ）１２１１に記憶された、又はフレキシブルディスクドライブ（ＦＤ）１２１２より供給されるデバイス制御ソフトウェアを実行する。このＰＣ１２００は、システムバス１２０４に接続される各デバイスを総括的に制御する。

ＰＣ１２００のＣＰＵ１２０１、ＲＯＭ１２０２またはハードディスク（ＨＤ）１２１１に記憶されたプログラムにより、本実施形態の図３（ａ）におけるステップＳ１〜Ｓ４，図３（ｂ）におけるステップＳ１１〜Ｓ１３の手順等が実現される。

１２０３はＲＡＭであり、ＣＰＵ１２０１の主メモリ、ワークエリア等として機能する。１２０５はキーボードコントローラ（ＫＢＣ）であり、キーボード（ＫＢ）１２０９や不図示のデバイス等からの指示入力を制御する。

１２０６はＣＲＴコントローラ（ＣＲＴＣ）であり、ＣＲＴディスプレイ（ＣＲＴ）１２１０の表示を制御する。１２０７はディスクコントローラ（ＤＫＣ）である。ＤＫＣ１２０７は、ブートプログラム、複数のアプリケーション、編集ファイル、ユーザファイルそしてネットワーク管理プログラム等を記憶するハードディスク（ＨＤ）１２１１、及びフレキシブルディスク（ＦＤ）１２１２とのアクセスを制御する。ここで、ブートプログラムとは、起動プログラム：パソコンのハードやソフトの実行（動作）を開始するプログラムである。

１２０８はネットワーク・インターフェースカード（ＮＩＣ）で、ＬＡＮ１２２０を介して、ネットワークプリンタ、他のネットワーク機器、あるいは他のＰＣと双方向のデータのやり取りを行う。

以下、本発明の諸態様を付記としてまとめて記載する。

（付記１）
基板上に複数の素子チップが形成され、前記基板から分離されてなる前記各素子チップにおいて、所定の前記素子チップが分離前に前記基板上で位置していた部位を特定するチップトレース装置であって、
前記素子チップの形成処理過程において、前記各素子チップにランダムに生じる当該素子チップに固有の処理痕である、前記素子チップのパッド電極に残存する試験痕及び前記素子チップを分離した際に当該素子チップの周縁部位に生じる分離痕のうちの一方又は双方を指標として、前記各素子チップの前記指標の画像データを取得する画像処理手段と、
取得した前記各画像データを記憶する記憶手段と、
トレーサビリティの調査対象とされた前記素子チップの有する前記指標の画像データと、前記記憶手段に記憶されている前記各画像データとを照合し、前記調査対象とされた前記素子チップの前記基板における形成位置を特定するチップ特定手段と
を含むことを特徴とするチップトレース装置。

（付記２）前記画像処理手段は、矩形状の前記素子チップにおける４隅部分のうちの少なくとも１隅部分の画像データを取得することを特徴とする付記１に記載のチップトレース装置。

（付記３）基板上に複数の素子チップが形成され、前記基板から分離されてなる前記各素子チップにおいて、所定の前記素子チップが分離前に前記基板上で位置していた部位を特定するチップトレース方法であって、
前記素子チップの形成処理過程において、前記各素子チップにランダムに生じる当該素子チップに固有の処理痕である、前記素子チップのパッド電極に残存する試験痕及び前記素子チップを分離した際に当該素子チップの周縁部位に生じる分離痕のうちの一方又は双方を指標として、前記各素子チップの前記指標の画像データを取得するステップと、
取得した前記各画像データを記憶するステップと、
トレーサビリティの調査対象とされた前記素子チップの有する前記指標の画像データを取得するステップと、
前記調査対象とされた前記素子チップの前記画像データと、記憶された前記各画像データとを照合し、前記調査対象とされた素子チップの前記基板における形成位置を特定するステップと
を含むことを特徴とするチップトレース方法。

（付記４）前記画像処理手段は、矩形状の前記素子チップにおける４隅部分のうちの少なくとも１隅部分の画像データを取得することを特徴とする付記３に記載のチップトレース方法。

（付記５）コンピュータを、付記１又は２に記載のチップトレース装置の各手段として機能させるためのプログラム。

（付記６）付記５に記載のプログラムを記録したコンピュータ読み取り可能な記録媒体。

（付記７）コンピュータに、付記３又は４に記載のチップトレース方法の各ステップを実行させるためのプログラム。

（付記８）付記７に記載のプログラムを記録したコンピュータ読み取り可能な記録媒体。

本実施形態において各ＬＳＩチップの半導体ウェーハにおける位置をトレースする指標を説明するための模式図である。本実施形態によるチップトレース装置の概略構成を示すブロック図である。本実施形態によるチップトレース方法をステップ順に示すフローチャートである。本実施形態のチップトレース方法によるトレーサビリティの処理状態等を示す模式図である。パーソナルユーザ端末装置の内部構成を示す模式図である。

符号の説明

１１パッド電極
１２接触痕１２
１３ダイシング痕
２１画像処理部
２２記憶部
２３チップ特定部
３１，３２，３３ＬＳＩチップ

Claims

基板上に複数の素子チップが形成され、前記基板から分離されてなる前記各素子チップにおいて、所定の前記素子チップが分離前に前記基板上で位置していた部位を特定するチップトレース装置であって、
前記素子チップの形成処理過程において、前記各素子チップにランダムに生じる当該素子チップに固有の処理痕である、前記素子チップのパッド電極に残存する試験痕及び前記素子チップを分離した際に当該素子チップの周縁部位に生じる分離痕のうちの一方又は双方を指標として、前記各素子チップの前記指標の画像データを取得する画像処理手段と、
取得した前記各画像データを記憶する記憶手段と、
トレーサビリティの調査対象とされた前記素子チップの有する前記指標の画像データと、前記記憶手段に記憶されている前記各画像データとを照合し、前記調査対象とされた前記素子チップの前記基板における形成位置を特定するチップ特定手段と
を含むことを特徴とするチップトレース装置。
前記画像処理手段は、矩形状の前記素子チップにおける４隅部分のうちの少なくとも１隅部分の画像データを取得することを特徴とする請求項１に記載のチップトレース装置。
基板上に複数の素子チップが形成され、前記基板から分離されてなる前記各素子チップにおいて、所定の前記素子チップが分離前に前記基板上で位置していた部位を特定するチップトレース方法であって、
前記素子チップの形成処理過程において、前記各素子チップにランダムに生じる当該素子チップに固有の処理痕である、前記素子チップのパッド電極に残存する試験痕及び前記素子チップを分離した際に当該素子チップの周縁部位に生じる分離痕のうちの一方又は双方を指標として、前記各素子チップの前記指標の画像データを取得するステップと、
取得した前記各画像データを記憶するステップと、
トレーサビリティの調査対象とされた前記素子チップの有する前記指標の画像データを取得するステップと、
前記調査対象とされた前記素子チップの前記画像データと、記憶された前記各画像データとを照合し、前記調査対象とされた素子チップの前記基板における形成位置を特定するステップと
を含むことを特徴とするチップトレース方法。
前記画像処理手段は、矩形状の前記素子チップにおける４隅部分のうちの少なくとも１隅部分の画像データを取得することを特徴とする請求項３に記載のチップトレース方法。